JP2002043529A - キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置 - Google Patents

キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置

Info

Publication number
JP2002043529A
JP2002043529A JP2000229351A JP2000229351A JP2002043529A JP 2002043529 A JP2002043529 A JP 2002043529A JP 2000229351 A JP2000229351 A JP 2000229351A JP 2000229351 A JP2000229351 A JP 2000229351A JP 2002043529 A JP2002043529 A JP 2002043529A
Authority
JP
Japan
Prior art keywords
layer
capacitor element
electrode layer
lower electrode
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000229351A
Other languages
English (en)
Inventor
Hiroshi Yoshida
浩 吉田
Susumu Sato
佐藤  進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000229351A priority Critical patent/JP2002043529A/ja
Publication of JP2002043529A publication Critical patent/JP2002043529A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高集積化が可能で、高周波特性および電気特
性に優れたキャパシタ素子を簡素な工程で形成する。 【解決手段】 絶縁層2上に金属配線層4を形成した
後、たとえばアルゴンガスを用いたプラズマ照射により
表面を平滑化する。また、第1および第2の下部電極層
8、10を形成した際にもそれぞれの表面に対して同様
にプラズマ照射を行って平滑化する。さらに、層間絶縁
層14をエッチングしてコンタクトホール18を形成し
た後にも、下部電極層表面のエッチングによる損傷を解
消するため、プラズマ照射により表面を再度平滑化す
る。その結果、下部電極層6の表面において微視的な凸
部に電界が集中する問題を解決でき、薄膜化を実現でき
るとともに耐圧の向上、リーク電流の低減を図ることが
できる。また、下部電極層6は低抵抗の金属配線層4に
接続するため良好な高周波特性が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上に形
成するキャパシタ素子の製造方法、および半導体基板上
に形成するキャパシタ素子、ならびにキャパシタ素子を
含む半導体装置に関するものである。
【0002】
【従来の技術】半導体装置に搭載されるキャパシタ素子
には、大きく分けてタイプIとタイプIIとがある。タイ
プIのキャパシタ素子は、その誘電体層は低温プロセス
(500°C以下)により形成されるPL−SiN膜
(プラズマシリコン窒化膜)またはPL−SiO膜(プ
ラズマシリコン酸化膜)から成り、高周波特性に優れて
いる。一方、タイプIIのキャパシタ素子は、誘電体層が
高温プロセス(700°C以上)により形成されるLP
−Si34膜、SiO膜、ON(SiON)膜、あるい
はONO(SiO+Si34+SiO)膜から成り、電
気特性に優れ、容量精度が高く、また薄膜化による高集
積化が可能である。
【0003】図21は従来のタイプIのキャパシタ素子
の一例を示す断面側面図である。図21に示したよう
に、従来のタイプIのキャパシタ素子100は、MIM
(Metal−Insulator−Metal)型の
キャパシタ素子であり、金属配線層104、反応防止層
106、誘電体層108、金属配線層110、112な
どを含んで構成されている。金属配線層104は、不図
示の半導体基板上に形成された、SiO2などによる絶
縁層114の上にパターン化されて延在している。金属
配線層104の表面には、導電性材料から成る反応防止
層106が形成され、反応防止層106および絶縁層1
14の上には、層間絶縁層116が形成されている。そ
して層間絶縁層116には、異なる箇所で反応防止層1
06の表面を層間絶縁層116から露出させるコンタク
トホール118、120が形成されている。
【0004】上記誘電体層108は、低温プロセスであ
るプラズマCVDによりコンタクトホール118の内面
および層間絶縁層116の上面に、PL−SiN膜また
はPL−SiO膜として形成され、誘電体層108上に
延在する金属配線層112は、コンタクトホール118
の箇所で下面が誘電体層108の上面に接するとともに
誘電体層108を挟んで反応防止層106と対向してい
る。また、誘電体層108上に延在する金属配線層11
0は、コンタクトホール120の箇所で下部がコンタク
トホール120を通じて反応防止層106、したがって
金属配線層104に接続されている。
【0005】反応防止層106は、誘電体層108と金
属配線層104とが反応して誘電体層108が酸素欠損
となり、誘電体層108の特性が劣化することを防止す
るために設けられている。そして、本例では、反応防止
層106はキャパシタ素子100の下部電極層としの役
割も果たし、また金属配線層112はキャパシタ素子1
00の上部電極層としての役割も果たしている。
【0006】このような構造のタイプIのキャパシタ素
子100では、上述のように500°C以下の低温で誘
電体層108を形成することができることから、金属配
線層104の材料として、半導体素子間の接続に広く用
いられているAl系合金などの低融点の金属材料を使用
でき、その結果、寄生素子の等価直列抵抗が低くなって
優れた高周波特性を得ることができる。しかし、反面、
PL−SiN膜やPL−SiO膜の特性上、膜質の均質
化と薄膜化には限界があり、したがってタイプIのキャ
パシタ素子100では容量の精度を高めることが難し
く、そして高集積化には適していない。
【0007】図22は従来のタイプIIのキャパシタ素子
の一例を示す断面側面図である。図22に示したよう
に、従来のタイプIIのキャパシタ素子102は、MIS
(Metal−Insulator−Silicon)
型のキャパシタ素子であり、不純物拡散層122、誘電
体層124、上部電極層126などを含んで構成されて
いる。
【0008】シリコンから成る半導体基板128の表面
部に下部電極層として不純物拡散層122が形成されて
いる。そして誘電体層124は、この不純物拡散層12
2の表面に700°C以上の高温プロセスである熱CV
DによりLP(Low Pressure)−Si34
膜などとし形成され、誘電体層124の上に上部電極層
126が積層されている。誘電体層124および上部電
極層126の箇所を含め、半導体基板128上には絶縁
層130が堆積されており、絶縁層130には、上部電
極層126および不純物拡散層122の表面を絶縁層1
30からそれぞれ露出させるコンタクトホール132、
134が形成されている。
【0009】絶縁層130上に延在する金属配線層13
5は、コンタクトホール132の箇所で下面が上部電極
層126の上面に接続され、一方、絶縁層130上に延
在する金属配線層136は、コンタクトホール134の
箇所で下部がコンタクトホール134を通じて不純物拡
散層122に接続されている。下部電極層としての上記
不純物拡散層122は、しばしば半導体基板128上に
形成されたトランジスタ素子の不純物拡散層と兼用した
り、あるいはトランジスタ素子を構成しているポリシリ
コン層(ベース層、エミッタ層、ゲート層)、もしく
は、これらポリシリコン層と高融点金属材料との合金
(シリサイド材料)と兼用される。なお、誘電体層12
4としては、上述のようにLP−Si34膜を用いる以
外にも、SiO膜、ON膜(SiON)やONO(Si
O+Si34+SiO)膜も用いられている。
【0010】このような構造のタイプIIのキャパシタ素
子102では、上述のように熱CVDにより誘電体層1
24を形成して膜質を高精度に制御できることから膜質
が良好で、均一性が高く、その結果、特にアナログ回路
で要求される高精度の容量および良好な電気特性(低リ
ーク電流および高耐圧)を得ることができ、そして薄膜
化による高集積化が可能である。しかし、反面、不純物
拡散層122を下部電極層としているため、タイプIIの
キャパシタ素子は下部電極層の抵抗が高く、高周波特性
の点で劣っている。
【0011】ところで、近年の各種電子機器の小型化の
進展により半導体装置の一層の高集積化が望まれ、その
結果、キャパシタ素子では上記いずれのタイプに対して
も単位面積当たりの高容量化が一段と強く求められてい
る。このキャパシタ素子の高容量化は誘電体層の薄膜化
により実現できるが、単純に膜厚を薄くした場合には、
キャパシタ素子の耐圧の低下やリーク電流の増大といっ
た電気特性の劣化を招く。
【0012】図23の(A)および(B)は、図21に
示したキャパシタ素子100の誘電体層108周辺を詳
しく示す部分拡大断面図である。図中、図21と同一の
要素には同一の符号が付されている。また、(A)は誘
電体層108が厚い場合、(B)は誘電体層108が薄
い場合を示している。
【0013】反応防止層106は、上述のように金属配
線層104と誘電体層108との相互反応により誘電体
層108の劣化を防止するために設けられているが、そ
の材料としては上記相互反応を防止する目的のために耐
酸化性の高いものが望ましく、そのため高融点金属材料
が用いられる。しかし、そのような材料は一般に柱状結
晶化し易く、図23の(A)に示したように、反応防止
層106の表面は微視的に凹凸の激しいものとなってい
る。そのため、反応防止層106の凸部には電界が集中
し、図23の(B)に示したように誘電体層108を薄
くすると、上部電極層(金属配線層112)と下部電極
層(反応防止層106)とが接近して、電界集中の影響
が顕著に現れ、耐圧の低下やリーク電流の増大を引き起
こしやすくなってしまう。
【0014】一方、キャパシタ素子100の高容量化を
図るために、誘電体層108を誘電率の高い材料、特に
遷移金属の酸化物により形成することも有効である。た
とえばLP−Si34の比誘電率は7.5前後である
が、Ta25の比誘電率は20を超えており、このよう
な材料を用いることで単位面積当たりの容量を高めてキ
ャパシタ素子の集積化を図ることができる。
【0015】図24は、誘電体層108に遷移金属酸化
物を用いたタイプIのキャパシタ素子を示す断面側面図
である。図中、図21と同一の要素には同一の符号が付
されている。図24に示したキャパシタ素子138で
は、絶縁層114の上に専用の下部電極層140形成さ
れ、その表面には耐酸化性、耐熱性に優れたPtなどの
導電性の反応防止層142が形成されている。そして、
絶縁層114および反応防止層142の上には絶縁層1
44が形成され、絶縁層144には、反応防止層142
の表面を露出させるコンタクトホール146、148が
形成されている。遷移金属酸化物から成る誘電体層15
0は、熱CVDによってコンタクトホール146の箇所
で反応防止層142の上に形成されるとともに、コンタ
クトホール146の外では絶縁層144の表面に形成さ
れている。絶縁層114の上に延在する金属配線層13
6はコンタクトホール148を通じて反応防止層14
2、従って下部電極層140に接続され、金属配線層1
52はコンタクトホール146の箇所で下面が誘電体層
108の表面に接し、キャパシタ素子138の上部電極
層としても機能している。
【0016】このような構成のキャパシタ素子138で
は、誘電体層150を、比誘電率の高い遷移金属酸化物
により形成しているため、反応防止層142と金属配線
層152とにより挟まれた箇所における誘電体層150
の面積は小さくて済み、高集積化に有利である。しか
し、高温プロセスである熱CVDにより誘電体層150
を形成することから、下部電極層を、半導体基板上の配
線に広く用いられているアルミニウム系の金属配線層で
構成することができず、製造コストが増大する。また、
耐熱性に優れた白金などにより反応防止層142を形成
しなければならず、そして、白金などはエッチング加工
が難しいことから、この点でも製造コストが増大する。
【0017】さらに、トランジスタ素子などの形成に用
いられる熱処理では、熱CVD以上の高温となり遷移金
属酸化物による誘電体層の劣化が著しくなるため、本キ
ャパシタ素子はトランジスタ素子の形成に必要な熱処理
工程の後で行う必要がある。また、熱CVDにより耐熱
性の低いアルミニウム系金属配線層は劣化するので、他
所におけるアルミニウム系金属配線層の形成工程の前に
本キャパシタ素子を形成しなければならい。したがっ
て、工程上の制約を強く受ける。そして、高誘電率の誘
電体層150を用いたキャパシタ素子138で、さらに
誘電体層150の薄膜化を図る場合には、図21のキャ
パシタ素子100の場合と同様に、反応防止層142の
表面における凹凸のため、耐圧の低下やリーク電流の増
大といった問題が生じる。
【0018】図25は、誘電体層に遷移金属酸化物を用
いたタイプIIキャパシタ素子を示す断面側面図である。
図中、図22と同一の要素には同一の符号が付されてい
る。このキャパシタ素子154では、図25に示したよ
うに、遷移金属酸化物により形成された誘電体層156
が、下部電極層としての不純物拡散層122と上部電極
層としての金属配線層135との間に介在しており、さ
らに、誘電体層156と不純物拡散層122との間に、
絶縁性の反応防止層158が介在している。
【0019】誘電体層156は上述の場合と同様、高温
プロセスである熱CVDにより形成されるため、誘電体
層156の誘電体材料と不純物拡散層122のシリコン
材料との熱による相互反応により、誘電体層156の酸
素欠損にともなう特性の低下、およびシリコンの酸化が
非常に起こりやすい。また、シリコンと金属材料は反応
を起こしやすいので反応防止層158を金属材料により
形成することはできない。したがって、反応防止層15
8は、Si34などの絶縁性材料により形成する必要が
ある。
【0020】このタイプIIのキャパシタ素子154で
も、誘電体層が高誘電率の遷移金属酸化物により形成さ
れていることから、誘電体層156の面積は小さくて済
み、高集積化に有利である。しかし、上述のように絶縁
性の反応防止層158を用いる必要があり、誘電体層の
薄膜化を図る場合に不利となる。すなわち、絶縁性の反
応防止層158の比誘電率は低いので、誘電体層156
を薄膜化した場合に、反応防止層158の影響が大きく
なって、誘電体層156を遷移金属酸化物により形成す
ることの効果が低下する。
【0021】また、トランジスタ素子などの形成に用い
られる熱処理では、熱CVD以上の高温となり遷移金属
酸化物による誘電体層の劣化が著しくなるため、本キャ
パシタ素子はトランジスタ素子の形成に必要な熱処理工
程の後で行う必要がある。また、熱CVDにより耐熱性
の低いアルミニウム系金属配線層は劣化するので、他所
におけるアルミニウム系金属配線層の形成工程の前に本
キャパシタ素子を形成しなければならい。したがって、
工程上の制約を強く受ける。
【0022】
【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたもので、その目的は、高集
積化が可能で、高周波特性および電気特性に優れたキャ
パシタ素子を簡素な工程で形成できるキャパシタ素子の
製造方法を提供することにある。また、本発明の目的
は、高集積化が可能で、高周波特性および電気特性に優
れ、簡素な工程で形成できるキャパシタ素子、およびキ
ャパシタ素子を含む半導体装置を提供することにある。
【0023】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体基板上に下部電極層、誘電体層、上部
電極層を積層した構造を有するキャパシタ素子を製造す
る方法であって、半導体基板の上に絶縁層を形成し、前
記絶縁層の上にパターン化した第1の金属配線層を形成
し、前記第1の金属配線層の表面に下部電極層を形成
し、前記下部電極層および前記絶縁層の上に層間絶縁層
を形成し、前記下部電極層に至る第1および第2のコン
タクトホールを前記層間絶縁層に、エッチングにより形
成し、少なくとも前記第1のコンタクトホール内で、前
記下部電極層の表面に誘電体層を形成し、前記誘電体層
の上に上部電極層を形成し、前記第2のコンタクトホー
ルを通じて前記下部電極層に接続するとともに前記層間
絶縁層上にパターン化されて延在する第2の金属配線層
を形成し、前記下部電極層および前記第1の金属配線層
のいずれか一方または両方の表面に対するプラズマ照射
またはイオン照射による表面処理を、前記第1の金属配
線層の表面に前記下部電極層を形成する前の段階、前記
下部電極層の上に前記層間絶縁層を形成する前の段階、
ならびに前記下部電極層の表面に前記誘電体層を形成す
る直前の段階のうちの少なくとも1つの段階で行って前
記下部電極層および前記第1の金属配線層のいずれか一
方または両方の表面を平滑化することを特徴とする。
【0024】すなわち、本発明のキャパシタ素子の製造
方法では、下部電極層および第1の金属配線層のいずれ
か一方または両方の表面を表面処理によって平滑化する
ので、下部電極層の微視的な凸部に電界が集中するとい
う問題は発生せず、したがって誘電体層の薄膜化を行い
単位面積当たりの容量を高めて高集積化を図ることが可
能となる。また、同じく下部電極層における電界集中の
問題が解消されることから、キャパシタ素子の耐圧の低
下や、リーク電流増大の問題も解決でき、優れた電気特
性が得られる。そして、下部電極層は金属配線層に接続
されるため、配線抵抗が低く、良好な高周波特性を確保
することができる。さらに、本発明の製造方法は、基本
的に従来のタイプIのキャパシタ素子を形成する工程
に、下部電極層表面を平滑化する工程を追加した構成で
あり、そして、この平滑化工程は、たとえばエッチング
のための半導体製造装置を用いて行うことができ、また
エッチング工程と連続して行うことも可能である。さら
に、他のトランジスタ素子などを形成するための工程と
の関連において、工程的に強い制約を受けることもな
い。したがって本発明を実施しても特に製造工程が複雑
化することはない。
【0025】また、本発明は、半導体基板上に下部電極
層、誘電体層、上部電極層を積層した構造を有するキャ
パシタ素子であって、半導体基板上の絶縁層の上にパタ
ーン化されて延在する第1の金属配線層と、前記第1の
金属配線層の表面に延在する、表面が平滑化された下部
電極層と、前記下部電極層および前記絶縁層の上に形成
され、前記下部電極層に至る第1および第2のコンタク
トホールを有する層間絶縁層と、前記第1のコンタクト
ホール内で前記下部電極層の表面に形成された誘電体層
と、前記誘電体層の上に形成された上部電極層と、前記
第2のコンタクトホールを通じて前記下部電極層に接続
し、前記層間絶縁層上にパターン化されて延在する第2
の金属配線層とを備え、前記下部電極層の表面における
上下方向の凹凸の幅は、前記誘電体層の厚みの50%以
下であることを特徴とする。
【0026】また、本発明は、半導体基板上に下部電極
層、誘電体層、上部電極層を積層した構造を有するキャ
パシタ素子と、半導体基板上に形成された回路素子とを
含む半導体装置であって、半導体基板上の絶縁層の上に
パターン化されて延在する第1の金属配線層と、前記第
1の金属配線層の上面上に延在する、表面が平滑化され
た下部電極層と、前記下部電極層および前記絶縁層の上
に形成され、前記下部電極層に至る第1および第2のコ
ンタクトホールを有する層間絶縁層と、前記第1のコン
タクトホール内で前記下部電極層の表面に形成された誘
電体層と、前記誘電体層の上に形成された上部電極層
と、前記第2のコンタクトホールを通じて前記下部電極
層に接続し、前記層間絶縁層上にパターン化されて延在
する第2の金属配線層と、前記層間絶縁層上にパターン
化されて延在し、下面の一部が前記第1のコンタクトホ
ールを通じ前記上部電極層の上面に接続された第3の金
属配線層とを備え、前記下部電極層の表面における上下
方向の凹凸の幅は、前記誘電体層の厚みの50%以下で
あり、前記キャパシタ素子と前記回路素子とは、前記第
2および第3の金属配線層により電気的に接続されてい
ることを特徴とする。
【0027】すなわち、本発明のキャパシタ素子および
キャパシタ素子を含む半導体装置では、誘電体層の表面
が平滑化されているため、下部電極層の微視的な凸部に
電界が集中するという問題は発生せず、したがって誘電
体層の薄膜化を行い単位面積当たりの容量を高めて高集
積化を図ることが可能となる。また、同じく下部電極層
における電界集中の問題が解消されることから、耐圧の
低下や、リーク電流の問題も解決でき、優れた電気特性
が得られる。そして、下部電極層は第1の金属配線層に
接続されているため、配線抵抗が低く、良好な高周波特
性を確保することができる。さらに、本発明のキャパシ
タ素子は、基本的に従来のタイプIのキャパシタ素子を
形成する工程に、下部電極層表面を平滑化する工程を追
加することで形成でき、そして、この平滑化工程は、上
述のように容易に行うことができる。また、他の素子な
どを形成するための工程との関連において、工程的に強
い制約を受けることもない。したがって本発明のキャパ
シタ素子およびキャパシタ素子を含む半導体装置を形成
する上で製造工程が複雑化することはない。
【0028】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図1の(A)ないし(P)
は本発明によるキャパシタ素子の製造方法の一例におけ
る各工程を示す断面側面図である。以下では、図1を参
照してキャパシタ素子の製造方法の実施の形態例につい
て説明し、同時に本発明によるキャパシタ素子の実施の
形態例について説明する。
【0029】まず、図1の(A)に示したように、不図
示のシリコンから成る半導体基板の上に絶縁層2を形成
し、その上にたとえばアルミニウム系合金による金属配
線層4を、図1の(B)に示したように形成する。その
後、図1の(C)に示したように、金属配線層4の表面
に対して、本実施の形態例では一例としてアルゴンガス
を用いたプラズマ照射表面処理を行い、金属配線層4の
表面における結晶粒や粒界に起因する凹凸を、プラズマ
照射によるスパッタリング効果やエッチング効果によっ
て物理的に平滑化する。この平滑化は、金属配線層4に
入射するイオンのエネルギーや照射時間などを制御し
て、金属配線層4の表面における微視的な上下方向の凹
凸の幅が、後に形成する誘電体層の厚さの50%以下と
なるよう行う。
【0030】つづいて、図1の(D)に示したように、
金属配線層4の上に下部電極層6を構成する第1の下部
電極層8を550°C以下の低温プロセスにより形成す
る。この第1の下部電極層8の材料としては、たとえば
融点が550°C以上の高融点金属材料を用いることが
できる。次に、図1の(E)に示したように、第1の下
部電極層8の表面に対して、金属配線層4と同様、一例
としてアルゴンガスを用いたプラズマ照射表面処理を行
い、第1の下部電極層8の表面を平滑化する。この平滑
化は、第1の下部電極層8に入射するイオンのエネルギ
ーや照射時間などを制御して、第1の下部電極層8の表
面における微視的な上下方向の凹凸の幅が、後に形成す
る誘電体層の厚さの50%以下となるよう行う。
【0031】その後、図1の(F)に示したように、第
1の下部電極層8の上に下部電極層6を成す第2の下部
電極層10を、第1の下部電極層8と同様、低温プロセ
スにより形成する。第2の下部電極層10の材料も、上
記第1の下部電極層8と同様に選択することができる。
【0032】なお、第1および第2の下部電極層8、1
0の材料として、後に形成する誘電体層の材料と相互反
応を起こしにくい材料を選択することで、誘電体層の酸
素欠損による劣化や金属配線層4の酸化を防止すること
ができ、下部電極層6に反応防止層としての機能をも持
たせることができる。また、第2の下部電極層10の材
料として、光を反射しにくい材料を選択することで、後
に行う層間絶縁層をエッチングする工程で、フォトレジ
ストの露光時の下部電極層表面における反射光の影響を
解消あるいは緩和することができ、下部電極層6に反射
防止層としての機能をも持たせることができる。下部電
極層6は、本実施の形態例のように2層構造とする以外
にも、単層構造、あるいは異なる材料を3層以上に積層
した構造とすることも可能である。
【0033】図1の(G)に示したように、第2の下部
電極層10の表面に対して、金属配線層4と同様、一例
としてアルゴンガスを用いたプラズマ照射表面処理を行
い、第2の下部電極層10の表面を平滑化する。この平
滑化は、第2の下部電極層10に入射するイオンのエネ
ルギーや照射時間などを制御して、第2の下部電極層1
0の表面における微視的な上下方向の凹凸の幅が、後に
形成する誘電体層の厚さの50%以下となるよう行う。
【0034】その後、図1の(H)、(I)に示したよ
うに、第2の下部電極層10の上にフォトレジスト層1
2を堆積させてパターン化し、このフォトレジスト層1
2をマスクとして金属配線層4および下部電極層6をエ
ッチングし、これらをパターン化する。
【0035】つづいて、図1の(J)に示したように、
フォトレジスト層12を除去した後、下部電極層6の上
および絶縁層2の上に層間絶縁層14を形成し、さら
に、図1の(K)に示したように、パターン化したフォ
トレジスト層16を形成し、フォトレジスト層16をマ
スクとして層間絶縁層14を、たとえばイオンエッチン
グし、コンタクトホール18を形成して、第2の下部電
極層10の表面を層間絶縁層14から露出させる。
【0036】そして、フォトレジスト層16を除去した
後、図1の(L)に示したように、再度、第2の下部電
極層10の表面に対して、上述の場合と同様、一例とし
てアルゴンガスを用いたプラズマ照射表面処理を行い、
第2の下部電極層10の表面を平滑化する。この平滑化
は、第2の下部電極層10に入射するイオンのエネルギ
ーや照射時間などを制御して、第2の下部電極層10の
表面における微視的な上下方向の凹凸の幅が、後に形成
する誘電体層の厚さの50%以下となるよう行う。
【0037】上述のように層間絶縁層14にコンタクト
ホール18をエッチングにより形成した際、第2の下部
電極層10がエッチングストッパとなるため、反応性の
高いガス(ClやFなどのハロゲン系反応元素を含むガ
ス)を用いた場合には、第2の下部電極層10の表面が
損傷を受け表面にRIE損傷層が形成される。特に反応
性が激しいハロゲン系プラズマにより、第2の下部電極
層10の表面では、結晶粒界、粒界の3重点、結晶欠陥
が集中している結晶粒、特定の結晶方位をもつ結晶粒な
どの特定の部分は著しく損傷を受け、表面に凹凸が形成
される。そのため、図1の(L)に示した工程で再度、
プラズマ表面処理を行うことで、第2の下部電極層10
の表面が平滑化される。
【0038】また、このエッチングにより生じた凹凸を
解消するプラズマ表面処理は、コンタクトホール18を
形成するエッチング工程と連続して行うことができる。
すなわち、RIEプラズマ装置を利用しガス系とプラズ
マ条件を変更するだけで、層間絶縁層14のエッチング
を行った後、そのままプラズマ表面処理を行うことがで
きる。したがって、複雑な製造装置や特殊な製造工程を
追加することなく、従来の製造装置をそのまま使用して
下部電極層6の平滑化を行うことができる。
【0039】本実施の形態例では、上述のように図1の
(C)、(E)、(G)、ならびに(L)に示した各工
程でプラズマ表面処理を行うが、これらの表面処理はか
ならずしもすべてを行う必要はなく、要求される性能水
準などに応じて、いずれか1つの工程、あるいは複数の
工程で表面処理を行うようにしてもよい。
【0040】次に、図1の(M)および(N)に示した
ように、コンタクトホール18を通じて露出した第2の
下部電極層10の表面および層間絶縁層14の表面に誘
電体層20と上部電極層22とをこの順番で形成する。
その結果、コンタクトホール18の底部において、下部
電極層6と上部電極層22とは誘電体層20を挟んで対
向し、キャパシタを構成する。誘電体層20の材料は、
本実施の形態例では一例として従来のタイプIのキャパ
シタ素子と同じPL−SiNあるいはPL−SiOと
し、550°C以下の低温プラズマを利用して、それぞ
れ必要な厚さに形成する。また、上部電極層22の材料
としては、たとえば融点が550°C以上の高融点金属
材料を用いることができる。誘電体層20は本実施の形
態例で単層構造とするが、異なる材料による複数の層を
重ねて形成した積層構造としてもよい。同様に、上部電
極層22も本実施の形態例では単層構造とするが、異な
る材料による複数の層を重ねて形成した積層構造として
もよい。
【0041】その後、図1の(O)に示したように、コ
ンタクトホール18の場合と同様に、フォトレジスト層
を形成しパターン化したものをマスクとして、エッチン
グを行うことにより、上部電極層22および誘電体層2
0を通じ、層間絶縁層14にコンタクトホール120を
形成し、第2の下部電極層10の表面をコンタクトホー
ル120の底部において露出させる。
【0042】次に、コンタクトホール18、120の箇
所を含め全体に、アルミニウム合金などを材料とする金
属配線層を低温プロセスによって形成し、フォトレジス
ト層をマスクとするエッチングによりパターン化して、
図1の(P)に示したように、金属配線層24、26を
形成する。また、その際、誘電体層20をエッチングス
トッパとして、金属配線層24、26の箇所以外に形成
された上部電極層22も除去する。その結果、層間絶縁
層14上に延在し、コンタクトホール120を通じて金
属配線層4に電気的に接続された金属配線層24が形成
され、同じく層間絶縁層14上に延在し、コンタクトホ
ール18の箇所において上部電極層22に接続された金
属配線層26が形成されて、本発明のキャパシタ素子の
一例としてのキャパシタ素子28が完成する。なお、金
属配線層4、24、26は本実施の形態例のように単層
構造とする以外にも、異なる材料を重ねて形成した積層
構造とすることも可能である。
【0043】このように本実施の形態例では、金属配線
層4ならびに第1および第2の下部電極層8、10の表
面をプラズマ表面処理によって平滑化するので、下部電
極層6の微視的な凸部に電界が集中するという問題は発
生せず、したがって誘電体層20の薄膜化を行い単位面
積当たりの容量を高めて高集積化を図ることが可能とな
る。また、同じく下部電極層6における電界集中の問題
が解消されることから、キャパシタ素子の耐圧の低下
や、リーク電流の問題も解決でき、優れた電気特性が得
られる。そして、下部電極層6は、タイプIIのキャパシ
タ素子のように拡散層ではなく、低抵抗の金属配線層4
に接続されているため、配線抵抗が低く、良好な高周波
特性を確保することができる。また、金属配線層4の材
料としては、誘電体層20を低温プロセスで形成し、ま
た平滑化のための表面処理も低温プロセスであるため、
半導体装置で広く用いられている低融点のアルミニウム
系の材料を用いることができる。さらに、本実施の形態
例の製造方法は、基本的に従来のタイプIのキャパシタ
素子を形成する工程に、下部電極層表面を平滑化する工
程を追加することで構成でき、そして、この平滑化工程
は、たとえば上述のようにエッチングのための半導体製
造装置を用いて行うことができ、またエッチング工程と
連続して行うことも可能である。さらに、他のトランジ
スタ素子などを形成するための工程との関連において、
工程的に強い制約を受けることもない。したがって本発
明を実施しても特に工程が複雑化することはない。
【0044】なお、本実施の形態例では、図1の
(C)、(E)、(G)、ならびに(L)に示した各工
程でプラズマ表面処理を行うとしてが、プラズマ表面処
理に代えてイオン照射表面処理を行って第1および第2
の下部電極層8、10および金属配線層4の表面を平滑
化することも可能である。
【0045】図2は本発明の第2の実施の形態例を示す
断面側面図である。図中、図1と同一の要素には同一の
符号が付されている。上記実施の形態例では、上述のよ
うに、金属配線層をパターン化して金属配線層24、2
6を形成する際に、誘電体層20をエッチングストッパ
として、金属配線層24、26以外の箇所で上部電極層
22を除去するとしたが、図2に示したように層間絶縁
層14をエッチングストッパとして、金属配線層24、
26の箇所以外に形成された誘電体層20をも除去し、
図2に示した構造のキャパシタ素子30を得ることも可
能である。
【0046】図3の(A)ないし(C)は本発明の第3
の実施の形態例における各工程を示す断面側面図であ
る。図中、図1と同一の要素には同一の符号が付されて
いる。この第3の実施の形態例では、図1の(N)に示
した工程の後、図3の(A)に示したように、コンタク
トホール18の箇所で上部電極層22をフォトレジスト
層32によりマスクし、誘電体層20をエッチングスト
ッパとして上部電極層22をエッチングにより除去す
る。その後、図3の(B)に示したように、フォトレジ
スト層32を除去するとともに、図1の(O)の場合と
同様に層間絶縁層14にコンタクトホール120を形成
し、そして、図3の(C)に示したように、金属配線層
24、26を形成してキャパシタ素子34を得る。この
実施の形態例では、コンタクトホール18の箇所以外の
上部電極層22は除去することから、金属配線層24は
誘電体層20の上に直接延在することになる。
【0047】図4は本発明の第4の実施の形態例を示す
断面側面図である。図中、図1と同一の要素には同一の
符号が付されている。この第4の実施の形態例では、上
記図3の(C)に示した工程で金属配線層24、26を
パターン化する際に、層間絶縁層14をエッチングスト
ッパとしてエッチングを行い、金属配線層24、26以
外の箇所の誘電体層20をも除去する。したがって、図
4に示したように、金属配線層24、26以外の箇所で
は上部電極層22および誘電体層20が除去されたキャ
パシタ素子36が得られる。
【0048】図5の(A)ないし(C)は本発明の第5
の実施の形態例の各工程を示す断面側面図である。図
中、図1と同一の要素には同一の符号が付されている。
この第5の実施の形態例では、図1の(N)に示した工
程の後、図5の(A)に示したように、コンタクトホー
ル18の箇所で上部電極層22をフォトレジスト層32
によりマスクし、層間絶縁層14をエッチングストッパ
として上部電極層22および誘電体層20をエッチング
により除去する。その後、図5の(B)に示したよう
に、フォトレジスト層32を除去するとともに、図1の
(O)の場合と同様に層間絶縁層14にコンタクトホー
ル120を形成し、そして、図5の(C)に示したよう
に、金属配線層24、26を形成してキャパシタ素子3
8を得る。このキャパシタ素子38では、誘電体層20
および上部電極層22はコンタクトホール18の箇所に
のみ形成されることになる。
【0049】図6は本発明の第6の実施の形態例を示す
断面側面図である。図中、図1と同一の要素には同一の
符号が付されている。図1に示した実施の形態例におい
て、図1の(N)に示した工程では誘電体層20のみを
形成し、その後、図1の(P)に示した工程で誘電体層
20の上に直接金属配線層26を形成することも有効で
ある。この場合には、図6に示したキャパシタ素子40
のように、コンタクトホール18の底部で、金属配線層
26の下面が誘電体層20の表面に直接接触し、金属配
線層26が上部電極層を兼ねた構造となる。この実施の
形態例では、上部電極層を形成する必要がないので、製
造工程の簡素化を図ることができる。
【0050】図7は本発明の第7の実施の形態例を示す
断面側面図である。図中、図6と同一の要素には同一の
符号が付されている。この第7の実施の形態例のキャパ
シタ素子42では、図7に示したように、コンタクトホ
ール18の側壁が絶縁層44(Side Wall)に
より形成され、絶縁層44の内周面は、上下方向におい
て滑らかに湾曲し、上部ほど内径が大きくなる形状に形
成されている。したがって、ステップカバレッジが改善
され、良好な誘電体層20を形成することができる。な
お、図7では金属配線層26が上部電極層を兼ねている
例を示したが、誘電体層20の上に、金属配線層とは別
に上部電極層を形成する構造においても無論、絶縁層4
4を設けて同様の効果を得ることができる。
【0051】次に、図1の(C)、(E)、(G)、な
らびに(L)に示した各工程で行う表面処理の種々の形
態について詳細な断面図を参照して詳しく説明する。図
8の(A)ないし(E)は平滑化のための表面処理に関
する第8の実施の形態例を示す断面側面図である。図
中、図1と同一の要素には同一の符号が付されている。
図8の(A)は、図1の(G)に示した工程に相当して
おり、金属配線層4の上に下部電極層6が形成された状
態を微視的に示している。なお、この実施の形態例では
簡単のため下部電極層は単層構造であるとする。下部電
極層6は図に示したように柱状結晶化しており、凹凸の
激しいものとなっている。
【0052】これに対して、図8の(B)に示したよう
に、不活性ガス、たとえばアルゴンガスによるプラズマ
照射表面処理またはイオン照射表面処理を行って、下部
電極層6の表面を平滑化する。あるいは、反応性プラズ
マによるプラズマ照射表面処理を行って表面部にに反応
生成層を形成し、表面を平滑化する。その後、層間絶縁
層14を形成した後、図8の(C)、(D)に示したよ
うに、コンタクトホール18を形成すべく層間絶縁層1
4のエッチングを行い、さらに本実施の形態例では、こ
のエッチングの後、直ぐに図8の(E)に示したよう
に、誘電体層20を形成する。なお、図8の(D)はコ
ンタクトホール18の箇所を示し、したがって層間絶縁
層14が除去されている。このように、本実施の形態例
では、図8の(B)の工程で上述のように下部電極層6
の表面を平滑化しているため、従来の場合を示す図23
と比較して分かるように、下部電極層表面の凹凸が緩和
され、下部電極層6の微視的な凸部への電界集中が弱ま
り、誘電体層20の薄膜化が可能となる。
【0053】次に第9の実施の形態例について説明す
る。図9の(A)ないし(E)は平滑化のための表面処
理に関する第9の実施の形態例の各工程を示す断面側面
図である。図中、図1と同一の要素には同一の符号が付
されている。図9の(A)ないし(C)の工程は、上述
した図8の(A)ないし(C)の工程と同じである。層
間絶縁層14のエッチングをCF4など、ハロゲン系の
反応性の高いガスを用いて行うと、下部電極層6の表面
にはRIE損傷の影響が残る。そこで、コンタクトホー
ル18を形成した後、図9の(D)に示したように再度
プラズマ照射表面処理またはイオン照射表面処理を行う
ことで、下部電極層表面の凹凸は一層緩和され、図9の
(E)に示したように、その上に形成される誘電体層2
0も良好に平滑化される。その結果、図8の場合よりさ
らに誘電体層20を薄膜化することが可能となる。
【0054】次に第10の実施の形態例について説明す
る。図10の(A)ないし(F)は平滑化のための表面
処理に関する第10の実施の形態例を示す断面側面図で
ある。図中、図1と同一の要素には同一の符号が付され
ている。図10の(A)ないし(C)の工程は、図1の
(B)ないし(D)の工程に相当しており、金属配線層
4の表面をプラズマ照射表面処理またはイオン照射表面
処理により平滑化するか、または反応性プラズマによる
プラズマ照射表面処理により表面部に反応生成層を形成
して平滑化する。その後、金属配線層4の上に下部電極
層6を形成する。そして、図10の(D)ないし(F)
に示したように、層間絶縁層14のエッチングを行って
コンタクトホール18を形成し、下部電極層6の表面を
プラズマ照射表面処理またはイオン照射表面処理により
再度平滑化した後、誘電体層20を形成する。この実施
の形態例では、金属配線層4の表面を平滑化した上で、
金属配線層4の表面に下部電極層6を形成するため、下
部電極層表面の平滑度が向上し、電界集中を防止して誘
電体層20の薄膜化を実現できる。
【0055】次に第11の実施の形態例について説明す
る。図11の(A)ないし(G)は平滑化のための表面
処理に関する第11の実施の形態例を示す断面側面図で
ある。図中、図1と同一の要素には同一の符号が付され
ている。図11の(A)ないし(C)の工程は、図10
の(A)ないし(C)の工程と同じである。本実施の形
態例では、下部電極層6を形成した後、図11の(D)
に示したように、下部電極層6の表面をイオン照射表面
処理により平滑化する。その後、図11の(D)ないし
(G)に示したように、上記第10の実施の形態例の場
合と同様、コンタクトホール18を形成し、下部電極層
6の表面に対し再度、プラズマ照射表面処理またはイオ
ン照射表面処理により平滑化を行い、そして誘電体層2
0を形成する。この実施の形態例では、下部電極層6を
形成した後、その表面の平滑化を行うため、下部電極層
6の表面は一層平坦となり、さらに誘電体層20の薄膜
化を図ることが可能となる。
【0056】次に第12の実施の形態例について説明す
る。図12の(A)ないし(C)は平滑化のための表面
処理に関する第12の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、金属配線層4の表面
に形成された下部電極層6の表面を平滑化する際に、図
12の(A)に示したように、下部電極層6に対して、
図12の(B)に示したように、不活性ガス、たとえば
アルゴンガスによるイオン照射表面処理を行って表面を
平滑化するとともに、下部電極層6の表面層46の組成
比変更に伴う表面改質(結晶構造などの変化は伴わな
い)を行う。
【0057】つづいて、反応性ガス、たとえば窒素ガス
によるプラズマ照射表面処理を行って下部電極層表面を
さらに平滑化するとともに、照射した反応性プラズマ元
素と下部電極層材料とを反応させて新たな反応生成層4
8(導電性もしくは絶縁性)を形成する。この反応生成
層48は、導電性の場合には下部電極層6の一部として
機能し、絶縁性の場合には、下部電極層6の上に形成す
る誘電体層の一部として機能することになる。このよう
に本実施の形態例では、下部電極層6の表面層46の改
質を行い、さらに、反応生成層48を形成するので、下
部電極層6の表面は一層平滑化され、誘電体層の薄膜化
にさらに有利となる。
【0058】次に第13の実施の形態例について説明す
る。図13の(A)ないし(C)は平滑化のための表面
処理に関する第13の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、第12の実施の形態
例の場合と同様に、金属配線層4上の下部電極層6の表
面を平滑化する際に、下部電極層6(図13の(A))
に対して、図13の(B)に示したように、不活性ガ
ス、たとえばアルゴンガスによるイオン照射表面処理を
行って表面を平滑化するとともに、下部電極層6の表面
層46の組成比変更に伴う表面改質(結晶構造などの変
化は伴わない)を行う。
【0059】つづいて、図13の(C)に示したよう
に、不活性ガス、電極構成元素から成るガス、あるいは
反応性ガスを用いたイオン照射表面処理を行って、下部
電極層6の表面部を非晶質化(アモルファス化)して非
晶質層50を形成し、下部電極層表面を平滑化する。そ
の際、入射イオンエネルギーを制御することで非晶質化
を実現でき、非晶質層50は、新たな反応生成層48あ
るいは電極層6のいずれかにより形成される。このよう
に本実施の形態例では、下部電極層6の表面層46の改
質を行い、さらに、非晶質層50を形成するので、下部
電極層6の表面は一層平滑化され、誘電体層の薄膜化に
さらに有利となる。
【0060】次に第14の実施の形態例について説明す
る。図14の(A)ないし(D)は平滑化のための表面
処理に関する第14の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、第12の実施の形態
例の場合と同様に、下部電極層6の表面を平滑化する際
に、下部電極層6(図14の(A))に対して、図14
の(B)に示したように、不活性ガス、たとえばアルゴ
ンガスによるイオン照射表面処理を行って表面を平滑化
するとともに、下部電極層6の表面層46の組成比変更
に伴う表面改質(結晶構造などの変化は伴わない)を行
う。
【0061】つづいて、図14の(C)に示したよう
に、反応性ガス、たとえば窒素ガスによるプラズマ照射
表面処理を行って下部電極層表面をさらに平滑化すると
ともに、照射した反応性プラズマ元素と下部電極層材料
とを反応させて新たな反応生成層48を形成する。その
後、図13の(D)に示したように、不活性ガス、電極
構成元素から成るガス、あるいは反応性ガスを用いたイ
オン照射表面処理を行って、下部電極層6の表面部を非
晶質化(アモルファス化)して非晶質層50を形成し、
下部電極層表面を平滑化する。このように本実施の形態
例では、下部電極層6の表面層46の改質を行い、反応
生成層48を形成し、さらに非晶質層50を形成するの
で、下部電極層6の表面は一層平滑化され、誘電体層の
薄膜化にさらに有利となる。
【0062】次に第15の実施の形態例について説明す
る。図15の(A)ないし(D)は平滑化のための表面
処理に関する第15の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、第12の実施の形態
例の場合と同様に、下部電極層6の表面を平滑化する際
に、下部電極層6(図15の(A))に対して、図15
の(B)に示したように、不活性ガス、たとえばアルゴ
ンガスによるイオン照射表面処理を行って表面を平滑化
するとともに、下部電極層6の表面層46の組成比変更
に伴う表面改質(結晶構造などの変化は伴わない)を行
う。
【0063】その後、図15の(C)に示したように、
不活性ガス、電極構成元素から成るガス、あるいは反応
性ガスを用いたイオン照射表面処理を行って、下部電極
層6の表面部を非晶質化(アモルファス化)して非晶質
層50を形成し、下部電極層表面を平滑化する。つづい
て、図15の(D)に示したように、反応性ガス、たと
えば窒素ガスによるプラズマ照射表面処理を行って下部
電極層表面をさらに平滑化するとともに、照射した反応
性プラズマ元素と下部電極層材料とを反応させて新たな
反応生成層48を形成する。このように本実施の形態例
では、下部電極層6の表面層46の改質を行い、非晶質
層50を形成し、さらに反応生成層48を形成するの
で、下部電極層6の表面は一層平滑化され、誘電体層の
薄膜化にさらに有利となる。
【0064】次に第16の実施の形態例について説明す
る。図16の(A)ないし(C)は平滑化のための表面
処理に関する第16の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、下部電極層6の表面
を平滑化する際に、下部電極層6(図16の(A))に
対して、図16の(B)に示したように、反応性ガス、
たとえば窒素ガスによるプラズマ照射表面処理を行って
下部電極層表面を平滑化するとともに、照射した反応性
プラズマ元素と下部電極層材料とを反応させて新たな反
応生成層48を形成する。
【0065】つづいて、図16の(C)に示したよう
に、不活性ガス、電極構成元素から成るガス、あるいは
反応性ガスを用いたイオン照射表面処理を行って、下部
電極層6の表面部を非晶質化(アモルファス化)して非
晶質層50を形成し、下部電極層表面を平滑化する。こ
のように本実施の形態例では、反応生成層48を形成
し、さらに非晶質層50を形成するので、下部電極層6
の表面は一層平滑化され、誘電体層20の薄膜化にさら
に有利となる。
【0066】次に第17の実施の形態例について説明す
る。図17の(A)ないし(C)は平滑化のための表面
処理に関する第17の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、下部電極層6の表面
を平滑化する際に、下部電極層6(図17の(A))に
対して、図17の(B)に示したように、不活性ガス、
電極構成元素から成るガス、あるいは反応性ガスを用い
たイオン照射表面処理を行って、下部電極層6の表面部
を非晶質化(アモルファス化)して非晶質層50を形成
し、下部電極層表面を平滑化する。つづいて、図17の
(C)に示したように、反応性ガス、たとえば窒素ガス
によるプラズマ照射表面処理を行って下部電極層表面を
平滑化するとともに、照射した反応性プラズマ元素と下
部電極層材料とを反応させて新たな反応生成層48を形
成する。このように本実施の形態例では、非晶質層50
を形成し、さらに反応生成層48を形成するので、下部
電極層6の表面は一層平滑化され、誘電体層20の薄膜
化にさらに有利となる。
【0067】次に第18の実施の形態例について説明す
る。図18の(A)ないし(D)は平滑化のための表面
処理に関する第18の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、下部電極層6の表面
を平滑化する際に、下部電極層6(図18の(A))に
対して、図18の(B)に示したように、反応性ガス、
たとえば窒素ガスによるプラズマ照射表面処理を行って
下部電極層表面を平滑化するとともに、照射した反応性
プラズマ元素と下部電極層材料とを反応させて新たな反
応生成層48を形成する。
【0068】つづいて、図18の(C)に示したよう
に、不活性ガス(たとえばアルゴンガス)、電極構成元
素から成るガスを用いたイオン照射表面処理を行って、
下部電極層6の表面を平滑化するとともに、反応生成層
48の表面層52の組成比変更に伴う表面改質(結晶構
造などの変化は伴わない)を行う。その後、図18の
(D)に示したように、不活性ガス、電極構成元素から
成るガス、あるいは反応性ガスを用いたイオン照射表面
処理を行って、下部電極層6の表面部を非晶質化(アモ
ルファス化)して非晶質層50を形成し、下部電極層表
面を平滑化する。このように本実施の形態例では、反応
生成層48を形成し、表面を改質し、さらに非晶質層5
0を形成するので、下部電極層6の表面は一層平滑化さ
れ、誘電体層の薄膜化にさらに有利となる。
【0069】次に第19の実施の形態例について説明す
る。図19の(A)ないし(D)は平滑化のための表面
処理に関する第19の実施の形態例を示す断面側面図で
ある。図中、図1などと同一の要素には同一の符号が付
されている。本実施の形態例では、下部電極層6の表面
を平滑化する際に、下部電極層6(図19の(A))に
対して、図19の(B)に示したように、不活性ガス、
電極構成元素から成るガス、あるいは反応性ガスを用い
たイオン照射表面処理を行って、下部電極層6の表面部
を非晶質化(アモルファス化)して非晶質層50を形成
し、下部電極層表面を平滑化する。
【0070】つづいて、図19の(C)に示したよう
に、不活性ガス(たとえばアルゴンガス)、および電極
構成元素から成るガスを用いたイオン照射表面処理を行
って、非晶質層50の表面を平滑化するとともに、非晶
質層50の表面層の組成比変更に伴う表面改質(結晶構
造などの変化は伴わない)を行う。その後、反応性ガ
ス、たとえば窒素ガスによるプラズマ照射表面処理を行
って非晶質層50の表面を平滑化するとともに、照射し
た反応性プラズマ元素と非晶質層50の材料とを反応さ
せて新たな反応生成層54を形成する。このように本実
施の形態例では、非晶質層50を形成し、表面を改質
し、さらに反応生成層54を形成するので、下部電極層
6の表面は一層平滑化され、誘電体層20の薄膜化にさ
らに有利となる。
【0071】次に、本発明の第20の実施の形態例につ
いて説明する。図1に示した実施の形態例では、誘電体
層20はPL−SiNあるいはPL−SiOにより形成
するとしたが、誘電体層20を、高誘電率材料である遷
移金属(周期表3族〜11族の金属)の酸化物により形
成して、いっそう単位面積当たりの容量を増大させ、さ
らに高集積化を図ることも可能である。
【0072】そして、本実施の形態例では、遷移金属酸
化物による誘電体層20を、従来のように高温プロセス
で形成するのではなく、反応性高密度低温プラズマCV
D(550°C以下)を利用して形成する。その際、
(a)誘電体層成膜中における高密度の反応性酸素プラ
ズマアニール、(b)誘電体層成膜後の酸素プラズマア
ニールあるいはオゾンアニール、のいずれか一方または
両方を行う。これにより、誘電体層20(図1)中の不
純物の脱離を促進させ、かつ酸素などの化学量論的組成
比を確保することができ、従来のように高温プロセスに
より形成した場合と同程度またはそれ以上に優れた膜質
を得ることができる。また、その結果、従来のLP−S
34膜と同程度の薄膜化が可能となり、さらに膜厚も
高精度に制御することができる。そして、上記最初の実
施の形態例の場合と同様に低温プロセスで誘電体層20
を形成できることから、金属配線層4および下部電極層
6の材料として、従来より半導体装置において広く用い
られている融点の低いアルミニウム系材料を用いること
ができ、良好な高周波特性を確保できることや、工程的
に強い制約を受けないといった効果が失われることはな
い。なお、誘電体層20を遷移金属の酸化物により形成
する場合に、反応性高密度低温プラズマCVD(550
°C以下)を用いる代わりに、スパッタリングプロセス
などの550°C以下の低温プロセスを用いることも可
能である。
【0073】次に本発明の第21の実施の形態例につい
て説明する。図20は本発明のキャパシタ素子を含む半
導体装置の一例を示す断面側面図である。図中、図1な
どと同一の要素には同一の符号が付されている。図20
に示した半導体装置56は、最初の実施の形態例で作製
したキャパシタ素子28を含み、さらに、キャパシタ素
子28と同一のシリコンから成る半導体基板58上に、
キャパシタ素子28に隣接してMOS型トランジスタ素
子60、62、NPNバイポーラトランジスタ素子6
4、ならびにスパイラルインダクター素子66が形成さ
れている。
【0074】MOS型トランジスタ素子60、62はそ
れぞれ、半導体基板58の表面部に形成された素子分離
層68により分離されたNウェル層70およびPウェル
層72の領域に形成され、それぞれゲート多結晶シリコ
ン層74、ソース/ドレイン(N)層76、ソース/ド
レイン(P)層77などにより構成されている。ソース
/ドレイン(N)層76およびソース/ドレイン(P)
層77には、それぞれ絶縁層2上に延在する金属配線層
78が接続され、これらの金属配線層78は層間絶縁層
14により覆われている。また、層間絶縁層14の表面
は、キャパシタ素子28を構成する誘電体層20の材料
による膜で覆われている。
【0075】一方、バイポーラトランジスタ素子64
は、半導体基板58の表面部に形成された素子分離層6
8により他の素子から分離され、エミッタ多結晶シリコ
ン層80、ベース多結晶シリコン層82、コレクタ拡散
層84などを含み、これらの層にはそれぞれ絶縁層2上
に延在する金属配線層78が接続されている。各金属配
線層78は層間絶縁層14により覆われ、また、層間絶
縁層14の表面は、キャパシタ素子28を構成する誘電
体層20の材料による膜で覆われている。そして、層間
絶縁層14の上には各金属配線層78にコンタクトホー
ルを通じて接続する金属配線層86が形成されている。
また、スパイラルインダクター素子66は、層間絶縁層
14上に形成された金属配線層88、絶縁層2の表面に
形成された金属配線層90などにより形成されている。
【0076】そして、各トランジスタ素子の金属配線層
78、86、キャパシタ素子28の金属配線層4、なら
びに金属配線層90は、すべて同じ材料により同一の工
程で形成され、また、下部電極層6を形成する際に、ト
ランジスタ素子などの各金属配線層の表面にも、下部電
極層6の材料による膜が形成される。無論、層間絶縁層
14も同一の工程で各素子共通に形成され、さらに、キ
ャパシタ素子28の誘電体層20を形成する際に、層間
絶縁層14の表面全体に誘電体層20の材料による膜が
形成される。また、層間絶縁層14上に延在するキャパ
シタ素子28の金属配線層24、26、バイポーラトラ
ンジスタ素子64の金属配線層86、ならびにスパイラ
ルインダクター素子66の金属配線層88も同一の工程
で形成される。
【0077】キャパシタ素子28は、上述のように最初
の実施の形態例で形成したものと同じ構成であり、金属
配線層4および下部電極層6の表面が平滑化されている
ことから、本実施の形態例においても、最初の実施の形
態例と同様の効果を得ることができる。また、上述のよ
うに、各トランジスタ素子の金属配線層78、キャパシ
タ素子28の金属配線層4、ならびに金属配線層90
は、同じ材料により同一の工程で形成でき、そして、層
間絶縁層14上に延在するキャパシタ素子28の金属配
線層24、26、バイポーラトランジスタ素子64の金
属配線層86、ならびにスパイラルインダクター素子6
6の金属配線層88も同一の工程で形成できるので、キ
ャパシタ素子28を含む半導体装置56を効率よく製造
することができる。
【0078】なお、本発明による半導体装置56を構成
するキャパシタ素子としては、キャパシタ素子28以外
にも、上記第2ないし第7の実施の形態例で示した各キ
ャパシタ素子を用いることができ、その場合には、図2
0においてキャパシタ素子の構成が変わるとともに、層
間絶縁層14の表面全体に誘電体層20の材料による膜
が形成されるかどうか、金属配線層と誘電体層20との
間に上部電極層22の材料による膜が介在するかどうか
などの点で構造が変わる。しかし、いずれの場合にも同
様の効果を得ることができる。
【0079】
【実施例】上記第1の下部電極層8の材料としては、具
体的には次の(a)〜(c)のいずれか、あるいは
(a)〜(c)のうちの複数を含む化合物を用いること
ができる。 (a)Ti、W、Mo、ならびにTaなどを代表とする
融点が550°C以上の高融点金属材料、あるいはこれ
らの材料の窒化物または酸化物、あるいはこれらの材料
の複合化合物。 (b)上記高融点金属材料とシリコンとの化合物(シリ
サイド)。 (c)Au、Ag、Pt、さらにはRu、Rh、Pd、
Os、Irなどの白金族金属。
【0080】誘電体層20の材料としては、遷移金属酸
化物、シリコン酸化物、シリコン窒化物、シリコン酸窒
化物、チタン酸バリウム化合物(BaTiO3)、チタ
ン酸バリウム化合物の置換型化合物、あるいは(Ba、
Sr、Bi、Pb、Ca)・(Ti、Zr、Su)Ox
化合物などを用いることができる。また、上記遷移金属
酸化物としては具体的には、Ta25を用いることがで
きる。
【0081】上記上部電極層22の材料としては、具体
的には次の(a)および(b)のいずれか、またはそれ
らを組み合わせたものを用いることができる。 (a)Ti、W、Mo、ならびにTaなどを代表とする
融点が550°C以上の高融点金属材料、あるいはこれ
らの材料の窒化物または酸化物、あるいはこれらの材料
の複合化合物。 (b)上記高融点金属材料とシリコンとの化合物(シリ
サイド)。
【0082】上記金属配線層4、24、26の材料とし
ては、具体的には次の(a)〜(c)のいずれか、また
はそれらを組み合わせたものを用いることができる。 (a)Al、Al−SI、Al−Cu、Al−Cu−S
Iを代表とするAl合金。 (b)Ti、W、Tiの窒化物、Tiの酸化物、Wの窒
化物、ならびにWの酸化物のいずれか。 (c)白金族金属。
【0083】上記絶縁層2、層間絶縁層14、ならびに
絶縁層44は具体的にはたとえばSiO2により形成す
ることができる。
【0084】下部電極層6および金属配線層4の表面を
平滑化するために行うプラズマ照射表面処理またはイオ
ン照射表面処理で照射するプラズマ粒子またはイオン粒
子は、次の(a)〜(d)のいずれか、またはそれらを
組み合わせた材料を粒子源として生成することができ
る。 (a)He、Ne、Ar、Krを代表とする周期表18
族元素(すなわち不活性元素)。 (b)N2またはO2、またはN元素およびO元素のいず
れか一方または両方を含む化合物。 (c)下部電極層6の材料を構成している元素、または
同元素を含む化合物。 (d)下部電極層6を形成する材料と化学反応性を有す
るイオンまたは粒子を生成可能な元素、または化合物。
【0085】
【発明の効果】以上説明したように本発明のキャパシタ
素子の製造方法では、下部電極層および第1の金属配線
層のいずれか一方または両方の表面を表面処理によって
平滑化するので、下部電極層の微視的な凸部に電界が集
中するという問題は発生せず、したがって誘電体層の薄
膜化を行い単位面積当たりの容量を高めて高集積化を図
ることが可能となる。また、同じく下部電極層における
電界集中の問題が解消されることから、キャパシタ素子
の耐圧の低下や、リーク電流増大の問題も解決でき、優
れた電気特性が得られる。そして、下部電極層は金属配
線層に接続されるため、配線抵抗が低く、良好な高周波
特性を確保することができる。さらに、本発明の製造方
法は、基本的に従来のタイプIのキャパシタ素子を形成
する工程に、下部電極層表面を平滑化する工程を追加し
た構成であり、そして、この平滑化工程は、たとえばエ
ッチングのための半導体製造装置を用いて行うことがで
き、またエッチング工程と連続して行うことも可能であ
る。さらに、他のトランジスタ素子などを形成するため
の工程との関連において、工程的に強い制約を受けるこ
ともない。したがって本発明を実施しても特に製造工程
が複雑化することはない。
【0086】そして、本発明のキャパシタ素子およびキ
ャパシタ素子を含む半導体装置では、誘電体層の表面が
平滑化されているため、下部電極層の微視的な凸部に電
界が集中するという問題は発生せず、したがって誘電体
層の薄膜化を行い単位面積当たりの容量を高めて高集積
化を図ることが可能となる。また、同じく下部電極層に
おける電界集中の問題が解消されることから、耐圧の低
下や、リーク電流の問題も解決でき、優れた電気特性が
得られる。そして、下部電極層は第1の金属配線層に接
続されているため、配線抵抗が低く、良好な高周波特性
を確保することができる。さらに、本発明のキャパシタ
素子は、基本的に従来のタイプIのキャパシタ素子を形
成する工程に、下部電極層表面を平滑化する工程を追加
することで形成でき、そして、この平滑化工程は、上述
のように容易に行うことができる。また、他の素子など
を形成するための工程との関連において、工程的に強い
制約を受けることもない。したがって本発明のキャパシ
タ素子およびキャパシタ素子を含む半導体装置を形成す
る上で製造工程が複雑化することはない。
【図面の簡単な説明】
【図1】(A)ないし(P)は本発明によるキャパシタ
素子の製造方法の一例における各工程を示す断面側面図
である。
【図2】本発明の第2の実施の形態例を示す断面側面図
である。
【図3】(A)ないし(C)は本発明の第3の実施の形
態例における各工程を示す断面側面図である。
【図4】本発明の第4の実施の形態例を示す断面側面図
である。
【図5】(A)ないし(C)は本発明の第5の実施の形
態例の各工程を示す断面側面図である。
【図6】本発明の第6の実施の形態例を示す断面側面図
である。
【図7】本発明の第7の実施の形態例を示す断面側面図
である。
【図8】(A)ないし(E)は平滑化のための表面処理
に関する第8の実施の形態例を示す断面側面図である。
【図9】(A)ないし(E)は平滑化のための表面処理
に関する第9の実施の形態例の各工程を示す断面側面図
である。
【図10】(A)ないし(F)は平滑化のための表面処
理に関する第10の実施の形態例を示す断面側面図であ
る。
【図11】(A)ないし(G)は平滑化のための表面処
理に関する第11の実施の形態例を示す断面側面図であ
る。
【図12】(A)ないし(C)は平滑化のための表面処
理に関する第12の実施の形態例を示す断面側面図であ
る。
【図13】(A)ないし(C)は平滑化のための表面処
理に関する第13の実施の形態例を示す断面側面図であ
る。
【図14】(A)ないし(D)は平滑化のための表面処
理に関する第14の実施の形態例を示す断面側面図であ
る。
【図15】(A)ないし(D)は平滑化のための表面処
理に関する第15の実施の形態例を示す断面側面図であ
る。
【図16】(A)ないし(C)は平滑化のための表面処
理に関する第16の実施の形態例を示す断面側面図であ
る。
【図17】(A)ないし(C)は平滑化のための表面処
理に関する第17の実施の形態例を示す断面側面図であ
る。
【図18】(A)ないし(D)は平滑化のための表面処
理に関する第18の実施の形態例を示す断面側面図であ
る。
【図19】(A)ないし(D)は平滑化のための表面処
理に関する第19の実施の形態例を示す断面側面図であ
る。
【図20】本発明のキャパシタ素子を含む半導体装置の
一例を示す断面側面図である。
【図21】従来のタイプIのキャパシタ素子の一例を示
す断面側面図である。
【図22】従来のタイプIIのキャパシタ素子の一例を示
す断面側面図である。
【図23】(A)および(B)は、図21に示したキャ
パシタ素子の誘電体層周辺を詳しく示す部分拡大断面図
である。
【図24】誘電体層に遷移金属酸化物を用いたタイプI
のキャパシタ素子を示す断面側面図である。
【図25】誘電体層に遷移金属酸化物を用いたタイプII
のキャパシタ素子を示す断面側面図である。
【符号の説明】
2……絶縁層、4……金属配線層、6……下部電極層、
8……第1の下部電極層、10……第2の下部電極層、
12……フォトレジスト層、14……層間絶縁層、16
……フォトレジスト層、18……コンタクトホール、2
0……誘電体層、22……上部電極層、24……金属配
線層、26……金属配線層、28、30、34、36、
38、40、42……キャパシタ素子、32……フォト
レジスト層、44……絶縁層、46……表面層、48…
…反応生成層、50……非晶質層、52……表面層、5
4……反応生成層、56……半導体装置、58……半導
体基板、60……MOS型トランジスタ素子、62……
MOS型トランジスタ素子、64……バイポーラトラン
ジスタ素子、66……スパイラルインダクター素子、6
8……素子分離層、70……Nウェル層、72……Pウ
ェル層、74……ゲート多結晶シリコン層、78……金
属配線層、80……エミッタ多結晶シリコン層、82…
…ベース多結晶シリコン層、84……コレクタ拡散層、
86、88……金属配線層、90……金属配線層。

Claims (60)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に下部電極層、誘電体層、
    上部電極層を積層した構造を有するキャパシタ素子を製
    造する方法であって、 半導体基板の上に絶縁層を形成し、 前記絶縁層の上にパターン化した第1の金属配線層を形
    成し、 前記第1の金属配線層の表面に下部電極層を形成し、 前記下部電極層および前記絶縁層の上に層間絶縁層を形
    成し、前記下部電極層に至る第1および第2のコンタク
    トホールを前記層間絶縁層に、エッチングにより形成
    し、 少なくとも前記第1のコンタクトホール内で、前記下部
    電極層の表面に誘電体層を形成し、 前記誘電体層の上に上部電極層を形成し、 前記第2のコンタクトホールを通じて前記下部電極層に
    接続するとともに前記層間絶縁層上にパターン化されて
    延在する第2の金属配線層を形成し、 前記下部電極層および前記第1の金属配線層のいずれか
    一方または両方の表面に対するプラズマ照射またはイオ
    ン照射による表面処理を、前記第1の金属配線層の表面
    に前記下部電極層を形成する前の段階、前記下部電極層
    の上に前記層間絶縁層を形成する前の段階、ならびに前
    記下部電極層の表面に前記誘電体層を形成する直前の段
    階のうちの少なくとも1つの段階で行って前記下部電極
    層および前記第1の金属配線層のいずれか一方または両
    方の表面を平滑化することを特徴とするキャパシタ素子
    の製造方法。
  2. 【請求項2】 前記表面処理は、前記第1の金属配線層
    または前記下部電極層の表面における微視的な上下方向
    の凹凸の幅が、前記誘電体層の厚さの50%以下となる
    ように行うことを特徴とする請求項1記載のキャパシタ
    素子の製造方法。
  3. 【請求項3】 前記表面処理では、不活性ガスあるいは
    処理対象に含まれる元素のガスをイオン粒子源としてイ
    オン照射を行い、処理対象の表面層における物質組成比
    の変更をともなう表面改質を生じさせることを特徴とす
    る請求項1記載のキャパシタ素子の製造方法。
  4. 【請求項4】 前記表面処理では、反応性ガスをプラズ
    マ粒子源としてプラズマ照射を行い、処理対象の表面に
    反応生成物の層を形成することを特徴とする請求項1記
    載のキャパシタ素子の製造方法。
  5. 【請求項5】 前記表面処理では、不活性ガス、処理対
    象に含まれる元素のガス、あるいは反応性ガスをイオン
    粒子源としてイオン照射を行い、処理対象の表面に非晶
    質層を形成することを特徴とする請求項1記載のキャパ
    シタ素子の製造方法。
  6. 【請求項6】 前記表面処理では、不活性ガスあるいは
    処理対象に含まれる元素のガスをイオン粒子源としてイ
    オン照射を行い、処理対象の表面層における物質組成比
    の変更をともなう表面改質を生じさせる表面処理、反応
    性ガスをプラズマ粒子源としてプラズマ照射を行い、処
    理対象の表面に反応生成物の層を形成する表面処理、な
    らびに不活性ガス、処理対象に含まれる元素のガス、あ
    るいは反応性ガスをイオン粒子源としてイオン照射を行
    い、処理対象の表面に非晶質層を形成する表面処理のう
    ちのいずれか複数の表面処理を同一の処理対象に対して
    連続して行うことを特徴とする請求項1記載のキャパシ
    タ素子の製造方法。
  7. 【請求項7】 前記表面処理で照射するプラズマ粒子ま
    たはイオン粒子は、(a)He、Ne、Ar、Krを代
    表とする周期表18族元素(すなわち不活性元素)、
    (b)N2またはO2、またはN元素およびO元素のいず
    れか一方または両方を含む化合物、(c)前記下部電極
    層の材料を構成している元素、または同元素を含む化合
    物、ならびに(d)前記下部電極層を形成する材料と化
    学反応性を有するイオンまたは粒子を生成可能な元素ま
    たは化合物のうちのいずれか1つまたは複数を組み合わ
    せた材料を粒子源として生成することを特徴とする請求
    項1記載のキャパシタ素子の製造方法。
  8. 【請求項8】 前記上部電極層を形成した後、前記層間
    絶縁層上にパターン化されて延在し下面の一部が前記第
    1のコンタクトホールを通じ前記上部電極層の上面に接
    続された第3の金属配線層を形成することを特徴とする
    請求項1記載のキャパシタ素子の製造方法。
  9. 【請求項9】 前記誘電体層を形成した後、前記層間絶
    縁層上にパターン化されて延在し下面の一部が前記第1
    のコンタクトホール内で前記誘電体層の表面に接触する
    第3の金属配線層を、前記上部電極層として形成するこ
    とを特徴とする請求項1記載のキャパシタ素子の製造方
    法。
  10. 【請求項10】 前記誘電体層は550°C以下の低温
    プロセスにより形成することを特徴とする請求項1記載
    のキャパシタ素子の製造方法。
  11. 【請求項11】 前記誘電体層は、遷移金属の酸化物、
    シリコン酸化物、シリコン窒化物、シリコン酸窒化物、
    チタン酸バリウム化合物、チタン酸バリウム化合物の置
    換型化合物、ならびに(Ba、Sr、Bi、Pb、C
    a)・(Ti、Zr、Su)Ox化合物のうちの少なく
    とも1つにより形成することを特徴とする請求項1記載
    のキャパシタ素子の製造方法。
  12. 【請求項12】 前記遷移金属はTaであることを特徴
    とする請求項11記載のキャパシタ素子の製造方法。
  13. 【請求項13】 前記誘電体層は、異なる材料による複
    数の層を積層して形成することを特徴とする請求項1記
    載のキャパシタ素子の製造方法。
  14. 【請求項14】 前記誘電体層は、遷移金属の酸化物に
    より、550°C以下の反応性低温プラズマCVDを用
    いて形成することを特徴とする請求項1記載のキャパシ
    タ素子の製造方法。
  15. 【請求項15】 反応性低温プラズマCVDによる前記
    誘電体層の成膜中に反応性酸素プラズマアニールを行う
    ことを特徴とする請求項14記載のキャパシタ素子の製
    造方法。
  16. 【請求項16】 反応性低温プラズマCVDにより前記
    誘電体層を成膜した後、酸素プラズマアニールあるいは
    オゾンアニールを前記誘電体層に対して行うことを特徴
    とする請求項14記載のキャパシタ素子の製造方法。
  17. 【請求項17】 前記下部電極層は、前記誘電体層との
    反応性が前記第1の金属配線層の材料より低い材料によ
    り形成することを特徴とする請求項1記載のキャパシタ
    素子の製造方法。
  18. 【請求項18】 前記下部電極層は、前記第1の金属配
    線層の材料より光の反射率が低い材料により形成するこ
    とを特徴とする請求項1記載のキャパシタ素子の製造方
    法。
  19. 【請求項19】 前記下部電極層は、融点が550°C
    以上の高融点金属材料、前記高融点金属材料の窒化物、
    ならびに前記高融点金属材料の酸化物のうちの1つまた
    は複数を含んで形成することを特徴とする請求項1記載
    のキャパシタ素子の製造方法。
  20. 【請求項20】 前記下部電極層は、融点が550°C
    以上の高融点金属材料とシリコンとの化合物を含む材料
    により形成することを特徴とする請求項1記載のキャパ
    シタ素子の製造方法。
  21. 【請求項21】 前記下部電極層は、白金族金属を含む
    材料により形成することを特徴とする請求項1記載のキ
    ャパシタ素子の製造方法。
  22. 【請求項22】 前記下部電極層は、異なる材料による
    複数の層を積層して形成することを特徴とする請求項1
    記載のキャパシタ素子の製造方法。
  23. 【請求項23】 前記複数の層のいずれか1つまたは複
    数に対して前記表面処理を行うことを特徴とする請求項
    22記載のキャパシタ素子の製造方法。
  24. 【請求項24】 前記上部電極層は、融点が550°C
    以上の高融点金属材料、前記高融点金属材料の窒化物、
    ならびに前記高融点金属材料の酸化物のうちの1つまた
    は複数を含む材料により形成することを特徴とする請求
    項1記載のキャパシタ素子の製造方法。
  25. 【請求項25】 前記上部電極層は、融点が550°C
    以上の高融点金属材料とシリコンとの化合物を含む材料
    により形成することを特徴とする請求項1記載のキャパ
    シタ素子の製造方法。
  26. 【請求項26】 前記上部電極層は、異なる材料による
    複数の層を積層して形成することを特徴とする請求項1
    記載のキャパシタ素子の製造方法。
  27. 【請求項27】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、アルミニウムを含む材料によ
    り形成することを特徴とする請求項1記載のキャパシタ
    素子の製造方法。
  28. 【請求項28】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、チタン、タングステン、チタ
    ンの窒化物、チタンの酸化物、タングステンの窒化物、
    ならびにタングステンの酸化物のうちの少なくとも1つ
    を含む材料により形成することを特徴とする請求項1記
    載のキャパシタ素子の製造方法。
  29. 【請求項29】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、白金族金属を含む材料により
    形成することを特徴とする請求項1記載のキャパシタ素
    子の製造方法。
  30. 【請求項30】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、異なる材料による複数の層を
    積層して形成することを特徴とする請求項1記載のキャ
    パシタ素子の製造方法。
  31. 【請求項31】 前記第3の金属配線層は、アルミニウ
    ムを含む材料により形成することを特徴とする請求項8
    または9に記載のキャパシタ素子の製造方法。
  32. 【請求項32】 第3の金属配線層は、チタン、タング
    ステン、チタンの窒化物、チタンの酸化物、タングステ
    ンの窒化物、ならびにタングステンの酸化物のうちの少
    なくとも1つを含む材料により形成することを特徴とす
    る請求項8または9に記載のキャパシタ素子の製造方
    法。
  33. 【請求項33】 第3の金属配線層は、白金族金属を含
    む材料により形成することを特徴とする請求項8または
    9に記載のキャパシタ素子の製造方法。
  34. 【請求項34】 第3の金属配線層は、異なる材料によ
    る複数の層を積層して形成することを特徴とする請求項
    8または9に記載のキャパシタ素子の製造方法。
  35. 【請求項35】 半導体基板上に下部電極層、誘電体
    層、上部電極層を積層した構造を有するキャパシタ素子
    であって、 半導体基板上の絶縁層の上にパターン化されて延在する
    第1の金属配線層と、 前記第1の金属配線層の表面に延在する、表面が平滑化
    された下部電極層と、 前記下部電極層および前記絶縁層の上に形成され、前記
    下部電極層に至る第1および第2のコンタクトホールを
    有する層間絶縁層と、 前記第1のコンタクトホール内で前記下部電極層の表面
    に形成された誘電体層と、 前記誘電体層の上に形成された上部電極層と、 前記第2のコンタクトホールを通じて前記下部電極層に
    接続し、前記層間絶縁層上にパターン化されて延在する
    第2の金属配線層とを備え、 前記下部電極層の表面における上下方向の凹凸の幅は、
    前記誘電体層の厚みの50%以下であることを特徴とす
    るキャパシタ素子。
  36. 【請求項36】 前記第1の金属配線層の表面は、少な
    くとも前記下部電極層の下部の箇所において平滑化さ
    れ、同表面における上下方向の凹凸の幅は、前記誘電体
    層の厚みの50%以下であることを特徴とする請求項3
    5記載のキャパシタ素子。
  37. 【請求項37】 前記層間絶縁層上にパターン化されて
    延在する第3の金属配線層を含み、前記第3の金属配線
    層の下面の一部は前記第1のコンタクトホールを通じ前
    記上部電極層の上面に接続していることを特徴とする請
    求項35記載のキャパシタ素子。
  38. 【請求項38】 前記層間絶縁層上にパターン化されて
    延在する第3の金属配線層を含み、前記第3の金属配線
    層の下面の一部は前記第1のコンタクトホールを通じ前
    記誘電体層の表面に接触し、前記上部電極層を兼ねてい
    ることを特徴とする請求項35記載のキャパシタ素子。
  39. 【請求項39】 前記誘電体層は前記層間絶縁層の上面
    に延在し、前記第2のコンタクトホールは前記誘電体層
    を貫通して形成されていることを特徴とする請求項35
    記載のキャパシタ素子。
  40. 【請求項40】 前記誘電体層は、遷移金属の酸化物、
    シリコン酸化物、シリコン窒化物、シリコン酸窒化物、
    チタン酸バリウム化合物、チタン酸バリウム化合物の置
    換型化合物、ならびに(Ba、Sr、Bi、Pb、C
    a)・(Ti、Zr、Su)Ox化合物のうちの少なく
    とも1つにより形成されていることを特徴とする請求項
    35記載のキャパシタ素子。
  41. 【請求項41】 前記遷移金属はTaであることを特徴
    とする請求項40記載のキャパシタ素子。
  42. 【請求項42】 前記誘電体層は、異なる材料による複
    数の層を積層して形成されていることを特徴とする請求
    項40記載のキャパシタ素子。
  43. 【請求項43】 前記下部電極層は、前記誘電体層との
    反応性が前記第1の金属配線層の材料より低い材料によ
    り形成されていることを特徴とする請求項35記載のキ
    ャパシタ素子。
  44. 【請求項44】 前記下部電極層は、前記第1の金属配
    線層の材料より光の反射率が低い材料により形成されて
    いることを特徴とする請求項35記載のキャパシタ素
    子。
  45. 【請求項45】 前記下部電極層は、融点が550°C
    以上の高融点金属材料、前記高融点金属材料の窒化物、
    ならびに前記高融点金属材料の酸化物のうちの1つまた
    は複数を含んで形成されていることを特徴とする請求項
    35記載のキャパシタ素子。
  46. 【請求項46】 前記下部電極層は、融点が550°C
    以上の高融点金属材料とシリコンとの化合物を含んで形
    成されていることを特徴とする請求項35記載のキャパ
    シタ素子。
  47. 【請求項47】 前記下部電極層は、白金族金属を含ん
    で形成されていることを特徴とする請求項35記載のキ
    ャパシタ素子。
  48. 【請求項48】 前記下部電極層は、異なる材料による
    複数の層を積層して形成されていることを特徴とする請
    求項35記載のキャパシタ素子。
  49. 【請求項49】 前記上部電極層は、融点が550°C
    以上の高融点金属材料、前記高融点金属材料の窒化物、
    ならびに前記高融点金属材料の酸化物のうちの1つまた
    は複数を含んで形成されていることを特徴とする請求項
    35記載のキャパシタ素子。
  50. 【請求項50】 前記上部電極層は、融点が550°C
    以上の高融点金属材料とシリコンとの化合物を含んで形
    成されていることを特徴とする請求項35記載のキャパ
    シタ素子。
  51. 【請求項51】 前記上部電極層は、異なる材料による
    複数の層を積層して形成されていることを特徴とする請
    求項35記載のキャパシタ素子。
  52. 【請求項52】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、アルミニウムを含む材料によ
    り形成されていることを特徴とする請求項35記載のキ
    ャパシタ素子。
  53. 【請求項53】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、チタン、タングステン、チタ
    ンの窒化物、チタンの酸化物、タングステンの窒化物、
    ならびにタングステンの酸化物のうちちの少なくとも1
    つを含んで形成されていることを特徴とする請求項35
    記載のキャパシタ素子。
  54. 【請求項54】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、白金族金属を含んで形成され
    ていることを特徴とする請求項35記載のキャパシタ素
    子。
  55. 【請求項55】 前記第1および第2の金属配線層のい
    ずれか一方または両方は、異なる材料による複数の層を
    積層して形成されていることを特徴とする請求項35記
    載のキャパシタ素子。
  56. 【請求項56】 前記第3の金属配線層は、チタン、タ
    ングステン、チタンの窒化物、チタンの酸化物、タング
    ステンの窒化物、ならびにタングステンの酸化物の少な
    くとも1つを含んで形成されていることを特徴とする請
    求項37または38に記載のキャパシタ素子。
  57. 【請求項57】 前記第3の金属配線層は、白金族金属
    を含んで形成されていることを特徴とする請求項37ま
    たは38に記載のキャパシタ素子。
  58. 【請求項58】 前記第3の金属配線層は、異なる材料
    による複数の層を積層して形成されていることを特徴と
    する請求項37または38に記載のキャパシタ素子。
  59. 【請求項59】 半導体基板上に下部電極層、誘電体
    層、上部電極層を積層した構造を有するキャパシタ素子
    と、半導体基板上に形成された回路素子とを含む半導体
    装置であって、 半導体基板上の絶縁層の上にパターン化されて延在する
    第1の金属配線層と、 前記第1の金属配線層の上面上に延在する、表面が平滑
    化された下部電極層と、 前記下部電極層および前記絶縁層の上に形成され、前記
    下部電極層に至る第1および第2のコンタクトホールを
    有する層間絶縁層と、 前記第1のコンタクトホール内で前記下部電極層の表面
    に形成された誘電体層と、 前記誘電体層の上に形成された上部電極層と、 前記第2のコンタクトホールを通じて前記下部電極層に
    接続し、前記層間絶縁層上にパターン化されて延在する
    第2の金属配線層と、 前記層間絶縁層上にパターン化されて延在し、下面の一
    部が前記第1のコンタクトホールを通じ前記上部電極層
    の上面に接続された第3の金属配線層とを備え、 前記下部電極層の表面における上下方向の凹凸の幅は、
    前記誘電体層の厚みの50%以下であり、 前記キャパシタ素子と前記回路素子とは、前記第2およ
    び第3の金属配線層により電気的に接続されていること
    を特徴とするキャパシタ素子を含む半導体装置。
  60. 【請求項60】 前記上部電極層と前記第3の金属配線
    層とは同一の材料により一体に形成されていることを特
    徴とする請求項59記載のキャパシタ素子を含む半導体
    装置。
JP2000229351A 2000-07-28 2000-07-28 キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置 Pending JP2002043529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000229351A JP2002043529A (ja) 2000-07-28 2000-07-28 キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000229351A JP2002043529A (ja) 2000-07-28 2000-07-28 キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置

Publications (1)

Publication Number Publication Date
JP2002043529A true JP2002043529A (ja) 2002-02-08

Family

ID=18722482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000229351A Pending JP2002043529A (ja) 2000-07-28 2000-07-28 キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置

Country Status (1)

Country Link
JP (1) JP2002043529A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305654A (ja) * 2006-05-09 2007-11-22 Nec Corp 半導体装置及びその製造方法
US7651909B2 (en) * 2006-03-15 2010-01-26 United Microelectronics Corp. Method for fabricating metal-insulator-metal capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7651909B2 (en) * 2006-03-15 2010-01-26 United Microelectronics Corp. Method for fabricating metal-insulator-metal capacitor
JP2007305654A (ja) * 2006-05-09 2007-11-22 Nec Corp 半導体装置及びその製造方法
US8803285B2 (en) 2006-05-09 2014-08-12 Renesas Electronics Corporation Semiconductor device capable of reducing interelectrode leak current and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US6940117B2 (en) Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
US6525427B2 (en) BEOL decoupling capacitor
US20060171098A1 (en) Multiple metal-insulator-metal capacitors and method of fabricating the same
JP2003289134A (ja) 半導体装置及びその製造方法
JP2002064184A (ja) コンデンサ部を備えた半導体装置の製造方法
US8946044B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7670899B2 (en) Capacitor of semiconductor device and method of manufacturing the same
JP2002043517A (ja) 半導体装置およびその製造方法
JPH0563156A (ja) 半導体装置の製造方法
JP3943033B2 (ja) キャパシタ及びその製造方法
JP3321101B2 (ja) 金属−金属容量の集積プロセス
JP3820003B2 (ja) 薄膜キャパシタの製造方法
US6818499B2 (en) Method for forming an MIM capacitor
JP2002043529A (ja) キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置
US7170736B2 (en) Capacitor having low resistance electrode including a thin silicon layer
US7067921B2 (en) Method for fabricating a metal-insulator-metal capacitor in a semiconductor device
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
JPH021154A (ja) 半導体装置の製造方法
JP2000307069A (ja) 半導体装置の製造方法
US6465300B2 (en) Method for forming a lower electrode for use in a semiconductor device
JP2002164506A (ja) 半導体装置及びその製造方法
JP2001223334A (ja) 半導体装置製造方法および半導体装置
JP2003174092A (ja) 半導体装置及びその製造方法