JP2002043501A - モジュール及び基板 - Google Patents
モジュール及び基板Info
- Publication number
- JP2002043501A JP2002043501A JP2000218891A JP2000218891A JP2002043501A JP 2002043501 A JP2002043501 A JP 2002043501A JP 2000218891 A JP2000218891 A JP 2000218891A JP 2000218891 A JP2000218891 A JP 2000218891A JP 2002043501 A JP2002043501 A JP 2002043501A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- module
- semiconductor chip
- stack
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】薄くすることができるモジュール及び基板を提
供すること。 【解決手段】基板上に半導体チップを実装したモジュー
ルにおいて、前記基板の両面にくぼみを設けるととも
に、前記各くぼみ内に前記半導体チップを収納し実装す
ることを特徴とする。
供すること。 【解決手段】基板上に半導体チップを実装したモジュー
ルにおいて、前記基板の両面にくぼみを設けるととも
に、前記各くぼみ内に前記半導体チップを収納し実装す
ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に半導体チ
ップをフリップチップ実装したモジュール及び基板に関
し、特に、スタックモジュールに適したモジュール及び
基板に関する。
ップをフリップチップ実装したモジュール及び基板に関
し、特に、スタックモジュールに適したモジュール及び
基板に関する。
【０００２】
【従来の技術】従来の三次元スタックモジュールについ
て図面を参照して説明する。図７は、従来の一例に係る
スタックモジュールの構成を模式的に示した断面図であ
る。この三次元スタックモジュールは、基板１３０上に
半導体チップ１２０が実装されたモジュール１１０ａ〜
１１０ｄを４段に積層した構成となっている。各モジュ
ール１１０ａ〜１１０ｄの間には基板接続用バンプ１６
０が介在しており、隣接するモジュールと電気的に接続
している。
て図面を参照して説明する。図７は、従来の一例に係る
スタックモジュールの構成を模式的に示した断面図であ
る。この三次元スタックモジュールは、基板１３０上に
半導体チップ１２０が実装されたモジュール１１０ａ〜
１１０ｄを４段に積層した構成となっている。各モジュ
ール１１０ａ〜１１０ｄの間には基板接続用バンプ１６
０が介在しており、隣接するモジュールと電気的に接続
している。
【０００３】
【発明が解決しようとする課題】このようなスタックモ
ジュールでは、モジュールを重ねた分だけ厚くなってし
まい、実装密度が低いという欠点がある。また、半導体
チップが大気中に露出しているため取り扱いが難しく、
細心の注意が必要である。このように、従来のスタック
モジュールは、重ねれば重ねるだけ生産性が悪くなり、
歩留まりも悪かった。重ねる段数に対応し同数の基板も
必要とするため、製品厚さとコストを考えてもあまりメ
リットがない。
ジュールでは、モジュールを重ねた分だけ厚くなってし
まい、実装密度が低いという欠点がある。また、半導体
チップが大気中に露出しているため取り扱いが難しく、
細心の注意が必要である。このように、従来のスタック
モジュールは、重ねれば重ねるだけ生産性が悪くなり、
歩留まりも悪かった。重ねる段数に対応し同数の基板も
必要とするため、製品厚さとコストを考えてもあまりメ
リットがない。
【０００４】本発明の第１の目的は、薄くすることがで
きるモジュール及び基板を提供することである。
きるモジュール及び基板を提供することである。
【０００５】本発明の第２の目的は、取り扱いを容易に
することができるモジュール及び基板を提供することで
ある。
することができるモジュール及び基板を提供することで
ある。
【０００６】本発明の第３の目的は、コストダウンを図
ることができるスタックモジュール及びその基板を提供
することである。
ることができるスタックモジュール及びその基板を提供
することである。
【０００７】
【課題を解決するための手段】本発明の第１の視点にお
いては、基板上に半導体チップを実装したモジュールに
おいて、前記基板の両面にくぼみを設けるとともに、前
記各くぼみ内に前記半導体チップを収納し実装すること
を特徴とする。
いては、基板上に半導体チップを実装したモジュールに
おいて、前記基板の両面にくぼみを設けるとともに、前
記各くぼみ内に前記半導体チップを収納し実装すること
を特徴とする。
【０００８】また、前記モジュールにおいて、前記半導
体チップと前記基板との間の隙間を含む前記基板のくぼ
みに封止樹脂を充填させることが好ましい。
体チップと前記基板との間の隙間を含む前記基板のくぼ
みに封止樹脂を充填させることが好ましい。
【０００９】また、前記モジュールにおいて、前記基板
は、端面ないし対応両面に配設される端面電極を有する
ことが好ましい。
は、端面ないし対応両面に配設される端面電極を有する
ことが好ましい。
【００１０】また、前記モジュールにおいて、前記基板
は、基板内を貫通したスルーホールを有することが好ま
しい。
は、基板内を貫通したスルーホールを有することが好ま
しい。
【００１１】本発明の第２の視点においては、スタック
モジュールであって、前記モジュールを積層させ、各モ
ジュールにおける基板の対応する端面電極又はスルーホ
ール同士を直接接続することによって各モジュールを電
気的に接続することを特徴とする。
モジュールであって、前記モジュールを積層させ、各モ
ジュールにおける基板の対応する端面電極又はスルーホ
ール同士を直接接続することによって各モジュールを電
気的に接続することを特徴とする。
【００１２】本発明の第３の視点においては、スタック
モジュールであって、前記モジュールとモジュールの間
にバンプを介在させて積層するとともに、前記バンプを
介して電気的に接続することを特徴とする。
モジュールであって、前記モジュールとモジュールの間
にバンプを介在させて積層するとともに、前記バンプを
介して電気的に接続することを特徴とする。
【００１３】また、前記スタックモジュールにおいて、
前記モジュールとモジュールの間のスペースに放熱板を
配設することが好ましい。
前記モジュールとモジュールの間のスペースに放熱板を
配設することが好ましい。
【００１４】また、前記スタックモジュールにおいて、
前記放熱板をＧＮＤに接続することが好ましい。
前記放熱板をＧＮＤに接続することが好ましい。
【００１５】また、前記スタックモジュールにおいて、
前記モジュールとモジュールの間のスペースにシールド
板を配設することが好ましい。
前記モジュールとモジュールの間のスペースにシールド
板を配設することが好ましい。
【００１６】本発明の第４の視点においては、マザーボ
ードに所定の電子部品を実装した電子装置において、前
記電子部品の実装面下の前記マザーボードにおける無配
線領域にくぼみを設け、前記モジュールを前記くぼみに
収納し実装することを特徴とする。
ードに所定の電子部品を実装した電子装置において、前
記電子部品の実装面下の前記マザーボードにおける無配
線領域にくぼみを設け、前記モジュールを前記くぼみに
収納し実装することを特徴とする。
【００１７】本発明の第５の視点においては、半導体チ
ップを実装するために用いられる基板において、前記基
板の両面に前記半導体チップを収納し実装するためのく
ぼみを設けることを特徴とする。
ップを実装するために用いられる基板において、前記基
板の両面に前記半導体チップを収納し実装するためのく
ぼみを設けることを特徴とする。
【００１８】
【発明の実施の形態】基板上に半導体チップを実装した
モジュールにおいて、前記各基板の板面の両面にくぼみ
を設けるとともに、前記各くぼみ内に半導体チップに実
装することにより、半導体チップは実装基板から露出す
ることがなく、また、積層させたときでも、基板表面か
ら半導体チップが突出しないので、基板間を接続するバ
ンプを用いる必要がない。
モジュールにおいて、前記各基板の板面の両面にくぼみ
を設けるとともに、前記各くぼみ内に半導体チップに実
装することにより、半導体チップは実装基板から露出す
ることがなく、また、積層させたときでも、基板表面か
ら半導体チップが突出しないので、基板間を接続するバ
ンプを用いる必要がない。
【００１９】
【実施例】本発明の実施例を図面を用いて説明する。図
１は、本発明の実施例１に係るモジュールの構造を模式
的に示した平面図である。図２は、本発明の実施例１に
係るモジュールの構造を模式的に示したＡ−Ａ’間の断
面図である。このモジュール１０は、半導体チップ２０
と、基板３０と、を有する。
１は、本発明の実施例１に係るモジュールの構造を模式
的に示した平面図である。図２は、本発明の実施例１に
係るモジュールの構造を模式的に示したＡ−Ａ’間の断
面図である。このモジュール１０は、半導体チップ２０
と、基板３０と、を有する。
【００２０】半導体チップ２０は、集積回路を有するチ
ップであり、チップの片面に基板３０と電気的接続する
ための電極（図示せず）を有する。
ップであり、チップの片面に基板３０と電気的接続する
ための電極（図示せず）を有する。
【００２１】基板３０は、半導体チップ実装用の基板で
あり、キャビティ３１と、板面電極（図示せず）と、端
面電極３２と、を有する。キャビティ３１は、基板の対
応する両面の中央近傍に設けられた半導体チップ２０を
収納し実装するためのくぼみである。キャビティ３１の
深さを、半導体チップ２０の厚さと同等もしくはそれ以
上にし、半導体チップ２０を実装したときに基板３０の
板面（キャビティ３１以外の板面）から半導体チップ２
０が突出しないように収納できることが好ましい。板面
電極（図示せず）は、キャビティ３１内の板面両側に配
設された複数の電極であり、半導体チップ２０の電極と
対応する位置に配され、バンプ５０を介して半導体チッ
プ２０の電極と電気的に接続している。端面電極３２
は、基板周囲の端面ないし板面両側縁に配設された複数
の電極であり、所定の板面電極と対応し電気的に接続す
る。端面電極３２の代わりにスルーホールのときもあ
る。
あり、キャビティ３１と、板面電極（図示せず）と、端
面電極３２と、を有する。キャビティ３１は、基板の対
応する両面の中央近傍に設けられた半導体チップ２０を
収納し実装するためのくぼみである。キャビティ３１の
深さを、半導体チップ２０の厚さと同等もしくはそれ以
上にし、半導体チップ２０を実装したときに基板３０の
板面（キャビティ３１以外の板面）から半導体チップ２
０が突出しないように収納できることが好ましい。板面
電極（図示せず）は、キャビティ３１内の板面両側に配
設された複数の電極であり、半導体チップ２０の電極と
対応する位置に配され、バンプ５０を介して半導体チッ
プ２０の電極と電気的に接続している。端面電極３２
は、基板周囲の端面ないし板面両側縁に配設された複数
の電極であり、所定の板面電極と対応し電気的に接続す
る。端面電極３２の代わりにスルーホールのときもあ
る。
【００２２】半導体チップ２０は、基板３０の両面の各
キャビティ３１部分にそれぞれ収納されフリップチップ
実装される。両面に実装されたそれぞれの半導体チップ
２０の電極（図示せず）と対応する基板３０の板面電極
（図示せず）との間には、これらを電気的に接続する複
数のバンプ５０が介在し、フリップチップ実装技術（例
えば、半田、導電性樹脂など）により接着される。ま
た、このキャビティ３１内に封止樹脂４０を充填させ、
半導体チップ２０全体を覆うようにしている。
キャビティ３１部分にそれぞれ収納されフリップチップ
実装される。両面に実装されたそれぞれの半導体チップ
２０の電極（図示せず）と対応する基板３０の板面電極
（図示せず）との間には、これらを電気的に接続する複
数のバンプ５０が介在し、フリップチップ実装技術（例
えば、半田、導電性樹脂など）により接着される。ま
た、このキャビティ３１内に封止樹脂４０を充填させ、
半導体チップ２０全体を覆うようにしている。
【００２３】次に、実施例１のモジュールを積層したス
タックモジュールについて説明する。図３は、本発明の
実施例２に係るスタックモジュールを模式的に示した断
面図である。このスタックモジュールは、実施例１のモ
ジュールを２段に積層させたものである。
タックモジュールについて説明する。図３は、本発明の
実施例２に係るスタックモジュールを模式的に示した断
面図である。このスタックモジュールは、実施例１のモ
ジュールを２段に積層させたものである。
【００２４】モジュール１０ａ〜１０ｂ間の電気的接続
は、基板３０の端面電極３２同士の当接、半田や導電性
樹脂などによる接着によって確保されており、従来（図
７参照）のようにバンプを用いなくてもよい。このスタ
ックモジュールはマザーボードに実装されて使用され
る。
は、基板３０の端面電極３２同士の当接、半田や導電性
樹脂などによる接着によって確保されており、従来（図
７参照）のようにバンプを用いなくてもよい。このスタ
ックモジュールはマザーボードに実装されて使用され
る。
【００２５】実施例１のモジュールを用いることによ
り、半導体チップを基板の両面に実装することができる
るため、従来よりも基板の数が半分ですみ、製品コスト
を大幅に削減できる。また、基板がキャビティ構造（く
ぼみ）を有しているため、半導体チップを実装した場合
に基板表面から半導体チップが突出することがなく、取
り扱いが容易であり、高い信頼性が得られる。さらに、
三次元スタックモジュールを構成した場合、従来のよう
にモジュール間をバンプを介して接続する必要はなく、
端面電極を採用しているため、製品高さを低くすること
ができる。
り、半導体チップを基板の両面に実装することができる
るため、従来よりも基板の数が半分ですみ、製品コスト
を大幅に削減できる。また、基板がキャビティ構造（く
ぼみ）を有しているため、半導体チップを実装した場合
に基板表面から半導体チップが突出することがなく、取
り扱いが容易であり、高い信頼性が得られる。さらに、
三次元スタックモジュールを構成した場合、従来のよう
にモジュール間をバンプを介して接続する必要はなく、
端面電極を採用しているため、製品高さを低くすること
ができる。
【００２６】次に、実施例１のモジュールの実装例につ
いて説明する。図４は、本発明の実施例３に係るモジュ
ール実装構造を模式的に示したの断面図である。
いて説明する。図４は、本発明の実施例３に係るモジュ
ール実装構造を模式的に示したの断面図である。
【００２７】この例は、所定の電子部品８０を実装した
マザーボード７０における電子部品８０実装面下の無配
線領域にキャビティ７１を設け、このキャビティ７１の
内に実施例１のモジュールを収納し実装したものであ
る。マザーボード７０内には、モジュール１０の端面電
極３２と電気的に接続する内部配線７２が配設されてい
る。このようにすれば、マザーボードの高密度化を図る
ことができる。
マザーボード７０における電子部品８０実装面下の無配
線領域にキャビティ７１を設け、このキャビティ７１の
内に実施例１のモジュールを収納し実装したものであ
る。マザーボード７０内には、モジュール１０の端面電
極３２と電気的に接続する内部配線７２が配設されてい
る。このようにすれば、マザーボードの高密度化を図る
ことができる。
【００２８】次に、本発明の実施例４について図面を用
いて説明する。図５は、本発明の実施例４に係るスタッ
クモジュールの構成を模式的に示した平面図である。図
６は、本発明の実施例４に係るスタックモジュールの構
成を模式的に示したＢ−Ｂ’間の断面図である。
いて説明する。図５は、本発明の実施例４に係るスタッ
クモジュールの構成を模式的に示した平面図である。図
６は、本発明の実施例４に係るスタックモジュールの構
成を模式的に示したＢ−Ｂ’間の断面図である。
【００２９】このスタックモジュールは、積層させたモ
ジュール間にバンプ６０を介在させたものである。この
モジュール１０ａ、１０ｂは、実施例１のモジュールと
は電極の配置構造が異なり、板面垂直に貫通したスルー
ホール３３を設けている。スルーホール３３の基板両側
表面部分には半田もしくは導電性樹脂などによりバンプ
６０が接着されている。モジュール同士はバンプを介し
て電気的に接続されている。
ジュール間にバンプ６０を介在させたものである。この
モジュール１０ａ、１０ｂは、実施例１のモジュールと
は電極の配置構造が異なり、板面垂直に貫通したスルー
ホール３３を設けている。スルーホール３３の基板両側
表面部分には半田もしくは導電性樹脂などによりバンプ
６０が接着されている。モジュール同士はバンプを介し
て電気的に接続されている。
【００３０】実施例４のスタックモジュールは、半導体
チップ２０の動作熱量の発生が多い場合、モジュールと
モジュールの間のスペース９０ａ〜９０ｃに放熱板（図
示せず）を配設することにより、非常に良好な放熱特性
を得ることができる。また、放熱板をＧＮＤに接続した
り、もしくは、放熱板の代わりにシールド板に置き換え
た場合は、ＥＭＣ（磁気環境適応性）対策になる。
チップ２０の動作熱量の発生が多い場合、モジュールと
モジュールの間のスペース９０ａ〜９０ｃに放熱板（図
示せず）を配設することにより、非常に良好な放熱特性
を得ることができる。また、放熱板をＧＮＤに接続した
り、もしくは、放熱板の代わりにシールド板に置き換え
た場合は、ＥＭＣ（磁気環境適応性）対策になる。
【００３１】
【発明の効果】本発明によれば、半導体チップを基板の
表面と裏面の両面に実装することができるため、従来よ
りも基板の数が半分ですみ、製品コストを大幅に削減で
きる。
表面と裏面の両面に実装することができるため、従来よ
りも基板の数が半分ですみ、製品コストを大幅に削減で
きる。
【００３２】また、基板がキャビティ構造を有している
ため、半導体チップを基板に実装した場合に基板表面か
ら半導体チップが突出することがなく、取り扱いが容易
であり、高い信頼性を得られる。
ため、半導体チップを基板に実装した場合に基板表面か
ら半導体チップが突出することがなく、取り扱いが容易
であり、高い信頼性を得られる。
【００３３】さらに、三次元スタックモジュールを構成
した場合、従来のような基板接続用バンプではなく端面
電極を採用しているため、製品の高さを低くすることが
できる。
した場合、従来のような基板接続用バンプではなく端面
電極を採用しているため、製品の高さを低くすることが
できる。
【００３４】加えて、配線距離が短縮されるために高速
化に対応することができ、それと共に動作ノイズも軽減
される。
化に対応することができ、それと共に動作ノイズも軽減
される。
【００３５】また、基板に放熱板を設けることにより非
常に良好な放熱特性を得ることができる。
常に良好な放熱特性を得ることができる。
【００３６】さらに、基板にグランド層を設けたり、シ
ールドカバーを被せることによりＥＭＣ対策になる。
ールドカバーを被せることによりＥＭＣ対策になる。
【図１】本発明の実施例１に係るモジュールの構造を模
式的に示した平面図である。
式的に示した平面図である。
【図２】本発明の実施例１に係るモジュールの構造を模
式的に示したＡ−Ａ’間の断面図である。
式的に示したＡ−Ａ’間の断面図である。
【図３】本発明の実施例２に係るスタックモジュールを
模式的に示した断面図である。
模式的に示した断面図である。
【図４】本発明の実施例３に係るモジュール実装構造を
模式的に示したの断面図である。
模式的に示したの断面図である。
【図５】本発明の実施例４に係るスタックモジュールの
構成を模式的に示した平面図である。
構成を模式的に示した平面図である。
【図６】本発明の実施例４に係るスタックモジュールの
構成を模式的に示したＢ−Ｂ’間の断面図である。
構成を模式的に示したＢ−Ｂ’間の断面図である。
【図７】従来の一例に係るスタックモジュールの構成を
模式的に示した断面図である。
模式的に示した断面図である。
１０、１０ａ、１０ｂ モジュール ２０ 半導体チップ ３０ 基板 ３１ キャビティ ３２ 端面電極 ３３ スルーホール ４０ 封止樹脂 ５０ バンプ（基板−チップ間） ６０ バンプ（基板−基板間） ７０ マザーボード ７１ キャビティ ７２ 内部配線 ８０ 電子部品 ９０ａ、９０ｂ、９０ｃ スペース １１０ａ、１１０ｂ、１１０ｃ、１１０ｄ モジュール １２０ 半導体チップ １３０ 基板 １５０ バンプ（基板−チップ間） １６０ バンプ（基板−基板間）
Claims (11)
- 【請求項１】基板上に半導体チップをフリップチップ実
装したモジュールにおいて、前記基板の両面にくぼみを
設けるとともに、前記各くぼみ内に前記半導体チップを
収納し実装することを特徴とするモジュール。 - 【請求項２】前記半導体チップと前記基板との間の隙間
を含む前記基板のくぼみに封止樹脂を充填させることを
特徴とする請求項１記載のモジュール。 - 【請求項３】前記基板は、端面ないし対応両面に配設さ
れる端面電極を有することを特徴とする請求項１又は２
記載のモジュール。 - 【請求項４】前記基板は、基板内を貫通したスルーホー
ルを有することを特徴とする請求項１又は２記載のモジ
ュール。 - 【請求項５】請求項３又は４記載のモジュールを積層さ
せ、各モジュールにおける基板の対応する端面電極又は
スルーホール同士を直接接続することによって各モジュ
ールを電気的に接続することを特徴とするスタックモジ
ュール。 - 【請求項６】請求項３又は４記載のモジュールとモジュ
ールの間にバンプを介在させて積層するとともに、前記
バンプを介して電気的に接続することを特徴とするスタ
ックモジュール。 - 【請求項７】前記モジュールとモジュールの間のスペー
スに放熱板を配設することを特徴とする請求項６記載の
スタックモジュール。 - 【請求項８】前記放熱板をＧＮＤに接続することを特徴
とする請求項７記載のスタックモジュール。 - 【請求項９】前記モジュールとモジュールの間のスペー
スにシールド板を配設することを特徴とする請求項６記
載のスタックモジュール。 - 【請求項１０】マザーボードに所定の電子部品を実装し
た電子装置において、前記電子部品の実装面下の前記マ
ザーボードにおける無配線領域にくぼみを設け、請求項
３又は４記載のモジュールを前記くぼみに収納し実装す
ることを特徴とする電子装置。 - 【請求項１１】半導体チップを実装するために用いられ
る基板において、前記基板の両面に前記半導体チップを
収納し実装するためのくぼみを設けたことを特徴とする
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218891A JP2002043501A (ja) | 2000-07-19 | 2000-07-19 | モジュール及び基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218891A JP2002043501A (ja) | 2000-07-19 | 2000-07-19 | モジュール及び基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043501A true JP2002043501A (ja) | 2002-02-08 |
Family
ID=18713769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000218891A Pending JP2002043501A (ja) | 2000-07-19 | 2000-07-19 | モジュール及び基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667312B2 (en) | 2002-09-18 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same |
| CN111739871A (zh) * | 2020-05-15 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 双面芯片封装结构和双面芯片封装工艺 |
-
2000
- 2000-07-19 JP JP2000218891A patent/JP2002043501A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667312B2 (en) | 2002-09-18 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same |
| CN111739871A (zh) * | 2020-05-15 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 双面芯片封装结构和双面芯片封装工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763963B2 (en) | Stacked package semiconductor module having packages stacked in a cavity in the module substrate | |
| US5583378A (en) | Ball grid array integrated circuit package with thermal conductor | |
| US5943213A (en) | Three-dimensional electronic module | |
| US5838545A (en) | High performance, low cost multi-chip modle package | |
| KR101053140B1 (ko) | 적층 반도체 패키지 | |
| JPH1070233A (ja) | マルチ電子デバイス・パッケージ | |
| US7608923B2 (en) | Electronic device with flexible heat spreader | |
| US20070205495A1 (en) | Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means | |
| KR102392202B1 (ko) | 방열막을 구비한 반도체 패키지 및 그 제조방법 | |
| US8040682B2 (en) | Semiconductor device | |
| KR20120038811A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3776637B2 (ja) | 半導体装置 | |
| JP2003324183A (ja) | 半導体装置 | |
| US20050156322A1 (en) | Thin semiconductor package including stacked dies | |
| US20210242118A1 (en) | Wiring board and electronic device module | |
| KR20120010365A (ko) | 스택 패키지 및 그 제조방법 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JP2002043501A (ja) | モジュール及び基板 | |
| US5144746A (en) | Method of assembling compact silicon module for high density integrated circuits | |
| JPH09107067A (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2003273321A (ja) | 半導体モジュール | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH08250650A (ja) | 半導体装置 | |
| KR20040057492A (ko) | 적층형 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030610 |