JP2002043284A - 堆積膜表面処理方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 プラズマエッチング装置によって処理加工す
る際に、シリコン堆積膜を、異方性で、高い加工精度に
よって処理加工することが可能な堆積膜表面処理方法を
提供する。 【解決手段】 加工処理をゲート酸化膜１４を露出する
までと、ゲート電極多結晶シリコン部１５の側壁及びゲ
ート酸化膜１４上の残渣を除去するための複数のステッ
プに分けて行うようにし、前半の少なくとも１つのステ
ップにおいて臭化水素（ＨＢｒ）ガスまたは臭化水素
（ＨＢｒ）を含有する混合ガスを用いたプラズマエッチ
ング処理を行い、後半の少なくとも１つのステップにお
いて塩素（Ｃｌ₂ ）と酸素（Ｏ₂ ）の混合ガスを用いて
プラズマエッチング処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、堆積膜表面処理方
法に係わり、特に、プラズマ発生装置を用いて半導体素
子表面のシリコン堆積膜のエッチング処理を行うのに適
した堆積膜表面処理方法に関する。

【０００２】

【従来の技術】従来、半導体装置の製造工程において
は、半導体素子表面の加工処理、例えば半導体素子の表
面に堆積したシリコン堆積膜をエッチング処理する処理
工程を含んでいる。そして、このシリコン堆積膜のエッ
チング処理には、通常、プラズマエッチング装置を用い
ているもので、エッチング処理すべき半導体素子をプラ
ズマエッチング装置内に入れ、プラズマ雰囲気中で所要
のエッチング処理を行っているものである。

【０００３】この場合、半導体素子表面のエッチング処
理に使用されるプラズマエッチング装置には、主として
高い加工精度を得るものとして、米国特許第４，４９
０，２０９号明細書に開示されたプラズマエッチング装
置が知られている。ここに開示されたプラズマエッチン
グ装置は、プラズマとなるガスに臭化水素（ＨＢｒ）を
添加したもので、臭化水素（ＨＢｒ）を添加したことに
より、被加工物質であるシリコン（Ｓｉ）膜を異方性に
エッチング処理することができるものである。

【０００４】ところで、近年、各種の情報内容が高密度
化したのに伴い、このような高密度情報を処理する半導
体装置の構成も微細構造のものになっており、半導体装
置内に形成される大規模集積回路（ＬＳＩ）について
も、配線や電極を加工する際に高い加工精度が要求され
る。

【０００５】このような微細構造の半導体装置におい
て、例えば２５６ＭＢｉｔを超えるメモリ素子を構成す
る場合には、メモリ素子の構成要素となる各ＭＯＳトラ
ンジスタのゲート酸化膜の厚さを６ｎｍ以下に形成する
必要がある。そして、このようなＭＯＳトランジスタ
は、異方性と下地のゲート酸化膜との選択比がトレード
オフの関係になるため、エッチング処理によって得るこ
とが極めて難しくなってきている。

【０００６】これと同時に、近年、半導体装置において
は、高速化及び低消費電力化が要望されるに伴い、ｎＭ
ＯＳトランジスタ等のｎＭＯＳ素子とｐＭＯＳトランジ
スタ等のｐＭＯＳ素子とを組み合わせたＣＭＯＳ素子が
多く用いられるようになっている。このＣＭＯＳ素子
は、ｐＭＯＳ側のゲート電極領域となる多結晶シリコン
内にｐ型不純物をドープし、ｎＭＯＳ側をゲート電極領
域となる多結晶シリコン内にｎ型不純物をドープしたい
わゆるヂュアルゲート構造を備えるものである。

【０００７】

【発明が解決しようとする課題】ＣＭＯＳ素子のよう
に、導電性を異にするゲート電極、すなわちｐ型ゲート
電極及びｎ型ゲート電極が混在した相補ゲート電極を備
える場合、その相補ゲート電極部分をエッチングによっ
て形成する際には、単一導電性のゲート電極部分をエッ
チングによってを形成する場合に比べて、以下に述べる
ように、加工上種々の制約が生じることになる。

【０００８】すなわち、相補ゲート電極を形成する場
合、例えばリソグラフィ工程を増加して、ｐ型ゲート電
極領域とｎ型ゲート電極領域とを個別のエッチング処理
によって形成すると、その分処理工程が増えることにな
り、全体の製造コストが増大するようになる。このた
め、ｐ型ゲート電極領域とｎ型ゲート電極領域とは、ど
うしても同時エッチング処理によって形成する必要があ
る。これに対し、ｐ型ゲート電極領域とｎ型ゲート電極
領域とを同時エッチング処理によって形成すると、ｎ型
ゲート電極となるｎ型多結晶シリコン部分のエッチング
速度が、ｐ型ゲート電極となるｐ型多結晶シリコン部分
のエッチング速度に比べて大きいため、ｎ型ゲート電極
領域近傍の下地ゲート酸化膜が早く露出するようにな
り、露出したゲート酸化膜がエッチング処理され、その
処理部分のゲート酸化膜が薄くなったり、その処理部分
のゲート酸化膜に突き抜けが生じたりする場合があり、
エッチング処理されたｎ型ゲート電極にサイドエッチが
発生したりする場合もある。

【０００９】図３（ａ）乃至（ｄ）は、ｎ型多結晶シリ
コン部分を既知の表面処理方法によってプラズマエッチ
ング加工し、ｎ型ゲート電極パターンを得る際に、ｎ型
ゲート電極パターンの変化状態を示す断面図であって、
（ａ）は加工前の状態、（ｂ）乃至（ｄ）は加工後の種
々の状態であり、その中で、（ｂ）はゲート酸化膜上に
エッチング残渣がある状態、（ｃ）はｎ型ゲート電極パ
ターンにサイドエッチが入った状態、（ｄ）はゲート酸
化膜に突き抜けが生じた状態を示すものである。

【００１０】図３（ａ）乃至（ｄ）において、３１はシ
リコン基板、３２はゲート酸化膜、３３はｎ型不純物を
ドープしたｎ型多結晶シリコン部、３４はマスク、３５
はエッチング残渣、３６はサイドエッチ、３７はゲート
酸化膜突き抜け部である。

【００１１】まず、プラズマエッチング加工前の状態
は、図３（ａ）に示されるように、シリコン基板３１の
一面にゲート酸化膜３２が形成され、ゲート酸化膜３２
上にｎ型多結晶シリコン部３３が設けられている。ま
た、ｎ型多結晶シリコン部３３上のｎ型ゲート電極パタ
ーン形成部にマスク３４が装着されている。

【００１２】この場合、既知の表面処理方法において
は、プラズマエッチング加工を行う際に、臭化水素（Ｈ
Ｂｒ）、塩素（Ｃｌ₂ ）及び酸素（Ｏ₂ ）の混合ガスを
用い、エッチング条件として、エッチングトータルガス
流量が５０乃至３００ｍＬ／ｍｉｎ、処理圧力が０．２
乃至４．０Ｐａ、マイクロ波電力が４００乃至１０００
Ｗで、その混合ガスのガス混合比及び高周波バイアスの
電力値をそれぞれ選ぶことにより、好適なプラズマエッ
チング加工が行われるように設定している。

【００１３】しかるに、このようなエッチング条件を設
定したとしても、以下に述べるような種々の加工状態に
なることが多い。

【００１４】その第１は、図３（ｂ）に示されるよう
に、ゲート酸化膜３２上にエッチング残渣がある加工状
態で、マスク３４の装着領域に該当するｎ型ゲート電極
パターン（ｎ型多結晶シリコン部３３）を除いた大部分
のｎ型多結晶シリコン部３３がエッチング除去されてい
るものの、ゲート酸化膜３２上に僅かながらエッチング
除去されないｎ型多結晶シリコン部３３のエッチング残
渣３５が残留しているものである。

【００１５】その第２は、図３（ｃ）に示されるよう
に、加工されたｎ型ゲート電極パターンにサイドエッチ
３６が入った加工状態で、マスク３４の装着領域に該当
するｎ型ゲート電極パターン（ｎ型多結晶シリコン部３
３）を除いた全てのｎ型多結晶シリコン部３３がエッチ
ング除去されているものの、ｎ型ゲート電極パターンの
側壁の保護が不十分であるため、ゲート酸化膜３２との
接合領域に近いｎ型ゲート電極パターンがエッチング除
去され、サイドエッチ３６が形成される。

【００１６】その第３は、図３（ｄ）に示されるよう
に、ゲート酸化膜３２に突き抜け部３７が形成された加
工状態で、マスク３４の装着領域に該当するｎ型ゲート
電極パターン（ｎ型多結晶シリコン部３３）を除いた全
てのｎ型多結晶シリコン部３３がエッチング除去されて
いるだけでなく、ｎ型ゲート電極パターン周辺のゲート
酸化膜３２の露出が早かったため、露出したゲート酸化
膜３２が順次エッチング除去されてしまい、ゲート酸化
膜３２に突き抜け部３７が形成される。

【００１７】このように、既知の表面処理方法は、プラ
ズマエッチング加工を行うときのエッチング条件を厳密
に設定しない限り、所要の高い加工精度による処理加工
を行うことが難しいものであった。

【００１８】そこで、ゲート電極パターンのエッチング
において、下地のゲート酸化膜が露出した時点で、エッ
チング時のプロセス、例えば臭化水素（ＨＢｒ）と塩素
（Ｃｌ₂ ）と酸素（Ｏ₂ ）の混合ガスに代えて、臭化水
素（ＨＢｒ）と酸素（Ｏ₂ ）の混合ガスを用いてオーバ
ーエッチングすることにより残渣やサイドエッチやゲー
ト酸化膜の突き抜けを防止する手段が講じられている。
この場合、例えば混合ガスの流量を１００／５（ｍｌ／
ｍｉｎ）、処理圧力を１．２Ｐａ以上、マイクロ波電力
を０．４乃至１．０ＫＷ、バイアス電力を３０乃至４０
Ｗとしてオーバーエッチング処理を実行する。

【００１９】しかしながら、この手段は、臭化水素（Ｈ
Ｂｒ）と酸素（Ｏ₂ ）の混合ガスによる処理の処理圧力
が高く、処理室内へのデポ物の付着が増大するという問
題があった。

【００２０】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、シリコン堆積膜をプラズ
マ発生装置によって処理加工する際に、シリコン堆積膜
を、異方性で、高い加工精度によって処理加工すること
を可能にした堆積膜表面処理方法を提供することにあ
る。

【００２１】

【課題を解決するための手段】前記目的を達成するため
に、本発明による堆積膜表面処理方法は、シリコン堆積
膜をプラズマエッチング装置によって処理加工するもの
であって、加工処理を複数のステップに分けて行うよう
にし、複数のステップの中の前半の少なくとも１つのス
テップにおいて臭化水素（ＨＢｒ）ガスまたは臭化水素
（ＨＢｒ）を含有する混合ガスを用いたプラズマエッチ
ング処理を行い、かつ、複数のステップの中の後半の少
なくとも１つのステップにおいて塩素（Ｃｌ₂ ）と酸素
（Ｏ₂ ）の混合ガスを用いてプラズマエッチング処理を
行う手段を具備する。

【００２２】前記手段によれば、シリコン堆積膜の下地
のゲート酸化膜が露出するまでは、臭化水素（ＨＢｒ）
ガスまたは臭化水素（ＨＢｒ）を含有する混合ガスを用
いた第１のプラズマエッチング処理を行い、この第１の
プラズマエッチング処理によってエッチング残渣がな
く、かつ、ゲート酸化膜に突き抜け部が形成されない状
態のｎ型ゲート電極パターンを形成することができ、ま
た、シリコン堆積膜の下地のゲート酸化膜が露出した後
は、塩素（Ｃｌ₂ ）と酸素（Ｏ₂ ）の混合ガスを用いた
第２のプラズマエッチング処理を行い、この第２のプラ
ズマエッチング処理によって得られた多くの反応生成物
がｎ型ゲート電極パターンの側壁に吸着されるので、ｎ
型ゲート電極パターンの側壁が第２のプラズマエッチン
グ処理に対して保護され、サイドエッチが発生しないｎ
型ゲート電極パターンを形成することができる。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２４】図１は、本発明による堆積膜表面処理方法
を実施するのに用いられるプラズマエッチング装置の構
成の概要を示す断面図である。

【００２５】図１に示されるように、プラズマエッチン
グ装置は、真空容器１と、真空容器１の一端側開口部を
封止するマイクロ波導入窓２と、真空容器１の他端側に
配置されたガス排気口３と、真空容器１の外周面に沿っ
て設置される電磁石４と、真空容器１の内部に配置さ
れ、表面に絶縁膜６が形成された試料台５と、試料台５
上に載置された試料となる半導体素子基板７と、一端が
マイクロ波導入窓２で終端しているマイクロ波導入部８
と、マイクロ波導入部８の他端に接続されたマイクロ波
発生源９と、試料台５に導電接続された高周波（ＲＦ）
バイアス電源１０及び可変直流電源１１と、真空容器１
内にガスを導入するガス導入部１２とからなっている。
また、真空容器１の内部にプラズマ領域Ｐが形成され
る。

【００２６】この場合、マイクロ波導入窓２は、材質が
石英、セラミック等のマイクロ波（電磁波）の透過物質
からなっている。マイクロ波発生源９から出力されたマ
イクロ波は、マイクロ波導入部８を通り、マイクロ波導
入窓２を透過して真空容器１の内部に導入される。ガス
導入部１２は、ハロゲンガス等のエッチングガスを真空
容器１の内部に導入する。真空容器１の内部では、この
エッチングガスにマイクロ波が作用し、エッチングガス
によるプラズマ領域Ｐが形成される。電磁石４は、真空
容器１内に磁場を発生させるものである。電磁石４が発
生する真空容器１内の磁場強度は、真空容器１内に導入
されたマイクロ波周波数と共鳴を起すような値に設定さ
れており、例えばマイクロ波周波数が２．４５ＧＨｚで
あったとき、磁場強度が０．０８７５Ｔ程度になるよう
に選択される。このような磁場強度に選択されることに
より、プラズマ領域Ｐ中の電子のサイクロトロン運動が
マイクロ波周波数と共鳴し、マイクロ波エネルギーが効
率よくプラズマＰに供給され、高密度のプラズマＰが形
成される。

【００２７】半導体素子基板７は、シリコン堆積膜がエ
ッチング処理されるもので、試料台５の上に載置され
る。この試料台５には、表面にセラミックあるいはポリ
マー膜からなる絶縁膜６が形成されている。高周波バイ
アス電源１０は、試料台５に高周波バイアスを供給し、
半導体素子基板７に入射するイオンを加速する。また、
可変直流電源１１は、直流電圧を試料台５に与え、その
とき発生する静電力によって半導体素子基板７を試料台
５の上に保持させるものである。

【００２８】ここで、図１に図示のプラズマエッチング
装置を用い、半導体素子基板７のシリコン堆積膜をエッ
チング加工する場合の動作について説明する。この場
合、シリコン堆積膜は、多結晶シリコン内にｎ型不純物
をドープして形成したｎ型多結晶シリコンであって、こ
のｎ型多結晶シリコンをエッチング加工し、ｎ型ゲート
電極パターンを得るものである。

【００２９】図２（ａ）、（ｂ）は、図１に図示された
プラズマエッチング装置を用い、半導体素子基板７のシ
リコン堆積膜をプラズマエッチング加工してｎ型ゲート
電極パターンを得る際に、ｎ型ゲート電極パターンの変
化状態を示す断面図であって、（ａ）は加工前の状態、
（ｂ）は加工後の状態である。

【００３０】図２（ａ）、（ｂ）において、１３はシリ
コン基板、１４はゲート酸化膜、１５はｎ型不純物をド
ープしたｎ型多結晶シリコン部及びｎ型ゲート電極パタ
ーン、１６はマスクである。

【００３１】そして、プラズマエッチング加工前の状態
は、図２（ａ）に示されるように、シリコン基板１３の
一面にゲート酸化膜１４が形成され、ゲート酸化膜１４
上にｎ型多結晶シリコン部１５が設けられている。ま
た、ｎ型多結晶シリコン部１５上のｎ型ゲート電極パタ
ーン形成部にマスク１６が装着されているもので、図３
（ａ）に図示された構成と同じ構成のものである。

【００３２】ところで、本発明による堆積膜表面処理方
法においては、半導体素子基板７のシリコン堆積膜に対
するプラズマエッチング加工を行う際に、複数のステッ
プを経て所要のプラズマエッチング処理を行うもので、
プラズマエッチング加工によりゲート酸化膜１４が露出
するまでの第１のプラズマエッチング処理と、ゲート酸
化膜１４が露出した後の第２のプラズマエッチング処理
とに分かれている。

【００３３】この場合、第１のプラズマエッチング処理
は、臭化水素（ＨＢｒ）ガス、または、臭化水素（ＨＢ
ｒ）を含有する混合ガスを用いたプラズマエッチング処
理であって、この場合、臭化水素（ＨＢｒ）、塩素（Ｃ
ｌ₂ ）及び酸素（Ｏ₂ ）の混合ガスを用い、例えば流量
を７０／３０／３〜５（ｍｌ／ｍｉｎ）、処理圧力を
０．２〜１．０Ｐａ、マイクロ波電力を０．４〜１．０
ＫＷ、バイアス電力を３０Ｗとし、ゲート酸化膜１４の
大部分が露出するまでこの第１のプラズマエッチング処
理を実行する。第１のプラズマエッチング処理を行った
場合、ｎ型多結晶シリコン部１５のマスク１６が装着さ
れていない領域は、臭素（Ｂｒ）、塩素（Ｃｌ₂ ）等の
ハロゲン原子イオン及びラジカルがｎ型多結晶シリコン
１５と反応してエッチング処理が進行し、その処理の結
果、ｎ型ゲート電極パターン１５が形成される。第１の
プラズマエッチング処理時に生成された反応生成物の大
部分は排気されるが、反応生成物の一部はｎ型ゲート電
極パターン１５の側壁に吸着する。なお、第１のプラズ
マエッチング処理においては、臭化水素（ＨＢｒ）に含
まれる水素（Ｈ₂ ）原子がｎ型ゲート電極パターン１５
の側壁に吸着する反応生成物の吸着量を抑制する。この
ため、臭化水素（ＨＢｒ）ガスの混合率を高くした場合
は、垂直方法のエッチング加工度が向上するものの、ｎ
型ゲート電極パターン１５にサイドエッチが生じること
があるので、臭化水素（ＨＢｒ）ガスの混合率を適宜選
択することが好ましい場合がある。

【００３４】また、第２のプラズマエッチング処理は、
塩素（Ｃｌ₂ ）及び酸素（Ｏ₂ ）の混合ガスを用いたプ
ラズマエッチング処理であって、例えば流量を９０／１
０（ｍｌ／ｍｉｎ）、処理圧力を０．３〜１．０Ｐａ、
マイクロ波電力を０．４〜１．０ＫＷ、バイアス波電力
を１５Ｗとし、ゲート酸化膜１４上にエッチング残渣が
なくなるまでこの第２のプラズマエッチング処理を実行
する。第２のプラズマエッチング処理を行った場合、生
成された反応生成物の多くがｎ型ゲート電極パターン１
５の側壁に吸着するので、ｎ型ゲート電極パターン１５
の加工寸法が僅かに大きくなるものの、ｎ型ゲート電極
パターン１５にサイドエッチが生じることがなく、しか
も、エッチング残渣の除去の際に下地のゲート酸化膜１
４に突き抜け部を形成することがなく、異方性の加工が
可能になる。

【００３５】その結果、プラズマエッチング加工後の状
態は、図２（ｂ）に示されるように、下地のゲート酸化
膜１４上にエッチング残渣がなく、ｎ型ゲート電極パタ
ーン１５にサイドエッチが生じておらず、下地のゲート
酸化膜１４に突き抜け部も形成されていない状態にな
り、かつ、異方性の加工が可能となるものである。

【００３６】この第２のプラズマエッチング処理に用い
る塩素（Ｃｌ₂ ）及び酸素（Ｏ₂ ）の混合ガスは、酸素
（Ｏ₂ ）の混合率が０．５％乃至３０％の範囲内に選択
することが好ましい。

【００３７】一方、マスク１６の構成材料は、炭素を主
成分とするもの、または、炭素を含まないもののいずれ
を用いても同じマスク機能を発揮することができるが、
窒化シリコンや酸化シリコン等からなる炭素を含まない
ものを用いた場合、下地のゲート酸化膜１４との選択性
が高くなる。

【００３８】なお、前記の説明においては、本発明によ
る堆積膜表面処理方法でプラズマエッチング処理する半
導体素子基板７のシリコン堆積膜がｎ型多結晶シリコン
部１５の単一層である例であったが、本発明による堆積
膜表面処理方法の対象となるシリコン堆積膜は、ｎ型多
結晶シリコン部１５の単一層である例に限られず、堆積
膜がｐ型不純物をドープしたｐ型ドープ領域とｎ型不純
物をドープしたｎ型ドープ領域とを共有するとヂュアル
ゲート膜構造であるもの、シリコン膜上に、タングステ
ン（Ｗ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタ
ン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等の
高融点金属層や、拡散を防ぐバリア膜としてこれらの金
属の窒化物を含む層を積層したもの、あるいは、これら
の金属のシリサイドを有するシリコン膜であっても、同
じようにプラズマエッチング処理を行うことが可能であ
る。

【００３９】また、本発明による堆積膜表面処理方法
は、プラズマ生成方法に係わりなく、同様の機能を達成
させることができる。

【００４０】以上の実施の形態によれば、従来行われて
いた処理圧力の高い臭化水素（ＨＢｒ）と酸素（Ｏ₂ ）
の混合ガスによるオーバーエッチング処理に代えて、処
理圧力の低い塩素（Ｃｌ₂ ）と酸素（Ｏ₂ ）の混合ガス
によるオーバーエッチング処理を実行することにより、
残渣、サイドエッチ、下地のゲート酸化膜の突き抜けも
なく、異方性で高い加工精度のエッチング加工処理がで
きるとともに、処理室へのデポ物の付着を少なくするこ
とができる。

【００４１】

【発明の効果】以上のように、本発明の堆積膜表面処理
方法によれば、シリコン堆積膜の下地のゲート酸化膜が
露出するまでは、臭化水素（ＨＢｒ）ガスまたは臭化水
素（ＨＢｒ）を含有する混合ガスを用いた第１のプラズ
マエッチング処理を行い、この第１のプラズマエッチン
グ処理によってエッチング残渣がなく、かつ、ゲート酸
化膜に突き抜け部が形成されない状態のｎ型ゲート電極
パターンを形成することができ、また、シリコン堆積膜
の下地のゲート酸化膜が露出した後は、塩素（Ｃｌ₂ ）
と酸素（Ｏ₂ ）の混合ガスを用いた第２のプラズマエッ
チング処理を行い、この第２のプラズマエッチング処理
によって得られた多くの反応生成物がｎ型ゲート電極パ
ターンの側壁に吸着されるので、ｎ型ゲート電極パター
ンの側壁が第２のプラズマエッチング処理に対して保護
され、サイドエッチが発生しないｎ型ゲート電極パター
ンを形成することができるという効果がある。

【図面の簡単な説明】

【図１】本発明による堆積膜表面処理方法を実施するの
に用いられるプラズマエッチング装置の構成の概要を示
す断面図である。

【図２】図１に図示されたプラズマエッチング装置を用
い、半導体素子のシリコン堆積膜をプラズマエッチング
加工してｎ型ゲート電極パターンを得る際に、ｎ型ゲー
ト電極パターンの変化状態を示す断面図である。

【図３】ｎ型多結晶シリコン部分を既知の表面処理方法
によってプラズマエッチング加工し、ｎ型ゲート電極パ
ターンを得る際に、ｎ型ゲート電極パターンの変化状態
を示す断面図である。

【符号の説明】

１ 真空容器 ２ マイクロ波導入窓 ３ ガス排気口 ４ 電磁石 ５ 試料台 ６ 絶縁膜 ７ 半導体素子基板（試料） ８ マイクロ波導入部 ９ マイクロ波発生源 １０ 高周波（ＲＦ）バイアス電源 １２ ガス導入部 １３ シリコン基板 １４ ゲート酸化膜 １５ ｎ型多結晶シリコン部（ｎ型ゲート電極パター
ン） １６ マスク

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｐ 29/43 Ｑ 29/62 Ｇ (72)発明者 坂口 正道 山口県下松市東豊井794番地 日立笠戸エ ンジニアリング 株式会社内 (72)発明者 斉藤 剛 山口県下松市東豊井794番地 株式会社日 立製作所笠戸事業所内 (72)発明者 吉開 元彦 山口県下松市東豊井794番地 日立テクノ エンジニアリング 株式会社笠戸事業所内 (72)発明者 山本 直広 山口県下松市東豊井794番地 日立笠戸エ ンジニアリング 株式会社内 Ｆターム(参考） 4M104 BB01 BB29 BB40 CC05 DD65 DD66 DD71 GG10 GG14 GG16 HH20 5F004 BA14 CA01 DA00 DA04 DA26 DB02 DB08 DB10 DB17 DB18 EA03 EA06 EA07 EA28 5F033 HH04 HH07 HH15 HH17 HH18 HH19 HH20 HH25 HH26 HH27 HH28 HH29 HH32 HH33 HH34 LL04 MM05 MM07 QQ08 QQ12 QQ15 QQ21 QQ28 VV06 XX00 XX21

Claims (5)

【特許請求の範囲】
1. 【請求項１】 シリコン堆積膜をプラズマエッチング装
   置によって処理加工する堆積膜表面処理方法であって、
   前記加工処理を複数のステップに分けて行うようにし、
   前記複数のステップの中の前半の少なくとも１つのステ
   ップにおいて臭化水素（ＨＢｒ）ガスまたは臭化水素
   （ＨＢｒ）を含有する混合ガスを用いたプラズマエッチ
   ング処理を行い、かつ、前記複数のステップの中の後半
   の少なくとも１つのステップにおいて塩素（Ｃｌ₂ ）と
   酸素（Ｏ₂ ）の混合ガスを用いてプラズマエッチング処
   理を行うことを特徴とする堆積膜表面処理方法。
2. 【請求項２】 前記シリコン堆積膜は、導電性の異なる
   膜を共有するヂュアルゲート膜構造のものであることを
   特徴とする請求項１記載の堆積膜表面処理方法。
3. 【請求項３】 前記シリコン堆積膜は、高融点金属また
   は高融点金属のシリサイドを有するものであることを特
   徴とする請求項１または２のいずれかに記載の堆積膜表
   面処理方法。
4. 【請求項４】 前記塩素（Ｃｌ₂ ）と酸素（Ｏ₂ ）の混
   合ガスは、酸素（Ｏ ₂ ）の混合率が０．５％乃至３０％
   の範囲内であることを特徴とする請求項１乃至３のいず
   れかに記載の堆積膜表面処理方法。
5. 【請求項５】 前記シリコン堆積膜は、加工処理する際
   に用いるマスクの材料として、炭素を主成分とするも
   の、窒化シリコンからなるもの、酸化シリコンからなる
   もの、あるいはこれらを多層にしたものを用いているこ
   とを特徴とする請求項１乃至４のいずれかに記載の堆積
   膜表面処理方法。