JP2002040400A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002040400A JP2002040400A JP2000231580A JP2000231580A JP2002040400A JP 2002040400 A JP2002040400 A JP 2002040400A JP 2000231580 A JP2000231580 A JP 2000231580A JP 2000231580 A JP2000231580 A JP 2000231580A JP 2002040400 A JP2002040400 A JP 2002040400A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- pixel
- counter electrode
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 高速応答化を図る。
【解決手段】 液晶を介して対向配置される基板のうち
一方の基板の液晶側の画素領域に、画素電極と対向電極
とが形成され、該画素電極と対向電極のうち少なくとも
１つの電極の領域上の液晶層の厚さは該領域以外の他の
領域上の液晶層の厚さよりも大きくなっている。
一方の基板の液晶側の画素領域に、画素電極と対向電極
とが形成され、該画素電極と対向電極のうち少なくとも
１つの電極の領域上の液晶層の厚さは該領域以外の他の
領域上の液晶層の厚さよりも大きくなっている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、いわゆる横電界方式と称される液晶表示装置
に関する。
り、特に、いわゆる横電界方式と称される液晶表示装置
に関する。
【０００２】
【従来の技術】いわゆる横電界方式と称される液晶表示
装置は、液晶を介して対向配置される透明基板の液晶側
の画素領域に画素電極と対向電極とが形成され、これら
各電極の間に生じる電界のうち透明基板とほぼ平行な成
分によって液晶を駆動させる構成のものをいう。
装置は、液晶を介して対向配置される透明基板の液晶側
の画素領域に画素電極と対向電極とが形成され、これら
各電極の間に生じる電界のうち透明基板とほぼ平行な成
分によって液晶を駆動させる構成のものをいう。
【０００３】このような液晶表示装置は、表示面をその
垂線に対して大きな角度を有する方向から観察しても色
調の変化が生じない、いわゆる広視野角特性に優れたも
のとして知られるに到っている。
垂線に対して大きな角度を有する方向から観察しても色
調の変化が生じない、いわゆる広視野角特性に優れたも
のとして知られるに到っている。
【０００４】なお、このような技術としては、例えば特
開平９−３０４７８１号公報、特開平９−１０５９２５
号公報等に詳述されている。
開平９−３０４７８１号公報、特開平９−１０５９２５
号公報等に詳述されている。
【０００５】
【発明が解決しようとする課題】そして、このような液
晶表示装置において、その高速応答化をさらに向上させ
るために、各透明基板のギャップ、すなわち液晶の層厚
を小さくすることが有効となる。
晶表示装置において、その高速応答化をさらに向上させ
るために、各透明基板のギャップ、すなわち液晶の層厚
を小さくすることが有効となる。
【０００６】しかし、このようにした場合、液晶内の電
界分布が変動して縦方向（透明基板と垂直方向）の電界
が多くなる結果、その電界への液晶分子の追従の傾向が
強まり、これにより液晶のしきい値電圧を上昇させざる
を得ないという不都合が生じる。
界分布が変動して縦方向（透明基板と垂直方向）の電界
が多くなる結果、その電界への液晶分子の追従の傾向が
強まり、これにより液晶のしきい値電圧を上昇させざる
を得ないという不都合が生じる。
【０００７】このしきい値Ｖは次式（１）に示すような
関係があることから明らかとなる。
関係があることから明らかとなる。
【０００８】
【数１】 Ｖｍａｘ ∝ ｌ／ｄ√（Ｋ／Δε） …………………………（１） ここで、ｌは電極の間隔、ｄは各基板のギャップ、Δε
は液晶材料の誘電率異方性である。
は液晶材料の誘電率異方性である。
【０００９】この式（１）から、液晶のしきい値電圧の
上昇を抑制するために、電極の間隔ｌを狭くすることが
考えられるが、開口率が低減することから好ましくな
い。
上昇を抑制するために、電極の間隔ｌを狭くすることが
考えられるが、開口率が低減することから好ましくな
い。
【００１０】また、液晶の材料としてその誘電率異方性
Δεの高いものを選択することが考えられるが、そのよ
うな液晶は粘度が高く高速応答化の妨げとなってしま
う。
Δεの高いものを選択することが考えられるが、そのよ
うな液晶は粘度が高く高速応答化の妨げとなってしま
う。
【００１１】本発明はこのような事情に基づいてなされ
たものであり、その目的は、高速応答化を向上させるこ
とができる液晶表示装置を提供することにある。また本
発明の他の目的は、液晶の誘電率Δεが同じでも、低電
圧駆動が可能な液晶表示装置を提供することにある。
たものであり、その目的は、高速応答化を向上させるこ
とができる液晶表示装置を提供することにある。また本
発明の他の目的は、液晶の誘電率Δεが同じでも、低電
圧駆動が可能な液晶表示装置を提供することにある。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【００１３】すなわち、本発明による液晶表示装置は、
例えば、画素領域に画素電極と対向電極とが形成された
第１の基板と、この第１の基板の前記画素電極と対向電
極とが形成された面側と液晶を介して対向配置された第
２の基板と、この第２の基板の液晶側の面に前記画素電
極と対向電極との間の領域に対向する領域に形成された
カラーフィルタと、を備えることを特徴とするものであ
る。
例えば、画素領域に画素電極と対向電極とが形成された
第１の基板と、この第１の基板の前記画素電極と対向電
極とが形成された面側と液晶を介して対向配置された第
２の基板と、この第２の基板の液晶側の面に前記画素電
極と対向電極との間の領域に対向する領域に形成された
カラーフィルタと、を備えることを特徴とするものであ
る。
【００１４】このように構成した液晶表示装置は、その
画素領域において、カラーフィルタによる段差が形成さ
れ、画素電極および対向電極が形成された部分（領域）
のギャップは大きく、画素電極と対向電極との間の部分
（領域）のギャップは小さくなる。
画素領域において、カラーフィルタによる段差が形成さ
れ、画素電極および対向電極が形成された部分（領域）
のギャップは大きく、画素電極と対向電極との間の部分
（領域）のギャップは小さくなる。
【００１５】このことは、第１の基板と第２の基板との
ギャップを狭ばめても、画素電極と対向電極との間の領
域においてその効果が得られ、該画素電極および対向電
極が形成された領域においてはギャップを大きく維持す
ることができる。
ギャップを狭ばめても、画素電極と対向電極との間の領
域においてその効果が得られ、該画素電極および対向電
極が形成された領域においてはギャップを大きく維持す
ることができる。
【００１６】液晶内において、縦方向（基板に対して垂
直方向）の電界成分は画素電極および対向電極の上方に
おいて発生し、ここの部分においてギャップが大きくな
っていると、比較的狭い範囲で集中する。換言すれば、
縦方向の電界成分は、光透過領域である画素電極と対向
電極との間の領域にまで侵入することがなく、たとえ侵
入しても僅かとなる。
直方向）の電界成分は画素電極および対向電極の上方に
おいて発生し、ここの部分においてギャップが大きくな
っていると、比較的狭い範囲で集中する。換言すれば、
縦方向の電界成分は、光透過領域である画素電極と対向
電極との間の領域にまで侵入することがなく、たとえ侵
入しても僅かとなる。
【００１７】このことから、表示に直接関係する画素電
極と対向電極との間の領域において、縦方向の電界成分
の影響をあまり受けないで、そのギャップを狭くするこ
とができるようになる。
極と対向電極との間の領域において、縦方向の電界成分
の影響をあまり受けないで、そのギャップを狭くするこ
とができるようになる。
【００１８】従って、応答速度の高速化を図る液晶表示
装置を得ることができるようになる。また、液晶の誘電
率Δεが同じでも、低電圧駆動ができるようになる。
装置を得ることができるようになる。また、液晶の誘電
率Δεが同じでも、低電圧駆動ができるようになる。
【００１９】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。
の実施例を図面を用いて説明をする。
【００２０】実施例１． 《マトリクス部（画素部）の平面構成》図２は本発明の
アクティブ・マトリクス方式カラー液晶表示装置の一画
素とその周辺を示す平面図である。
アクティブ・マトリクス方式カラー液晶表示装置の一画
素とその周辺を示す平面図である。
【００２１】図２に示すように、各画素は走査信号線
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔ
ｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号
線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極ＰＸは薄膜トランジスタＴＦＴと接続さ
れ、対向電極ＣＴは対向電圧信号線ＣＬと一体になって
いる。
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔ
ｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号
線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極ＰＸは薄膜トランジスタＴＦＴと接続さ
れ、対向電極ＣＴは対向電圧信号線ＣＬと一体になって
いる。
【００２２】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの光学的な状態を制御し、表示を制御する。画
素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞ
れ、図の上下方向に細長い電極となっている。
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの光学的な状態を制御し、表示を制御する。画
素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞ
れ、図の上下方向に細長い電極となっている。
【００２３】《マトリクス部（画素部）の断面構成》図
１は図２の１−１切断線における断面を示す図、図３は
図２の３−３切断線にける薄膜トランジスタＴＦＴの断
面図、図４は図２の４−４切断線における蓄積容量Ｃｓ
ｔｇの断面を示す図である。
１は図２の１−１切断線における断面を示す図、図３は
図２の３−３切断線にける薄膜トランジスタＴＦＴの断
面図、図４は図２の４−４切断線における蓄積容量Ｃｓ
ｔｇの断面を示す図である。
【００２４】図１、図３、図４に示すように、液晶層Ｌ
Ｃを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜
トラシンジスタＴＦＴ、蓄積容量Ｃｓｔｇ及び電極群が
形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフ
ィルタＦＩＬ、遮光用ブラックマトリクスＢＭが形成さ
れている。
Ｃを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜
トラシンジスタＴＦＴ、蓄積容量Ｃｓｔｇ及び電極群が
形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフ
ィルタＦＩＬ、遮光用ブラックマトリクスＢＭが形成さ
れている。
【００２５】また、透明ガラス基板ＳＵＢ１、ＳＵＢ２
のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初
期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられ
ており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれ
の外側の表面には、偏光軸が直交して配置された（クロ
スニコル配置）偏光板が設けられている。
のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初
期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられ
ており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれ
の外側の表面には、偏光軸が直交して配置された（クロ
スニコル配置）偏光板が設けられている。
【００２６】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
【００２７】薄膜トランジスタＴＦＴは、図３に示すよ
うに、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真
性、intrinsic、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。
うに、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真
性、intrinsic、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。
【００２８】《ゲート電極》ゲート電極ＧＴは走査信号
線ＧＬと連続して形成されており、走査信号線ＧＬの一
部の領域がゲート電極ＧＴとなるように構成されてい
る。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領
域を超える部分であり、ｉ型半導体層ＡＳを完全に覆う
よう（下方からみて）それより大きめに形成されてい
る。
線ＧＬと連続して形成されており、走査信号線ＧＬの一
部の領域がゲート電極ＧＴとなるように構成されてい
る。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領
域を超える部分であり、ｉ型半導体層ＡＳを完全に覆う
よう（下方からみて）それより大きめに形成されてい
る。
【００２９】これにより、ゲート電極ＧＴの役割のほか
に、ｉ型半導体層ＡＳに外光やバックライト光が当たら
ないように工夫されている。本例では、ゲート電極ＧＴ
は、単層の導電膜ｇ１で形成されている。
に、ｉ型半導体層ＡＳに外光やバックライト光が当たら
ないように工夫されている。本例では、ゲート電極ＧＴ
は、単層の導電膜ｇ１で形成されている。
【００３０】導電膜ｇ１としては例えばスパッタで形成
されたアルモニュウム（Ａｌ）膜が用いられ、その上に
はＡｌの陽極酸化膜ＡＯＦが設けられている。
されたアルモニュウム（Ａｌ）膜が用いられ、その上に
はＡｌの陽極酸化膜ＡＯＦが設けられている。
【００３１】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ１で構成されている。この走査信号線ＧＬの導電膜
ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧Ｖｇをゲート電極Ｇ
Ｔに供給する。また、走査信号線ＧＬ上にもＡｌの陽極
酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬ
と交差する部分は映像信号線ＤＬとの短絡の確率を小さ
くするため細くし、また、短絡しても、レーザトリミン
グで切り離すことができるように二股にしている。
膜ｇ１で構成されている。この走査信号線ＧＬの導電膜
ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧Ｖｇをゲート電極Ｇ
Ｔに供給する。また、走査信号線ＧＬ上にもＡｌの陽極
酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬ
と交差する部分は映像信号線ＤＬとの短絡の確率を小さ
くするため細くし、また、短絡しても、レーザトリミン
グで切り離すことができるように二股にしている。
【００３２】《対向電極ＣＴ》対向電極ＣＴはゲート電
極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成
されている。また、対向電極ＣＴ上にもＡｌの陽極酸化
膜ＡＯＦが設けられている。対向電極ＣＴは、陽極酸化
膜ＡＯＦで完全に覆われていることから、映像信号線と
限りなく近づけても、それらが短絡してしまうことがな
くなる。また、それらを交差させて構成させることもで
きる。対向電極ＣＴには対向電圧Ｖｃｏｍが印加される
ように構成されている。本実施例では、対向電圧Ｖｃｏ
ｍは映像信号線ＤＬに印加される最小レベルの駆動電圧
Ｖｄｍｉｎと最大レベルＶｄｍａｘとの中間直流電位か
ら、薄膜トランジスタＴＦＴをオフ状態にするときに発
生するフィードスルー電圧ΔＶｓ分だけ低い電位に設定
されるが、映像信号駆動回路で使用される集積回路の電
源電圧を約半分に低減したい場合は、交流電圧を印加す
ればよい。
極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成
されている。また、対向電極ＣＴ上にもＡｌの陽極酸化
膜ＡＯＦが設けられている。対向電極ＣＴは、陽極酸化
膜ＡＯＦで完全に覆われていることから、映像信号線と
限りなく近づけても、それらが短絡してしまうことがな
くなる。また、それらを交差させて構成させることもで
きる。対向電極ＣＴには対向電圧Ｖｃｏｍが印加される
ように構成されている。本実施例では、対向電圧Ｖｃｏ
ｍは映像信号線ＤＬに印加される最小レベルの駆動電圧
Ｖｄｍｉｎと最大レベルＶｄｍａｘとの中間直流電位か
ら、薄膜トランジスタＴＦＴをオフ状態にするときに発
生するフィードスルー電圧ΔＶｓ分だけ低い電位に設定
されるが、映像信号駆動回路で使用される集積回路の電
源電圧を約半分に低減したい場合は、交流電圧を印加す
ればよい。
【００３３】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ１で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴの導電膜Ｇ１と同一製造工程で形成さ
れ、かつ対向電極ＣＴと一体に構成されている。この対
向電圧信号線ＣＬにより、外部回路から対向電圧Ｖｃｏ
ｍを対向電極ＣＴに供給する。また、対向電圧信号線Ｃ
ＬにもＡｌの陽極酸化膜ＡＯＦが設けられている。な
お、映像信号線ＤＬと交差する部分は、走査信号線ＧＬ
と同様に映像信号線ＤＬとの短絡の確率を小さくするた
め細くし、また、短絡しても、レーザトリミングで切り
離すことができるように二股にしている。
Ｌは導電膜ｇ１で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴの導電膜Ｇ１と同一製造工程で形成さ
れ、かつ対向電極ＣＴと一体に構成されている。この対
向電圧信号線ＣＬにより、外部回路から対向電圧Ｖｃｏ
ｍを対向電極ＣＴに供給する。また、対向電圧信号線Ｃ
ＬにもＡｌの陽極酸化膜ＡＯＦが設けられている。な
お、映像信号線ＤＬと交差する部分は、走査信号線ＧＬ
と同様に映像信号線ＤＬとの短絡の確率を小さくするた
め細くし、また、短絡しても、レーザトリミングで切り
離すことができるように二股にしている。
【００３４】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１
２００〜２７００Åの厚さに（本実施例では、２４００
Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス
部ＡＲの全体を囲むように形成され、周辺部は外部接続
端子ＤＴＭ、ＧＴＭを露出するよう除去されている。絶
縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと
映像信号線ＤＬの電気的絶縁にも寄与している。
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１
２００〜２７００Åの厚さに（本実施例では、２４００
Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス
部ＡＲの全体を囲むように形成され、周辺部は外部接続
端子ＤＴＭ、ＧＴＭを露出するよう除去されている。絶
縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと
映像信号線ＤＬの電気的絶縁にも寄与している。
【００３５】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、２００〜２２００Åの厚さに
（本実施例では、２０００Å程度の膜厚）で形成され
る。層ｄ０はオーミックコンタクト用のリン（Ｐ）をド
ープしたＮ（＋）型非晶質シリコン半導体層であり、下
側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ
２）が存在するところのみに残されている。
は、非晶質シリコンで、２００〜２２００Åの厚さに
（本実施例では、２０００Å程度の膜厚）で形成され
る。層ｄ０はオーミックコンタクト用のリン（Ｐ）をド
ープしたＮ（＋）型非晶質シリコン半導体層であり、下
側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ
２）が存在するところのみに残されている。
【００３６】ｉ型半導体層ＡＳは走査信号線ＧＬおよび
対向電圧信号線ＣＬとの交差部（クロスオーバ部）の両
者間にも設けられている。この交差部のｉ型半導体層Ａ
Ｓは交差部における走査信号線ＧＬおよび対向電圧信号
線ＣＬと映像信号線ＤＬとの短絡を低減する。
対向電圧信号線ＣＬとの交差部（クロスオーバ部）の両
者間にも設けられている。この交差部のｉ型半導体層Ａ
Ｓは交差部における走査信号線ＧＬおよび対向電圧信号
線ＣＬと映像信号線ＤＬとの短絡を低減する。
【００３７】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ（＋）型半導体層ｄ０に接触する導電膜ｄ１とそ
の上に形成された導電膜ｄ２とから構成されている。
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ（＋）型半導体層ｄ０に接触する導電膜ｄ１とそ
の上に形成された導電膜ｄ２とから構成されている。
【００３８】導電膜ｄ１はスパッタで形成したクロム
（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実
施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚
を厚く形成するとストレスが大きくなるので、２０００
Å程度の膜厚を超えない範囲で形成する。Ｃｒ膜はＮ
（＋）型半導体層ｄ０との接着性を良好にし、導電膜ｄ
２のＡｌがＮ（＋）型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。導電
膜ｄ１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、
Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉＯ2、
ＴｉＳｉＯ2、ＴａＳｉＯ2、ＷＳｉＯ2）膜を用いても
よい。
（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実
施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚
を厚く形成するとストレスが大きくなるので、２０００
Å程度の膜厚を超えない範囲で形成する。Ｃｒ膜はＮ
（＋）型半導体層ｄ０との接着性を良好にし、導電膜ｄ
２のＡｌがＮ（＋）型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。導電
膜ｄ１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、
Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉＯ2、
ＴｉＳｉＯ2、ＴａＳｉＯ2、ＷＳｉＯ2）膜を用いても
よい。
【００３９】導電膜ｄ２はＡｌのスパッタリングで３０
００〜５０００Åの厚さに（本実施例では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、ゲート電極ＣＴやｉ型半導体層ＡＳ
に起因する段差乗り越えを確実にする（ステップカバー
レッジを良くする）働きがある。
００〜５０００Åの厚さに（本実施例では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、ゲート電極ＣＴやｉ型半導体層ＡＳ
に起因する段差乗り越えを確実にする（ステップカバー
レッジを良くする）働きがある。
【００４０】導電膜ｄ１、導電膜ｄ２を同じマスクパタ
ーンでパターンニングした後、同じマスクを用いて、あ
るいは導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ
（＋）型半導体層ｄ０が除去される。つまり、ｉ型半導
体層ＡＳ上に残っていたＮ（＋）型半導体層ｄ０は導電
膜ｄ１、導電膜ｄ２以外の部分がセルフアラインで除去
される。このとき、Ｎ（＋）型半導体層ｄ０はその厚さ
分は全て除去されるようエッチングされるので、ｉ型半
導体層ＡＳも若干その表面部分がエッチングされるが、
その程度はエッチング時間で制御すればよい。
ーンでパターンニングした後、同じマスクを用いて、あ
るいは導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ
（＋）型半導体層ｄ０が除去される。つまり、ｉ型半導
体層ＡＳ上に残っていたＮ（＋）型半導体層ｄ０は導電
膜ｄ１、導電膜ｄ２以外の部分がセルフアラインで除去
される。このとき、Ｎ（＋）型半導体層ｄ０はその厚さ
分は全て除去されるようエッチングされるので、ｉ型半
導体層ＡＳも若干その表面部分がエッチングされるが、
その程度はエッチング時間で制御すればよい。
【００４１】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。また、映像信
号線ＤＬはドレイン電極ＳＤ２と一体に形成されてい
る。
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。また、映像信
号線ＤＬはドレイン電極ＳＤ２と一体に形成されてい
る。
【００４２】《画素電極ＰＸ》画素電極ＰＸはソース電
極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ
２、第３導電膜ｄ３で構成されている。また、画素電極
ＰＸはソース電極ＳＤ１と一体に形成されている。
極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ
２、第３導電膜ｄ３で構成されている。また、画素電極
ＰＸはソース電極ＳＤ１と一体に形成されている。
【００４３】《蓄積容量Ｃｓｔｇ》画素電極ＰＸは、薄
膜トランジスタＴＦＴと接続される端部と反対側の端部
において、対向電圧信号線ＣＬと重なるように形成され
ている。この重ね合わせは、図１４からも明らかなよう
に、画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信
号線ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量
素子）Ｃｓｔｇを構成する。この蓄積容量Ｃｓｔｇの誘
電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜とし
て使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成
されている。
膜トランジスタＴＦＴと接続される端部と反対側の端部
において、対向電圧信号線ＣＬと重なるように形成され
ている。この重ね合わせは、図１４からも明らかなよう
に、画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信
号線ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量
素子）Ｃｓｔｇを構成する。この蓄積容量Ｃｓｔｇの誘
電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜とし
て使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成
されている。
【００４４】図１１に示すように平面的には蓄積容量Ｃ
ｓｔｇは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた
部分に形成されている。この場合、この蓄積容量Ｃｓｔ
ｇは、その絶縁膜ＧＩに対して下側に位置づけられる電
極の材料がＡｌで形成され、かつ、その表面が陽極化成
されたものであることから、Ａｌのいわゆるホイスカ等
が原因する点欠陥（上側に位置づけられる電極との短
絡）による弊害を発生しにくくする蓄積容量を得ること
ができる。
ｓｔｇは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた
部分に形成されている。この場合、この蓄積容量Ｃｓｔ
ｇは、その絶縁膜ＧＩに対して下側に位置づけられる電
極の材料がＡｌで形成され、かつ、その表面が陽極化成
されたものであることから、Ａｌのいわゆるホイスカ等
が原因する点欠陥（上側に位置づけられる電極との短
絡）による弊害を発生しにくくする蓄積容量を得ること
ができる。
【００４５】《マトリクス周辺の構成》図５は上下のガ
ラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を示す図である。ま
た、図６は、左側に走査回路が接続されるべき外部接続
端子ＧＴＭ付近の断面を、右側に外部接続端子が無いと
ころのシール部付近の断面を示す図である。
ラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を示す図である。ま
た、図６は、左側に走査回路が接続されるべき外部接続
端子ＧＴＭ付近の断面を、右側に外部接続端子が無いと
ころのシール部付近の断面を示す図である。
【００４６】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。
【００４７】図５、図６は後者の例を示すもので、図
５、図６の両図とも上下基板ＳＵＢ１、ＳＵＢ２の切断
後を表しており、ＬＮは両基板の切断前の縁を示す。い
ずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄ
および端子ＣＴＭが存在する（図で上辺と左辺）部分は
それらを露出するように上側基板ＳＵＢ２の大きさが下
側基板ＳＵＢ１よりも内側に制限されている。
５、図６の両図とも上下基板ＳＵＢ１、ＳＵＢ２の切断
後を表しており、ＬＮは両基板の切断前の縁を示す。い
ずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄ
および端子ＣＴＭが存在する（図で上辺と左辺）部分は
それらを露出するように上側基板ＳＵＢ２の大きさが下
側基板ＳＵＢ１よりも内側に制限されている。
【００４８】端子群Ｔｇ、Ｔｄはそれぞれ後述する走査
回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭ
とそれらの引出配線部を集積回路チップＣＨＩが搭載さ
れたテープキャリアパッケージＴＣＰ（図示せず）の単
位に複数本まとめて名付けたものである。各群のマトリ
クス部から外部接続端子部に到るまでの引出配線は、両
端に近づくにつれ傾斜している。これは、パッケージＴ
ＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続
端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、ＧＴＭを
合わせるためである。
回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭ
とそれらの引出配線部を集積回路チップＣＨＩが搭載さ
れたテープキャリアパッケージＴＣＰ（図示せず）の単
位に複数本まとめて名付けたものである。各群のマトリ
クス部から外部接続端子部に到るまでの引出配線は、両
端に近づくにつれ傾斜している。これは、パッケージＴ
ＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続
端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、ＧＴＭを
合わせるためである。
【００４９】また、対向電極端子ＣＴＭは対向電極ＣＴ
に対向電圧を外部回路から与えるための端子である。マ
トリクス部の対向電極信号線ＣＬは、走査回路用端子Ｇ
ＴＭの反対側（図では右側）に引き出し、各対向電圧信
号線を共通バスラインＣＢで一まとめにして、対向電極
端子ＣＴＭに接続している。
に対向電圧を外部回路から与えるための端子である。マ
トリクス部の対向電極信号線ＣＬは、走査回路用端子Ｇ
ＴＭの反対側（図では右側）に引き出し、各対向電圧信
号線を共通バスラインＣＢで一まとめにして、対向電極
端子ＣＴＭに接続している。
【００５０】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂からなる。
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂からなる。
【００５１】配向膜ＯＲＩ１、ＯＲＩ２の層は、シール
パターンＳＬの内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に構成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで
仕切られた領域に封入されている。下部配向膜ＯＲＩ１
は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上
部に形成されている。
パターンＳＬの内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に構成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで
仕切られた領域に封入されている。下部配向膜ＯＲＩ１
は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上
部に形成されている。
【００５２】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で個別に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封入し、上下基板を切断することによって
組み立てられる。
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で個別に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封入し、上下基板を切断することによって
組み立てられる。
【００５３】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図７に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数の画素を二次元状に配列した
マトリクス・アレイである。
部の等価回路とその周辺回路の結線図を図７に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数の画素を二次元状に配列した
マトリクス・アレイである。
【００５４】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１、２、３、…、ｅｎｄは走査タイミングの順序に従っ
て付加されている。
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１、２、３、…、ｅｎｄは走査タイミングの順序に従っ
て付加されている。
【００５５】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。
【００５６】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理回路）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
安定化された電圧源を得るための電源回路やホスト（上
位演算処理回路）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
【００５７】《駆動方法》図８に本発明の液晶表示装置
の駆動波形を示す。対向電圧をＶｃｈとＶｃｌの２値の
交流矩形波にし、それに同期させて走査信号Ｖｇ（ｉ−
１）、Ｖｇ（ｉ）の非選択電圧を１走査期間ごとに、Ｖ
ｇｌｈとＶｇｌｌの２値で変化させる。対向電圧の振幅
値と非選択電圧の振幅値は同一にする。映像信号電圧
は、液晶層に印加したい電圧から、対向電圧の振幅の１
／２を差し引いた電圧である。
の駆動波形を示す。対向電圧をＶｃｈとＶｃｌの２値の
交流矩形波にし、それに同期させて走査信号Ｖｇ（ｉ−
１）、Ｖｇ（ｉ）の非選択電圧を１走査期間ごとに、Ｖ
ｇｌｈとＶｇｌｌの２値で変化させる。対向電圧の振幅
値と非選択電圧の振幅値は同一にする。映像信号電圧
は、液晶層に印加したい電圧から、対向電圧の振幅の１
／２を差し引いた電圧である。
【００５８】対向電圧は直流でもよいが、交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
が可能になる。
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
が可能になる。
【００５９】《蓄積容量Ｃｓｔｇの働き》蓄積容量Ｃｓ
ｔｇは、 画素に書き込まれた（薄膜トランジスタがオ
フした後の）映像情報を、長く蓄積するために設ける。
本発明で用いている電界を基板面と平行に印加する方式
では、電界を基板面に垂直に印加する方式と異なり、画
素電極と対向電極で構成される容量（いわゆる液晶容
量）がほとんど無いため、蓄積容量Ｃｓｔｇが映像情報
を画素に蓄積することができない。従って、電界を基板
面と平行に印加する方式では、蓄積容量Ｃｓｔｇは必須
の構成要素である。
ｔｇは、 画素に書き込まれた（薄膜トランジスタがオ
フした後の）映像情報を、長く蓄積するために設ける。
本発明で用いている電界を基板面と平行に印加する方式
では、電界を基板面に垂直に印加する方式と異なり、画
素電極と対向電極で構成される容量（いわゆる液晶容
量）がほとんど無いため、蓄積容量Ｃｓｔｇが映像情報
を画素に蓄積することができない。従って、電界を基板
面と平行に印加する方式では、蓄積容量Ｃｓｔｇは必須
の構成要素である。
【００６０】また、蓄積容量Ｃｓｔｇは、薄膜トランジ
スタＴＦＴがスイッチングするとき、画素電極電位Ｖｓ
に対するゲート電位変化ΔＶｇの影響を低減するように
も働く。この様子を式で表すと、次式（2）のようにな
る。
スタＴＦＴがスイッチングするとき、画素電極電位Ｖｓ
に対するゲート電位変化ΔＶｇの影響を低減するように
も働く。この様子を式で表すと、次式（2）のようにな
る。
【００６１】
【数２】 ΔＶｓ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃｓｔｇ＋Ｃｐｉｘ）｝×ΔＶｇ ………………………（２） ここで、Ｃｇｓは薄膜トランジスタＴＦＴのゲート電極
ＧＴとソース電極ＳＤ１との間に形成される寄生容量、
Ｃｐｉｘは画素電極ＰＸと対向電極ＣＴとの間に形成さ
れる容量、ΔＶｓはΔＶｇによる画素電極電位の変化分
いわゆるフィードスルー電圧を表す。この変化分ΔＶｓ
は液晶ＬＣに加わる直流成分の原因となるが、保持容量
Ｃｓｔｇを大きくすればする程、その値を小さくするこ
とができる。液晶ＬＣに印加される直流成分の低減は、
液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に
前の画素が残るいわゆる焼き付きを低減することができ
る。
ＧＴとソース電極ＳＤ１との間に形成される寄生容量、
Ｃｐｉｘは画素電極ＰＸと対向電極ＣＴとの間に形成さ
れる容量、ΔＶｓはΔＶｇによる画素電極電位の変化分
いわゆるフィードスルー電圧を表す。この変化分ΔＶｓ
は液晶ＬＣに加わる直流成分の原因となるが、保持容量
Ｃｓｔｇを大きくすればする程、その値を小さくするこ
とができる。液晶ＬＣに印加される直流成分の低減は、
液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に
前の画素が残るいわゆる焼き付きを低減することができ
る。
【００６２】《ブラックマトリクス》図１に示すよう
に、上部透明ガラス基板ＳＵＢ２の液晶側の面にはブラ
ックマトリクスＢＭが形成されている。
に、上部透明ガラス基板ＳＵＢ２の液晶側の面にはブラ
ックマトリクスＢＭが形成されている。
【００６３】このブラックスマトリクスＢＭは、この実
施例では、薄膜トランジスタＴＦＴの外来からの光の照
射を遮光するためと、表示のコントラストを良好にする
ために設けられている。
施例では、薄膜トランジスタＴＦＴの外来からの光の照
射を遮光するためと、表示のコントラストを良好にする
ために設けられている。
【００６４】図２には、下部透明ガラス基板ＳＵＢ１の
画素領域との関係でブラックマトリクスＢＭの形成領域
を図示し、画素領域の中央部を除く周辺に形成され、こ
れにより前記薄膜トランジスタＴＦＴを覆うとともに、
隣接する他の画素領域とを画すようにして形成されてい
る。
画素領域との関係でブラックマトリクスＢＭの形成領域
を図示し、画素領域の中央部を除く周辺に形成され、こ
れにより前記薄膜トランジスタＴＦＴを覆うとともに、
隣接する他の画素領域とを画すようにして形成されてい
る。
【００６５】すなわち、ブラックマトリクスＢＭは、各
画素領域において、周辺を除く中央部に開口が形成さる
ようにして形成されている。
画素領域において、周辺を除く中央部に開口が形成さる
ようにして形成されている。
【００６６】このブラックマトリクスＢＭは、例えば樹
脂材に黒色顔料を含有した絶縁性のものであってもよ
く、また、遮光がなされる金属層であってもよい。
脂材に黒色顔料を含有した絶縁性のものであってもよ
く、また、遮光がなされる金属層であってもよい。
【００６７】《カラーフィルタ》図１に示すように、上
部透明ガラス基板ＳＵＢ２の液晶側の面には、前記ブラ
ックマトリクスＢＭの開口を覆うようにしてカラーフィ
ルタＦＩＬが形成されている。
部透明ガラス基板ＳＵＢ２の液晶側の面には、前記ブラ
ックマトリクスＢＭの開口を覆うようにしてカラーフィ
ルタＦＩＬが形成されている。
【００６８】このカラーフィルタＦＩＬは、赤色
（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のものから構成
され、それぞれの色のカラーフィルタＦＩＬは映像信号
線ＤＬと平行に配列される各画素に共通になっており、
走査信号線ＧＬの延在方向に、例えば赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の順に繰り返されて形成されてい
る。
（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のものから構成
され、それぞれの色のカラーフィルタＦＩＬは映像信号
線ＤＬと平行に配列される各画素に共通になっており、
走査信号線ＧＬの延在方向に、例えば赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の順に繰り返されて形成されてい
る。
【００６９】すなわち、走査信号線ＧＬの延在方向に配
列される赤色（Ｒ）フィルタの画素、緑色（Ｇ）フィル
タの画素、青色（Ｂ）フィルタの画素の３つの画素によ
って、カラー表示の一画素としての機能を有するように
なっている。
列される赤色（Ｒ）フィルタの画素、緑色（Ｇ）フィル
タの画素、青色（Ｂ）フィルタの画素の３つの画素によ
って、カラー表示の一画素としての機能を有するように
なっている。
【００７０】そして、この実施例では、この各フィルタ
ＦＩＬにおいて、画素電極ＰＸおよび対向電極ＣＴと対
向する部分において、凹陥部ＤＮＴが形成されている。
ＦＩＬにおいて、画素電極ＰＸおよび対向電極ＣＴと対
向する部分において、凹陥部ＤＮＴが形成されている。
【００７１】ここで、フィタルにＦＩＬ形成された凹陥
部ＤＮＴとは、その底部において、下地基板である上部
透明ガラス基板ＳＵＢ２の面が露出されるようにして形
成されたものであってもよく、いまだある程度の厚さで
フィルタＦＩＬを残存して形成されたものであってもよ
い。
部ＤＮＴとは、その底部において、下地基板である上部
透明ガラス基板ＳＵＢ２の面が露出されるようにして形
成されたものであってもよく、いまだある程度の厚さで
フィルタＦＩＬを残存して形成されたものであってもよ
い。
【００７２】後述するように、フィルタＦＩＬに凹陥部
ＤＮＴを形成するのは、この凹陥部ＤＮＴの形成部分に
おいて、他の部分よりも液晶ＬＣの層厚を大きく確保せ
んとするためであるからである。
ＤＮＴを形成するのは、この凹陥部ＤＮＴの形成部分に
おいて、他の部分よりも液晶ＬＣの層厚を大きく確保せ
んとするためであるからである。
【００７３】そして、フィルタＦＩＬに形成される凹陥
部の幅は対応する画素電極ＰＸおよび対向電極ＣＴの幅
よりも小さくすることが好ましい。
部の幅は対応する画素電極ＰＸおよび対向電極ＣＴの幅
よりも小さくすることが好ましい。
【００７４】換言すれば、平面的に観て、画素電極ＰＸ
および電極ＣＴによってフィルタＦＩＬの凹陥部ＤＮＴ
が覆われるようにすることが好ましい。
および電極ＣＴによってフィルタＦＩＬの凹陥部ＤＮＴ
が覆われるようにすることが好ましい。
【００７５】このようにしない場合、バックライト（例
えば下部透明ガラス基板ＳＵＢ１の背面に配置される）
側からの光がカラーフィタルＦＩＬを介さないで上部透
明ガラス基板ＳＵＢ２（観察側）側へ照射される畏れが
あるからである。
えば下部透明ガラス基板ＳＵＢ１の背面に配置される）
側からの光がカラーフィタルＦＩＬを介さないで上部透
明ガラス基板ＳＵＢ２（観察側）側へ照射される畏れが
あるからである。
【００７６】このカラーフィルタＦＩＬは、例えば上部
透明ガラス基板ＳＵＢ２の液晶側の面に対応する色の顔
料を含ませた樹脂層等を形成した後に、フォトリソグラ
フィ技術による選択エッチングによって前記凹陥部を形
成することになるが、エッチングされないフィルタ部の
前記凹陥部ＤＮＴへの末広がり状のテーパが形成されな
いことが好ましい。
透明ガラス基板ＳＵＢ２の液晶側の面に対応する色の顔
料を含ませた樹脂層等を形成した後に、フォトリソグラ
フィ技術による選択エッチングによって前記凹陥部を形
成することになるが、エッチングされないフィルタ部の
前記凹陥部ＤＮＴへの末広がり状のテーパが形成されな
いことが好ましい。
【００７７】このテーパ部を通してバックライトからの
光が観察側へ照射されると色調が変化するからである。
光が観察側へ照射されると色調が変化するからである。
【００７８】図２には、下部透明ガラス基板ＳＵＢ１の
画素領域との関係でカラーフィルタＦＩＬに形成される
凹陥部ＤＮＴを示している。
画素領域との関係でカラーフィルタＦＩＬに形成される
凹陥部ＤＮＴを示している。
【００７９】該凹陥部ＤＮＴは、画素として認識できる
領域、すなわち、ブラックマトリクスＢＭの開口部内の
画素電極ＰＸおよび対向電極ＣＴの上部に形成すれば充
分であり、その他の部分に形成しなくてもよいことはい
うまでもない。観察者が認識する画素はブラックマトリ
クスＢＭの開口内でしかも画素電極ＰＸと対向電極ＣＴ
の間の領域を透過する光にもとづくからである。
領域、すなわち、ブラックマトリクスＢＭの開口部内の
画素電極ＰＸおよび対向電極ＣＴの上部に形成すれば充
分であり、その他の部分に形成しなくてもよいことはい
うまでもない。観察者が認識する画素はブラックマトリ
クスＢＭの開口内でしかも画素電極ＰＸと対向電極ＣＴ
の間の領域を透過する光にもとづくからである。
【００８０】しかし、図９に示すように、該凹陥部を隣
接する他の画素領域に及んで形成するようにしてもよい
ことはもちろんである。このようにした場合、ブラック
マトリクスＢＭの開口部内において、特に、その周辺に
おいて中央部と同じように高速応答性を確保できる効果
を奏するようになる。
接する他の画素領域に及んで形成するようにしてもよい
ことはもちろんである。このようにした場合、ブラック
マトリクスＢＭの開口部内において、特に、その周辺に
おいて中央部と同じように高速応答性を確保できる効果
を奏するようになる。
【００８１】このように構成した液晶表示装置は、その
画素領域において、カラーフィルタＦＩＬによる段差が
形成され、画素電極ＰＸおよび対向電極ＣＴが形成され
た部分（領域）のギャップは大きく、画素電極と対向電
極との間の部分（領域）のギャップは小さくなることと
等価になる。
画素領域において、カラーフィルタＦＩＬによる段差が
形成され、画素電極ＰＸおよび対向電極ＣＴが形成され
た部分（領域）のギャップは大きく、画素電極と対向電
極との間の部分（領域）のギャップは小さくなることと
等価になる。
【００８２】このことは、模式図である図１０に示すよ
うに、下部ガラス基板ＳＵＢ１と上部ガラス基板ＳＵＢ
２とのギャップを狭ばめた場合、画素電極ＰＸと対向電
極ＣＴとの間の領域においてその効果が得られ、該画素
電極ＰＸおよび対向電極ＣＴが形成された領域において
はギャップを大きく維持することができる。
うに、下部ガラス基板ＳＵＢ１と上部ガラス基板ＳＵＢ
２とのギャップを狭ばめた場合、画素電極ＰＸと対向電
極ＣＴとの間の領域においてその効果が得られ、該画素
電極ＰＸおよび対向電極ＣＴが形成された領域において
はギャップを大きく維持することができる。
【００８３】換言すれば、図１０に示すように、画素電
極ＰＸと対向電極ＣＴとの間の領域の液晶の層厚（各基
板のギャップ）をｄ1、画素電極ＰＸの領域の液晶の層
厚をｄ2、対向電極ＣＴの領域の液晶の層厚をｄ3とした
場合、ｄ1＜ｄ2＜ｄ3の関係をもつことになる。
極ＰＸと対向電極ＣＴとの間の領域の液晶の層厚（各基
板のギャップ）をｄ1、画素電極ＰＸの領域の液晶の層
厚をｄ2、対向電極ＣＴの領域の液晶の層厚をｄ3とした
場合、ｄ1＜ｄ2＜ｄ3の関係をもつことになる。
【００８４】液晶内において、縦方向（基板に対して垂
直方向）の電界成分は、図１０に示すように、画素電極
ＰＸおよび対向電極ＣＴの上方において発生し、ここの
部分においてギャップが大きくなっていると、比較的狭
い範囲で集中する。換言すれば、縦方向の電界成分は、
光透過領域である画素電極ＰＸと対向電極ＣＴとの間の
領域にまで侵入することがなく、たとえ侵入しても僅か
となる。
直方向）の電界成分は、図１０に示すように、画素電極
ＰＸおよび対向電極ＣＴの上方において発生し、ここの
部分においてギャップが大きくなっていると、比較的狭
い範囲で集中する。換言すれば、縦方向の電界成分は、
光透過領域である画素電極ＰＸと対向電極ＣＴとの間の
領域にまで侵入することがなく、たとえ侵入しても僅か
となる。
【００８５】このことから、表示に直接関係する画素電
極ＰＸと対向電極ＣＴとの間の領域（換言すれば、表示
に寄与する領域）において、縦方向の電界成分の影響を
あまり受けないで、そのギャップを狭くすることができ
るようになる。
極ＰＸと対向電極ＣＴとの間の領域（換言すれば、表示
に寄与する領域）において、縦方向の電界成分の影響を
あまり受けないで、そのギャップを狭くすることができ
るようになる。
【００８６】従って、応答速度の高速化を図る液晶表示
装置を得ることができるようになる。
装置を得ることができるようになる。
【００８７】なお、図１０に示したｄ1、ｄ2、ｄ3は、
配向膜ＯＲＩ２が不都合なくラビング処理できるため、
次の式（３）、（４）の関係を有することが好適とな
る。
配向膜ＯＲＩ２が不都合なくラビング処理できるため、
次の式（３）、（４）の関係を有することが好適とな
る。
【００８８】
【数３】 ０．５μｍ＜ｄ2−ｄ1＜１．０μｍ …………………………（３）
【数４】 ０．５μｍ＜ｄ3−ｄ1＜１．０μｍ …………………………（４） また、これらについて、液晶の屈折率異方性Δｎ（５８
９ｎｍ、２９℃）とセルギャップの積Δｎで表すと、通
常、高速応答用に使用すると考えられるセルギャップ２
〜４ｎｍを想定すると（Δｎ：０．０７１３〜０．１４
３）、次の式（５）、（６）のような関係となる。
９ｎｍ、２９℃）とセルギャップの積Δｎで表すと、通
常、高速応答用に使用すると考えられるセルギャップ２
〜４ｎｍを想定すると（Δｎ：０．０７１３〜０．１４
３）、次の式（５）、（６）のような関係となる。
【００８９】
【数５】 ０．０３５＜Δｎｄ2−Δｎｄ1＜０．１４３ ………………（５）
【数６】 ０．０３５＜Δｎｄ3−Δｎｄ1＜０．１４３ ………………（６） 上述した各式のｄ1、ｄ2、ｄ3の各関係は、表示領域Ａ
Ｒ内にて平均的になされておれば、すなわち、各画素に
おけるｄ1の平均値、ｄ2の平均値、ｄ3の平均値におい
て上述した関係にあれば充分に本発明の効果を達成する
ことができる。
Ｒ内にて平均的になされておれば、すなわち、各画素に
おけるｄ1の平均値、ｄ2の平均値、ｄ3の平均値におい
て上述した関係にあれば充分に本発明の効果を達成する
ことができる。
【００９０】実施例２．図１１は、本発明による液晶表
示装置の他の実施例を示す断面図で、図１に対応した図
となっている。
示装置の他の実施例を示す断面図で、図１に対応した図
となっている。
【００９１】同図は、上部透明ガラス基板ＳＵＢ２のブ
ラックマトリクスＢＭおよびカラーフィルタＦＩＬを覆
って形成され、本来平坦化膜ＯＣとして機能する例えば
塗布による樹脂層に凹陥部ＤＮＴを形成することによっ
て、実施例１と同様の効果を図らんとしたものである。
ラックマトリクスＢＭおよびカラーフィルタＦＩＬを覆
って形成され、本来平坦化膜ＯＣとして機能する例えば
塗布による樹脂層に凹陥部ＤＮＴを形成することによっ
て、実施例１と同様の効果を図らんとしたものである。
【００９２】該凹陥部ＤＮＴは画素電極ＰＸおよび対向
電極ＣＴの真上に相当する位置に形成され、この部分に
おいて、他の部分よりも液晶ＬＣの層厚を大きく確保せ
んとしている。
電極ＣＴの真上に相当する位置に形成され、この部分に
おいて、他の部分よりも液晶ＬＣの層厚を大きく確保せ
んとしている。
【００９３】この場合の凹陥部ＤＮＴはカラーフィタル
ＦＩＬに形成された凹陥部ＤＮＴの場合と異なり、特
に、その溝幅を対応する画素電極ＰＸあるいは対向電極
ＣＴの幅よりも小さくする必要はない。
ＦＩＬに形成された凹陥部ＤＮＴの場合と異なり、特
に、その溝幅を対応する画素電極ＰＸあるいは対向電極
ＣＴの幅よりも小さくする必要はない。
【００９４】平坦化膜ＯＣにおいては、カラーフィルタ
ＦＩＬと異なり、その凹陥部の大小によって光学特性に
あまり影響を与えないからである。
ＦＩＬと異なり、その凹陥部の大小によって光学特性に
あまり影響を与えないからである。
【００９５】このことから、例えば図１２に示すよう
に、選択エッチング後の平坦化膜ＯＣにおいて、上部透
明ガラス基板ＳＵＢ２側に末広がり状となるテーパが形
成されるようになってもよい。
に、選択エッチング後の平坦化膜ＯＣにおいて、上部透
明ガラス基板ＳＵＢ２側に末広がり状となるテーパが形
成されるようになってもよい。
【００９６】また、この実施例の場合は平坦化膜ＯＣに
凹陥部ＤＮＴを形成した構成となっいるが、その凹陥部
ＤＮＴの底部がカラーフィルタＦＩＬにまで及んでもよ
いし、さらに、カラーフィルタＦＩＬの下地層となる上
部透明ガラス基板ＳＵＢ２が露出するまでに及んでもよ
いことはもちろんである。
凹陥部ＤＮＴを形成した構成となっいるが、その凹陥部
ＤＮＴの底部がカラーフィルタＦＩＬにまで及んでもよ
いし、さらに、カラーフィルタＦＩＬの下地層となる上
部透明ガラス基板ＳＵＢ２が露出するまでに及んでもよ
いことはもちろんである。
【００９７】このようにした場合、画素電極ＰＸおよび
対向電極ＣＴ上の液晶ＬＣの層厚と、画素電極ＰＸと対
向電極ＣＴの間の領域上の液晶ＬＣの層厚の差を大きく
できるようになる。
対向電極ＣＴ上の液晶ＬＣの層厚と、画素電極ＰＸと対
向電極ＣＴの間の領域上の液晶ＬＣの層厚の差を大きく
できるようになる。
【００９８】このことは、液晶ＬＣ内の縦電界の影響を
受けることなく、下部透明ガラス基板ＳＵＢ１に対する
上部透明ガラス基板ＳＵＢ２のギャップをより狭くでき
（換言すれば、画素電極ＰＸと対向電極ＣＴの間の領域
上の液晶ＬＣの層厚を小さくでき）、それだけ応答性の
高速化を実現できるようになる。
受けることなく、下部透明ガラス基板ＳＵＢ１に対する
上部透明ガラス基板ＳＵＢ２のギャップをより狭くでき
（換言すれば、画素電極ＰＸと対向電極ＣＴの間の領域
上の液晶ＬＣの層厚を小さくでき）、それだけ応答性の
高速化を実現できるようになる。
【００９９】実施例３．図１３は、本発明による液晶表
示装置の他の実施例を示す断面図で、図１に対応した図
となっている。
示装置の他の実施例を示す断面図で、図１に対応した図
となっている。
【０１００】同図は、下部透明ガラス基板ＳＵＢ１側に
おいて、凹陥部ＤＮＴを形成した構成となっており、例
えばこの実施例では保護膜ＰＳＶに該凹陥部を形成して
いる。
おいて、凹陥部ＤＮＴを形成した構成となっており、例
えばこの実施例では保護膜ＰＳＶに該凹陥部を形成して
いる。
【０１０１】保護膜ＰＳＶは薄膜トランジスタＴＦＴへ
の液晶ＬＣの直接の接触を回避し、これにより該薄膜ト
ランジスタＴＦＴの特性の劣化を防止することを主目的
とする。このことから、少なくともブラックマトリクス
ＢＭの開口内の画素領域において凹陥部ＤＮＴを形成す
ることによる不都合はなく、しかも、画素電極ＰＸある
いは対向電極ＣＴに対して大きな位置づれなく該凹陥部
ＤＮＴを形成できる効果を有する。
の液晶ＬＣの直接の接触を回避し、これにより該薄膜ト
ランジスタＴＦＴの特性の劣化を防止することを主目的
とする。このことから、少なくともブラックマトリクス
ＢＭの開口内の画素領域において凹陥部ＤＮＴを形成す
ることによる不都合はなく、しかも、画素電極ＰＸある
いは対向電極ＣＴに対して大きな位置づれなく該凹陥部
ＤＮＴを形成できる効果を有する。
【０１０２】この場合における凹陥部ＤＮＴも、画素電
極ＰＸおよび対向電極ＣＴの上方となる。そして、この
実施例の場合、図１３に示すように、画素電極ＰＸおよ
び対向電極ＣＴは依然として絶縁膜ＧＩあるいは保護膜
ＰＳＶによって覆われたままであるが、液晶ＬＣとの直
接の接触において特に不都合が生じなければ、それらが
露出されるような凹陥部ＤＮＴを形成するようにしても
よいことはいうまでもない（この場合、絶縁膜ＧＩにま
で及んで凹陥部が形成されることもある）。
極ＰＸおよび対向電極ＣＴの上方となる。そして、この
実施例の場合、図１３に示すように、画素電極ＰＸおよ
び対向電極ＣＴは依然として絶縁膜ＧＩあるいは保護膜
ＰＳＶによって覆われたままであるが、液晶ＬＣとの直
接の接触において特に不都合が生じなければ、それらが
露出されるような凹陥部ＤＮＴを形成するようにしても
よいことはいうまでもない（この場合、絶縁膜ＧＩにま
で及んで凹陥部が形成されることもある）。
【０１０３】また、同様の趣旨で、例えば図１６に示す
ように、透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ上の
画素電極ＰＸと対向電極ＣＴとの間に、凸部ＰＲＪを積
極的に形成するようにしてもよい。
ように、透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ上の
画素電極ＰＸと対向電極ＣＴとの間に、凸部ＰＲＪを積
極的に形成するようにしてもよい。
【０１０４】この場合の凸部ＰＲＪは保護膜ＰＳＶと同
一の材料、あるいは樹脂層等の他の材料であってもよい
ことはいうまでもない。
一の材料、あるいは樹脂層等の他の材料であってもよい
ことはいうまでもない。
【０１０５】実施例４．上述した各実施例では、透明ガ
ラス基板ＳＵＢ１あるいは透明ガラス基板ＳＵＢ２のう
ちいずれか一方の基板の液晶側の面に凹部あるいは凸部
を設けたものである。
ラス基板ＳＵＢ１あるいは透明ガラス基板ＳＵＢ２のう
ちいずれか一方の基板の液晶側の面に凹部あるいは凸部
を設けたものである。
【０１０６】しかし、そのいずれの基板側にも凹部ある
いは凸部を設けるようにしてもよいことはいうまでもな
い。
いは凸部を設けるようにしてもよいことはいうまでもな
い。
【０１０７】図１７は、このようにした構成の一実施例
を示した断面図である。このようにした場合、各基板側
の凹部の深さあるいは凸部の高さを比較的大きくする必
要がないことから、それらの上層として形成される配向
膜ＯＲＩ１、ＯＲＩ２の段差の程度が小さくなりラビン
グ処理に不都合をもたらさないという効果を奏するよう
になる。
を示した断面図である。このようにした場合、各基板側
の凹部の深さあるいは凸部の高さを比較的大きくする必
要がないことから、それらの上層として形成される配向
膜ＯＲＩ１、ＯＲＩ２の段差の程度が小さくなりラビン
グ処理に不都合をもたらさないという効果を奏するよう
になる。
【０１０８】実施例５．図１４は、本発明による液晶表
示装置の他の実施例を示す平面図であり、図２に対応し
た図となっている。
示装置の他の実施例を示す平面図であり、図２に対応し
た図となっている。
【０１０９】同図において、例えばカラーフィルタＦＩ
Ｌに形成された凹陥部ＤＮＴは画素電極ＰＸ上に形成さ
れ対向電極ＣＴ上には形成されていない構成となってい
る。
Ｌに形成された凹陥部ＤＮＴは画素電極ＰＸ上に形成さ
れ対向電極ＣＴ上には形成されていない構成となってい
る。
【０１１０】凹陥部ＤＮＴの形成は、画素電極ＰＸ上お
よび対向電極ＣＴ上に形成される縦電界成分の画素電極
ＰＸ上と対向電極ＣＴの間の領域側に及ぼす影響を低減
させるために設けることは上述した通りである。
よび対向電極ＣＴ上に形成される縦電界成分の画素電極
ＰＸ上と対向電極ＣＴの間の領域側に及ぼす影響を低減
させるために設けることは上述した通りである。
【０１１１】このため、前記凹陥部ＤＮＴは全ての画素
電極ＰＸおよび対向電極ＣＴ上に形成する必要はなく、
その数は任意のものであってもよいことはいうまでもな
い。
電極ＰＸおよび対向電極ＣＴ上に形成する必要はなく、
その数は任意のものであってもよいことはいうまでもな
い。
【０１１２】このことから、１つの画素領域内に画素電
極ＰＸと対向電極ＣＴの数が多く形成されている場合、
一方の側から２つおき、３おき、あるいは４おきに形成
されていてもよく、この場合、凹陥部ＤＮＴの形成は画
素電極ＰＸ上あるいは対向電極ＣＴ上であってもよい。
極ＰＸと対向電極ＣＴの数が多く形成されている場合、
一方の側から２つおき、３おき、あるいは４おきに形成
されていてもよく、この場合、凹陥部ＤＮＴの形成は画
素電極ＰＸ上あるいは対向電極ＣＴ上であってもよい。
【０１１３】実施例６．上述した各実施例では、画素電
極ＰＸおよび対向電極ＣＴをともに不透明の金属材料で
形成したものである。
極ＰＸおよび対向電極ＣＴをともに不透明の金属材料で
形成したものである。
【０１１４】しかし、画画素の開口率を向上させるため
に、これら各電極のうち少なくとも一方を例えばＩＴＯ
（Indium-Tin-Oxide）等からなる透明導電材によって形
成するものにも適用できることはいうまでもない。
に、これら各電極のうち少なくとも一方を例えばＩＴＯ
（Indium-Tin-Oxide）等からなる透明導電材によって形
成するものにも適用できることはいうまでもない。
【０１１５】このような構成の液晶表示装置においても
上述したと同様の課題を有するからである。
上述したと同様の課題を有するからである。
【０１１６】実施例７．上述した各実施例では、画素電
極ＰＸおよび対向電極ＣＴをともに直線状のパターンで
形成したものである。しかし、画素領域内において画素
電極ＰＸと対向電極ＣＴとの間に発生する電界の方向を
異ならしめる各領域を形成し、表示面の垂線に対して相
対向する方向から観察した場合の色調の変化を防止する
ために、該画素電極ＰＸおよび対向電極に屈曲部を有す
るジグザグ形状にするものが知られている（通常、マル
チドメイン方式と称されている）。
極ＰＸおよび対向電極ＣＴをともに直線状のパターンで
形成したものである。しかし、画素領域内において画素
電極ＰＸと対向電極ＣＴとの間に発生する電界の方向を
異ならしめる各領域を形成し、表示面の垂線に対して相
対向する方向から観察した場合の色調の変化を防止する
ために、該画素電極ＰＸおよび対向電極に屈曲部を有す
るジグザグ形状にするものが知られている（通常、マル
チドメイン方式と称されている）。
【０１１７】この場合においても、本発明を適用できる
ことはいうまでもない。図１５は、このような構成の液
晶表示装置の画素構成を示した平面図である。
ことはいうまでもない。図１５は、このような構成の液
晶表示装置の画素構成を示した平面図である。
【０１１８】画素電極ＰＸおよび対向電極ＣＴがその延
在方向に沿ってジグザグ状に形成され、対向電圧信号線
ＬＣが画素領域の中央を走行して形成されている場合を
除いて前述した図２の構成とほぼ同様となっている。
在方向に沿ってジグザグ状に形成され、対向電圧信号線
ＬＣが画素領域の中央を走行して形成されている場合を
除いて前述した図２の構成とほぼ同様となっている。
【０１１９】この場合、一実施例としてカラーフィルタ
ＦＩＬに凹陥部ＤＮＴを形成する際のそのパターンを同
図に示している。
ＦＩＬに凹陥部ＤＮＴを形成する際のそのパターンを同
図に示している。
【０１２０】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、高速応答化を図る
ことができるようになる。
本発明による液晶表示装置によれば、高速応答化を図る
ことができるようになる。
【図１】本発明による液晶表示装置の画素の一実施例を
示す構成図で、図２の１−１線における断面を示した図
である。
示す構成図で、図２の１−１線における断面を示した図
である。
【図２】本発明による液晶表示装置の画素の一実施例を
示す平面図である。
示す平面図である。
【図３】図２の３−３線における断面図である。
【図４】図２の４−４線における断面図である。
【図５】本発明による液晶表示装置の一実施例を示す全
体平面図である。
体平面図である。
【図６】本発明による液晶表示装置の一実施例を示す全
体断面図である。
体断面図である。
【図７】本発明による液晶表示装置の一実施例を示す等
価回路図である。
価回路図である。
【図８】本発明による液晶表示装置の駆動方法の一実施
例を示すタイミング図である。
例を示すタイミング図である。
【図９】本発明による液晶表示装置の画素の他の実施例
を示す平面図である。
を示す平面図である。
【図１０】本発明による液晶表示装置の効果を示す模式
図である。
図である。
【図１１】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
例を示す断面図である。
【図１２】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
例を示す断面図である。
【図１３】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
例を示す断面図である。
【図１４】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図１５】本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図１６】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
例を示す断面図である。
【図１７】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
例を示す断面図である。
ＳＵＢ……透明ガラス基板、ＧＬ……ゲート信号線、Ｄ
Ｌ……ドレイン信号線、ＣＬ……対向電圧信号線、ＰＸ
……画素電極、ＣＴ……対向電極、ＴＦＴ……薄膜トラ
ジスタ、Ｃｓｔｇ……蓄積容量、ＰＳＶ……保護膜、Ｂ
Ｍ……ブラックマトリクス、ＦＩＬ……カラーフィル
タ、ＯＣ……平坦化膜、ＬＣ……液晶。
Ｌ……ドレイン信号線、ＣＬ……対向電圧信号線、ＰＸ
……画素電極、ＣＴ……対向電極、ＴＦＴ……薄膜トラ
ジスタ、Ｃｓｔｇ……蓄積容量、ＰＳＶ……保護膜、Ｂ
Ｍ……ブラックマトリクス、ＦＩＬ……カラーフィル
タ、ＯＣ……平坦化膜、ＬＣ……液晶。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/1343 Ｇ０２Ｆ 1/1343 1/1368 1/136 ５００ Ｆターム(参考） 2H088 FA20 HA01 HA06 HA12 HA28 MA09 2H090 JC03 JC07 LA04 LA15 LA16 MA12 MB01 2H091 FA02Y FA35Y GA01 GA11 GA13 LA30 2H092 GA14 GA45 GA60 JA24 JA34 JA37 JA41 JA47 JB22 JB31 JB58 KA05 MA05 MA12 MA17 MA24 MA30 MA41 NA05 PA01 PA06 PA08 PA09 PA13
Claims (9)
- 【請求項１】 液晶を介して対向配置される基板のうち
一方の基板の液晶側の画素領域に、画素電極と対向電極
とが形成され、 該画素電極と対向電極のうち少なくとも１つの電極の領
域上の液晶層の厚さは該領域以外の他の領域上の液晶層
の厚さよりも大きくなっていることを特徴とする液晶表
示装置。 - 【請求項２】 画素領域に画素電極と対向電極とが形成
された第１の基板と、この第１の基板の前記画素電極と
対向電極とが形成された面と液晶を介して対向配置され
た第２の基板とを有し、 この第２の基板の液晶側の面に凹陥部が形成され、この
凹陥部は前記画素電極と対向電極のうち少なくとも１つ
の電極と対向する領域に形成されていることを特徴とす
る液晶表示装置。 - 【請求項３】 他の基板と液晶を介して対向配置され、
その液晶側の画素領域に画素電極と対向電極とが形成さ
れた第１の基板を有し、 この第１の基板の液晶側の面に凹陥部が形成され、この
凹陥部は前記画素電極と対向電極のうち少なくとも１つ
の電極上に形成されていることを特徴とする液晶表示装
置。 - 【請求項４】 画素領域に画素電極と対向電極とが形成
された第１の基板と、この第１の基板の前記画素電極と
対向電極とが形成された面側と液晶を介して対向配置さ
れた第２の基板と、 この第２の基板の液晶側の面に前記画素電極および対向
電極のうち少なくとも１つの電極と対向する領域に凹陥
部が形成されたカラーフィルタと、を備えることを特徴
とする液晶表示装置。 - 【請求項５】 カラーフィルタはその幅が画素電極およ
び対向電極の幅よりも大きく形成されていることを特徴
とする請求項４に記載の液晶表示装置。 - 【請求項６】 画素領域に画素電極と対向電極とが形成
された第１の基板と、この第１の基板の前記画素電極と
対向電極とが形成された面側と液晶を介して対向配置さ
れた第２の基板と、 この第２の基板の液晶側の面に前記画素電極および対向
電極のうち少なくとも１つの電極と対向する領域に凹陥
部が形成された平坦化膜と、を備えることを特徴とする
液晶表示装置。 - 【請求項７】 液晶を介して対向配置される基板のうち
一方の基板の液晶側の画素領域に、 ゲート信号線からの走査信号の供給によって駆動される
スイッチング素子を介してドレイン信号線からの映像信
号が供給される画素電極と、 この画素電極との間に電界を生じせしめる対向電極と、 前記スイッチング素子を覆いかつ前記画素電極と対向電
極のうち少なくとも１つの電極の上方に凹陥部が形成さ
れた保護膜と、を備えることを特徴とする液晶表示装
置。 - 【請求項８】 画素領域の周辺を除く中央部部に開口が
設けられたブラックマトリクスを備え、凹陥部は少なく
とも該ブラックマトリクスの開口内に形成されているこ
とを特徴とする請求項１ないし７のうちいずれかにに記
載の液晶表示装置。 - 【請求項９】 画素電極は、ゲート信号線を通して供給
される信号によって駆動されるスイッチング素子を介し
て、ドレイン信号線からの映像信号が供給されるように
なっていることを特徴とする請求項１ないし７のうちい
ずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231580A JP3804910B2 (ja) | 2000-07-31 | 2000-07-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231580A JP3804910B2 (ja) | 2000-07-31 | 2000-07-31 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002040400A true JP2002040400A (ja) | 2002-02-06 |
| JP3804910B2 JP3804910B2 (ja) | 2006-08-02 |
Family
ID=18724397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231580A Expired - Fee Related JP3804910B2 (ja) | 2000-07-31 | 2000-07-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3804910B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795854B1 (ko) | 2005-12-23 | 2008-01-21 | 미쓰비시덴키 가부시키가이샤 | 액정표시 소자 |
| US7595781B2 (en) | 2002-06-17 | 2009-09-29 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2010008662A (ja) * | 2008-06-26 | 2010-01-14 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置 |
| US7768615B2 (en) | 1997-05-29 | 2010-08-03 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US7787086B2 (en) | 1998-05-19 | 2010-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| KR101174286B1 (ko) * | 2005-06-30 | 2012-08-14 | 엘지디스플레이 주식회사 | 반투과형 액정 표시 장치 및 그의 제조 방법 |
| JP2014044434A (ja) * | 2013-11-07 | 2014-03-13 | Nlt Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置 |
| US8743331B2 (en) | 2002-06-28 | 2014-06-03 | Samsung Display Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07239480A (ja) * | 1994-03-01 | 1995-09-12 | Hitachi Ltd | 液晶表示基板 |
| JPH1082998A (ja) * | 1997-08-06 | 1998-03-31 | Hitachi Ltd | 液晶表示装置 |
| JPH10319382A (ja) * | 1997-05-20 | 1998-12-04 | Nec Corp | 液晶表示装置 |
| JPH11119252A (ja) * | 1997-10-16 | 1999-04-30 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JPH11160731A (ja) * | 1997-11-28 | 1999-06-18 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JP2000066222A (ja) * | 1998-08-14 | 2000-03-03 | Nec Corp | アクティブマトリクス液晶表示装置 |
-
2000
- 2000-07-31 JP JP2000231580A patent/JP3804910B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07239480A (ja) * | 1994-03-01 | 1995-09-12 | Hitachi Ltd | 液晶表示基板 |
| JPH10319382A (ja) * | 1997-05-20 | 1998-12-04 | Nec Corp | 液晶表示装置 |
| JPH1082998A (ja) * | 1997-08-06 | 1998-03-31 | Hitachi Ltd | 液晶表示装置 |
| JPH11119252A (ja) * | 1997-10-16 | 1999-04-30 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JPH11160731A (ja) * | 1997-11-28 | 1999-06-18 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JP2000066222A (ja) * | 1998-08-14 | 2000-03-03 | Nec Corp | アクティブマトリクス液晶表示装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768615B2 (en) | 1997-05-29 | 2010-08-03 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US9041891B2 (en) | 1997-05-29 | 2015-05-26 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| US8054430B2 (en) | 1998-05-19 | 2011-11-08 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US7787086B2 (en) | 1998-05-19 | 2010-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US7787087B2 (en) | 1998-05-19 | 2010-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US8400598B2 (en) | 1998-05-19 | 2013-03-19 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| US8711309B2 (en) | 1998-05-19 | 2014-04-29 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| US7595781B2 (en) | 2002-06-17 | 2009-09-29 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8743331B2 (en) | 2002-06-28 | 2014-06-03 | Samsung Display Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
| KR101174286B1 (ko) * | 2005-06-30 | 2012-08-14 | 엘지디스플레이 주식회사 | 반투과형 액정 표시 장치 및 그의 제조 방법 |
| KR100795854B1 (ko) | 2005-12-23 | 2008-01-21 | 미쓰비시덴키 가부시키가이샤 | 액정표시 소자 |
| JP2010008662A (ja) * | 2008-06-26 | 2010-01-14 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置 |
| US8508705B2 (en) | 2008-06-26 | 2013-08-13 | Nlt Technologies, Ltd. | In-plane switching mode active matrix liquid crystal display unit |
| JP2014044434A (ja) * | 2013-11-07 | 2014-03-13 | Nlt Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3804910B2 (ja) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327613B1 (ko) | 액정표시장치 | |
| KR100494702B1 (ko) | 프린지 필드 스위칭 액정표시장치 | |
| US5781261A (en) | Active matrix type LCD having light shield layers and counter electrodes made of the same material | |
| EP1087255B1 (en) | Liquid crystal display device | |
| JP2701698B2 (ja) | 液晶表示装置 | |
| JP3632934B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4667587B2 (ja) | 液晶表示装置 | |
| JP2701832B2 (ja) | 液晶表示装置 | |
| JPH09105908A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10186351A (ja) | 液晶表示装置 | |
| US6429918B1 (en) | Liquid crystal display having high aperture ratio and high transmittance | |
| JP3819651B2 (ja) | アクティブ・マトリクス型液晶表示装置 | |
| JP3754179B2 (ja) | 液晶表示装置 | |
| US7599031B2 (en) | Liquid crystal display device | |
| JP3804910B2 (ja) | 液晶表示装置 | |
| JP2001264809A (ja) | 液晶表示装置 | |
| JP3691854B2 (ja) | 開口率向上に適する横電界方式液晶表示装置 | |
| JP3340894B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3922883B2 (ja) | 液晶表示装置 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2000162602A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2005284304A (ja) | アクティブ・マトリクス型液晶表示装置 | |
| JPH09230361A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3478709B2 (ja) | 液晶表示装置 | |
| JP2007199745A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3804910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |