JP2002034239A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2002034239A JP2002034239A JP2000214141A JP2000214141A JP2002034239A JP 2002034239 A JP2002034239 A JP 2002034239A JP 2000214141 A JP2000214141 A JP 2000214141A JP 2000214141 A JP2000214141 A JP 2000214141A JP 2002034239 A JP2002034239 A JP 2002034239A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- resistor
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 回路構成を簡素化しつつ従来と同様の消費電
力の節減を図ることのできるようにした。 【解決手段】 電圧検出回路９は、出力電圧Ｖoと接地
間を分圧する抵抗体Ｒ１、Ｒ２で構成され、抵抗体Ｒ１
と抵抗体Ｒ２との接続点１３が定電圧回路１１に接続さ
れている。切換回路１０は、トランジスタＱ１のコレク
タ端子は抵抗体Ｒ３を介して前記接続点１３に接続さ
れ、ベース端子は抵抗体Ｒ４を介して制御信号入力端子
１６に接続され、さらに、エミッタ端子は接地されてい
る。そして、機器の動作駆動時はトランジスタＱ１はオ
ンし、抵抗体Ｒ２と抵抗体Ｒ３とが並列接続されて出力
電圧Ｖｏ′が検出される一方、機器の動作待機時はトラ
ンジスタＱ１はオフし、抵抗体Ｒ１と抵抗体Ｒ２との分
圧比に基づいて出力電圧Ｖｏが検出される。
力の節減を図ることのできるようにした。 【解決手段】 電圧検出回路９は、出力電圧Ｖoと接地
間を分圧する抵抗体Ｒ１、Ｒ２で構成され、抵抗体Ｒ１
と抵抗体Ｒ２との接続点１３が定電圧回路１１に接続さ
れている。切換回路１０は、トランジスタＱ１のコレク
タ端子は抵抗体Ｒ３を介して前記接続点１３に接続さ
れ、ベース端子は抵抗体Ｒ４を介して制御信号入力端子
１６に接続され、さらに、エミッタ端子は接地されてい
る。そして、機器の動作駆動時はトランジスタＱ１はオ
ンし、抵抗体Ｒ２と抵抗体Ｒ３とが並列接続されて出力
電圧Ｖｏ′が検出される一方、機器の動作待機時はトラ
ンジスタＱ１はオフし、抵抗体Ｒ１と抵抗体Ｒ２との分
圧比に基づいて出力電圧Ｖｏが検出される。
Description
【０００１】
【発明の属する技術分野】本発明は電源装置に関し、よ
り詳しくは、動作待機モードを有する待機時間の長いフ
ァクシミリ装置やプリンタ等に使用される電源装置に関
する。
り詳しくは、動作待機モードを有する待機時間の長いフ
ァクシミリ装置やプリンタ等に使用される電源装置に関
する。
【０００２】
【従来の技術】この種の動作待機モードを有する電源装
置としては、従来より、図４に示す直流―直流変換器が
知られている（例えば、特開平７−２１３０５５号公
報）。
置としては、従来より、図４に示す直流―直流変換器が
知られている（例えば、特開平７−２１３０５５号公
報）。
【０００３】同図において、パルス発振器１０１はスイ
ッチ素子１０２をオン・オフし、トランス１０３は一次
側電圧を二次側電圧に変換している。発振周波数調整回
路１０４は、トランジスタ１０５、フォトトランジスタ
１０６及びコンデンサ１０７を有し、動作待機時にはス
イッチ回路１０８からのアクティブ・ハイの制御信号が
フォトダイオード１０９のアノード端子に印加され、そ
の結果、フォトトランジスタ１０６を介してトランジス
タ１０５がオン状態となり、パルス発振器１０１の時定
数回路のコンデンサ１１０と発振周波数調整回路１０４
のコンデンサ１０７とが並列に接続され、時定数が伸
び、発振周波数が低減される。
ッチ素子１０２をオン・オフし、トランス１０３は一次
側電圧を二次側電圧に変換している。発振周波数調整回
路１０４は、トランジスタ１０５、フォトトランジスタ
１０６及びコンデンサ１０７を有し、動作待機時にはス
イッチ回路１０８からのアクティブ・ハイの制御信号が
フォトダイオード１０９のアノード端子に印加され、そ
の結果、フォトトランジスタ１０６を介してトランジス
タ１０５がオン状態となり、パルス発振器１０１の時定
数回路のコンデンサ１１０と発振周波数調整回路１０４
のコンデンサ１０７とが並列に接続され、時定数が伸
び、発振周波数が低減される。
【０００４】そして、スイッチ素子１０２の損失Ｐｃ
は、一般に数式（１）で表わされるので、発振周波数ｆ
を下げることにより変換効率を向上させることができ
る。
は、一般に数式（１）で表わされるので、発振周波数ｆ
を下げることにより変換効率を向上させることができ
る。
【０００５】
【数１】
【０００６】尚、１１１は起動回路、１１２は補助電源
用整流平滑回路である。
用整流平滑回路である。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の電源装置では、スイッチ素子１０２のスイッチング
周波数を決定しているパルス発振器１０１、及び二次側
からの制御信号を一次側の発振周波数調整回路１０４に
伝達させるためにフォトカプラ（フォトダイオード１０
９及びフォトトランジスタ１０６）が必要となり、製品
のコストアップや実装面積の増大を招くという問題点が
あった。
来の電源装置では、スイッチ素子１０２のスイッチング
周波数を決定しているパルス発振器１０１、及び二次側
からの制御信号を一次側の発振周波数調整回路１０４に
伝達させるためにフォトカプラ（フォトダイオード１０
９及びフォトトランジスタ１０６）が必要となり、製品
のコストアップや実装面積の増大を招くという問題点が
あった。
【０００８】本発明はこのような問題点に鑑みなされた
ものであって、回路構成を簡素化しつつ従来と同様の消
費電力の節減を図ることのできる電源装置を提供するこ
とを目的とする。
ものであって、回路構成を簡素化しつつ従来と同様の消
費電力の節減を図ることのできる電源装置を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
本発明に係る電源装置は、入力電圧を変圧する変圧手段
と、該変圧手段を駆動する駆動手段と、前記変圧手段に
より変圧された出力電圧を検出する電圧検出手段とを備
えた電源装置において、機器本体の動作待機時に該機器
本体から出力されるパルス信号を入力するパルス信号入
力手段と、該パルス信号入力手段により入力されたパル
ス信号に基づいて前記出力電圧を可変制御する電圧制御
手段を有していることを特徴としている。
本発明に係る電源装置は、入力電圧を変圧する変圧手段
と、該変圧手段を駆動する駆動手段と、前記変圧手段に
より変圧された出力電圧を検出する電圧検出手段とを備
えた電源装置において、機器本体の動作待機時に該機器
本体から出力されるパルス信号を入力するパルス信号入
力手段と、該パルス信号入力手段により入力されたパル
ス信号に基づいて前記出力電圧を可変制御する電圧制御
手段を有していることを特徴としている。
【００１０】尚、本発明のその他の特徴は下記の発明の
実施の形態の記載より明らかとなろう。
実施の形態の記載より明らかとなろう。
【００１１】
【発明の実施の形態】以下、本発明の発明の実施の形態
を図面に基づいて詳説する。
を図面に基づいて詳説する。
【００１２】図１は本発明に係る電源装置の一実施の形
態を示す電気回路図である。
態を示す電気回路図である。
【００１３】同図において、トランス１は、一次巻線２
と補助巻線３と二次巻線４とを有し、一次巻線２の一方
の端子と補助巻線３の一方の端子には直流入力電圧Ｖin
が印加可能に構成されている。
と補助巻線３と二次巻線４とを有し、一次巻線２の一方
の端子と補助巻線３の一方の端子には直流入力電圧Ｖin
が印加可能に構成されている。
【００１４】スイッチ素子５はＭＯＳ−ＦＥＴからな
り、ドレイン端子が前記一次巻線２の他方の端子に接続
されると共に、ソース端子が前記補助巻線３の前記一方
の端子と接続され、さらにゲート端子は前記補助巻線３
の他方の端子に接続され、直流入力電圧Ｖinをスイッチ
ングする。
り、ドレイン端子が前記一次巻線２の他方の端子に接続
されると共に、ソース端子が前記補助巻線３の前記一方
の端子と接続され、さらにゲート端子は前記補助巻線３
の他方の端子に接続され、直流入力電圧Ｖinをスイッチ
ングする。
【００１５】発振制御回路６は補助巻線２と並列接続さ
れると共に、起動回路７は一次巻線２の一方の端子と補
助巻線３の一方の端子との間に介装され、直流入力電圧
Ｖinが印加されるとスイッチ素子５のゲート端子に起動
信号を付与する。
れると共に、起動回路７は一次巻線２の一方の端子と補
助巻線３の一方の端子との間に介装され、直流入力電圧
Ｖinが印加されるとスイッチ素子５のゲート端子に起動
信号を付与する。
【００１６】整流平滑回路８は二次巻線４と並列に接続
され、二次巻線４により得られた電圧を整流平滑化す
る。電圧検出回路９は整流平滑回路８により整流平滑化
された出力電圧Ｖｏを検出し、切換回路１０は制御信号
入力端子１６に入力される制御信号に応じて出力電圧を
切り替える。
され、二次巻線４により得られた電圧を整流平滑化す
る。電圧検出回路９は整流平滑回路８により整流平滑化
された出力電圧Ｖｏを検出し、切換回路１０は制御信号
入力端子１６に入力される制御信号に応じて出力電圧を
切り替える。
【００１７】また、定電圧回路１１は電圧検出回路９で
検出された出力電圧Ｖｏを取得し、光結合素子１２を介
して発振制御回路６にフィードバックする。
検出された出力電圧Ｖｏを取得し、光結合素子１２を介
して発振制御回路６にフィードバックする。
【００１８】そして、二次巻線４の出力端子はファクシ
ミリ装置本体やプリンタ本体等の機器本体２０に内蔵さ
れた第１及び第２の直流−直流変換器（ＤＣ／ＤＣ変換
器）１３、１４が接続され、該第１及び第２のＤＣ−Ｄ
Ｃ変換器１３、１４は二次巻線４により変圧された直流
出力電圧を所定の直流出力電圧に変換する。
ミリ装置本体やプリンタ本体等の機器本体２０に内蔵さ
れた第１及び第２の直流−直流変換器（ＤＣ／ＤＣ変換
器）１３、１４が接続され、該第１及び第２のＤＣ−Ｄ
Ｃ変換器１３、１４は二次巻線４により変圧された直流
出力電圧を所定の直流出力電圧に変換する。
【００１９】そして、第２のＤＣ−ＤＣ変換器１４から
の出力電圧は機器本体２０の起動回路に供給されると共
に、第１のＤＣ−ＤＣ変換器１３からの出力電圧は本体
ＣＰＵ１５に供給され、該本体ＣＰＵ１５からはパルス
信号が出力されて該パルス信号は切換回路１０に供給さ
れる。
の出力電圧は機器本体２０の起動回路に供給されると共
に、第１のＤＣ−ＤＣ変換器１３からの出力電圧は本体
ＣＰＵ１５に供給され、該本体ＣＰＵ１５からはパルス
信号が出力されて該パルス信号は切換回路１０に供給さ
れる。
【００２０】図２は上記電圧検出回路９及び切換回路１
０の詳細に示した電気回路図である。
０の詳細に示した電気回路図である。
【００２１】すなわち、電圧検出回路９は、出力電圧Ｖ
oと接地間を分圧する抵抗体Ｒl、Ｒ２で構成され、抵抗
体Ｒ１と抵抗体Ｒ２との接続点１３が定電圧回路８に接
続されている。また、切換回路１０は、トランジスタＱ
１、抵抗体Ｒ３、Ｒ４で構成されている。すなわち、ト
ランジスタＱ１のコレクタ端子は抵抗体Ｒ３を介して前
記接続点１３に接続され、また、ベース端子は抵抗体Ｒ
４を介して制御信号入力端子１６に接続され、さらに、
エミッタ端子は接地されている。
oと接地間を分圧する抵抗体Ｒl、Ｒ２で構成され、抵抗
体Ｒ１と抵抗体Ｒ２との接続点１３が定電圧回路８に接
続されている。また、切換回路１０は、トランジスタＱ
１、抵抗体Ｒ３、Ｒ４で構成されている。すなわち、ト
ランジスタＱ１のコレクタ端子は抵抗体Ｒ３を介して前
記接続点１３に接続され、また、ベース端子は抵抗体Ｒ
４を介して制御信号入力端子１６に接続され、さらに、
エミッタ端子は接地されている。
【００２２】このように構成された電源装置において
は、機器本体２０の動作駆動時には、制御信号端子にア
クティブ・ハイ信号（例えば、５Ｖ）が印加され、トラ
ンジスタＱ１は抵抗体Ｒ４を介して駆動電圧が与えられ
てオンする。トランジスタＱ１のコレクタ端子とエミッ
タ端子との間は飽和状態となって抵抗体Ｒ２に抵抗体Ｒ
３が並列接続された状態となり、このときの出力電圧Ｖ
o′は数式（２）で表わされる。
は、機器本体２０の動作駆動時には、制御信号端子にア
クティブ・ハイ信号（例えば、５Ｖ）が印加され、トラ
ンジスタＱ１は抵抗体Ｒ４を介して駆動電圧が与えられ
てオンする。トランジスタＱ１のコレクタ端子とエミッ
タ端子との間は飽和状態となって抵抗体Ｒ２に抵抗体Ｒ
３が並列接続された状態となり、このときの出力電圧Ｖ
o′は数式（２）で表わされる。
【００２３】
【数２】
【００２４】ここでＶrefは基準電圧であり、また、Ｒ
２′はＲ２とＲ３とが並列接続された場合の合成抵抗で
あり、数式（３）で表わされ、また合成抵抗Ｒ２′と抵
抗体Ｒ２との間には数式（４）が成立する。
２′はＲ２とＲ３とが並列接続された場合の合成抵抗で
あり、数式（３）で表わされ、また合成抵抗Ｒ２′と抵
抗体Ｒ２との間には数式（４）が成立する。
【００２５】
【数３】
【００２６】一方、機器本体２０の動作待機時には制御
信号入力端子１６にパルス電圧Ｖ（例えば、５Ｖと０Ｖ
の矩形波）が印加されると、トランジスタＱ１のベース
端子には駆動電圧は与えられず、トランジスタＱ１はオ
フ状態となり、出力電圧Ｖoは数式（５）で表わされ
る。
信号入力端子１６にパルス電圧Ｖ（例えば、５Ｖと０Ｖ
の矩形波）が印加されると、トランジスタＱ１のベース
端子には駆動電圧は与えられず、トランジスタＱ１はオ
フ状態となり、出力電圧Ｖoは数式（５）で表わされ
る。
【００２７】
【数４】
【００２８】この時、光結合素子１２は出力電圧Ｖｏで
定電圧制御を行い発光素子の電流は増幅すると共に、ス
イッチ素子５はスイッチング動作を停止するため、補助
巻線３はスイッチ素子５を駆動する駆動電圧が得られな
くなる。
定電圧制御を行い発光素子の電流は増幅すると共に、ス
イッチ素子５はスイッチング動作を停止するため、補助
巻線３はスイッチ素子５を駆動する駆動電圧が得られな
くなる。
【００２９】したがって、出力電圧Ｖｏは、整流平滑回
路８のコンデンサに貯えられたエネルギＥ（＝（１／
２）・Ｃ・Ｖｏ2（Ｃはコンデンサの静電容量））から
本体待機時電力の負荷が取られることとなって出力電圧
は低下していく。
路８のコンデンサに貯えられたエネルギＥ（＝（１／
２）・Ｃ・Ｖｏ2（Ｃはコンデンサの静電容量））から
本体待機時電力の負荷が取られることとなって出力電圧
は低下していく。
【００３０】出力電圧Ｖｏが低下すると、光結合素子１
２の受光素子の駆動電流が減少して該受光素子はオープ
ン状態となり、スイッチ素子５には、起動回路７からス
イッチ素子５を駆動するバイアス電流が与えられてスイ
ッチング動作を開始し、出力電圧Ｖｏは再び上昇を始め
る。
２の受光素子の駆動電流が減少して該受光素子はオープ
ン状態となり、スイッチ素子５には、起動回路７からス
イッチ素子５を駆動するバイアス電流が与えられてスイ
ッチング動作を開始し、出力電圧Ｖｏは再び上昇を始め
る。
【００３１】その間、本体ＣＰＵ１５からはパルス電圧
が供給され続けられるため、トランジスタＱｌも常にパ
ルス信号に同期したスイッチング動作を繰り返し、光結
合素子１２の受光素子に駆動電流が流れるまで出力電圧
Ｖｏは上昇する。トランジスタＱｌがパルス信号の０Ｖ
で再度オフ状態になると出力電圧Ｖｏは再び待機時の出
力電圧Ｖｏまで低下させようとしてスイッチング動作を
停止する。
が供給され続けられるため、トランジスタＱｌも常にパ
ルス信号に同期したスイッチング動作を繰り返し、光結
合素子１２の受光素子に駆動電流が流れるまで出力電圧
Ｖｏは上昇する。トランジスタＱｌがパルス信号の０Ｖ
で再度オフ状態になると出力電圧Ｖｏは再び待機時の出
力電圧Ｖｏまで低下させようとしてスイッチング動作を
停止する。
【００３２】このように動作待機時には本体ＣＰＵ１５
からパルス信号が出力されている期間、スイッチ素子５
は間欠的に発振動作を繰り返す。
からパルス信号が出力されている期間、スイッチ素子５
は間欠的に発振動作を繰り返す。
【００３３】図３はパルス電圧Ｖが制御信号入力端子１
６に入力された場合の出力電圧Ｖｏ及びスイッチ素子５
のドレイン電流ＩDの変化状態を示した波形図である。
６に入力された場合の出力電圧Ｖｏ及びスイッチ素子５
のドレイン電流ＩDの変化状態を示した波形図である。
【００３４】図３（ａ）は動作待機時に本体ＣＰＵ１５
から出力されるパルス電圧の波形であって、本体ＣＰＵ
１５からは例えば０Ｖと５Ｖの矩形波が出力される。そ
して、図３（ｂ）、図３（ｃ）に示すように、出力電圧
が高くなるとスイッチング動作が停止し、逆に低くなる
とスイッチング動作を開始する。
から出力されるパルス電圧の波形であって、本体ＣＰＵ
１５からは例えば０Ｖと５Ｖの矩形波が出力される。そ
して、図３（ｂ）、図３（ｃ）に示すように、出力電圧
が高くなるとスイッチング動作が停止し、逆に低くなる
とスイッチング動作を開始する。
【００３５】そして、スイッチ素子５のドレイン電流Ｉ
Dのピーク値は待機時の回路に必要な電力より十分大き
い電力に相当する電流値に達しており、したがってスイ
ッチング電源の効率が高い状態でスイッチング動作が行
われ、機器本体１５の動作待機時における消費電力を小
さくすることができる。
Dのピーク値は待機時の回路に必要な電力より十分大き
い電力に相当する電流値に達しており、したがってスイ
ッチング電源の効率が高い状態でスイッチング動作が行
われ、機器本体１５の動作待機時における消費電力を小
さくすることができる。
【００３６】尚、出力電圧Ｖｏには間欠発振の周波数と
同期するリプルが現れるが、待機中に駆動している本体
ＣＰＵ１５と二次巻線４との間に介装された第１のＤＣ
／ＤＣ変換器１３、又は本体ＣＰＵ１５と光結合素子１
２との間に介装された定電圧回路１１により前記リプル
成分は除去される。
同期するリプルが現れるが、待機中に駆動している本体
ＣＰＵ１５と二次巻線４との間に介装された第１のＤＣ
／ＤＣ変換器１３、又は本体ＣＰＵ１５と光結合素子１
２との間に介装された定電圧回路１１により前記リプル
成分は除去される。
【００３７】また、機器本体２０には、本実施の形態の
ように、通常は第１及び第２のＤＣ／ＤＣ変換器１３、
１４が内蔵され、待機時に駆動している本体ＣＰＵ１５
等は比較的低電圧のため、待機時にはこの電圧が確保で
きれば問題はない。
ように、通常は第１及び第２のＤＣ／ＤＣ変換器１３、
１４が内蔵され、待機時に駆動している本体ＣＰＵ１５
等は比較的低電圧のため、待機時にはこの電圧が確保で
きれば問題はない。
【００３８】尚、出力電圧の上昇時間と下降時間は、起
動回路の定数と出力コンデンサの容量と、待機時の消費
電力に依存するためこれらの組み合わせを調整すること
により間欠発振の周波数が決まる。
動回路の定数と出力コンデンサの容量と、待機時の消費
電力に依存するためこれらの組み合わせを調整すること
により間欠発振の周波数が決まる。
【００３９】
【発明の効果】以上詳述したうように本発明によれば、
機器本体からパルス信号を入力することにより機器本体
の駆動待機時にはスイッチ素子を間欠動作させることが
でき、これにより簡単な回路構成でもってスイッチ素子
の損失を低減させることができる。すなわち、従来と同
様の低損失電力化を簡単な回路構成でもって安価に実現
することができる。
機器本体からパルス信号を入力することにより機器本体
の駆動待機時にはスイッチ素子を間欠動作させることが
でき、これにより簡単な回路構成でもってスイッチ素子
の損失を低減させることができる。すなわち、従来と同
様の低損失電力化を簡単な回路構成でもって安価に実現
することができる。
【図１】本発明のに係る電源装置の一実施の形態を示す
電気回路図である。
電気回路図である。
【図２】上記電源装置の要部詳細回路図である。
【図３】パルス電圧Ｖに対する出力電圧Ｖｏ及びスイッ
チ素子５のドレイン電流ＩDの変化状態を示した波形図
である。
チ素子５のドレイン電流ＩDの変化状態を示した波形図
である。
【図４】従来の電源装置を示す電気回路図である。
１ トランス（変圧手段） ５ ＭＯＳ−ＦＥＴ（駆動手段） ９ 電圧検出回路（電圧検出手段） １０ 切換回路（電圧制御手段） １６ 制御信号入力端子（パルス信号入力手段）
Claims (3)
- 【請求項１】 入力電圧を変圧する変圧手段と、該変圧
手段を駆動する駆動手段と、前記変圧手段により変圧さ
れた出力電圧を検出する電圧検出手段とを備えた電源装
置において、 機器本体の動作待機時に該機器本体から出力されるパル
ス信号を入力するパルス信号入力手段と、該パルス信号
入力手段により入力されたパルス信号に基づいて前記出
力電圧を可変制御する電圧制御手段を有していることを
特徴とする電源装置。 - 【請求項２】 前記電圧検出手段は、直列接続された第
１及び第２の抵抗体を有すると共に該第１及び第２の抵
抗体を介して接地され、 前記電圧制御手段は前記制御信号の入力状態に応じてオ
ン・オフするスイッチング素子を有し、 さらに、前記スイッチング素子の一方の出力端子は、第
３の抵抗体を介して前記第１の抵抗体と前記第２の抵抗
体との間の接続点と接続されると共に、他方の出力端子
は接地されていることを特徴とする請求項１記載の電源
装置。 - 【請求項３】 前記駆動手段は、ＭＯＳ−ＦＥＴからな
ることを特徴とする請求項１又は請求項２記載の電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214141A JP2002034239A (ja) | 2000-07-14 | 2000-07-14 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214141A JP2002034239A (ja) | 2000-07-14 | 2000-07-14 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002034239A true JP2002034239A (ja) | 2002-01-31 |
Family
ID=18709779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214141A Pending JP2002034239A (ja) | 2000-07-14 | 2000-07-14 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002034239A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884404B1 (ko) | 2007-02-27 | 2009-02-17 | 삼성전자주식회사 | 전원공급장치 |
| JP5844432B1 (ja) * | 2014-07-15 | 2016-01-20 | 堅田電機株式会社 | 電源回路 |
-
2000
- 2000-07-14 JP JP2000214141A patent/JP2002034239A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884404B1 (ko) | 2007-02-27 | 2009-02-17 | 삼성전자주식회사 | 전원공급장치 |
| JP5844432B1 (ja) * | 2014-07-15 | 2016-01-20 | 堅田電機株式会社 | 電源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475887B2 (ja) | スイッチング電源装置 | |
| JP4682647B2 (ja) | スイッチング電源装置 | |
| JP4033850B2 (ja) | スイッチング電源制御用半導体装置 | |
| US8749996B2 (en) | Switching power supply apparatus | |
| US7688600B2 (en) | Multi-Resonance converter | |
| US20030026115A1 (en) | Switching-type DC-DC converter | |
| JP2007295761A (ja) | スイッチング電源装置 | |
| EP2101400A2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
| JPH1023354A (ja) | テレビジョン受像機用電源装置 | |
| WO2006046205A1 (en) | Ultra low power stand-by supply | |
| EP1120893B1 (en) | Switching power supply | |
| JP3475904B2 (ja) | スイッチング電源装置 | |
| JP4173115B2 (ja) | スイッチング電源制御用半導体装置 | |
| EP1463191A2 (en) | Self-oscillating flyback converter | |
| JP3591635B2 (ja) | 直流−直流変換装置 | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
| JPH08111975A (ja) | 直流電源装置 | |
| JP2002171750A (ja) | 電源装置 | |
| JP2002034239A (ja) | 電源装置 | |
| JP4069627B2 (ja) | スイッチング電源装置 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JP2002051551A (ja) | スイッチング電源装置 | |
| JP4201161B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060316 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |