JP2002026523A - Through hole structure of multilayer printed circuit board - Google Patents

Through hole structure of multilayer printed circuit board

Info

Publication number
JP2002026523A
JP2002026523A JP2000206361A JP2000206361A JP2002026523A JP 2002026523 A JP2002026523 A JP 2002026523A JP 2000206361 A JP2000206361 A JP 2000206361A JP 2000206361 A JP2000206361 A JP 2000206361A JP 2002026523 A JP2002026523 A JP 2002026523A
Authority
JP
Japan
Prior art keywords
hole
multilayer printed
circuit board
connection pattern
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000206361A
Other languages
Japanese (ja)
Inventor
Tadanori Matsuo
忠則 松尾
Mutsuaki Ushiyama
睦章 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamagawa Seiki Co Ltd
Original Assignee
Tamagawa Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamagawa Seiki Co Ltd filed Critical Tamagawa Seiki Co Ltd
Priority to JP2000206361A priority Critical patent/JP2002026523A/en
Publication of JP2002026523A publication Critical patent/JP2002026523A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form a dummy conductive land in a layer where the connection pattern of a multilayer printed circuit board is not formed, to prevent through hole plating from being deformed due to thermal stress by the conductive land, and to secure the continuity between the connection pattern and through hole plating. SOLUTION: In this through hole structure of the multilayer printed circuit board, the conductive land 30 is formed in the layer where the connection pattern 4 is not formed, the through hole 3 is prevented from being deformed by the thermal stress that is generated when the conductive member 10a is connected to the through bole 2 by molten solder 11, and the continuity between the connection pattern 4 and through hole 3 is secured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント基板
のスルーホール構造に関し、特に、スルーホールメッキ
と導通する接続パターンが形成されていない他の層の全
て又は一部に対して接続パターンの作用を有しないダミ
ーとしての導電ランドを形成し、半田付時における半田
の冷却に伴うスルーホールメッキの収縮によるスルーホ
ールメッキと接続パターンとのクラックによる導通不良
の発生を防止するための新規な改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a through-hole structure of a multilayer printed circuit board, and more particularly, to the effect of a connection pattern on all or a part of another layer on which a connection pattern conducting with through-hole plating is not formed. A new improvement for forming a conductive land as a dummy having no holes and preventing the occurrence of conduction failure due to cracks between the through-hole plating and the connection pattern due to shrinkage of the through-hole plating due to cooling of the solder during soldering .

【0002】[0002]

【従来の技術】従来、用いられていたこの種の多層プリ
ント基板のスルーホール構造としては、一般に、図2に
示される構成が採用されていた。すなわち、図2におい
て符号1で示されるものは、平面的にはその一部を示し
ている図9のように構成された多層プリント基板であ
り、この多層プリント基板1は第1〜第8層1a〜1h
で構成されている。
2. Description of the Related Art Conventionally, a structure shown in FIG. 2 has been generally used as a through-hole structure of a multilayer printed circuit board of this kind. That is, what is indicated by reference numeral 1 in FIG. 2 is a multilayer printed circuit board configured as shown in FIG. 9, which partially shows a part of the multilayer printed circuit board. 1a-1h
It is composed of

【0003】前記多層プリント基板1には図9のように
多数のスルーホール2が貫通して形成されており、この
スルーホール2の内壁には導電性金属によるスルーホー
ルメッキ3が膜状に形成されている。前記各層1a〜1
hには何らかの接続パターンが形成され各位置のスルー
ホールに接続されて用いられるのが通常であるが、この
位置のスルーホール2のスルーホールメッキ3と導通す
べき接続パターン4としては、第2層1bと第7層1g
に形成され、各接続パターン4はスルーホールメッキ3
に接続して導通している。なお、参考のため示すと、図
8のように、この接続パターン4は4層の場合、8層の
場合も用いられ、その接続パターン4の厚さは35μ
m、多層プリント基板1の板厚は1.6mmである。
As shown in FIG. 9, a large number of through-holes 2 are formed through the multilayer printed circuit board 1, and through-hole plating 3 made of a conductive metal is formed on the inner wall of the through-holes 2 in a film form. Have been. Each of the layers 1a to 1
h is usually formed with a certain connection pattern connected to the through-hole at each position. The connection pattern 4 to be electrically connected to the through-hole plating 3 of the through-hole 2 at this position is the second connection pattern. Layer 1b and seventh layer 1g
And each connection pattern 4 is a through-hole plating 3
And is conductive. For reference, as shown in FIG. 8, this connection pattern 4 is used in the case of four layers or eight layers, and the thickness of the connection pattern 4 is 35 μm.
m, the thickness of the multilayer printed circuit board 1 is 1.6 mm.

【0004】前述の各スルーホール2間に、例えば、図
2で示されるように、スルーホール2内にジャンパーピ
ン10の導電部材としてのピン10aを挿入後、ジャン
パーピン10とスルーホール2の導電ランド30とを同
時に図3で示されるように半田小手で加熱しながら半田
を供給することにより、ピン10aと導電ランド30と
が半田付けされる。前記ピン10aの挿入が完了し、溶
融半田11の温度が低下して冷却すると、ピン10aが
スルーホール2内に固定される。
As shown in FIG. 2, for example, as shown in FIG. 2, after inserting a pin 10a as a conductive member of the jumper pin 10 between each of the above-described through holes 2, the conductive material of the jumper pin 10 and the through hole 2 is inserted. By simultaneously supplying the solder while heating the land 30 with a soldering hand as shown in FIG. 3, the pin 10a and the conductive land 30 are soldered. When the insertion of the pin 10a is completed and the temperature of the molten solder 11 is lowered and cooled, the pin 10a is fixed in the through hole 2.

【0005】[0005]

【発明が解決しようとする課題】従来のプリント基板の
スルーホール構造は、以上のように構成されていたた
め、次のような課題が存在していた。すなわち、溶融半
田の熱による熱ストレスが発生し、図3で示す矢印X方
向では半田小手を外した時の半田収縮応力が発生し、矢
印Yの方向では半田小手による加熱により基板膨張の応
力が発生する。従って、溶融半田が冷却固化する際の収
縮によってスルーホールメッキ3が図4で示されるよう
に内側に引張られ、その結果、接続パターン4とスルー
ホールメッキ3との間にクラック20が発生し、この多
層プリント基板1を用いているエンコーダ等を出荷後に
稼働させている間のさらなる熱変化等により、このクラ
ック20の度合いが進行し、図5から図7のように変化
して完全に分離し、導通不良となっていた。前述のよう
な状態になると、多層プリント基板1の回路機能が失わ
れ、本来の設計通りの作動が不可能となっていた。
Since the conventional through-hole structure of a printed circuit board is configured as described above, there are the following problems. That is, a thermal stress occurs due to the heat of the molten solder, a solder shrinkage stress occurs when the solder glove is removed in the direction of arrow X shown in FIG. 3, and a stress of expansion of the substrate occurs due to heating by the solder glove in the direction of arrow Y. appear. Accordingly, the through-hole plating 3 is pulled inward as shown in FIG. 4 due to the shrinkage when the molten solder is cooled and solidified, and as a result, a crack 20 is generated between the connection pattern 4 and the through-hole plating 3, The degree of the crack 20 progresses due to a further thermal change while the encoder or the like using the multilayer printed circuit board 1 is operated after shipping, and changes as shown in FIG. 5 to FIG. , Conduction failure. In such a state, the circuit function of the multilayer printed circuit board 1 is lost, and the operation as originally designed is impossible.

【0006】本発明は、以上のような課題を解決するた
めになされたもので、特に、スルーホールメッキと導通
する接続パターンが形成されていない他の層の全て又は
一部に対して、接続パターンの作用を有しないダミーと
しての導電ランドを形成し、半田付時における半田の冷
却に伴うスルーホールメッキの収縮によるスルーホール
メッキと接続パターンとのクラックによる導電不良の発
生を防止するようにした多層プリント基板のスルーホー
ル構造を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and in particular, it is intended to connect all or a part of other layers in which a connection pattern conducting with through-hole plating is not formed. A conductive land as a dummy having no pattern action is formed to prevent the occurrence of conductive failure due to cracks between the through-hole plating and the connection pattern due to shrinkage of the through-hole plating due to cooling of the solder during soldering. An object of the present invention is to provide a through-hole structure for a multilayer printed circuit board.

【0007】[0007]

【課題を解決するための手段】本発明による多層プリン
ト基板のスルーホール構造は、多層プリント基板に形成
されスルーホールメッキを有するスルーホール内に、溶
融半田を介して導電部材を挿入し、前記多層プリント基
板の各層の中の何れかに形成された接続パターンと前記
導電部材とを前記溶融半田及び前記スルーホールメッキ
を介して導通させるようにした多層プリント基板のスル
ーホール構造において、前記接続パターンが形成されて
いない前記各層の中の全ての層又は一部の層には、前記
スルーホールメッキと接続する導電ランドが形成されて
いる構成であり、また、前記導電ランドは、前記スルー
ホールを囲む全周に形成され、かつ、前記接続パターン
と平行に形成されている構成である。
According to the present invention, there is provided a through-hole structure for a multilayer printed circuit board, wherein a conductive member is inserted through a molten solder into a through-hole formed on the multilayer printed circuit board and having through-hole plating. In a through-hole structure of a multilayer printed board in which a connection pattern formed in any of the layers of the printed board and the conductive member are conducted through the molten solder and the through-hole plating, the connection pattern is A conductive land connected to the through-hole plating is formed on all or some of the layers that are not formed, and the conductive land surrounds the through-hole. This is a configuration that is formed all around and parallel to the connection pattern.

【0008】[0008]

【発明の実施の形態】以下、図面と共に本発明による多
層プリント基板のスルーホール構造の好適な実施の形態
について説明する。なお、従来例と同一又は同等部分に
は同一符号を用いて説明する。図1において符号1で示
されるものは、平面的にはその一部を示している図9の
ように構成された多層プリント基板であり、この多層プ
リント基板1は第1〜第8層1a〜1hで構成されてい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a through-hole structure of a multilayer printed board according to the present invention will be described below with reference to the drawings. The same or equivalent parts as those in the conventional example will be described using the same reference numerals. In FIG. 1, a reference numeral 1 denotes a multilayer printed board configured as shown in FIG. 9, which partially shows a part of the multilayer printed board, and the multilayer printed board 1 has first to eighth layers 1a to 1a. 1h.

【0009】前記多層プリント基板1には図9のように
多数のスルーホール2が貫通して形成されており、この
スルーホール2の内壁には導電性金属によるスルーホー
ルメッキ3が膜状に形成されている。前記各層1a〜1
hには何らかの接続パターンが形成され各位置のスルー
ホールに接続されて用いられるのが通常であるが、この
位置のスルーホール2のスルーホールメッキ3と導通す
べき接続パターン4としては、第2層1bと第7層1g
に形成され、各接続パターン4はスルーホールメッキ3
に接続して導通している。
As shown in FIG. 9, a large number of through-holes 2 are formed through the multilayer printed circuit board 1, and through-hole plating 3 made of a conductive metal is formed on the inner wall of the through-holes 2 in a film form. Have been. Each of the layers 1a to 1
h is usually formed by connecting a certain connection pattern to the through hole at each position. The connection pattern 4 to be electrically connected to the through hole plating 3 of the through hole 2 at this position is the second connection pattern. Layer 1b and seventh layer 1g
And each connection pattern 4 is a through-hole plating 3
And is conductive.

【0010】前記各層1a〜1gの中、接続パターン4
が形成されていない残りの各層1c〜1e及び1gに
は、前記スルーホールメッキ3の周囲を囲むように全周
にわたって導電ランド30が輪状でかつ接続パターン4
と平行に形成され、各導電ランド30はスルーホールメ
ッキ3に一体状に接続されている。従って、この各導電
ランド30は、前記接続パターン4のように、回路素子
と接続されているのではなく、スルーホール3に対する
物理的な補強としての役目のみを有するものである。ま
た、図1においては、接続パターン4を有する以外の各
層全てに導電ランド30を形成しているが、各層全てで
はなく、一部の層に形成した場合も補強としては有効で
ある。
In each of the layers 1a to 1g, the connection pattern 4
Are formed on the remaining layers 1c to 1e and 1g, on which the conductive lands 30 are formed in a ring shape around the entire periphery of the through-hole plating 3, and the connection patterns 4 are formed.
The conductive lands 30 are integrally connected to the through-hole plating 3. Therefore, each of the conductive lands 30 is not connected to a circuit element as in the connection pattern 4 but has only a role as a physical reinforcement for the through hole 3. Also, in FIG. 1, the conductive lands 30 are formed on all the layers other than those having the connection patterns 4. However, when the conductive lands 30 are formed not on all the layers but on some of the layers, it is effective as reinforcement.

【0011】次に、前述の状態で各スルーホール2間
に、例えば、図9のように、ジャンパーピン10を接続
する場合、図2で示されるように、スルーホール2内に
ジャンパーピン10の導電部材としてのピン10aを溶
融半田11を介して挿入し、この溶融半田11は、図3
で示されるように半田小手12で加熱しつつピン10a
を挿入する。なお、導電部材としてはジャンパーピン1
0に限らず、他の手段の場合もある。前記ピン10aの
挿入が完了し、溶融半田11の温度が低下して冷却する
と、ピン10aがスルーホール2内に固定される。
Next, when a jumper pin 10 is connected between the through holes 2 in the above-described state, for example, as shown in FIG. 9, the jumper pin 10 is inserted into the through hole 2 as shown in FIG. A pin 10a as a conductive member is inserted through the molten solder 11, and the molten solder 11
As shown in FIG.
Insert In addition, the jumper pin 1 is used as the conductive member.
It is not limited to 0, but may be other means. When the insertion of the pin 10a is completed and the temperature of the molten solder 11 is lowered and cooled, the pin 10a is fixed in the through hole 2.

【0012】前述のスルーホール2内に溶融半田11を
介してジャンパーピン10を挿入固定する際、熱ストレ
スによって図4で示すように、スルーホールメッキ3が
スルーホール2の内方へ向けて収縮しようとするが、各
層1c〜1e及び1gに形成された前記導電ランド30
が前記スルーホールメッキ3に一体状に接続(すなわ
ち、スルーホールメッキ3を施す際に、このスルーホー
ルメッキ3と接続パターン4とが一体状に接続)されて
いるため、スルーホールメッキ3の内方への収縮に対す
る物理的な抵抗となり、実験の結果によれば従来のよう
な接続パターン4とスルーホールメッキ3との導通は完
全に防止できることが確認できた。
When the jumper pin 10 is inserted and fixed in the through hole 2 via the molten solder 11, the through hole plating 3 contracts inward of the through hole 2 due to thermal stress, as shown in FIG. The conductive lands 30 formed on each of the layers 1c to 1e and 1g will be described.
Are integrally connected to the through-hole plating 3 (that is, when the through-hole plating 3 is applied, the through-hole plating 3 and the connection pattern 4 are integrally connected). Physical resistance to contraction toward the other side, and from the results of the experiment, it was confirmed that conduction between the connection pattern 4 and the through-hole plating 3 as in the related art can be completely prevented.

【0013】[0013]

【発明の効果】本発明による多層プリント基板のスルー
ホール構造は、以上のように構成されているため、次の
ような効果を得ることができる。すなわち、接続パター
ンを有しない各層の全て又は一部の層にスルーホールメ
ッキと接続した導電ランドを有しているため、溶融半田
でジャンパーピンのピンを固定する際の熱ストレスによ
るスルーホールメッキの内方への収縮を防止し、接続パ
ターンとスルーホールメッキとのクラックによる導通不
良を防止することができ、多層プリント基板を用いた電
子回路の信頼性を確保することができる。
The through hole structure of the multilayer printed circuit board according to the present invention is configured as described above, so that the following effects can be obtained. In other words, since all or some of the layers having no connection pattern have conductive lands connected to the through-hole plating, the through-hole plating due to thermal stress when fixing the jumper pins with molten solder is performed. Inward shrinkage can be prevented, conduction failure due to cracks between the connection pattern and through-hole plating can be prevented, and reliability of an electronic circuit using a multilayer printed circuit board can be ensured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による多層プリント基板のスルーホール
構造を示す断面図である。
FIG. 1 is a sectional view showing a through-hole structure of a multilayer printed circuit board according to the present invention.

【図2】図1の従来構造を示す断面図である。FIG. 2 is a sectional view showing the conventional structure of FIG.

【図3】スルーホールを半田小手で加熱し、半田小手を
外した時の応力線を示す説明図である。
FIG. 3 is an explanatory diagram showing stress lines when a through hole is heated with a solder glove and the solder glove is removed.

【図4】図3の固定方法による接続パターンとスルーホ
ールメッキとの間に発生するクラックを示す図3のA部
の拡大説明図である。
FIG. 4 is an enlarged explanatory view of a portion A of FIG. 3 showing a crack generated between a connection pattern and through-hole plating by the fixing method of FIG. 3;

【図5】図4のクラックを示す説明図である。FIG. 5 is an explanatory diagram showing cracks in FIG. 4;

【図6】図5のクラックの進行を示す説明図である。FIG. 6 is an explanatory diagram showing the progress of cracks in FIG.

【図7】図6のクラックが進行して接続パターンとスル
ーホールメッキが完全分離した状態を示す説明図であ
る。
FIG. 7 is an explanatory view showing a state in which a crack progresses in FIG. 6 and a connection pattern and through-hole plating are completely separated;

【図8】従来から使用されている多層プリント基板を示
す断面図である。
FIG. 8 is a cross-sectional view showing a conventionally used multilayer printed circuit board.

【図9】図8の多層プリント基板の要部の平面図であ
る。
FIG. 9 is a plan view of a main part of the multilayer printed circuit board of FIG. 8;

【符号の説明】[Explanation of symbols]

1 多層プリント基板 1a〜1g 層 2 スルーホール 3 スルーホールメッキ 4 接続パターン 10a 導電部材 30 導電ランド DESCRIPTION OF SYMBOLS 1 Multilayer printed circuit board 1a-1g layer 2 Through hole 3 Through hole plating 4 Connection pattern 10a Conductive member 30 Conductive land

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 多層プリント基板(1)に形成されスルー
ホールメッキ(3)を有するスルーホール(2)内に、溶融半
田(11)を介して導電部材(10a)を挿入し、前記多層プリ
ント基板(1)の各層(1a〜1g)の中の何れかに形成された
接続パターン(4)と前記導電部材(10a)とを前記溶融半田
(11)及び前記スルーホールメッキ(3)を介して導通させ
るようにした多層プリント基板のスルーホール構造にお
いて、前記接続パターン(4)が形成されていない前記各
層(1c〜1e,1g)の中の全ての層又は一部の層には、前記
スルーホールメッキ(3)と接続する導電ランド(30)が形
成されていることを特徴とする多層プリント基板のスル
ーホール構造。
A conductive member (10a) is inserted through a molten solder (11) into a through hole (2) formed on a multilayer printed board (1) and having a through hole plating (3). The connection pattern (4) formed in any one of the layers (1a to 1g) of the substrate (1) and the conductive member (10a) are melted and soldered.
(11) and in the through-hole structure of the multilayer printed circuit board which is made to conduct through the through-hole plating (3), in each of the layers (1c to 1e, 1g) where the connection pattern (4) is not formed. A through hole structure for a multilayer printed circuit board, wherein a conductive land (30) connected to the through hole plating (3) is formed on all or some of the layers.
【請求項2】 前記導電ランド(30)は、前記スルーホー
ル(2)を囲む全周に形成され、かつ、前記接続パターン
(4)と平行に形成されていることを特徴とする請求項1
記載の多層プリント基板のスルーホール構造。
2. The conductive land (30) is formed all around the through hole (2), and the conductive land (30)
2. The method according to claim 1, wherein the second member is formed in parallel with (4).
The through-hole structure of the described multilayer printed circuit board.
JP2000206361A 2000-07-07 2000-07-07 Through hole structure of multilayer printed circuit board Withdrawn JP2002026523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000206361A JP2002026523A (en) 2000-07-07 2000-07-07 Through hole structure of multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000206361A JP2002026523A (en) 2000-07-07 2000-07-07 Through hole structure of multilayer printed circuit board

Publications (1)

Publication Number Publication Date
JP2002026523A true JP2002026523A (en) 2002-01-25

Family

ID=18703300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000206361A Withdrawn JP2002026523A (en) 2000-07-07 2000-07-07 Through hole structure of multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JP2002026523A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286209A (en) * 2004-03-30 2005-10-13 Denso Corp Element device
US8450615B2 (en) 2007-08-29 2013-05-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
WO2023153754A1 (en) * 2022-02-09 2023-08-17 삼성전자 주식회사 Electronic device including interposer and method for manufacturing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286209A (en) * 2004-03-30 2005-10-13 Denso Corp Element device
JP4512980B2 (en) * 2004-03-30 2010-07-28 株式会社デンソー Element device
US8450615B2 (en) 2007-08-29 2013-05-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
WO2023153754A1 (en) * 2022-02-09 2023-08-17 삼성전자 주식회사 Electronic device including interposer and method for manufacturing same

Similar Documents

Publication Publication Date Title
US7606038B2 (en) Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure
JP2007109836A (en) Printed wiring board
JP2002026523A (en) Through hole structure of multilayer printed circuit board
JPH06104547A (en) Flexible board
JP2006303354A (en) Printed-wiring board and method for joining the same
JPH0548262A (en) Composite hybrid integrated circuit
JP5938953B2 (en) Printed wiring board warpage reduction structure and circuit board manufacturing method
EP1204307B1 (en) Connector for connecting etched tri-metal circuits
JP4410176B2 (en) Printed wiring board
JPH06169048A (en) Bonding method for conductor pin
JP2003008229A (en) Printed circuit board and method of manufacturing the same
JP2008103547A (en) Solder paste applying method, and electronic circuit board
JPH0738225A (en) Semiconductor device and its manufacturing method
JPS6243200A (en) Manufacture of printed wiring board
JP2007180255A (en) Printed wiring board and substitutive pad
JP2007027242A (en) Substrate
JPH01266788A (en) Method of repairing disconnection of small diameter through-hole of printed wiring board
JP2007207897A (en) Printed circuit board including end surface through-hole
JP2001210958A (en) Through-hole reinforcing method for multilayer printed wiring board
JPH0680891B2 (en) Flexible printed circuit connection method
JPS5826678B2 (en) How to attach electrical components to printed wiring boards
JP2002319767A (en) Multilayer printed board
JPH06169171A (en) Method for joinning conductor pin
JP2020004772A (en) Printed circuit board with jumper portion
JPH0918104A (en) Printed board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20060508

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

A761 Written withdrawal of application

Effective date: 20090406

Free format text: JAPANESE INTERMEDIATE CODE: A761