JP2008103547A - Solder paste applying method, and electronic circuit board - Google Patents

Solder paste applying method, and electronic circuit board Download PDF

Info

Publication number
JP2008103547A
JP2008103547A JP2006285127A JP2006285127A JP2008103547A JP 2008103547 A JP2008103547 A JP 2008103547A JP 2006285127 A JP2006285127 A JP 2006285127A JP 2006285127 A JP2006285127 A JP 2006285127A JP 2008103547 A JP2008103547 A JP 2008103547A
Authority
JP
Japan
Prior art keywords
solder paste
land
circuit board
electronic circuit
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006285127A
Other languages
Japanese (ja)
Inventor
Takeshi Kubo
猛 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP2006285127A priority Critical patent/JP2008103547A/en
Publication of JP2008103547A publication Critical patent/JP2008103547A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for applying a solder paste capable of adequately conducting a soldered joint without a bridge or an unsoldered joint, and to provide an electronic circuit board with an appropriate soldered joint conducted. <P>SOLUTION: The method for applying the solder paste for the connection of a surface mount component to the electronic circuit board 1 by the reflow method comprises a step of partially applying the solder paste 3 to at least a crossover region with a terminal on the surface of the land 2 for component terminal connection on the electronic circuit board 1. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半田ペースト塗布方法及び電子回路基板に関し、詳しくは、リフロー方式によって半導体集積回路を電子回路基板に接続するための半田ペースト塗布方法及び当該半田ペースト塗布方法を用いて半導体集積回路を接続した電子回路基板に関する。   The present invention relates to a solder paste coating method and an electronic circuit board, and more particularly, to a solder paste coating method for connecting a semiconductor integrated circuit to an electronic circuit board by a reflow method and to connecting a semiconductor integrated circuit using the solder paste coating method. The present invention relates to an electronic circuit board.

半導体集積回路(半導体IC)などの実装部品を電子回路基板(プリント配線板)に半田付けによって実装する技術は、回路の高集積化、実装の自動化、電気特性面の利点などのために、SIP、DIPなどの実装部品の端子を基板上のランドの穴に挿入して接続する穴実装の方法から、図9に示すようなQFP(Quad Flat Package)200などのフラットパック型の実装部品を平面状のランドに接続する面実装の方法に移行してきている。このようなフラットパック型の実装部品は、高集積化が進み、多くの端子(リード)を備えている。   The technology for mounting a mounting component such as a semiconductor integrated circuit (semiconductor IC) on an electronic circuit board (printed wiring board) by soldering is based on the SIP, because of the high integration of the circuit, automation of mounting, and advantages of electrical characteristics. A flat pack type mounting part such as a QFP (Quad Flat Package) 200 as shown in FIG. The method of surface mounting to connect to the land of the shape is moving. Such a flat pack type mounting component is highly integrated and has many terminals (leads).

QFP200などの面実装部品の電子回路基板への接続は、リフロー方式の半田付けによって行われることが多い。リフロー方式では、例えば、電子回路基板上に、所定の穴が穿たれステンレスなどで形成されたメタルマスクを被せ、その上からスキージ(へら)を使って半田ペーストをしごくことにより、ランドなどの必要箇所に一定の厚みで半田ペーストを塗布する。そして、半田ペーストが塗布されたランドに実装部品を実装し、ランドに実装部品が実装された電子回路基板を炉の中で加熱することによって半田ペーストを溶融させ、その後半田を冷却することによって実装部品の端子をランドに接続する。   Connection of surface mount components such as QFP 200 to an electronic circuit board is often performed by reflow soldering. In the reflow method, for example, land is required by placing a metal mask made of stainless steel or the like with a predetermined hole on an electronic circuit board, and then soldering the solder paste using a squeegee. Apply solder paste at a certain thickness to the location. Then, the mounting component is mounted on the land to which the solder paste is applied, the electronic circuit board on which the mounting component is mounted on the land is heated in a furnace, the solder paste is melted, and then the solder is cooled to mount Connect the component terminals to the land.

特許文献1に記載されているような従来のリフロー方式のためのランドへの半田ペーストの塗布方法(当該文献の図1参照)では、図7の(a)に示すような電子回路基板100上のランド50に対し、図7の(b)に示すようにランド50の全領域に半田ペースト70が塗布される。
特開平2004−260049号公報
In a conventional method of applying solder paste to a land for reflow method as described in Patent Document 1 (see FIG. 1 of the document), the electronic circuit board 100 as shown in FIG. The solder paste 70 is applied to the entire land 50 as shown in FIG.
Japanese Patent Laid-Open No. 2004-260049

ところで、図9に示したような、高集積化され、多くの端子を備えるQFP200などのフラットパック型の実装部品は、端子200aの間隔が非常に狭くなっており、この端子を接続するために電子回路基板100上に設けられるランド50の間隔も当然に狭くなっている。このように端子200aの間隔が非常に狭いQFP200を、特許文献1に記載されているような従来の半田ペーストの塗布方法を使用して電子回路基板に接続する場合には、配置された間隔の狭い各ランド50の全領域に半田ペースト70が塗布されるため、炉により加熱した際に、溶融した半田ペースト70がランド50の領域外に押し出され、隣接するランド50の半田70と接触し、図8に示すようなブリッジが形成されやすいという問題がある。このようなブリッジ形成の防止策として、ランド50の間隔を広げるためにランド50の幅を狭くしたり、ランド50の長さを短くしたりすることが考えられるが、このような対策を施すことにより却って未半田不良が発生する場合がある。   By the way, as shown in FIG. 9, a flat pack type mounting component such as the QFP 200 which is highly integrated and has a large number of terminals has a very narrow interval between the terminals 200a. The interval between the lands 50 provided on the electronic circuit board 100 is naturally narrow. In this way, when connecting the QFP 200 having a very small interval between the terminals 200a to the electronic circuit board using a conventional solder paste coating method as described in Patent Document 1, the distance between the terminals 200a is set. Since the solder paste 70 is applied to the entire area of each narrow land 50, when heated by a furnace, the molten solder paste 70 is pushed out of the area of the land 50 and comes into contact with the solder 70 of the adjacent land 50, There is a problem that a bridge as shown in FIG. 8 is easily formed. As measures for preventing such bridge formation, it is conceivable to narrow the width of the lands 50 or shorten the length of the lands 50 in order to widen the interval between the lands 50. However, such measures should be taken. However, unsold solder defects may occur.

本発明は、かかる問題に鑑みてなされたものであり、ブリッジや未半田不良が発生することなく適切に半田接続を行うことができる半田ペーストの塗布方法、及び、適切に半田接続が行われた電子回路基板を提供することを目的とする。   The present invention has been made in view of such a problem, and a solder paste application method capable of performing appropriate solder connection without causing a bridge or unsolder failure, and an appropriate solder connection. An object is to provide an electronic circuit board.

上記目的を達成するために、請求項1に記載の半田ペースト塗布方法は、リフロー方式による表面実装部品の電子回路基板への接続のための半田ペースト塗布方法であって、前記電子回路基板上に設けられた、前記部品の端子が接続されるランドの表面における、少なくとも前記端子との重なり領域に部分的に半田ペーストを塗布することを特徴としている。   In order to achieve the above object, a solder paste application method according to claim 1 is a solder paste application method for connecting a surface mount component to an electronic circuit board by a reflow method. It is characterized in that a solder paste is partially applied to at least an overlapping region with the terminal on the surface of the land to which the terminal of the component is connected.

この方法では、リフロー方式による表面実装部品の電子回路基板への接続のための半田ペースト塗布方法であって、電子回路基板上に設けられた表面実装部品の端子が接続されるランドの表面における、少なくとも表面実装部品の端子との重なり領域に部分的に半田ペーストが塗布される。ここで、「重なり領域」とは、ランドの表面における領域であって、ランドに表面実装部品の端子が接続された際に、表面実装部品の端子が当接する領域のことを意味する。   In this method, a solder paste application method for connecting a surface mounting component to an electronic circuit board by a reflow method, on the surface of a land to which a terminal of the surface mounting component provided on the electronic circuit board is connected, Solder paste is applied at least partially in the overlapping region with the terminals of the surface mount component. Here, the “overlapping region” is a region on the surface of the land, and means a region where the terminal of the surface mounting component abuts when the terminal of the surface mounting component is connected to the land.

このように、ランドの表面の表面実装部品の端子との重なり領域に部分的に半田ペーストが塗布されるので、炉の中で半田ペーストが溶融した際に、部分的に塗布されたそれぞれの半田ペーストが一体となって多量の溶融半田を形成することがなく、溶融半田がランドの領域外に押し出されて隣接するランドの溶融半田と接触してブリッジを形成することを防ぐことができる。したがって、表面実装部品の端子をランドに適切に半田接続することができる。   In this way, since the solder paste is partially applied to the overlapping area of the land surface with the terminals of the surface mount components, each solder applied partially when the solder paste melts in the furnace. A large amount of molten solder is not formed integrally with the paste, and it is possible to prevent the molten solder from being pushed out of the land area and coming into contact with the molten solder of the adjacent land to form a bridge. Accordingly, the terminals of the surface mount component can be appropriately soldered to the land.

請求項2に記載の半田ペースト塗布方法は、請求項1に記載の半田ペースト塗布方法であって、前記ランドの前記重なり領域の端部に少なくとも半田ペーストを塗布することを特徴としている。   A solder paste application method according to a second aspect is the solder paste application method according to the first aspect, wherein at least the solder paste is applied to an end portion of the overlapping region of the land.

この方法によれば、ランドの表面における表面実装部品の端子との重なり領域の端部に少なくとも半田ペーストが塗布される。したがって、表面実装部品の端部においてフィレットが形成可能となるので、表面実装部品の端子とランドとの接続を強固なものにすることができる。   According to this method, at least the solder paste is applied to the end of the overlapping region with the surface-mounted component terminal on the surface of the land. Therefore, the fillet can be formed at the end portion of the surface mount component, so that the connection between the terminal of the surface mount component and the land can be strengthened.

請求項3に記載の半田ペースト塗布方法は、請求項1に記載の半田ペースト塗布方法であって、前記ランドの前記重なり領域において、提材によって他の領域と区画された前記重なり領域の端部に対して少なくとも半田ペーストの塗布を行うことを特徴としている。   The solder paste application method according to claim 3 is the solder paste application method according to claim 1, wherein, in the overlap region of the land, an end portion of the overlap region partitioned from other regions by a material. Is characterized in that at least solder paste is applied.

この方法によれば、ランドの表面における表面実装部品の端子との重なり領域において、提材によって他の領域と区画された重なり領域の端部に対して少なくとも半田ペーストが塗布される。   According to this method, at least the solder paste is applied to the end portion of the overlapping area partitioned from the other area by the material in the overlapping area with the surface-mounted component terminal on the surface of the land.

このように、提材によって他の領域と区画された重なり領域の端部に少なくとも半田ペーストが塗布されるので、半田ペーストが炉において溶融した際に、溶融した半田のランドの表面の他の部分への移動が提により防止され、重なり領域の端部における半田の量が十分に確保されるので、フィレットが形成されやすくなる。表面実装部品の端子とランドとの接続を強固なものにすることができる。   In this way, since at least the solder paste is applied to the end of the overlapping region partitioned from the other region by the material, when the solder paste is melted in the furnace, the other part of the surface of the melted solder land Therefore, the fillet can be easily formed because the amount of solder at the end of the overlapping region is sufficiently secured. The connection between the terminal and the land of the surface mount component can be strengthened.

請求項4に記載の電子回路基板は、請求項1乃至3のいずれかの記載の半田ペースト塗布方法を使用して、表面実装部品が接続されたことを特徴としている。   An electronic circuit board according to a fourth aspect is characterized in that surface-mounted components are connected by using the solder paste application method according to any one of the first to third aspects.

このような電子回路基板は、請求項1乃至3のいずれかの記載の半田ペースト塗布方法を使用して表面実装部品が接続されているので、ブリッジが発生せず、フィレットが形成され、適切に半田接続がされた電子回路基板である。   In such an electronic circuit board, since the surface mount components are connected using the solder paste coating method according to any one of claims 1 to 3, a bridge is not generated, and a fillet is formed appropriately. This is an electronic circuit board with solder connection.

上記目的を達成するために、請求項5に記載の電子回路基板は、リフロー方式によって表面実装部品が半田接続された電子回路基板であって、電子回路基板上に設けられたランドの表面の少なくとも前記部品の端子との重なり領域に部分的に施された半田によって前記部品の端子が接続されていることを特徴としている。   In order to achieve the above object, an electronic circuit board according to claim 5 is an electronic circuit board in which surface-mounted components are solder-connected by a reflow method, and at least a surface of a land provided on the electronic circuit board. The terminal of the component is connected by solder partially applied to an overlapping area with the terminal of the component.

この構成によれば、電子回路基板上に設けられたランドの表面の少なくとも表面実装部品の端子との重なり領域に部分的に施された半田によって表面実装部品の端子が接続されている。ここで、「重なり領域」とは、ランドの表面における領域であって、ランドに接続された表面実装部品の端子が当接している領域のことを意味する。   According to this configuration, the terminals of the surface mount components are connected by the solder partially applied to at least the overlapping area of the surface of the land provided on the electronic circuit board with the terminals of the surface mount components. Here, the “overlapping region” means a region on the surface of the land and a region where terminals of surface-mounted components connected to the land are in contact.

このように、ランドの表面の少なくとも表面実装部品の端子との重なり領域に部分的に施された半田によって表面実装部品の端子が接続されているので、ランド間にブリッジが発生しにくく、表面実装部品の端子とランドとが適切に半田接続されている。   In this way, since the terminals of the surface-mounted components are connected by solder partially applied to the area of the surface of the land that overlaps at least the terminals of the surface-mounted components, surface-mounting is unlikely to occur between the lands. The component terminals and lands are properly soldered.

請求項6に記載の電子回路基板は、請求項5に記載の電子回路基板であって、前記ランドの前記重なり領域の端部に少なくとも施された半田によって前記部品の端子が接続されていることを特徴としている。   The electronic circuit board according to claim 6 is the electronic circuit board according to claim 5, wherein terminals of the component are connected by solder applied at least to an end portion of the overlapping area of the land. It is characterized by.

この構成によれば、ランドの表面実装部品の端子との重なり領域の端部に少なくとも施された半田によって表面実装部品の端子が接続されている。したがって、表面実装部品の端子の端部にフィレットが形成されており、表面実装部品の端子とランドとの接続が強固である。   According to this configuration, the terminals of the surface mount component are connected by the solder applied at least to the end of the overlapping area with the terminal of the surface mount component of the land. Therefore, the fillet is formed at the end of the terminal of the surface mount component, and the connection between the terminal of the surface mount component and the land is strong.

請求項7に記載の電子回路基板は、請求項6に記載の電子回路基板であって、前記ランドの前記重なり領域には、前記端部と他の領域とを区画する提材が設けられていることを特徴としている。   The electronic circuit board according to claim 7 is the electronic circuit board according to claim 6, wherein a material for partitioning the end portion and the other area is provided in the overlapping area of the land. It is characterized by being.

この構成によれば、ランドの表面実装部品の端子との重なり領域には、当該重なり領域の端部と他の領域とを区画する提財が設けられている。したがって、重なり領域の端部における半田の量が十分であり、フィレットが形成されているので、表面実装部品の端子とランドとの接続が強固である。   According to this configuration, in the overlapping region of the land with the terminal of the surface-mounted component, the provision for partitioning the end of the overlapping region and the other region is provided. Therefore, the amount of solder at the end of the overlapping region is sufficient and the fillet is formed, so that the connection between the terminal of the surface mount component and the land is strong.

以下、本発明に係る半田ペーストの塗布方法、及び、電子回路基板の例について、図面を参照しつつ説明する。なお、以下の説明に使用する図は、発明に係る半田ペーストの塗布方法、及び、電子回路基板に関する事項を模式的に表したものであり、図示した事物の寸法、及び、事物の相互間の相対的寸法などは、実際の値や関係を示すものではない。   Hereinafter, a solder paste application method and an example of an electronic circuit board according to the present invention will be described with reference to the drawings. In addition, the figure used for the following description is a schematic representation of the solder paste application method according to the invention and the items related to the electronic circuit board. Relative dimensions do not indicate actual values or relationships.

なお、本発明の半田ペーストの塗布方法は、ランドに対する半田ペーストの塗布の位置(及び範囲)に特徴があり、また、本発明の電子回路基板は、ランドにおける半田の設え位置(及び範囲)に特徴があり、その他の部分については、従来の半田ペーストの塗布方法や電子回路基板と同じとすることができるので、この特徴部分についてのみ説明する。   The solder paste application method of the present invention is characterized by the position (and range) of applying the solder paste to the land, and the electronic circuit board of the present invention is located at the position (and range) of solder on the land. Since there are features and the other parts can be the same as the conventional solder paste coating method and electronic circuit board, only these feature parts will be described.

〔第1の実施形態〕
図1の(a)は、電子回路基板1上に面実装部品の端子を接続するために設けられた複数のランド2の一部を示す説明図である。ランド2は、例えば、ガラス不織布エポキシ樹脂積層板Eの表面に、周知の方法などによって、銅箔によるパターンを形層することにより形成されている。ガラス不織布エポキシ樹脂積層板Eの表面は、ランド2の形成部分を除いて、絶縁性のレジスト塗料Rによって覆われている。このレジスト塗料Rとしては、既存のものを採用することができる。
[First Embodiment]
FIG. 1A is an explanatory diagram showing a part of a plurality of lands 2 provided for connecting terminals of surface-mounted components on the electronic circuit board 1. The land 2 is formed, for example, by forming a pattern of copper foil on the surface of the glass nonwoven fabric epoxy resin laminate E by a known method. The surface of the glass nonwoven fabric epoxy resin laminate E is covered with an insulating resist coating R except for the land 2 formation portion. As this resist paint R, an existing one can be adopted.

このランド2は、図9に示すような、フラットパッケージ型の半導体集積回路であるQFP(Quad Flat Package)200の端子(リード)200aを半田付けによって接続するためのものである。図9に示すように、QFP200は、パッケージ200bの4つの周辺のそれぞれに複数の端子200aを非常に狭い間隔で備えている。ランド2はこの端子200aを接続するものであるため、端子200aと同様に、隣接するランド2の間隔が狭くなっている。   The land 2 is for connecting terminals (leads) 200a of a QFP (Quad Flat Package) 200, which is a flat package type semiconductor integrated circuit as shown in FIG. 9, by soldering. As shown in FIG. 9, the QFP 200 includes a plurality of terminals 200a at very small intervals on each of the four periphery of the package 200b. Since the land 2 connects the terminal 200a, the interval between the adjacent lands 2 is narrow as in the terminal 200a.

リフロー方式の半田付けによって、このようなランド2にQFP200の端子200aを接続する場合には、例えば、半田ペーストを塗布する部分に対応した穴を穿いたメタルマスク(不図示)を電子回路基板1の上に被せ、その上からスキージ(不図示)を使って半田ペーストをしごくことによりランド2に半田ペーストを塗布するという塗布工程が実施される。   When the terminal 200a of the QFP 200 is connected to such a land 2 by reflow soldering, for example, a metal mask (not shown) having a hole corresponding to a portion to which a solder paste is applied is used as the electronic circuit board 1. An application process is performed in which the solder paste is applied to the lands 2 by squeezing the solder paste using a squeegee (not shown).

第1の実施の形態では、半田ペーストの塗布工程(方法)において、メタルマスクとスキージを用いて、図1の(b)に示すように、ランド2の表面に、部分的に半田ペースト3を塗布する。ランド2にQFP200の端子200aを接続した際に、ランド2の表面の全領域がQFP200の端子200aに当接(接続)しない場合には、少なくともランド2の表面の端子200aと重なる(当接する)領域に、部分的に半田ペースト3を塗布するようにする。なお、図1の(b)に示す例のように、ランド2の表面の端子200aとの重なり領域の端部2a、つまり、ランド2の長手方向(図面の左右方向)の両端2aに、少なくとも半田ペースト3(a)を塗布することが好ましい。   In the first embodiment, in the solder paste application process (method), using a metal mask and a squeegee, the solder paste 3 is partially applied to the surface of the land 2 as shown in FIG. Apply. When the terminal 200a of the QFP 200 is connected to the land 2, if the entire area of the surface of the land 2 does not contact (connect) to the terminal 200a of the QFP 200, at least the terminal 200a on the surface of the land 2 overlaps (contacts). The solder paste 3 is partially applied to the region. As shown in the example shown in FIG. 1B, at least the end 2a of the overlapping region of the surface of the land 2 with the terminal 200a, that is, both ends 2a in the longitudinal direction of the land 2 (left and right direction in the drawing) It is preferable to apply the solder paste 3 (a).

図2は、第1の実施の形態の半田ペースト塗布方法により半田ペースト3を塗布した後に、半田ペースト3を溶融させてから冷却することによってQFP200が接続された電子回路基板1のランド2付近の断面図である。この図からわかるように、ランド2とQFP200の端子200aとは、ランド2と端子200aとの間に部分的に設けられた半田4によって接続されている。上述したように、ランド2には、部分的に半田ペースト3が塗布されるので、炉の中で半田ペースト3が溶融した際に、部分的に塗布されたそれぞれの半田ペースト3が一体となって多量の溶融半田を形成することがなく、溶融半田がランド2の領域外に押し出されて隣接するランド2の溶融半田と接触してブリッジを形成することが防止される。したがって、QFP200の端子200aをランド2に適切に半田接続することができる。   FIG. 2 shows the area around the land 2 of the electronic circuit board 1 to which the QFP 200 is connected by applying the solder paste 3 by the solder paste application method of the first embodiment, and then melting the solder paste 3 and then cooling it. It is sectional drawing. As can be seen from this figure, the land 2 and the terminal 200a of the QFP 200 are connected by solder 4 partially provided between the land 2 and the terminal 200a. As described above, since the solder paste 3 is partially applied to the lands 2, when the solder paste 3 is melted in the furnace, the partially applied solder pastes 3 are integrated. Therefore, it is possible to prevent the molten solder from being pushed out of the land 2 region and coming into contact with the molten solder of the adjacent land 2 to form a bridge. Therefore, the terminal 200a of the QFP 200 can be appropriately solder-connected to the land 2.

また、ランド2の端子200aとの重なり領域の端部2aに半田ペースト3(a)が塗布されるので、半田ペースト3(a)が溶融後に冷却された際に、QFP200の端子200aの端部にフィレット5が形成されるので、半田4(5)によるランド2と端子200aの接続がより強固なものとなる。   Also, since the solder paste 3 (a) is applied to the end 2a of the overlapping area with the terminal 200a of the land 2, when the solder paste 3 (a) is cooled after being melted, the end of the terminal 200a of the QFP 200 Since the fillet 5 is formed, the connection between the land 2 and the terminal 200a by the solder 4 (5) becomes stronger.

〔第2の実施形態〕
図3の(a)は、電子回路基板1’上に面実装部品の端子を接続するために設けられた複数のランド6の一部を示す説明図である。第2の実施の形態の半田ペーストの塗布工程(方法)においては、第1の実施の形態と同様に、ランド6の表面に、部分的に半田ペースト3を塗布する。ただし、ランド6の表面の端子200aとの重なり領域の端部6aは、レジスト塗料Rの塗布により設けられた堤7により、ランド6の表面のその他の部分と区画されており、この提7によって区画された端部6aに少なくとも半田ペースト3(a)を塗布する。
[Second Embodiment]
FIG. 3A is an explanatory view showing a part of the plurality of lands 6 provided for connecting the terminals of the surface mount component on the electronic circuit board 1 ′. In the solder paste application process (method) of the second embodiment, the solder paste 3 is partially applied to the surface of the land 6 as in the first embodiment. However, the end portion 6a of the overlapping area with the terminal 200a on the surface of the land 6 is partitioned from other portions on the surface of the land 6 by the bank 7 provided by application of the resist paint R. At least solder paste 3 (a) is applied to the partitioned end portion 6a.

図4は、第2の実施の形態の半田ペースト塗布方法により半田ペースト3を塗布した後に、半田ペースト3を溶融させてから冷却することによってQFP200が接続された電子回路基板1’のランド6付近の断面図である。この図からわかるように、ランド6とQFP200の端子200aとは、ランド6と端子200aとの間に部分的に設けられた半田4によって接続されている。上述したように、ランド6には、部分的に半田ペースト3が塗布されるので、炉の中で半田ペースト3が溶融した際に、部分的に塗布されたそれぞれの半田ペースト3が一体となって多量の溶融半田を形成することがなく、溶融半田がランド6の領域外に押し出されて隣接するランド6の溶融半田と接触してブリッジを形成することが防止される。したがって、QFP200の端子200aをランド6に適切に半田接続することができる。   FIG. 4 shows the vicinity of the lands 6 of the electronic circuit board 1 ′ to which the QFP 200 is connected by applying the solder paste 3 by the solder paste application method of the second embodiment and then melting the solder paste 3 and then cooling it. FIG. As can be seen from this figure, the land 6 and the terminal 200a of the QFP 200 are connected by the solder 4 partially provided between the land 6 and the terminal 200a. As described above, since the solder paste 3 is partially applied to the lands 6, when the solder paste 3 is melted in a furnace, the partially applied solder pastes 3 are integrated. Therefore, it is possible to prevent the molten solder from being pushed out of the area of the land 6 and coming into contact with the molten solder of the adjacent land 6 to form a bridge. Therefore, the terminal 200a of the QFP 200 can be appropriately soldered to the land 6.

また、ランド6の端部6aは、提7により、ランド6の表面のその他の部分と区画されており、半田ペースト3(a)が溶融した際に、溶融した半田のランド6の表面の他の部分への移動が提7により防止されるので、端部6aにおける半田の量が十分に確保され、フィレット5が形成されやすくなる。したがって、ブリッジの形成を防止しつつ半田接続を強固なものとすることができる。   Further, the end 6a of the land 6 is separated from the other parts of the surface of the land 6 by the ledge 7, and when the solder paste 3 (a) is melted, Since the movement to this portion is prevented by the ledge 7, a sufficient amount of solder is secured at the end 6a, and the fillet 5 is easily formed. Therefore, the solder connection can be strengthened while preventing the formation of the bridge.

なお、本発明の実施形態は上述の形態に限らず、本発明の技術的思想の範囲内において種々に変更してもよい。例えば、上述の実施の形態では、ランド2,6には半田ペースト3をランド2,6の長手方向(図面の左右方向)に一列に塗布することとしたが、これに替えて、図5に示すように、個々の半田ペースト3が複数の列をなすように塗布してもよい。また、半田ペースト3は、必ずしも列を成すように規則的に塗布しなくてもよい。   The embodiment of the present invention is not limited to the above-described embodiment, and various modifications may be made within the scope of the technical idea of the present invention. For example, in the above-described embodiment, the solder paste 3 is applied to the lands 2 and 6 in a row in the longitudinal direction of the lands 2 and 6 (left and right direction in the drawing). As shown, the individual solder pastes 3 may be applied in a plurality of rows. Moreover, the solder paste 3 does not necessarily have to be applied regularly so as to form a row.

さらに、上述の実施の形態では、ランド2,6毎の半田ペースト3を塗布する位置を同一としたが、これに替えて、ランド2,6毎に半田ペースト3を塗布する位置が異なるようにしてもよい。この場合、例えば、図6に示すように、隣接するランド2,6の1つおきに半田ペースト3を塗布する位置や数を異ならせ、隣接するランド2,6に塗布された半田ペースト3同士の距離が遠くなるようにするとよい。このようにすれば、溶融してランド2,6の領域外に押し出された半田ペースト3が接触しにくくなるので、ブリッジが発生することをより効果的に防止することができる。   Furthermore, in the above-described embodiment, the position where the solder paste 3 is applied to each of the lands 2 and 6 is the same, but instead, the position where the solder paste 3 is applied to each of the lands 2 and 6 is different. May be. In this case, for example, as shown in FIG. 6, the positions and numbers of the solder pastes 3 applied to every other adjacent lands 2, 6 are different, and the solder pastes 3 applied to the adjacent lands 2, 6 are different from each other. It is better to make the distance of. In this way, the solder paste 3 melted and pushed out of the area of the lands 2 and 6 becomes difficult to contact, so that the occurrence of a bridge can be more effectively prevented.

なお、ランド2,6に塗布する半田ペースト3の数、位置、形状などや、提7の形状は、上述の実施形態の具体例に限定されるものではない。   Note that the number, position, shape, and the like of the solder paste 3 applied to the lands 2 and 6 and the shape of the sword 7 are not limited to the specific examples of the above-described embodiment.

本発明は、リフロー方式によって半導体集積回路を電子回路基板に接続するための半田ペースト塗布方法及び当該半田ペースト塗布方法を用いて半導体集積回路を接続した電子回路基板に適用可能である。   The present invention can be applied to a solder paste coating method for connecting a semiconductor integrated circuit to an electronic circuit board by a reflow method and an electronic circuit board to which a semiconductor integrated circuit is connected using the solder paste coating method.

本発明の第1の実施の形態の半田ペースト塗布方法及び電子回路基板1を説明するための電子回路基板1のランド2部分の拡大図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an enlarged view of a land 2 portion of an electronic circuit board 1 for explaining a solder paste application method and an electronic circuit board 1 according to a first embodiment of the present invention. 本発明の第1の実施の形態の半田ペースト塗布方法を用いてQFP200が接続された電子回路基板1を説明する断面図である。It is sectional drawing explaining the electronic circuit board 1 to which QFP200 was connected using the solder paste application | coating method of the 1st Embodiment of this invention. 本発明の第2の実施の形態の半田ペースト塗布方法及び電子回路基板1’を説明するための電子回路基板1’のランド6部分の拡大図である。It is an enlarged view of the land 6 part of the electronic circuit board 1 'for explaining the solder paste applying method and the electronic circuit board 1' according to the second embodiment of the present invention. 本発明の第2の実施の形態の半田ペースト塗布方法を用いてQFP200が接続された電子回路基板1’を説明する断面図である。It is sectional drawing explaining electronic circuit board 1 'to which QFP200 was connected using the solder paste application | coating method of the 2nd Embodiment of this invention. 本発明のその他の実施の形態を説明するための電子回路基板1のランド2部分の拡大図である。It is an enlarged view of the land 2 part of the electronic circuit board 1 for demonstrating other embodiment of this invention. 本発明のその他の実施の形態を説明するための電子回路基板1のランド2部分の拡大図である。It is an enlarged view of the land 2 part of the electronic circuit board 1 for demonstrating other embodiment of this invention. 従来の半田ペースト塗布方法を説明するための電子回路基板100のランド50部分の拡大図である。It is an enlarged view of the land 50 part of the electronic circuit board 100 for demonstrating the conventional solder paste application | coating method. 従来の半田ペースト塗布方法によって塗布された半田ペースト70によってQFP200が接続された電子回路基板100においてランド50間にブリッジが発生している様子を示す説明図である。It is explanatory drawing which shows a mode that the bridge | bridging has generate | occur | produced between the lands 50 in the electronic circuit board 100 to which QFP200 was connected by the solder paste 70 apply | coated with the conventional solder paste application | coating method. 本発明の半田ペースト塗布方法及び電子回路基板1,1’に接続される表面実装部品の一例としてのQFP200を示す説明図である。It is explanatory drawing which shows QFP200 as an example of the surface mounting components connected to the solder paste application | coating method of this invention, and the electronic circuit board 1, 1 '.

符号の説明Explanation of symbols

1 電子回路基板
1’ 電子回路基板
2 ランド
2a 端部
3 半田ペースト
4 半田
5 フィレット
6 ランド
6a 端部
7 提
E ガラス不織布エポキシ樹脂積層板
R レジスト塗料
DESCRIPTION OF SYMBOLS 1 Electronic circuit board 1 'Electronic circuit board 2 Land 2a End part 3 Solder paste 4 Solder 5 Fillet 6 Land 6a End part 7 E E Glass nonwoven fabric epoxy resin laminated board R Resist paint

Claims (7)

リフロー方式による表面実装部品の電子回路基板への接続のための半田ペースト塗布方法であって、
前記電子回路基板上に設けられた、前記部品の端子が接続されるランドの表面における、少なくとも前記端子との重なり領域に部分的に半田ペーストを塗布することを特徴とする半田ペースト塗布方法。
A solder paste application method for connecting a surface mount component to an electronic circuit board by a reflow method,
A solder paste coating method, wherein a solder paste is partially coated on at least an overlapping area with the terminal on a surface of a land provided on the electronic circuit board to which a terminal of the component is connected.
前記ランドの前記重なり領域の端部に少なくとも半田ペーストを塗布することを特徴とする請求項1に記載の半田ペースト塗布方法。   The solder paste application method according to claim 1, wherein at least a solder paste is applied to an end portion of the overlapping area of the land. 前記ランドの前記重なり領域において、提材によって他の領域と区画された前記重なり領域の端部に対して少なくとも半田ペーストの塗布を行うことを特徴とする請求項1に記載の半田ペースト塗布方法。   2. The solder paste application method according to claim 1, wherein at least the solder paste is applied to an end portion of the overlap area divided from the other area by a material in the overlap area of the land. 請求項1乃至3のいずれか1に記載の半田ペースト塗布方法を使用して、表面実装部品が接続されたことを特徴とする電子回路基板。   An electronic circuit board, wherein a surface mount component is connected using the solder paste coating method according to claim 1. リフロー方式によって表面実装部品が半田接続された電子回路基板であって、
電子回路基板上に設けられたランドの表面の少なくとも前記部品の端子との重なり領域に部分的に施された半田によって前記部品の端子が接続されていることを特徴とする電子回路基板。
An electronic circuit board in which surface mount components are soldered by a reflow method,
An electronic circuit board, wherein the terminals of the component are connected by solder partially applied to at least an overlapping region of the surface of a land provided on the electronic circuit board with the terminal of the component.
前記ランドの前記重なり領域の端部に少なくとも施された半田によって前記部品の端子が接続されていることを特徴とする請求項5に記載の電子回路基板。   6. The electronic circuit board according to claim 5, wherein the terminal of the component is connected by solder applied at least to an end portion of the overlapping area of the land. 前記ランドの前記重なり領域には、前記端部と他の領域とを区画する提材が設けられていることを特徴とする請求項6に記載の電子回路基板。   The electronic circuit board according to claim 6, wherein a material for partitioning the end portion and another region is provided in the overlapping region of the land.
JP2006285127A 2006-10-19 2006-10-19 Solder paste applying method, and electronic circuit board Pending JP2008103547A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006285127A JP2008103547A (en) 2006-10-19 2006-10-19 Solder paste applying method, and electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006285127A JP2008103547A (en) 2006-10-19 2006-10-19 Solder paste applying method, and electronic circuit board

Publications (1)

Publication Number Publication Date
JP2008103547A true JP2008103547A (en) 2008-05-01

Family

ID=39437654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006285127A Pending JP2008103547A (en) 2006-10-19 2006-10-19 Solder paste applying method, and electronic circuit board

Country Status (1)

Country Link
JP (1) JP2008103547A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014160265A1 (en) * 2013-03-14 2014-10-02 Hiq Solar, Inc. Electrical circuit board trace pattern to minimize capacitor cracking and improve reliability
US9815133B2 (en) 2014-08-05 2017-11-14 Canon Kabushiki Kaisha Method for producing a module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014160265A1 (en) * 2013-03-14 2014-10-02 Hiq Solar, Inc. Electrical circuit board trace pattern to minimize capacitor cracking and improve reliability
US9414490B2 (en) 2013-03-14 2016-08-09 Hiq Solar, Inc. Electrical circuit board trace pattern to minimize capacitor cracking and improve reliability
US9815133B2 (en) 2014-08-05 2017-11-14 Canon Kabushiki Kaisha Method for producing a module

Similar Documents

Publication Publication Date Title
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
JP2007305615A (en) Soldering structure of through-hole
JP2010212318A (en) Printed wiring board and component mounting structure
JP2007027538A (en) Circuit board
JP2008103547A (en) Solder paste applying method, and electronic circuit board
JP4274264B2 (en) Module manufacturing method
JP5938953B2 (en) Printed wiring board warpage reduction structure and circuit board manufacturing method
TW201338645A (en) Printed circuit board and method for manufacturing printed circuit board
JP2010219411A (en) Electronic circuit board and manufacturing method of the same
JP4273918B2 (en) Module manufacturing method
CN111836474A (en) Electronic device and method for manufacturing the same, and printed circuit board and method for manufacturing the same
WO2021235196A1 (en) Mounting structure for chip component
JPS63124496A (en) Method of fitting multiterminal component
JP2009111410A (en) Module
JP2007258654A (en) Circuit board land connection method and the circuit board
JP2007194462A (en) Chip component mounting structure and method therefor
WO2013136575A1 (en) Printed wiring board and circuit board
JP2009060006A (en) Soldering pallet
JPH11177224A (en) Metallic mask and printed wiring board
JPH0745927A (en) Printed wiring board
JP6171898B2 (en) Electronic device and manufacturing method thereof
KR20010063057A (en) Printed circuit board
JP2002232125A (en) Printed wiring board and its manufacturing method
JPH04196191A (en) Printed board
JP2002158427A (en) Printed wiring board, component mounting board and electronic apparatus