JP2002026306A - ダイナミックレンジが大きい電荷読み出しシステム - Google Patents
ダイナミックレンジが大きい電荷読み出しシステムInfo
- Publication number
- JP2002026306A JP2002026306A JP2001132231A JP2001132231A JP2002026306A JP 2002026306 A JP2002026306 A JP 2002026306A JP 2001132231 A JP2001132231 A JP 2001132231A JP 2001132231 A JP2001132231 A JP 2001132231A JP 2002026306 A JP2002026306 A JP 2002026306A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- image sensor
- register
- ccd register
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000035945 sensitivity Effects 0.000 claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 238000012546 transfer Methods 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims 3
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 102100021337 Gap junction alpha-1 protein Human genes 0.000 description 1
- 101100219325 Phaseolus vulgaris BA13 gene Proteins 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000005574 cross-species transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000002287 horizontal cell Anatomy 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 固体画像センサのダイナミックレンジを大き
くすること 【解決手段】電荷増倍器を内蔵する読み出しアーキテク
チャを有する固体画像センサは、電荷オーバーフローバ
リアを介し第１ＣＣＤレジスタに結合された、少なくと
も１つの第２ＣＣＤレジスタに隣接する第１ＣＣＤレジ
スタを含み、第２ＣＣＤレジスタはオーバーフロー電荷
を収集し、この電荷を各レジスタ内に設けられた少なく
とも１つの検出ノードに転送するようになっており、電
荷変換ノードの電荷変換感度はノードごとに変わってい
る。
くすること 【解決手段】電荷増倍器を内蔵する読み出しアーキテク
チャを有する固体画像センサは、電荷オーバーフローバ
リアを介し第１ＣＣＤレジスタに結合された、少なくと
も１つの第２ＣＣＤレジスタに隣接する第１ＣＣＤレジ
スタを含み、第２ＣＣＤレジスタはオーバーフロー電荷
を収集し、この電荷を各レジスタ内に設けられた少なく
とも１つの検出ノードに転送するようになっており、電
荷変換ノードの電荷変換感度はノードごとに変わってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、固体画像センサに
関し、より詳細には、電荷処理能力が大きく、電荷のダ
イナミックレンジ（ＤＲ）が大きく、センサのＤＲを拡
大し、よって電荷読み出しシステムのＤＲに対する要求
量を高める電荷増倍器を内蔵する読み出しアーキテクチ
ャを有する画像センサに関する。
関し、より詳細には、電荷処理能力が大きく、電荷のダ
イナミックレンジ（ＤＲ）が大きく、センサのＤＲを拡
大し、よって電荷読み出しシステムのＤＲに対する要求
量を高める電荷増倍器を内蔵する読み出しアーキテクチ
ャを有する画像センサに関する。
【０００２】
【従来の技術】代表的な画像センサは入射する光子を電
子に変換し、電子をセンサピクセルで積分（収集）する
ことによって光を検出するようになっている。積分サイ
クルが完了した後に電荷は電圧に変換され、電圧はデバ
イスの出力ターミナルへ供給される。電荷から電圧への
変換はアクティブピクセルＣＭＯＳ画像センサで行われ
ているように、センサ内で直接行うか、または電荷変換
増幅器内の検出エリア外で遠隔的に行われる。遠隔変換
方法では、種々の垂直および水平電荷結合デバイス（Ｃ
ＣＤ）のレジスタを使用する周知の電荷転送方法によ
り、検出増幅器へ電荷を転送しなければならない。
子に変換し、電子をセンサピクセルで積分（収集）する
ことによって光を検出するようになっている。積分サイ
クルが完了した後に電荷は電圧に変換され、電圧はデバ
イスの出力ターミナルへ供給される。電荷から電圧への
変換はアクティブピクセルＣＭＯＳ画像センサで行われ
ているように、センサ内で直接行うか、または電荷変換
増幅器内の検出エリア外で遠隔的に行われる。遠隔変換
方法では、種々の垂直および水平電荷結合デバイス（Ｃ
ＣＤ）のレジスタを使用する周知の電荷転送方法によ
り、検出増幅器へ電荷を転送しなければならない。
【０００３】米国特許第5,337,340号は、代表的なＣＣ
Ｄレジスタで使用できる電荷キャリア増倍の基本概念を
教示している。この増倍方法は適当なクロック電圧を種
々のデバイスのゲートに印加することによって誘導され
る単一キャリアの衝撃イオン化(impact ionization)に
基づくものである。適当なクロック電圧は構造内に大き
い電界を発生させ、これら大電界領域にキャリアが注入
されると、キャリアはエネルギーを得て、衝撃イオン化
がなされ得る。従って、この方法は電荷検出増幅器に到
達するキャリアの元の数を増加する。単一キャリアの衝
撃イオン化に基づくキャリア増倍はほとんどノイズを発
生しないので、このような方法は望ましい効果となる。
現在の技術レベルの電荷検出増幅器により、単一電子で
はなく受信される単一の光子ごとに多数の電子を検出す
ることがより容易である。今日の電荷変換増幅器のノイ
ズフロア(noise floor)は約１０個の電子であり、これ
よりも低下させることは容易ではない。
Ｄレジスタで使用できる電荷キャリア増倍の基本概念を
教示している。この増倍方法は適当なクロック電圧を種
々のデバイスのゲートに印加することによって誘導され
る単一キャリアの衝撃イオン化(impact ionization)に
基づくものである。適当なクロック電圧は構造内に大き
い電界を発生させ、これら大電界領域にキャリアが注入
されると、キャリアはエネルギーを得て、衝撃イオン化
がなされ得る。従って、この方法は電荷検出増幅器に到
達するキャリアの元の数を増加する。単一キャリアの衝
撃イオン化に基づくキャリア増倍はほとんどノイズを発
生しないので、このような方法は望ましい効果となる。
現在の技術レベルの電荷検出増幅器により、単一電子で
はなく受信される単一の光子ごとに多数の電子を検出す
ることがより容易である。今日の電荷変換増幅器のノイ
ズフロア(noise floor)は約１０個の電子であり、これ
よりも低下させることは容易ではない。
【０００４】
【発明が解決しようとする課題】しかしながら、電荷増
倍法ではＣＣＤレジスタの設計に、ある問題がある。転
送されるキャリアの数が徐々に増加するにつれ、次第に
多数のウェルを使用しなければならない。このことは、
ピクセルのサイズによって双方向の寸法が制限されてい
るレジスタでは容易に達成できない。この種のレジスタ
として、フレーム転送（ＦＴ）センサにおける垂直レジ
スタ、時間遅延積分（ＴＤＩ）センサ、またはインター
ライン(interline)転送（ＩＴ）センサが挙げられる。
従って、幅が一方向にしか限定されていない水平ＣＣＤ
レジスタに電荷増倍機能のほとんどを組み込むことが望
ましい。
倍法ではＣＣＤレジスタの設計に、ある問題がある。転
送されるキャリアの数が徐々に増加するにつれ、次第に
多数のウェルを使用しなければならない。このことは、
ピクセルのサイズによって双方向の寸法が制限されてい
るレジスタでは容易に達成できない。この種のレジスタ
として、フレーム転送（ＦＴ）センサにおける垂直レジ
スタ、時間遅延積分（ＴＤＩ）センサ、またはインター
ライン(interline)転送（ＩＴ）センサが挙げられる。
従って、幅が一方向にしか限定されていない水平ＣＣＤ
レジスタに電荷増倍機能のほとんどを組み込むことが望
ましい。
【０００５】電荷増倍から生じる第２の問題は、電荷検
出増幅器の入力端における電荷変換構造体のＤＲに関連
している。一般に、電荷は適当な電荷検出ノードで転送
され、このノードでは到達した電荷を容量が電圧増分量
に変換するようになっている。電荷変換のためには感度
を大きくし、ノイズを低くすることが望ましい。これに
よってノードの容量の値を極めて小さくすることができ
る。しかしながら、電荷を増倍する際に、電圧増分量は
検出ノードが処理できないほど大きくなり得る。従っ
て、利用できる最大電圧スイング量がセンサのＤＲを不
当に限定している。
出増幅器の入力端における電荷変換構造体のＤＲに関連
している。一般に、電荷は適当な電荷検出ノードで転送
され、このノードでは到達した電荷を容量が電圧増分量
に変換するようになっている。電荷変換のためには感度
を大きくし、ノイズを低くすることが望ましい。これに
よってノードの容量の値を極めて小さくすることができ
る。しかしながら、電荷を増倍する際に、電圧増分量は
検出ノードが処理できないほど大きくなり得る。従っ
て、利用できる最大電圧スイング量がセンサのＤＲを不
当に限定している。
【０００６】本発明によって解決すべき第３の問題は、
半導体基板上の電荷増倍器の配向に関連している。２０
００年にテイラーアンドフランシス社によって出版され
たデイビド・Ｋ・フェリー著「半導体の移動」の第２４
９ページに、理論的に説明されているように、増倍スレ
ッショルドは結晶配向に依存し得る。従って、増倍ゲー
トに印加される増倍パルスの電圧振幅は、ＣＣＤレジス
タが＜１００＞、＜１１０＞又は＜１１１＞方向に配向
されているかどうかに依存し得る。実際に、重要なのは
大電界における電子の注入およびその移動方向であっ
て、レジスタの配向自体は重要ではない。しかしなが
ら、ほとんどのＣＣＤレジスタでは、大電界および電子
の注入はレジスタの長手方向に沿って進行する。電荷増
倍ノイズも結晶の配向に依存するので、電荷増倍パルス
の振幅ではなく、ノイズのほうを最小にすることが望ま
しい。従って、本発明はノイズおよびノイズ振幅を最小
にするには、所定のレジスタの配向および材料の結晶平
面が望ましく、これら配向を同一とする必要はないとす
る概念を提供するものである。
半導体基板上の電荷増倍器の配向に関連している。２０
００年にテイラーアンドフランシス社によって出版され
たデイビド・Ｋ・フェリー著「半導体の移動」の第２４
９ページに、理論的に説明されているように、増倍スレ
ッショルドは結晶配向に依存し得る。従って、増倍ゲー
トに印加される増倍パルスの電圧振幅は、ＣＣＤレジス
タが＜１００＞、＜１１０＞又は＜１１１＞方向に配向
されているかどうかに依存し得る。実際に、重要なのは
大電界における電子の注入およびその移動方向であっ
て、レジスタの配向自体は重要ではない。しかしなが
ら、ほとんどのＣＣＤレジスタでは、大電界および電子
の注入はレジスタの長手方向に沿って進行する。電荷増
倍ノイズも結晶の配向に依存するので、電荷増倍パルス
の振幅ではなく、ノイズのほうを最小にすることが望ま
しい。従って、本発明はノイズおよびノイズ振幅を最小
にするには、所定のレジスタの配向および材料の結晶平
面が望ましく、これら配向を同一とする必要はないとす
る概念を提供するものである。
【０００７】本発明の目的は、これら限界を克服し、低
ノイズでダイナミックレンジの大きい読み出し能力を達
成する構造体を提供することにある。従来の技術は、代
表的な画像センサのシリアルレジスタ内にどのように電
荷増倍構造体を組み込むか、更に次第に数が増すキャリ
アにどのように適合するかについては詳細には示してい
ない。更に従来の技術はＤＲが大きく、電荷検出ノード
における最大許容電圧スイングによって制限されない電
荷読み出しシステムをどのように設計するかについても
示していない。最後に、従来技術は電荷増倍パルス電圧
および電圧増倍ノイズが結晶の配向に依存すること、お
よび最高のノイズ性能またはパルス振幅性能とするうえ
で所定のＣＣＤレジスタまたはレジスタピクセル配向が
好ましいかについては教示していない。
ノイズでダイナミックレンジの大きい読み出し能力を達
成する構造体を提供することにある。従来の技術は、代
表的な画像センサのシリアルレジスタ内にどのように電
荷増倍構造体を組み込むか、更に次第に数が増すキャリ
アにどのように適合するかについては詳細には示してい
ない。更に従来の技術はＤＲが大きく、電荷検出ノード
における最大許容電圧スイングによって制限されない電
荷読み出しシステムをどのように設計するかについても
示していない。最後に、従来技術は電荷増倍パルス電圧
および電圧増倍ノイズが結晶の配向に依存すること、お
よび最高のノイズ性能またはパルス振幅性能とするうえ
で所定のＣＣＤレジスタまたはレジスタピクセル配向が
好ましいかについては教示していない。
【０００８】
【課題を解決するための手段】本発明は、従来技術にお
ける限界を克服するＣＣＤにおける構造を提案するもの
であり、本発明は電荷検出ノードにおける電圧スイング
制限によってＤＲが制限されない実用的な大ＤＲ読み出
しシステムを提案するものである。更に本発明は、ＤＲ
が大きい種々のアーキテクチャの実用的な高性能の画像
センサを提案するものである。これら構造的な進歩はＣ
ＣＤ画像センサの水平レジスタ内に電荷増倍セルを内蔵
させることによって達成される。電荷が増倍される際
に、これに対応し、水平セルは幅が広くなり、ステージ
ごとにより多数の電荷増倍ゲートが増設される。電荷増
倍器の後に電荷オーバーフロー領域が設けられ、この領
域では、所定のスレッショルドを越える電荷量は別のレ
ジスタ内に分割される。このレジスタは、異なる変換感
度を有する検出ノードによって終端できる。３つ以上の
ステップにわたって電荷オーバーフローおよび分割プロ
セスを続行できる。この結果、直接電荷領域において所
定の電荷対電圧伝達特性でセンサのダイナミックレンジ
をほとんど任意に圧縮することができる。電荷領域のＤ
Ｒ圧縮によって、電荷検出ノードおよび増幅器のＤＲに
厳格な要求を課すことなく、電荷増倍器によって得られ
る大ＤＲをフルに利用できる。最後に、最小のパルス振
幅および最小のノイズが得られるよう、半導体基板の所
定の結晶方向に対し、電荷増倍レジスタ自身の配向が最
適とされる。
ける限界を克服するＣＣＤにおける構造を提案するもの
であり、本発明は電荷検出ノードにおける電圧スイング
制限によってＤＲが制限されない実用的な大ＤＲ読み出
しシステムを提案するものである。更に本発明は、ＤＲ
が大きい種々のアーキテクチャの実用的な高性能の画像
センサを提案するものである。これら構造的な進歩はＣ
ＣＤ画像センサの水平レジスタ内に電荷増倍セルを内蔵
させることによって達成される。電荷が増倍される際
に、これに対応し、水平セルは幅が広くなり、ステージ
ごとにより多数の電荷増倍ゲートが増設される。電荷増
倍器の後に電荷オーバーフロー領域が設けられ、この領
域では、所定のスレッショルドを越える電荷量は別のレ
ジスタ内に分割される。このレジスタは、異なる変換感
度を有する検出ノードによって終端できる。３つ以上の
ステップにわたって電荷オーバーフローおよび分割プロ
セスを続行できる。この結果、直接電荷領域において所
定の電荷対電圧伝達特性でセンサのダイナミックレンジ
をほとんど任意に圧縮することができる。電荷領域のＤ
Ｒ圧縮によって、電荷検出ノードおよび増幅器のＤＲに
厳格な要求を課すことなく、電荷増倍器によって得られ
る大ＤＲをフルに利用できる。最後に、最小のパルス振
幅および最小のノイズが得られるよう、半導体基板の所
定の結晶方向に対し、電荷増倍レジスタ自身の配向が最
適とされる。
【０００９】
【発明の実施の形態】図１には代表的なＣＣＤエリア画
像センサアーキテクチャの平面図が示されている。半導
体基板は領域１０１として表示されており、この領域で
はセンサのアクティブエリアが設けられている。領域１
０２はアクティブ画像検出エリアであって、この検出エ
リアはチャンネルストッパーおよび転送ゲートによって
個々のピクセルに分割されている。図面を簡単にするた
めに、チャンネルストッパーおよびゲートの双方は図示
されていない。
像センサアーキテクチャの平面図が示されている。半導
体基板は領域１０１として表示されており、この領域で
はセンサのアクティブエリアが設けられている。領域１
０２はアクティブ画像検出エリアであって、この検出エ
リアはチャンネルストッパーおよび転送ゲートによって
個々のピクセルに分割されている。図面を簡単にするた
めに、チャンネルストッパーおよびゲートの双方は図示
されていない。
【００１０】画像センサアーキテクチャには、フレーム
転送から、本発明で使用できる単一の水平レジスタまた
は多数のレジスタを備えたインターライン転送まで、多
くのタイプがある。しかしながら、本明細書では説明を
更に簡略化するために、これら選択案については説明し
ない。本発明をこれらのいずれにも適用できることは当
業者には明らかである。
転送から、本発明で使用できる単一の水平レジスタまた
は多数のレジスタを備えたインターライン転送まで、多
くのタイプがある。しかしながら、本明細書では説明を
更に簡略化するために、これら選択案については説明し
ない。本発明をこれらのいずれにも適用できることは当
業者には明らかである。
【００１１】図１における領域１０３は水平レジスタ１
０４とのインターフェースとなる１つのピクセル垂直列
を示す。画像エリアゲートがクロック制御されると、ピ
クセルのうちの一行からの電荷が水平レジスタ１０４に
転送される。その後、水平レジスタ１０４のゲートにク
ロックパルスを印加することにより、電荷は電荷増倍領
域１０５を通過するように水平方向へ転送され、この電
荷増倍領域で増倍される。電荷はこの増倍領域１０５を
出た後に、電荷オーバーフロー領域１０６に進入する。
このオーバーフロー領域において、各ピクセルの電荷は
その量に応じて少なくとも２つの異なるチャンネル１０
６ａと１０６ｂとに分離される。電荷量が小さい場合、
この電荷は高感度チャンネル１０６ａ内に閉じ込められ
たままであり、高感度出力電荷検出ノード１０７へ転送
される。しかしながら、電荷量が所定の限度（高感度チ
ャンネルの電荷処理能力）を越える場合、この限界を越
える過剰分は低感度チャンネル１０６ｂ内へ漏れる。こ
の過剰電荷は、次に低感度チャンネル１０６ｂを通って
低感度電荷検出ノード１０８へ転送される。次に、高感
度ノード増幅器１０９および低感度ノード増幅器１１０
は、対応する電荷検出ノードの電圧をバッファし、この
電圧を信号加算ネットワーク１１１へ送る。この結果得
られる信号は、次に出力バッファ増幅器１１２によって
バッファされ、デバイス出力ターミナル１１３へ供給さ
れる。
０４とのインターフェースとなる１つのピクセル垂直列
を示す。画像エリアゲートがクロック制御されると、ピ
クセルのうちの一行からの電荷が水平レジスタ１０４に
転送される。その後、水平レジスタ１０４のゲートにク
ロックパルスを印加することにより、電荷は電荷増倍領
域１０５を通過するように水平方向へ転送され、この電
荷増倍領域で増倍される。電荷はこの増倍領域１０５を
出た後に、電荷オーバーフロー領域１０６に進入する。
このオーバーフロー領域において、各ピクセルの電荷は
その量に応じて少なくとも２つの異なるチャンネル１０
６ａと１０６ｂとに分離される。電荷量が小さい場合、
この電荷は高感度チャンネル１０６ａ内に閉じ込められ
たままであり、高感度出力電荷検出ノード１０７へ転送
される。しかしながら、電荷量が所定の限度（高感度チ
ャンネルの電荷処理能力）を越える場合、この限界を越
える過剰分は低感度チャンネル１０６ｂ内へ漏れる。こ
の過剰電荷は、次に低感度チャンネル１０６ｂを通って
低感度電荷検出ノード１０８へ転送される。次に、高感
度ノード増幅器１０９および低感度ノード増幅器１１０
は、対応する電荷検出ノードの電圧をバッファし、この
電圧を信号加算ネットワーク１１１へ送る。この結果得
られる信号は、次に出力バッファ増幅器１１２によって
バッファされ、デバイス出力ターミナル１１３へ供給さ
れる。
【００１２】図１に示されるようなシリアルレジスタ１
０４には消去(chearing)ゲート１１４および消去(chear
ing)ドレイン１１５も組み込まれている。ゲート１１４
およびドレイン１１５は、消去ゲート１１４に印加され
る単一パルスによりレジスタからの電荷を横方向に除去
するのに使用できる。このような機能は、今日製造され
ている多数の画像センサで標準的なものであるが、本明
細書に説明する発明の機能には不可欠のものではない。
従って、これについてはこれ以上説明しないこととす
る。
０４には消去(chearing)ゲート１１４および消去(chear
ing)ドレイン１１５も組み込まれている。ゲート１１４
およびドレイン１１５は、消去ゲート１１４に印加され
る単一パルスによりレジスタからの電荷を横方向に除去
するのに使用できる。このような機能は、今日製造され
ている多数の画像センサで標準的なものであるが、本明
細書に説明する発明の機能には不可欠のものではない。
従って、これについてはこれ以上説明しないこととす
る。
【００１３】直接電荷領域における高感度チャンネル１
０６ａと低感度チャンネル１０６ｂとへの電荷の分離
は、大ダイナミックレンジの電荷検出システムにおける
キーとなる機能である。高感度チャンネル１０６ａの電
荷変換利得は電荷検出ノードおよび増幅器の飽和を心配
することなく、高く維持できる。スピルオーバー(spill
over)スレッショルドに達すると、高感度出力端１０７
へはそれ以上の電荷は送られず、出力端は一定のレベル
のままとなる。飽和の危険性を生じることなく、低感度
出力端１０８からの信号の読み出しが続けられる。セン
サの設計中にあらかじめプログラムできる種々の感度を
有する３つ以上のチャンネルを設けることも可能であ
る。これによって、入力電荷と出力信号との間の部分的
線形伝達特性を任意の特性とすることが可能となり、こ
れによって効率的な電荷領域のダイナミックレンジ圧縮
を行うことが可能となる。当業者であれば、信号加算ネ
ットワーク１１１は不要となることも明らかであろう。
更に、個々の増幅器１０９および１１０から直接信号を
出力し、適当なアナログ処理とデジタル化を行った後
に、デジタル領域において必要な信号処理を行うことが
可能である。
０６ａと低感度チャンネル１０６ｂとへの電荷の分離
は、大ダイナミックレンジの電荷検出システムにおける
キーとなる機能である。高感度チャンネル１０６ａの電
荷変換利得は電荷検出ノードおよび増幅器の飽和を心配
することなく、高く維持できる。スピルオーバー(spill
over)スレッショルドに達すると、高感度出力端１０７
へはそれ以上の電荷は送られず、出力端は一定のレベル
のままとなる。飽和の危険性を生じることなく、低感度
出力端１０８からの信号の読み出しが続けられる。セン
サの設計中にあらかじめプログラムできる種々の感度を
有する３つ以上のチャンネルを設けることも可能であ
る。これによって、入力電荷と出力信号との間の部分的
線形伝達特性を任意の特性とすることが可能となり、こ
れによって効率的な電荷領域のダイナミックレンジ圧縮
を行うことが可能となる。当業者であれば、信号加算ネ
ットワーク１１１は不要となることも明らかであろう。
更に、個々の増幅器１０９および１１０から直接信号を
出力し、適当なアナログ処理とデジタル化を行った後
に、デジタル領域において必要な信号処理を行うことが
可能である。
【００１４】図２ａにはＣＣＤ水平レジスタに組み込ま
れた電荷増倍器１０５の細部が示されている。ここで
は、チャンネル２０２内を電荷が転送される。このチャ
ンネル２０２は、基板に適当な不純物をイオン打ち込み
することによって形成される。このチャンネルは更に側
方がチャンネルストッパー２０１によって構成され、チ
ャンネルストッパー２０１も基板内にチャンネルと反対
のタイプの不純物を打ち込むことによって形成される。
ゲート２０３および２０４にクロックパルスを印加する
と、電荷が転送される。略図で示されており、かつター
ミナル２０９、２１０および２１１をソースとする相互
接続部を通って、ゲート２０３および２０４にクロック
信号が印加される。ゲートは、例えばドープされたポリ
シリコンから形成され、図示するように、基板およびＣ
ＣＤチャンネル上にデポジットされている。ゲート酸化
薄膜によってゲート２０３、２０４と基板１０５とが分
離されており、ゲート２０３、２０４は狭いギャップ２
２０によっても互いに分離されている。領域２０６は電
荷も蓄積する仮想位相領域を形成する。これら仮想位相
領域２０６はチャンネルストッパーと同じタイプの不純
物によってチャンネル上で領域２０６に浅いドーピング
プロフィルでイオン打ち込みを行うことによって形成さ
れている。ほぼ円形のゲート２０５に比較的大きいクロ
ックパルスを印加することによって、電荷増倍が実行さ
れる。電荷量が増加するにつれ、電荷転送チャンネル２
０２を広くしなければならない。このことは、図２ａに
示されているように、チャンネルストッパー２０１の形
状を定めることによって達成される。ステージごとに電
荷量が増すにつれ、電荷増倍（ＣＭ）ゲート２０５の電
荷保持容量も増加しなければならない。これは、ゲート
２０５自体を大きくするか、または図示するようにより
多数のゲート２０７を追加することによって容易に達成
できる。チャンネルを広くし、より多数のＣＭゲートを
増設する方法は、必要なだけＣＣＤレジスタまで続行で
きる。しかしながら、レジスタの幅の増加は線形とする
必要はなく、ステージの数に応じて指数的とし得る。
れた電荷増倍器１０５の細部が示されている。ここで
は、チャンネル２０２内を電荷が転送される。このチャ
ンネル２０２は、基板に適当な不純物をイオン打ち込み
することによって形成される。このチャンネルは更に側
方がチャンネルストッパー２０１によって構成され、チ
ャンネルストッパー２０１も基板内にチャンネルと反対
のタイプの不純物を打ち込むことによって形成される。
ゲート２０３および２０４にクロックパルスを印加する
と、電荷が転送される。略図で示されており、かつター
ミナル２０９、２１０および２１１をソースとする相互
接続部を通って、ゲート２０３および２０４にクロック
信号が印加される。ゲートは、例えばドープされたポリ
シリコンから形成され、図示するように、基板およびＣ
ＣＤチャンネル上にデポジットされている。ゲート酸化
薄膜によってゲート２０３、２０４と基板１０５とが分
離されており、ゲート２０３、２０４は狭いギャップ２
２０によっても互いに分離されている。領域２０６は電
荷も蓄積する仮想位相領域を形成する。これら仮想位相
領域２０６はチャンネルストッパーと同じタイプの不純
物によってチャンネル上で領域２０６に浅いドーピング
プロフィルでイオン打ち込みを行うことによって形成さ
れている。ほぼ円形のゲート２０５に比較的大きいクロ
ックパルスを印加することによって、電荷増倍が実行さ
れる。電荷量が増加するにつれ、電荷転送チャンネル２
０２を広くしなければならない。このことは、図２ａに
示されているように、チャンネルストッパー２０１の形
状を定めることによって達成される。ステージごとに電
荷量が増すにつれ、電荷増倍（ＣＭ）ゲート２０５の電
荷保持容量も増加しなければならない。これは、ゲート
２０５自体を大きくするか、または図示するようにより
多数のゲート２０７を追加することによって容易に達成
できる。チャンネルを広くし、より多数のＣＭゲートを
増設する方法は、必要なだけＣＣＤレジスタまで続行で
きる。しかしながら、レジスタの幅の増加は線形とする
必要はなく、ステージの数に応じて指数的とし得る。
【００１５】電荷増倍機能にブルーミング(blooming)防
止機能を組み込むことも有利である。これについては図
２ｂに示されている。この図ではチャンネル２０２の次
に別のチャンネル２１４が形成されており、このチャン
ネルは別のチャンネルストッパー領域２１５によって構
成されている。このチャンネルにはレジスタからのオー
バーフロー電荷を収集するための電荷ドレイン２１２が
設けられている。領域２１３内のチャンネルストッパー
のドーピングを、電荷オーバーフローのためのスレッシ
ョルドを定める適当なインプラントに置換することによ
って、領域２１３内にオーバーフローバリアが形成され
る。チャンネル内の電荷がオーバーフローレベルを越え
ると、この電荷はドレイン２１２によって収集され、電
荷がチャンネルに広がり、隣接するピクセルを汚染する
ことが防止される。これによってブルーミング現象が防
止される。
止機能を組み込むことも有利である。これについては図
２ｂに示されている。この図ではチャンネル２０２の次
に別のチャンネル２１４が形成されており、このチャン
ネルは別のチャンネルストッパー領域２１５によって構
成されている。このチャンネルにはレジスタからのオー
バーフロー電荷を収集するための電荷ドレイン２１２が
設けられている。領域２１３内のチャンネルストッパー
のドーピングを、電荷オーバーフローのためのスレッシ
ョルドを定める適当なインプラントに置換することによ
って、領域２１３内にオーバーフローバリアが形成され
る。チャンネル内の電荷がオーバーフローレベルを越え
ると、この電荷はドレイン２１２によって収集され、電
荷がチャンネルに広がり、隣接するピクセルを汚染する
ことが防止される。これによってブルーミング現象が防
止される。
【００１６】電荷が増倍された後に、電荷は電荷オーバ
ーフロー領域１０６に進入する。図３にはオーバーフロ
ー領域の細部が示されている。電荷チャンネル３０２も
適当なイオン打ち込み方法によって形成され、側部はチ
ャンネルストッパー３０１によって構成されている。仮
想位相領域３０６内には電荷オーバーフローバリア（Ｃ
ＯＢ）と称される別の特徴部２０９が製造されている。
これらＣＯＢ領域は高感度チャンネル３０７を構成する
ように、ゲート３０３および３０４の下方でチャンネル
ストッパー３０１に隣接している。元のチャンネル３０
２から高感度チャンネル３０７を分割することにより、
新しいＣＣＤチャンネル３０８が形成される。このチャ
ンネルはオーバーフローした電荷しか転送せず、このチ
ャンネルは低感度検出ノードによって終端されているの
で、このチャンネルは低感度チャンネルと称される。タ
ーミナル３１０および３１１からゲート３０３、３０４
に適当なパルスを印加することにより、電荷オーバーフ
ロー領域全体を通って電荷が転送される。
ーフロー領域１０６に進入する。図３にはオーバーフロ
ー領域の細部が示されている。電荷チャンネル３０２も
適当なイオン打ち込み方法によって形成され、側部はチ
ャンネルストッパー３０１によって構成されている。仮
想位相領域３０６内には電荷オーバーフローバリア（Ｃ
ＯＢ）と称される別の特徴部２０９が製造されている。
これらＣＯＢ領域は高感度チャンネル３０７を構成する
ように、ゲート３０３および３０４の下方でチャンネル
ストッパー３０１に隣接している。元のチャンネル３０
２から高感度チャンネル３０７を分割することにより、
新しいＣＣＤチャンネル３０８が形成される。このチャ
ンネルはオーバーフローした電荷しか転送せず、このチ
ャンネルは低感度検出ノードによって終端されているの
で、このチャンネルは低感度チャンネルと称される。タ
ーミナル３１０および３１１からゲート３０３、３０４
に適当なパルスを印加することにより、電荷オーバーフ
ロー領域全体を通って電荷が転送される。
【００１７】検出ノード３０７および３０８に電荷信号
が供給された後に、この電荷信号は電圧増分量に変換さ
れる。この業界では、本発明で使用できる多数の異なる
電荷検出ノードが知られている。本明細書で説明する発
明の機能にとって、このうちのどれを使用するかは重要
ではない。ほとんどのケースでは、対応する検出ノード
からの電圧を適当なバッファ増幅器がバッファするよう
になっている。このバッファ増幅器は、例えば図４に示
されるようなソースフォロワー回路１０９および１１０
とすることができる。このソースフォロワーは電流ソー
ス負荷４０２と共にＭＯＳトランジスタ４０１が形成し
ている。トランジスタのドレインは共通ドレインバイア
スターミナル４１０に接続されており、ソースフォロワ
ー１０９からの出力端は抵抗器４０６を介し、トランジ
スタ４０８および負荷４０９によって形成されている出
力バッファ１１２のゲートに接続されている。最後に、
デバイスの出力ターミナル１１３には信号が供給され
る。高感度検出ノードと同じように、負荷４０５と共に
トランジスタ４０３によって形成されるソースフォロワ
ー１１０は、低感度検出ノードをバッファする。抵抗器
４０７を介し、出力バッファ１１２のゲートに低感度チ
ャンネル信号が供給される。抵抗器４０６と４０７とは
信号加算ネットワークを形成し、この加算ネットワーク
は種々の比率で対応するチャンネルからの信号を加算で
きる。
が供給された後に、この電荷信号は電圧増分量に変換さ
れる。この業界では、本発明で使用できる多数の異なる
電荷検出ノードが知られている。本明細書で説明する発
明の機能にとって、このうちのどれを使用するかは重要
ではない。ほとんどのケースでは、対応する検出ノード
からの電圧を適当なバッファ増幅器がバッファするよう
になっている。このバッファ増幅器は、例えば図４に示
されるようなソースフォロワー回路１０９および１１０
とすることができる。このソースフォロワーは電流ソー
ス負荷４０２と共にＭＯＳトランジスタ４０１が形成し
ている。トランジスタのドレインは共通ドレインバイア
スターミナル４１０に接続されており、ソースフォロワ
ー１０９からの出力端は抵抗器４０６を介し、トランジ
スタ４０８および負荷４０９によって形成されている出
力バッファ１１２のゲートに接続されている。最後に、
デバイスの出力ターミナル１１３には信号が供給され
る。高感度検出ノードと同じように、負荷４０５と共に
トランジスタ４０３によって形成されるソースフォロワ
ー１１０は、低感度検出ノードをバッファする。抵抗器
４０７を介し、出力バッファ１１２のゲートに低感度チ
ャンネル信号が供給される。抵抗器４０６と４０７とは
信号加算ネットワークを形成し、この加算ネットワーク
は種々の比率で対応するチャンネルからの信号を加算で
きる。
【００１８】上記のように、信号チャンネルを加算する
ことにより、部分的線形電荷伝達特性が得られる。これ
については図５のグラフに表示されている。限界Ｑcob
よりも少ない電荷量に対し、高感度チャンネルしかアク
ティブとならず、この高感度チャンネルは出力端により
高い変換利得（より急峻な傾き）を提供する。限界Ｌの
後で高感度チャンネルは一定出力信号しか供給せず、シ
ステムの変換利得はより低くなる。より低い変換利得は
所定の許容可能な最大出力電圧Ｖmaxに対し、より高い
電荷Ｑmaxに適合する。低光レベル信号の感度およびノ
イズを犠牲にすることなく、電荷のＤＲが圧縮される。
電荷領域における高感度チャンネルと低感度チャンネル
とへの電荷の分離は、電荷検出ノードおよび出力増幅器
の飽和を生じることなく、ＤＲを大きくできる、本発明
のキーとなる特徴の１つとなっている。
ことにより、部分的線形電荷伝達特性が得られる。これ
については図５のグラフに表示されている。限界Ｑcob
よりも少ない電荷量に対し、高感度チャンネルしかアク
ティブとならず、この高感度チャンネルは出力端により
高い変換利得（より急峻な傾き）を提供する。限界Ｌの
後で高感度チャンネルは一定出力信号しか供給せず、シ
ステムの変換利得はより低くなる。より低い変換利得は
所定の許容可能な最大出力電圧Ｖmaxに対し、より高い
電荷Ｑmaxに適合する。低光レベル信号の感度およびノ
イズを犠牲にすることなく、電荷のＤＲが圧縮される。
電荷領域における高感度チャンネルと低感度チャンネル
とへの電荷の分離は、電荷検出ノードおよび出力増幅器
の飽和を生じることなく、ＤＲを大きくできる、本発明
のキーとなる特徴の１つとなっている。
【００１９】最後に、電荷増倍パルスの振幅を最小にす
るか、または増倍ノイズを最小にするかのいずれかによ
り電荷増倍器の性能自身を最適にするために、図６に、
基本的なウェーハの結晶方向に対しＣＣＤレジスタのい
くつかの可能な配向が示されている。カットされた平ら
な部分６１０を有する円６０１は、半導体基板を示す。
この基板は、一般には（１００）平面に製造され、フラ
ット面の方向は＜１１０＞の方向となる。増倍器を含む
ＣＣＤレジスタに対しては２つの別個の配向が可能であ
る。すなわち＜１１０＞方向に沿ったレジスタを有する
配向６０３およびフラット面に対し４５度のレジスタを
有する配向６０７が可能である。電荷入力端６０２およ
び６０６はＣＣＤアレイによって提供され、これら電荷
入力端は任意の配向とすることができる。同様に、電荷
オーバーフロー領域６０４および６０８だけでなく、出
力端６０５および６０９も任意の配向とすることができ
る。（１１１）平面に基板が製造されている場合、レジ
スタの配向はノイズまたはパルス振幅に対する効果はな
い。その他のウェーハ平面とレジスタ方向の組み合わせ
も可能であり、当業者であれば容易に考えつくことがで
きよう。
るか、または増倍ノイズを最小にするかのいずれかによ
り電荷増倍器の性能自身を最適にするために、図６に、
基本的なウェーハの結晶方向に対しＣＣＤレジスタのい
くつかの可能な配向が示されている。カットされた平ら
な部分６１０を有する円６０１は、半導体基板を示す。
この基板は、一般には（１００）平面に製造され、フラ
ット面の方向は＜１１０＞の方向となる。増倍器を含む
ＣＣＤレジスタに対しては２つの別個の配向が可能であ
る。すなわち＜１１０＞方向に沿ったレジスタを有する
配向６０３およびフラット面に対し４５度のレジスタを
有する配向６０７が可能である。電荷入力端６０２およ
び６０６はＣＣＤアレイによって提供され、これら電荷
入力端は任意の配向とすることができる。同様に、電荷
オーバーフロー領域６０４および６０８だけでなく、出
力端６０５および６０９も任意の配向とすることができ
る。（１１１）平面に基板が製造されている場合、レジ
スタの配向はノイズまたはパルス振幅に対する効果はな
い。その他のウェーハ平面とレジスタ方向の組み合わせ
も可能であり、当業者であれば容易に考えつくことがで
きよう。
【００２０】以上で、ＤＲの大きい読み出しおよび低ノ
イズの新規な半導体画像センサの好ましい実施例を説明
したが、これら好ましい実施例は単に本発明を説明する
ためのものであり、発明を限定するものでなく、更に当
業者がその内容を検討すれば、種々の変形および変更を
行うことができると解される。従って、特許請求の範囲
に記載されている発明の範囲および要旨に入る開示され
た発明の特定の実施例について変更を行うことができる
と理解すべきである。
イズの新規な半導体画像センサの好ましい実施例を説明
したが、これら好ましい実施例は単に本発明を説明する
ためのものであり、発明を限定するものでなく、更に当
業者がその内容を検討すれば、種々の変形および変更を
行うことができると解される。従って、特許請求の範囲
に記載されている発明の範囲および要旨に入る開示され
た発明の特定の実施例について変更を行うことができる
と理解すべきである。
【図１】水平ＣＣＤレジスタにおける電荷増倍器および
電荷オーバーフロー領域の位置を示す代表的なエリア画
像センサの平面図である。
電荷オーバーフロー領域の位置を示す代表的なエリア画
像センサの平面図である。
【図２】電荷増倍器を示し、そのうちの図２ａはチャン
ネル幅が徐々に増加し、ＣＣＤのステージごとの増倍器
のゲートの数が徐々に増している電荷増倍器の細部を示
す図であり、図２ｂはチャンネル幅が徐々に増してお
り、ブルーミング現象を防止するためのオーバーフロー
およびドレインが設けられた電荷増倍器の細部を示す。
ネル幅が徐々に増加し、ＣＣＤのステージごとの増倍器
のゲートの数が徐々に増している電荷増倍器の細部を示
す図であり、図２ｂはチャンネル幅が徐々に増してお
り、ブルーミング現象を防止するためのオーバーフロー
およびドレインが設けられた電荷増倍器の細部を示す。
【図３】高感度ＣＣＤチャンネルおよび低感度ＣＣＤチ
ャンネルへの電荷の分離を示す、電荷オーバーフロー領
域の細部を示す。
ャンネルへの電荷の分離を示す、電荷オーバーフロー領
域の細部を示す。
【図４】検出ノード増幅器、加算ネットワークおよび出
力バッファステージの略図である。
力バッファステージの略図である。
【図５】感度が高感度から低感度に変化しているポイン
トＱcobを有する入力電荷に対する出力電圧の依存性を
示すグラフである。
トＱcobを有する入力電荷に対する出力電圧の依存性を
示すグラフである。
【図６】基板ウェーハの基本結晶方向に対するＣＣＤレ
ジスタの２つの可能な配向を示す。
ジスタの２つの可能な配向を示す。
１０１、１０２、１０３ 領域 １０４ 水平レジスタ １０５ 電荷増倍領域 １０６ 電荷オーバーフロー領域 １０６ａ 高感度チャンネル １０６ｂ 低感度チャンネル １０７ 高感度出力電荷検出ノード １０８ 低感度電荷検出ノード １０９ 高感度ノード増幅器 １１０ 低感度ノード増幅器 １１１ 加算ネットワーク １１４ 消去ゲート １１５ 消去ドレイン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA02 AA05 BA10 BA12 BA13 DA14 DA16 DA24 DD09 FA06 FA14 FA26 FA44 5C024 CX43 GY01 GY15 GY16 GZ02 GZ28 HX28 5F049 MA07 NA01 NA20 NB05 RA02 UA01 UA20
Claims (11)
- 【請求項１】 電荷増倍器を内蔵する読み出しアーキテ
クチャを有する固体画像センサであって、 電荷オーバーフローバリアを介し、第１ＣＣＤレジスタ
に結合された、少なくとも１つの第２ＣＣＤレジスタに
隣接する第１ＣＣＤレジスタを含む固体画像センサ。 - 【請求項２】 前記第２のＣＣＤレジスタがオーバーフ
ロー電荷を収集し、この電荷を各レジスタ内に設けられ
た少なくとも１つの検出ノードに転送し、 各電荷変換ノードの電荷変換感度がノードごとに変わり
得る、請求項１記載の画像センサ。 - 【請求項３】 隣接するレジスタ検出ノードからの信号
を処理し、所定の数式に従ってこれら信号を組み合わせ
る、請求項２記載の画像センサ。 - 【請求項４】 電荷増倍器を内蔵する読み出しアーキテ
クチャを有する固体画像センサであって、 少なくとも１つのステージにおいて少なくとも１つの電
荷増倍デバイス素子を内蔵するＣＣＤレジスタを備え、
前記少なくとも１つのステージの幅が徐々に広くなって
いる固体画像センサ。 - 【請求項５】 前記ＣＣＤレジスタのステージの幅およ
びそのステージの少なくとも一部における電荷増倍素子
の数が所定の数式に従って変化している、請求項４記載
の画像センサ。 - 【請求項６】 所定の数式が電荷増倍デバイスを含む前
記ＣＣＤステージの数に対し指数的に依存している、請
求項５記載の画像センサ。 - 【請求項７】 前記ＣＣＤレジスタが不要な電荷を除く
ための消去ゲートおよび消去ドレインを含む、請求項４
記載の画像センサ。 - 【請求項８】 電荷のブルーミング現象を防止するため
に、前記ＣＣＤレジスタがそれらのステージの少なくと
も１つに内蔵された電荷オーバーフローバリアおよび電
荷オーバーフロードレインを有する、請求項４記載の画
像センサ。 - 【請求項９】 電荷増倍器と、 ＣＣＤレジスタと、 該レジスタのうちの少なくとも１つに設けられた電荷オ
ーバーフローデバイスとを内蔵する読み出しアーキテク
チャを有する固体画像センサ。 - 【請求項１０】 半導体基板上の結晶方向にセンサが配
向されており、電荷増倍ノイズを最小とするよう、高電
界を通って前記一方向に電荷が流れるようになってい
る、請求項４記載の画像センサ。 - 【請求項１１】 半導体基板上の結晶方向にセンサが配
向されており、電荷増倍パルス振幅を最小とするよう、
高電界を通って前記一方向に電荷が流れるようになって
いる、請求項４記載の画像センサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20025500P | 2000-04-28 | 2000-04-28 | |
| US200255 | 2000-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026306A true JP2002026306A (ja) | 2002-01-25 |
| JP5026641B2 JP5026641B2 (ja) | 2012-09-12 |
Family
ID=22740954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001132231A Expired - Fee Related JP5026641B2 (ja) | 2000-04-28 | 2001-04-27 | 固体撮像センサ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1152469B1 (ja) |
| JP (1) | JP5026641B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010087289A1 (ja) * | 2009-01-30 | 2010-08-05 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420605B2 (en) | 2001-01-18 | 2008-09-02 | E2V Technologies (Uk) Limited | Solid state imager arrangements |
| GB2371403B (en) * | 2001-01-18 | 2005-07-27 | Marconi Applied Techn Ltd | Solid state imager arrangements |
| DE102005025641A1 (de) | 2005-06-03 | 2006-12-07 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Srahlungsdetektor zur Detektion intensitätsarmer Strahlung |
| JP5243983B2 (ja) | 2009-01-30 | 2013-07-24 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| JP5270392B2 (ja) | 2009-01-30 | 2013-08-21 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP5335459B2 (ja) | 2009-01-30 | 2013-11-06 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| JP5237843B2 (ja) | 2009-01-30 | 2013-07-17 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP5243984B2 (ja) | 2009-01-30 | 2013-07-24 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| US8643758B2 (en) * | 2010-12-20 | 2014-02-04 | Omnivision Technologies, Inc. | Method for processing an image captured by an image sensor having a charge multiplication output channel and a charge sensing output channel |
| US8736924B2 (en) | 2011-09-28 | 2014-05-27 | Truesense Imaging, Inc. | Time-delay-and-integrate image sensors having variable integration times |
| US8878256B2 (en) | 2013-01-07 | 2014-11-04 | Semiconductor Components Industries, Llc | Image sensors with multiple output structures |
| US8878255B2 (en) | 2013-01-07 | 2014-11-04 | Semiconductor Components Industries, Llc | Image sensors with multiple output structures |
| CN111147775B (zh) * | 2020-01-03 | 2022-07-08 | 中国电子科技集团公司第四十四研究所 | 一种单片混合型ccd结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252163A (ja) * | 1990-02-28 | 1991-11-11 | Mitsubishi Electric Corp | Ｃｃｄ撮像装置 |
| JPH04365275A (ja) * | 1991-06-13 | 1992-12-17 | Sony Corp | Ｃｃｄ固体撮像装置 |
| JPH10304256A (ja) * | 1997-03-22 | 1998-11-13 | Eev Ltd | Ｃｃｄイメージャ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270579A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 赤外線撮像装置 |
| US6278142B1 (en) * | 1999-08-30 | 2001-08-21 | Isetex, Inc | Semiconductor image intensifier |
| GB2371403B (en) * | 2001-01-18 | 2005-07-27 | Marconi Applied Techn Ltd | Solid state imager arrangements |
-
2001
- 2001-04-27 JP JP2001132231A patent/JP5026641B2/ja not_active Expired - Fee Related
- 2001-04-27 EP EP01110431.2A patent/EP1152469B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252163A (ja) * | 1990-02-28 | 1991-11-11 | Mitsubishi Electric Corp | Ｃｃｄ撮像装置 |
| JPH04365275A (ja) * | 1991-06-13 | 1992-12-17 | Sony Corp | Ｃｃｄ固体撮像装置 |
| JPH10304256A (ja) * | 1997-03-22 | 1998-11-13 | Eev Ltd | Ｃｃｄイメージャ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010087289A1 (ja) * | 2009-01-30 | 2010-08-05 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2010178179A (ja) * | 2009-01-30 | 2010-08-12 | Hamamatsu Photonics Kk | 固体撮像装置 |
| US8599296B2 (en) | 2009-01-30 | 2013-12-03 | Hamamatsu Photonics K.K. | Charge multiplying solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1152469B1 (en) | 2015-12-02 |
| EP1152469A2 (en) | 2001-11-07 |
| EP1152469A3 (en) | 2005-08-24 |
| JP5026641B2 (ja) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7139023B2 (en) | High dynamic range charge readout system | |
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US6278142B1 (en) | Semiconductor image intensifier | |
| US7190400B2 (en) | Charge multiplier with logarithmic dynamic range compression implemented in charge domain | |
| JP3412390B2 (ja) | 光電変換装置 | |
| JP2977060B2 (ja) | 固体撮像装置及びその制御方法 | |
| JPH08293591A (ja) | 光電変換素子及び光電変換装置 | |
| JP3667220B2 (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
| JP5026641B2 (ja) | 固体撮像センサ | |
| EP3576153A2 (en) | Imaging device | |
| US6784412B2 (en) | Compact image sensor layout with charge multiplying register | |
| US20020047086A1 (en) | Variable electronic shutter in CMOS imager with improved anti smearing techniques | |
| US6518607B2 (en) | Low feed through-high dynamic range charge detection using transistor punch through reset | |
| US4556909A (en) | Solid state image sensing device having a number of static induction transistors arranged in a matrix form | |
| US5748232A (en) | Image sensor and driving method for the same | |
| JPH0543191B2 (ja) | ||
| JPH01154678A (ja) | 固体撮像装置 | |
| US6765186B2 (en) | Multi-mode imager with pinned photo region photoreceptors | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| JPH02183678A (ja) | 電荷検出回路の駆動方法 | |
| US7054041B2 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
| Zarnowski et al. | Performance of a large-format charge-injection device | |
| JPH08306908A (ja) | 電荷検出装置 | |
| KR930008528B1 (ko) | 고체 촬상 소자 | |
| JPS6169171A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070608 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5026641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |