JP2002016578A - 復調装置、復調方法および端末装置 - Google Patents
復調装置、復調方法および端末装置Info
- Publication number
- JP2002016578A JP2002016578A JP2000194716A JP2000194716A JP2002016578A JP 2002016578 A JP2002016578 A JP 2002016578A JP 2000194716 A JP2000194716 A JP 2000194716A JP 2000194716 A JP2000194716 A JP 2000194716A JP 2002016578 A JP2002016578 A JP 2002016578A
- Authority
- JP
- Japan
- Prior art keywords
- value
- metric
- word length
- bit word
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 直交周波数分割多重信号の伝播状況に基づ
き、ディジタル信号処理部の演算精度が適応的に制御さ
れ、消費電力が節減される。 【解決手段】 有効ＯＦＤＭシンボルが、入力データメ
モリ１から取り出され、ＦＦＴ２においてＯＦＤＭ復調
され、等化器３において伝送路推定・等化がなされ、誤
り訂正符号復号化器４およびＳ／Ｎ測定部５に供給され
る。Ｓ／Ｎ測定部５は、等化器３から供給された信号に
基づき、Ｓ／Ｎ値を計算する。一方、誤り訂正符号復号
化器４は、等化器３から供給された信号に基づきメトリ
ックを算出する。積分器６は、誤り訂正符号復号化器４
からのメトリック出力を積分する。演算ビット語長設定
回路７は、供給されるＳ／Ｎ値およびメトリック積分値
に基づき、最適な演算ビット語長を設定するための制御
信号を各処理部に供給する。
き、ディジタル信号処理部の演算精度が適応的に制御さ
れ、消費電力が節減される。 【解決手段】 有効ＯＦＤＭシンボルが、入力データメ
モリ１から取り出され、ＦＦＴ２においてＯＦＤＭ復調
され、等化器３において伝送路推定・等化がなされ、誤
り訂正符号復号化器４およびＳ／Ｎ測定部５に供給され
る。Ｓ／Ｎ測定部５は、等化器３から供給された信号に
基づき、Ｓ／Ｎ値を計算する。一方、誤り訂正符号復号
化器４は、等化器３から供給された信号に基づきメトリ
ックを算出する。積分器６は、誤り訂正符号復号化器４
からのメトリック出力を積分する。演算ビット語長設定
回路７は、供給されるＳ／Ｎ値およびメトリック積分値
に基づき、最適な演算ビット語長を設定するための制御
信号を各処理部に供給する。
Description
【０００１】
【発明の属する技術分野】この発明は、直交周波数分割
多重（ＯＦＤＭ（orthogonal frequency division mult
iplexing））の復調部に適用可能な復調装置、復調方法
および端末装置に関する。
多重（ＯＦＤＭ（orthogonal frequency division mult
iplexing））の復調部に適用可能な復調装置、復調方法
および端末装置に関する。
【０００２】
【従来の技術】近年、高速の移動体通信のインフラとし
て、マルチメディア移動アクセスシステム（ＭＭＡＣ
（Multimedia Mobile Access Communication System
））が提案されている。ＭＭＡＣは、光ファイバ通信
網に、具体的にはＢＩＳＤＮ（Broadband Integrated S
ervices Digital Network ）にシームレスに接続が可能
な高速無線アクセスシステムであり、このアクセスシス
テムでは、５ＧＨｚ帯の周波数領域、最大２０〜３０Ｍ
ｂｐｓ（Megabit per second）程度の伝送レートが用い
られる。また、変調方式として、多数のキャリアを使用
するＯＦＤＭ方式が使用される。
て、マルチメディア移動アクセスシステム（ＭＭＡＣ
（Multimedia Mobile Access Communication System
））が提案されている。ＭＭＡＣは、光ファイバ通信
網に、具体的にはＢＩＳＤＮ（Broadband Integrated S
ervices Digital Network ）にシームレスに接続が可能
な高速無線アクセスシステムであり、このアクセスシス
テムでは、５ＧＨｚ帯の周波数領域、最大２０〜３０Ｍ
ｂｐｓ（Megabit per second）程度の伝送レートが用い
られる。また、変調方式として、多数のキャリアを使用
するＯＦＤＭ方式が使用される。
【０００３】図１３は、従来のＭＭＡＣ用のＯＦＤＭ変
復調部の構成を示すブロック図である。送信すべき変調
データビットは、ＯＦＤＭベースバンドディジタル変調
部１１１において、ＯＦＤＭディジタル変調され、直交
する時間軸のディジタルベースバンド信号Ｉ−Ｄ、Ｑ−
Ｄとして出力される。ディジタルベースバンド信号Ｉ−
Ｄ、Ｑ−Ｄは、Ｄ／Ａ変換器１１２において、アナログ
信号に変換される。
復調部の構成を示すブロック図である。送信すべき変調
データビットは、ＯＦＤＭベースバンドディジタル変調
部１１１において、ＯＦＤＭディジタル変調され、直交
する時間軸のディジタルベースバンド信号Ｉ−Ｄ、Ｑ−
Ｄとして出力される。ディジタルベースバンド信号Ｉ−
Ｄ、Ｑ−Ｄは、Ｄ／Ａ変換器１１２において、アナログ
信号に変換される。
【０００４】アナログ信号は、直交変調器１１３におい
て、第２局部発振器１１４の発振周波数ｆ12により直交
変調され、中間周波数ｆｉ（＝ｆ12）の信号に変換され
る。中間周波数ｆｉの信号は、送信ミキサ１１５におい
て、第１局部発振器１１６の周波数ｆ11により、周波数
ｆc （＝ｆ12＋ｆ11）の信号に変換される。
て、第２局部発振器１１４の発振周波数ｆ12により直交
変調され、中間周波数ｆｉ（＝ｆ12）の信号に変換され
る。中間周波数ｆｉの信号は、送信ミキサ１１５におい
て、第１局部発振器１１６の周波数ｆ11により、周波数
ｆc （＝ｆ12＋ｆ11）の信号に変換される。
【０００５】周波数ｆｃのＯＦＤＭ変調信号は、パワー
アンプ１１７において、所定の送信電力に増幅される。
増幅された信号は、アンテナスイッチ１１８を介して、
アンテナ１１９に供給され、送信される。
アンプ１１７において、所定の送信電力に増幅される。
増幅された信号は、アンテナスイッチ１１８を介して、
アンテナ１１９に供給され、送信される。
【０００６】図１４は、従来のＯＦＤＭベースバンドデ
ィジタル変調部１１１の構成を示すブロック図である。
変調データビットは、誤り訂正符号化器１３１におい
て、符号化される。ここで、誤り訂正符号化器１３１
は、ビットインタリーバおよび畳み込み符号化器からな
る。
ィジタル変調部１１１の構成を示すブロック図である。
変調データビットは、誤り訂正符号化器１３１におい
て、符号化される。ここで、誤り訂正符号化器１３１
は、ビットインタリーバおよび畳み込み符号化器からな
る。
【０００７】符号化された信号は、サブキャリア変調器
１３２において、ＯＦＤＭ信号の各サブキャリアに対し
て、例えば、直交位相変調（ＱＰＳＫ（quadrature pha
se shift keying ）等の同一の固定されたディジタル変
調が行われ、サブキャリア変調信号として出力される。
１３２において、ＯＦＤＭ信号の各サブキャリアに対し
て、例えば、直交位相変調（ＱＰＳＫ（quadrature pha
se shift keying ）等の同一の固定されたディジタル変
調が行われ、サブキャリア変調信号として出力される。
【０００８】サブキャリア変調信号は、直列−並列変換
１３３においてパラレルデータに変換され、高速逆フー
リエ変換部（ＩＦＦＴ（Inverse fast Fourier transfo
rm））１３４において直交する多数のキャリアに変調が
施され、メモリ１３５においてガードタイムが付加され
た後に、ディジタルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄと
して出力される。
１３３においてパラレルデータに変換され、高速逆フー
リエ変換部（ＩＦＦＴ（Inverse fast Fourier transfo
rm））１３４において直交する多数のキャリアに変調が
施され、メモリ１３５においてガードタイムが付加され
た後に、ディジタルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄと
して出力される。
【０００９】一方、アンテナ１１９により受信された中
心周波数ｆc のＯＦＤＭ信号は、アンテナスイッチ１１
８を介して、ローノイズアンプ１２０に入力される。ロ
ーノイズアンプ１２０から出力された信号は、受信ミキ
サ１２１において、第１局部発振器１１６の発振周波数
ｆ11をミックスされ、中間周波数ｆi の信号に変換され
る。
心周波数ｆc のＯＦＤＭ信号は、アンテナスイッチ１１
８を介して、ローノイズアンプ１２０に入力される。ロ
ーノイズアンプ１２０から出力された信号は、受信ミキ
サ１２１において、第１局部発振器１１６の発振周波数
ｆ11をミックスされ、中間周波数ｆi の信号に変換され
る。
【００１０】中間周波数ｆi の信号は、直交検波器１２
２において、第２局部発振器１１４の中間周波数ｆ12に
より直交検波され、アナログベースバンド信号Ｉ、Ｑに
変換される。アナログベースバンド信号Ｉ、Ｑは、Ａ／
Ｄ変換器１２３において、ディジタルベースバンド信号
Ｉ−Ｄ、Ｑ−Ｄに変換される。ディジタルベースバンド
信号Ｉ−Ｄ、Ｑ−Ｄは、ＯＦＤＭディジタル復調部１２
４においてＯＦＤＭディジタル復調され、復調データビ
ットとして出力される。
２において、第２局部発振器１１４の中間周波数ｆ12に
より直交検波され、アナログベースバンド信号Ｉ、Ｑに
変換される。アナログベースバンド信号Ｉ、Ｑは、Ａ／
Ｄ変換器１２３において、ディジタルベースバンド信号
Ｉ−Ｄ、Ｑ−Ｄに変換される。ディジタルベースバンド
信号Ｉ−Ｄ、Ｑ−Ｄは、ＯＦＤＭディジタル復調部１２
４においてＯＦＤＭディジタル復調され、復調データビ
ットとして出力される。
【００１１】図１５は、ＯＦＤＭベースバンドディジタ
ル復調部１２４の構成を示すブロック図である。ディジ
タルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄはまず、メモリ１
４１に入力される。メモリから取り出された有効ＯＦＤ
Ｍシンボルは、ＦＦＴ１４２（ＦＦＴ（fast Fourier t
ransform））において、ＮＦＦＴ点の高速フーリエ変換
をされ、ＮＦＦＴ点のパラレル受信データに復調され
る。ここで、ＮＦＦＴは、サブキャリア数に等しい。
ル復調部１２４の構成を示すブロック図である。ディジ
タルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄはまず、メモリ１
４１に入力される。メモリから取り出された有効ＯＦＤ
Ｍシンボルは、ＦＦＴ１４２（ＦＦＴ（fast Fourier t
ransform））において、ＮＦＦＴ点の高速フーリエ変換
をされ、ＮＦＦＴ点のパラレル受信データに復調され
る。ここで、ＮＦＦＴは、サブキャリア数に等しい。
【００１２】パラレル受信データは、並列−直列変換１
４３において、シリアルのサブキャリア受信シンボルデ
ータ列に変換される。サブキャリア受信シンボルデータ
列は、等化器１４４において伝送路関数の推定と等化を
行われ、誤り訂正符号復号化器１４５において誤り訂正
され、復調データビットとして出力される。ここで、誤
り訂正符号復号化器１４５は、たとえば、メトリック演
算器、メトリックデインタリーバおよびビタビデコーダ
からなる。なお、上述の説明では、シンボルタイミング
同期および、周波数同期等の機能は省略されている。
４３において、シリアルのサブキャリア受信シンボルデ
ータ列に変換される。サブキャリア受信シンボルデータ
列は、等化器１４４において伝送路関数の推定と等化を
行われ、誤り訂正符号復号化器１４５において誤り訂正
され、復調データビットとして出力される。ここで、誤
り訂正符号復号化器１４５は、たとえば、メトリック演
算器、メトリックデインタリーバおよびビタビデコーダ
からなる。なお、上述の説明では、シンボルタイミング
同期および、周波数同期等の機能は省略されている。
【００１３】
【発明が解決しようとする課題】上述したＭＭＡＣ用の
ＯＦＤＭディジタル復調部には、具体的には、Ａ／Ｄ変
換器１２３において、２０ＭＳＰＳ（mega samples per
second ）のサンプリングレートで変換されたデータが
入力される。この入力されたデータは、上述したよう
に、ＯＦＤＭディジタル復調部において、ＦＦＴ演算や
等化処理のための除算等が行われ、復調データビットと
して出力される。
ＯＦＤＭディジタル復調部には、具体的には、Ａ／Ｄ変
換器１２３において、２０ＭＳＰＳ（mega samples per
second ）のサンプリングレートで変換されたデータが
入力される。この入力されたデータは、上述したよう
に、ＯＦＤＭディジタル復調部において、ＦＦＴ演算や
等化処理のための除算等が行われ、復調データビットと
して出力される。
【００１４】ところが、上述した復調部の各信号処理部
においては、比較的高いサンプリングレートで変換され
たデータに対して、演算量の大きい演算処理が高速で行
われるため、復調を行う各ディジタル信号処理部の消費
電力、すなわち復調部の消費電力が増大することが問題
とされている。とりわけ、電池駆動である携帯情報端末
では、送信時のみならず受信時においても、復調部にお
いて上述したような大きな電力が消費されることは、深
刻な問題とされている。一般的に、ＯＦＤＭ用ディジタ
ル信号処理の演算回路は、固定小数点演算回路で構成さ
れる。
においては、比較的高いサンプリングレートで変換され
たデータに対して、演算量の大きい演算処理が高速で行
われるため、復調を行う各ディジタル信号処理部の消費
電力、すなわち復調部の消費電力が増大することが問題
とされている。とりわけ、電池駆動である携帯情報端末
では、送信時のみならず受信時においても、復調部にお
いて上述したような大きな電力が消費されることは、深
刻な問題とされている。一般的に、ＯＦＤＭ用ディジタ
ル信号処理の演算回路は、固定小数点演算回路で構成さ
れる。
【００１５】したがって、この発明の目的は、ＯＦＤＭ
ディジタル復調部における消費電力を低減できる復調装
置、復調方法および端末装置を提供することにある。
ディジタル復調部における消費電力を低減できる復調装
置、復調方法および端末装置を提供することにある。
【００１６】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、直交周波数分割多重信号の
復調装置において、伝播路のＳ／Ｎ測定値を算出するＳ
／Ｎ測定手段と、ビタビ復号器からのメトリック値の積
分値を算出する積分手段と、Ｓ／Ｎ測定値とメトリック
積分値とに基づき、ディジタル信号処理部の演算精度を
適応的に設定するように制御する制御手段とを備えたこ
とを特徴とする復調装置である。
ために、請求項１の発明は、直交周波数分割多重信号の
復調装置において、伝播路のＳ／Ｎ測定値を算出するＳ
／Ｎ測定手段と、ビタビ復号器からのメトリック値の積
分値を算出する積分手段と、Ｓ／Ｎ測定値とメトリック
積分値とに基づき、ディジタル信号処理部の演算精度を
適応的に設定するように制御する制御手段とを備えたこ
とを特徴とする復調装置である。
【００１７】請求項７の発明は、直交周波数分割多重信
号の復調方法において、伝播路のＳ／Ｎ測定値とビタビ
復号器からのメトリック値の積分値を算出するステップ
と、Ｓ／Ｎ測定値と積分値とに基づき、ディジタル信号
処理部の演算精度を適応的に設定するステップとからな
ることを特徴とする復調方法である。
号の復調方法において、伝播路のＳ／Ｎ測定値とビタビ
復号器からのメトリック値の積分値を算出するステップ
と、Ｓ／Ｎ測定値と積分値とに基づき、ディジタル信号
処理部の演算精度を適応的に設定するステップとからな
ることを特徴とする復調方法である。
【００１８】請求項１２の発明は、直交周波数分割多重
方式の変調装置および復調装置と、送信装置とを有する
端末装置において、復調装置は、伝播路のＳ／Ｎ測定値
を算出するＳ／Ｎ測定手段と、ビタビ復号器からのメト
リック値の積分値を算出する積分手段と、Ｓ／Ｎ測定値
とメトリック積分値とに基づき、ディジタル信号処理部
の演算精度を適応的に設定するように制御する制御手段
とを備えたことを特徴とする端末装置である。
方式の変調装置および復調装置と、送信装置とを有する
端末装置において、復調装置は、伝播路のＳ／Ｎ測定値
を算出するＳ／Ｎ測定手段と、ビタビ復号器からのメト
リック値の積分値を算出する積分手段と、Ｓ／Ｎ測定値
とメトリック積分値とに基づき、ディジタル信号処理部
の演算精度を適応的に設定するように制御する制御手段
とを備えたことを特徴とする端末装置である。
【００１９】この発明では、ディジタル信号処理部の演
算精度は、算出されたＳ／Ｎ測定値とメトリック積分値
とに基づき、適応的に設定される。すなわち、受信信号
のＳ／Ｎが大きく、ビット誤りが少ない状況であれば、
ＦＦＴ、等化器、軟判定復号化回路等の演算ビット語長
および、メモリのデータビット幅を減少させ、各信号処
理回路の消費電力を減少させる。
算精度は、算出されたＳ／Ｎ測定値とメトリック積分値
とに基づき、適応的に設定される。すなわち、受信信号
のＳ／Ｎが大きく、ビット誤りが少ない状況であれば、
ＦＦＴ、等化器、軟判定復号化回路等の演算ビット語長
および、メモリのデータビット幅を減少させ、各信号処
理回路の消費電力を減少させる。
【００２０】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照して説明する。図１は、一実施形態にお
けるＯＦＤＭ復調部の構成を示すブロック図である。Ｏ
ＦＤＭ復調部は、メモリ１、ＦＦＴ２、等化器３、誤り
訂正符号復号化器４、Ｓ／Ｎ測定部５、積分器６、演算
ビット語長設定回路７からなる。
いて図面を参照して説明する。図１は、一実施形態にお
けるＯＦＤＭ復調部の構成を示すブロック図である。Ｏ
ＦＤＭ復調部は、メモリ１、ＦＦＴ２、等化器３、誤り
訂正符号復号化器４、Ｓ／Ｎ測定部５、積分器６、演算
ビット語長設定回路７からなる。
【００２１】図示しないＡ／Ｄコンバータから出力され
たデータは、入力データメモリ１に入力される。有効Ｏ
ＦＤＭシンボルが、この入力データメモリ１から取り出
され、ＦＦＴ２において、ＯＦＤＭ復調される。ＯＦＤ
Ｍ復調された信号は、等化器３において、伝送路推定・
等化がなされ、すなわち伝播チャンネル上で生じた歪み
が減少され、誤り訂正符号復号化器４およびＳ／Ｎ測定
部５に供給される。
たデータは、入力データメモリ１に入力される。有効Ｏ
ＦＤＭシンボルが、この入力データメモリ１から取り出
され、ＦＦＴ２において、ＯＦＤＭ復調される。ＯＦＤ
Ｍ復調された信号は、等化器３において、伝送路推定・
等化がなされ、すなわち伝播チャンネル上で生じた歪み
が減少され、誤り訂正符号復号化器４およびＳ／Ｎ測定
部５に供給される。
【００２２】Ｓ／Ｎ測定部５は、等化器３から供給され
た信号に基づき、Ｓ／Ｎ測定値を計算する。一方、誤り
訂正符号復号化器４は、等化器３から供給された信号を
復号し、情報データとして出力する。また、等化器３か
ら供給された信号に基づきメトリックを算出する。ここ
で、誤り訂正符号復号化器４は、後に示すように、たと
えば、量子化ビット数可変型メトリック演算器、量子化
ビット数可変型メトリックデインタリーバ、量子化ビッ
ト数可変型軟判定ビタビデコーダからなる。積分器６
は、誤り訂正符号復号化器４（量子化ビット数可変型軟
判定ビタビデコーダ）からのメトリック出力を積分す
る。
た信号に基づき、Ｓ／Ｎ測定値を計算する。一方、誤り
訂正符号復号化器４は、等化器３から供給された信号を
復号し、情報データとして出力する。また、等化器３か
ら供給された信号に基づきメトリックを算出する。ここ
で、誤り訂正符号復号化器４は、後に示すように、たと
えば、量子化ビット数可変型メトリック演算器、量子化
ビット数可変型メトリックデインタリーバ、量子化ビッ
ト数可変型軟判定ビタビデコーダからなる。積分器６
は、誤り訂正符号復号化器４（量子化ビット数可変型軟
判定ビタビデコーダ）からのメトリック出力を積分す
る。
【００２３】演算ビット語長設定回路７は、Ｓ／Ｎ測定
部５から供給されるＳ／Ｎ測定値および、積分器６から
供給されるメトリック積分値に基づき、最適な演算ビッ
ト語長を設定するための制御信号を各処理部に供給す
る。各処理部は、供給される信号に基づき、最適な演算
ビット語長で演算処理を行う。演算ビット語長の更新周
期は、たとえば、複数のＯＦＤＭシンボルから構成され
るフレームを単位として行われる。
部５から供給されるＳ／Ｎ測定値および、積分器６から
供給されるメトリック積分値に基づき、最適な演算ビッ
ト語長を設定するための制御信号を各処理部に供給す
る。各処理部は、供給される信号に基づき、最適な演算
ビット語長で演算処理を行う。演算ビット語長の更新周
期は、たとえば、複数のＯＦＤＭシンボルから構成され
るフレームを単位として行われる。
【００２４】図２は、メモリ１の構成を示すブロック図
である。メモリ１は、電源制御回路１１、データビット
幅可変型メモリ１２からなる。ここで、データビット幅
可変型メモリ１２は、図示しない電源回路を備える。
である。メモリ１は、電源制御回路１１、データビット
幅可変型メモリ１２からなる。ここで、データビット幅
可変型メモリ１２は、図示しない電源回路を備える。
【００２５】演算ビット語長設定回路７から出力された
メモリ制御信号は、電源制御回路１１において、電源ビ
ット語長制御信号にデコードされ、データビット幅可変
型メモリ１２に供給される。データビット幅可変型メモ
リ１２において電源回路が、供給された電源制御信号に
基づき制御される。これにより、所望のデータビット語
長を書き込み・読み出しするために必要なメモリセルの
みに電源が供給される。
メモリ制御信号は、電源制御回路１１において、電源ビ
ット語長制御信号にデコードされ、データビット幅可変
型メモリ１２に供給される。データビット幅可変型メモ
リ１２において電源回路が、供給された電源制御信号に
基づき制御される。これにより、所望のデータビット語
長を書き込み・読み出しするために必要なメモリセルの
みに電源が供給される。
【００２６】図３は、ＦＦＴ２の構成を示すブロック図
である。ＦＦＴ２は、演算ビット語長・電源制御回路２
１、演算精度可変型ＦＦＴ演算器２２からなる。ここ
で、演算精度可変型ＦＦＴ演算器２２は、図示しない演
算回路および電源回路を備える。
である。ＦＦＴ２は、演算ビット語長・電源制御回路２
１、演算精度可変型ＦＦＴ演算器２２からなる。ここ
で、演算精度可変型ＦＦＴ演算器２２は、図示しない演
算回路および電源回路を備える。
【００２７】演算ビット語長設定回路７から出力された
ＦＦＴ制御信号は、演算ビット語長・電源制御回路２１
において、演算ビット語長制御信号と電源制御信号とに
デコードされ、演算精度可変型ＦＦＴ演算器２２に供給
される。演算精度可変型ＦＦＴ演算器２２において、演
算回路の演算ビット語長が、供給された演算ビット語長
制御信号に基づき決定される。また、電源回路が、演算
制御信号に基づき制御され、駆動させる演算回路、レジ
スタおよびメモリのみに電源が供給される。
ＦＦＴ制御信号は、演算ビット語長・電源制御回路２１
において、演算ビット語長制御信号と電源制御信号とに
デコードされ、演算精度可変型ＦＦＴ演算器２２に供給
される。演算精度可変型ＦＦＴ演算器２２において、演
算回路の演算ビット語長が、供給された演算ビット語長
制御信号に基づき決定される。また、電源回路が、演算
制御信号に基づき制御され、駆動させる演算回路、レジ
スタおよびメモリのみに電源が供給される。
【００２８】図４は、等化器３の構成を示すブロック図
である。等化器３は、演算ビット語長・電源制御回路３
１、演算精度可変型等化器３２からなる。ここで、演算
精度可変型等化器３２は、図示しない演算回路および電
源回路を備える。
である。等化器３は、演算ビット語長・電源制御回路３
１、演算精度可変型等化器３２からなる。ここで、演算
精度可変型等化器３２は、図示しない演算回路および電
源回路を備える。
【００２９】演算ビット語長設定回路７から出力された
等化器制御信号は、演算ビット語長・電源制御回路３１
において、演算ビット語長制御信号と電源制御信号とに
デコードされ、演算精度可変型等化器３２に供給され
る。演算精度可変型等化器３２において、演算回路の演
算ビット語長が、演算ビット語長制御信号に基づき決定
される。また、電源回路が、演算制御信号に基づき制御
され、駆動する演算回路、レジスタおよびメモリのみに
電源が供給される。
等化器制御信号は、演算ビット語長・電源制御回路３１
において、演算ビット語長制御信号と電源制御信号とに
デコードされ、演算精度可変型等化器３２に供給され
る。演算精度可変型等化器３２において、演算回路の演
算ビット語長が、演算ビット語長制御信号に基づき決定
される。また、電源回路が、演算制御信号に基づき制御
され、駆動する演算回路、レジスタおよびメモリのみに
電源が供給される。
【００３０】図５は、誤り訂正符号復号化器４の構成を
示すブロック図である。誤り訂正符号復号化器４は、量
子化ビット数・電源制御回路４１、量子化ビット数可変
型メトリック演算器４２、量子化ビット数可変型メトリ
ックデインタリーバ４３、量子化ビット数可変型軟判定
ビタビデコーダ４４からなる。
示すブロック図である。誤り訂正符号復号化器４は、量
子化ビット数・電源制御回路４１、量子化ビット数可変
型メトリック演算器４２、量子化ビット数可変型メトリ
ックデインタリーバ４３、量子化ビット数可変型軟判定
ビタビデコーダ４４からなる。
【００３１】また、量子化ビット数可変型メトリック演
算器４２、量子化ビット数可変型メトリックデインタリ
ーバ４３および量子化ビット数可変型軟判定ビタビデコ
ーダ４４はそれぞれ、図示しない演算回路および電源回
路を備える。
算器４２、量子化ビット数可変型メトリックデインタリ
ーバ４３および量子化ビット数可変型軟判定ビタビデコ
ーダ４４はそれぞれ、図示しない演算回路および電源回
路を備える。
【００３２】演算ビット語長設定回路７から出力された
誤り訂正符号復号化器制御信号は、量子化ビット数・電
源制御回路４１において、量子化ビット数制御信号と電
源制御信号とにデコードされ、量子化ビット数可変型メ
トリック演算器４２、量子化ビット数可変型メトリック
デインタリーバ４３および量子化ビット数可変型軟判定
ビタビデコーダ４４のそれぞれ供給される。
誤り訂正符号復号化器制御信号は、量子化ビット数・電
源制御回路４１において、量子化ビット数制御信号と電
源制御信号とにデコードされ、量子化ビット数可変型メ
トリック演算器４２、量子化ビット数可変型メトリック
デインタリーバ４３および量子化ビット数可変型軟判定
ビタビデコーダ４４のそれぞれ供給される。
【００３３】量子化ビット数可変型メトリック演算器４
２、量子化ビット数可変型メトリックデインタリーバ４
３および量子化ビット数可変型軟判定ビタビデコーダ４
４において、演算回路の演算ビット語長およびメモリ語
長が、量子化ビット数制御信号に基づき決定される。ま
た、電源回路が、演算制御信号に基づき制御され、駆動
する演算回路とメモリのみに電源が供給される。
２、量子化ビット数可変型メトリックデインタリーバ４
３および量子化ビット数可変型軟判定ビタビデコーダ４
４において、演算回路の演算ビット語長およびメモリ語
長が、量子化ビット数制御信号に基づき決定される。ま
た、電源回路が、演算制御信号に基づき制御され、駆動
する演算回路とメモリのみに電源が供給される。
【００３４】図６は、Ｓ／Ｎ測定部の構成を示すブロッ
ク図である。Ｓ／Ｎ測定部は、領域判別部５１、Ｓ／Ｎ
測定回路５２、Ｓ／Ｎ測定回路５３、Ｓ／Ｎ測定回路５
４、Ｓ／Ｎ測定回路５５および平均計算部５６からな
る。ここでは、サブキャリア変調方式が、ＱＰＳＫの場
合について説明する。ＱＰＳＫの信号点は４個所あり、
有効な領域は複素平面上で４つ存在する。この４つの領
域のそれぞれに、Ｓ／Ｎ測定回路５２、Ｓ／Ｎ測定回路
５３、Ｓ／Ｎ測定回路５４およびＳ／Ｎ測定回路５５の
それぞれが対応する。
ク図である。Ｓ／Ｎ測定部は、領域判別部５１、Ｓ／Ｎ
測定回路５２、Ｓ／Ｎ測定回路５３、Ｓ／Ｎ測定回路５
４、Ｓ／Ｎ測定回路５５および平均計算部５６からな
る。ここでは、サブキャリア変調方式が、ＱＰＳＫの場
合について説明する。ＱＰＳＫの信号点は４個所あり、
有効な領域は複素平面上で４つ存在する。この４つの領
域のそれぞれに、Ｓ／Ｎ測定回路５２、Ｓ／Ｎ測定回路
５３、Ｓ／Ｎ測定回路５４およびＳ／Ｎ測定回路５５の
それぞれが対応する。
【００３５】領域判別部５１は、等化器３から供給され
た複素数データの実部虚部それぞれに対してしきい値判
別を行い、すなわち上述した４つの領域のどれに属する
かを判別し、この判別に対応するデータ有効信号を出力
する。
た複素数データの実部虚部それぞれに対してしきい値判
別を行い、すなわち上述した４つの領域のどれに属する
かを判別し、この判別に対応するデータ有効信号を出力
する。
【００３６】領域判定部５１からのデータは、データ有
効信号がアクティブになったＳ／Ｎ測定回路にのみ入力
される。アクティブになったＳ／Ｎ測定回路は、入力さ
れたデータに基づき、各領域に対応するＳ／Ｎ測定値を
算出し出力する。平均計算部５６は、供給された各領域
のＳ／Ｎ測定値の平均化処理を行い出力する。
効信号がアクティブになったＳ／Ｎ測定回路にのみ入力
される。アクティブになったＳ／Ｎ測定回路は、入力さ
れたデータに基づき、各領域に対応するＳ／Ｎ測定値を
算出し出力する。平均計算部５６は、供給された各領域
のＳ／Ｎ測定値の平均化処理を行い出力する。
【００３７】図７は、領域判定部５１の構成を示すブロ
ック図である。等化器３からの出力は、しきい値比較回
路６１および６２に供給される。しきい値比較回路６１
および６２は、入力されたデータがどの領域に属するか
を計算し、計算結果を２ビットにより表現し、この表現
に対応する信号を出力する。具体的には、しきい値、す
なわち０に対する比較を行い、入力が０以上ならば１を
出力し、そうでなければ０を出力する。
ック図である。等化器３からの出力は、しきい値比較回
路６１および６２に供給される。しきい値比較回路６１
および６２は、入力されたデータがどの領域に属するか
を計算し、計算結果を２ビットにより表現し、この表現
に対応する信号を出力する。具体的には、しきい値、す
なわち０に対する比較を行い、入力が０以上ならば１を
出力し、そうでなければ０を出力する。
【００３８】デコーダ６３は、しきい値比較回路６１お
よびしきい値比較回路６２から供給された信号に基づ
き、どの領域のデータに相当するかを表すデータ有効信
号を出力する。
よびしきい値比較回路６２から供給された信号に基づ
き、どの領域のデータに相当するかを表すデータ有効信
号を出力する。
【００３９】図８は、Ｓ／Ｎ測定回路５２の構成を示す
ブロック図である。メモリ７１には、入力データが書き
込まれる。アキュムレータ７２は、遂次的に入力される
データを基に、これらのデータの和Ｘ1 を計算し出力す
る。なお、メモリ７１とアキュムレータ７２とは、デー
タ有効信号がアクティブになった時のみ動作する。すな
わち、データ有効信号がアクティブになった時のみ、領
域判別部５１の出力データは、メモリ７１とアキュムレ
ータ７２とに入力される。カウンタ７３は、入力される
データ有効信号に基づき、１フレーム内のデータの個数
をカウントする。
ブロック図である。メモリ７１には、入力データが書き
込まれる。アキュムレータ７２は、遂次的に入力される
データを基に、これらのデータの和Ｘ1 を計算し出力す
る。なお、メモリ７１とアキュムレータ７２とは、デー
タ有効信号がアクティブになった時のみ動作する。すな
わち、データ有効信号がアクティブになった時のみ、領
域判別部５１の出力データは、メモリ７１とアキュムレ
ータ７２とに入力される。カウンタ７３は、入力される
データ有効信号に基づき、１フレーム内のデータの個数
をカウントする。
【００４０】アキュムレータ７２の出力Ｘ1 は、複素数
除算器７４に入力される。複素数除算器７４は、アキュ
ムレータ７２の出力Ｘ1 を、カウンタ７３から出力され
たデータの個数Ｙ1 で割り、平均値Ｘ2 （＝Ｘ1 ／Ｙ1
）を計算し絶対値の２乗演算器７５および差の絶対値
の２乗演算器７６に出力する。
除算器７４に入力される。複素数除算器７４は、アキュ
ムレータ７２の出力Ｘ1 を、カウンタ７３から出力され
たデータの個数Ｙ1 で割り、平均値Ｘ2 （＝Ｘ1 ／Ｙ1
）を計算し絶対値の２乗演算器７５および差の絶対値
の２乗演算器７６に出力する。
【００４１】絶対値の２乗演算器７５は、複素数除算器
７４から出力される平均値Ｘ2 より、平均値Ｘ2 の絶対
値の２乗Ｘ3 （＝｜Ｘ2 ｜2 ）、すなわち平均電力（信
号パワーの平均値）を計算し出力する。差の絶対値の２
乗演算器７６は、複素数除算器７４から出力される平均
値Ｘ2 とメモリ７１から読み出されたデータＹ2 との差
の絶対値の２乗Ｘ4 （＝｜Ｘ2 −Ｙ2 ｜2 ）を計算し出
力する。アキュムレータ７７は、絶対値の２乗演算器７
６からの出力されるデータを基に、これらのデータの和
Ｘ5 を計算し出力する。
７４から出力される平均値Ｘ2 より、平均値Ｘ2 の絶対
値の２乗Ｘ3 （＝｜Ｘ2 ｜2 ）、すなわち平均電力（信
号パワーの平均値）を計算し出力する。差の絶対値の２
乗演算器７６は、複素数除算器７４から出力される平均
値Ｘ2 とメモリ７１から読み出されたデータＹ2 との差
の絶対値の２乗Ｘ4 （＝｜Ｘ2 −Ｙ2 ｜2 ）を計算し出
力する。アキュムレータ７７は、絶対値の２乗演算器７
６からの出力されるデータを基に、これらのデータの和
Ｘ5 を計算し出力する。
【００４２】除算器７８は、アキュムレータ７７からの
出力Ｘ5 を１フレーム内のデータの合計個数Ｙ1 により
割り、分散値、すなわちフレーム内の平均ノイズ電力Ｙ
3 （＝Ｘ5 ／Ｙ1 ）を計算し出力する。除算器７９は、
平均電力Ｘ3 を、平均ノイズ電力Ｙ3 で割り、Ｓ／Ｎ測
定値( Ｘ3 ／Ｙ3 ）を算出し出力する。
出力Ｘ5 を１フレーム内のデータの合計個数Ｙ1 により
割り、分散値、すなわちフレーム内の平均ノイズ電力Ｙ
3 （＝Ｘ5 ／Ｙ1 ）を計算し出力する。除算器７９は、
平均電力Ｘ3 を、平均ノイズ電力Ｙ3 で割り、Ｓ／Ｎ測
定値( Ｘ3 ／Ｙ3 ）を算出し出力する。
【００４３】上述した説明では、Ｓ／Ｎ測定回路５２を
例として説明したが、Ｓ／Ｎ測定回路５３、Ｓ／Ｎ測定
回路５４およびＳ／Ｎ測定回路５５も同様の構成を有
し、上述した処理と同様の処理を行う。
例として説明したが、Ｓ／Ｎ測定回路５３、Ｓ／Ｎ測定
回路５４およびＳ／Ｎ測定回路５５も同様の構成を有
し、上述した処理と同様の処理を行う。
【００４４】図９は、積分器６の構成を示すブロック図
である。入力データは、加算器８１に入力される。加算
器８１は入力されたデータの和を計算し、レジスタ８２
に供給する。レジスタ８２は、供給されたデータの和を
累積する。カウンタ８３は、レジスタをクリアするため
の周期をカウントする。たとえば、このカウンタの周期
は、フレーム内の情報ビット数に等しい値である。
である。入力データは、加算器８１に入力される。加算
器８１は入力されたデータの和を計算し、レジスタ８２
に供給する。レジスタ８２は、供給されたデータの和を
累積する。カウンタ８３は、レジスタをクリアするため
の周期をカウントする。たとえば、このカウンタの周期
は、フレーム内の情報ビット数に等しい値である。
【００４５】図１０は、演算ビット語長設定回路７の構
成を示すブロック図である。演算ビット語長設定回路７
は、上述した各処理部毎に設けられている。テーブル９
１は、入力されるＳ／Ｎ測定値、メトリック積分値およ
び、現在設定されている演算ビット語長を基に、後に示
すテーブルから演算ビット語長を選択し、この演算ビッ
ト語長に処理部を設定するための制御信号を出力する。
ここで、レジスタ９２は、現在設定されている演算ビッ
ト語長の制御信号を保持するためものである。
成を示すブロック図である。演算ビット語長設定回路７
は、上述した各処理部毎に設けられている。テーブル９
１は、入力されるＳ／Ｎ測定値、メトリック積分値およ
び、現在設定されている演算ビット語長を基に、後に示
すテーブルから演算ビット語長を選択し、この演算ビッ
ト語長に処理部を設定するための制御信号を出力する。
ここで、レジスタ９２は、現在設定されている演算ビッ
ト語長の制御信号を保持するためものである。
【００４６】図１１は、ＦＦＴ演算ビット語長設定用の
テーブルの一例を示す。上述したテーブル９１は、たと
えば、現在の演算ビット語長が７ビットに設定されてい
る状態において、メトリック積分値ｘ１、Ｓ／Ｎ測定値
ｙ１が入力された場合には、９ビットに演算ビット語長
を設定するための制御信号を出力する。
テーブルの一例を示す。上述したテーブル９１は、たと
えば、現在の演算ビット語長が７ビットに設定されてい
る状態において、メトリック積分値ｘ１、Ｓ／Ｎ測定値
ｙ１が入力された場合には、９ビットに演算ビット語長
を設定するための制御信号を出力する。
【００４７】上述した一実施形態では、キャリア周波数
に依らず演算ビット語長が設定される構成について示し
たが、キャリア周波数毎に演算ビット語長が設定される
構成にしてもよい。すなわちキャリア周波数毎にＳ／Ｎ
測定値を算出し、この算出されたＳ／Ｎ測定値とメトリ
ック積分値とを評価し、演算ビット語長が適応的に設定
される構成にしてもよい。また、複数のサブキャリアか
らなるセグメント毎に演算ビット語長を制御するように
しても良い。
に依らず演算ビット語長が設定される構成について示し
たが、キャリア周波数毎に演算ビット語長が設定される
構成にしてもよい。すなわちキャリア周波数毎にＳ／Ｎ
測定値を算出し、この算出されたＳ／Ｎ測定値とメトリ
ック積分値とを評価し、演算ビット語長が適応的に設定
される構成にしてもよい。また、複数のサブキャリアか
らなるセグメント毎に演算ビット語長を制御するように
しても良い。
【００４８】ＯＦＤＭは、多数キャリアを使用する変調
方式であり、伝送路の伝達関数が周波数に依存する場
合、キャリア周波数によってＳ／Ｎ測定値が異なるた
め、キャリア周波数毎に演算ビット語長を適応的に設定
することで、前述の方式により高品質の復調が低消費電
力で可能になる。
方式であり、伝送路の伝達関数が周波数に依存する場
合、キャリア周波数によってＳ／Ｎ測定値が異なるた
め、キャリア周波数毎に演算ビット語長を適応的に設定
することで、前述の方式により高品質の復調が低消費電
力で可能になる。
【００４９】図１２は、他の実施形態におけるＯＦＤＭ
復調部の構成を示すブロック図である。この実施形態に
おけるベースバンドディジタル復調部では、キャリア周
波数毎に演算ビット語長が決定される。
復調部の構成を示すブロック図である。この実施形態に
おけるベースバンドディジタル復調部では、キャリア周
波数毎に演算ビット語長が決定される。
【００５０】このＯＦＤＭ復調部は、メモリ１０１、Ｆ
ＦＴ１０２、等化器１０３、誤り訂正符号復号化器１０
４、Ｓ／Ｎ測定部１０５、積分器１０６からなる。メモ
リ１０１、ＦＦＴ１０２の機能は、図１に示した一実施
形態におけるメモリ１、ＦＦＴ２と同様である。
ＦＴ１０２、等化器１０３、誤り訂正符号復号化器１０
４、Ｓ／Ｎ測定部１０５、積分器１０６からなる。メモ
リ１０１、ＦＦＴ１０２の機能は、図１に示した一実施
形態におけるメモリ１、ＦＦＴ２と同様である。
【００５１】等化器１０３は、ＦＦＴ１０２より供給さ
れた信号を等化し、誤り訂正符号化器１０４に出力する
と共に、キャリア周波数番号をＳ／Ｎ測定部１０５に出
力する。Ｓ／Ｎ測定部１０５は、供給されたキャリア周
波数番号に対応したＳ／Ｎ測定値を計算し演算ビット語
長設定回路１０７に出力する。
れた信号を等化し、誤り訂正符号化器１０４に出力する
と共に、キャリア周波数番号をＳ／Ｎ測定部１０５に出
力する。Ｓ／Ｎ測定部１０５は、供給されたキャリア周
波数番号に対応したＳ／Ｎ測定値を計算し演算ビット語
長設定回路１０７に出力する。
【００５２】演算ビット語長設定回路１０７は、上述し
たようなテーブルに基づき、供給されたＳ／Ｎ測定値お
よびメトリック積分値から演算ビット語長を決定し、決
定結果に対応する演算ビット語長制御信号を等化器１０
３に出力する。また、演算ビット語長設定回路１０７
は、この際、キャリア周波数番号も等化器１０３に出力
する。等化器１０３は、供給された演算ビット語長制御
信号およびキャリア周波数番号に基づき、キャリア周波
数毎に最適な演算ビット語長を設定し、等化を行う。
たようなテーブルに基づき、供給されたＳ／Ｎ測定値お
よびメトリック積分値から演算ビット語長を決定し、決
定結果に対応する演算ビット語長制御信号を等化器１０
３に出力する。また、演算ビット語長設定回路１０７
は、この際、キャリア周波数番号も等化器１０３に出力
する。等化器１０３は、供給された演算ビット語長制御
信号およびキャリア周波数番号に基づき、キャリア周波
数毎に最適な演算ビット語長を設定し、等化を行う。
【００５３】以上、この発明の一実施形態について説明
したが、この発明は、上述の実施形態に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。たとえば、上述した他の実施形態では、Ｓ
／Ｎ測定値をキャリア周波数毎に算出し、この算出され
たにＳ／Ｎ測定値とメトリック積分値とを評価し、演算
ビット語長を適応的に設定する例について示したが、メ
トリック積分値をキャリア周波数毎に算出し、この算出
されたメトリック積分値とＳ／Ｎ測定値とを評価し、演
算ビット語長を適応的に設定する構成にしてもよい。ま
た、Ｓ／Ｎ測定値とメトリック積分値との両方をキャリ
ア周波数毎に算出し、この算出されたＳ／Ｎ測定値とメ
トリック積分値とを評価し、演算ビット語長を適応的に
設定する構成にしてもよい。
したが、この発明は、上述の実施形態に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。たとえば、上述した他の実施形態では、Ｓ
／Ｎ測定値をキャリア周波数毎に算出し、この算出され
たにＳ／Ｎ測定値とメトリック積分値とを評価し、演算
ビット語長を適応的に設定する例について示したが、メ
トリック積分値をキャリア周波数毎に算出し、この算出
されたメトリック積分値とＳ／Ｎ測定値とを評価し、演
算ビット語長を適応的に設定する構成にしてもよい。ま
た、Ｓ／Ｎ測定値とメトリック積分値との両方をキャリ
ア周波数毎に算出し、この算出されたＳ／Ｎ測定値とメ
トリック積分値とを評価し、演算ビット語長を適応的に
設定する構成にしてもよい。
【００５４】
【発明の効果】以上説明したように、この発明によれ
ば、受信信号から伝播路の状態を示すＳ／Ｎ測定値およ
び軟判定ビタビデコーダのメトリック出力の積分値を算
出し、さらにＳ／Ｎ測定値およびメトリック積分値を評
価し、この評価に基づき各処理部毎の演算ビット語長を
適応的に設定し、駆動する演算回路のみに電源を供給す
る構成としたので、ディジタル復調部のトランジスタの
スイッチング頻度を減少できる。これにより、電池駆動
の携帯情報端末の消費電力を低減できる。
ば、受信信号から伝播路の状態を示すＳ／Ｎ測定値およ
び軟判定ビタビデコーダのメトリック出力の積分値を算
出し、さらにＳ／Ｎ測定値およびメトリック積分値を評
価し、この評価に基づき各処理部毎の演算ビット語長を
適応的に設定し、駆動する演算回路のみに電源を供給す
る構成としたので、ディジタル復調部のトランジスタの
スイッチング頻度を減少できる。これにより、電池駆動
の携帯情報端末の消費電力を低減できる。
【００５５】また、受信信号から伝播路の状態を示すＳ
／Ｎ測定値および、軟判定ビタビデコーダのメトリック
出力の積分値をキャリア周波数毎に算出し、これらの値
を評価し、この評価に基づき各処理部毎の演算ビット語
長を適応的に設定し、駆動する演算回路のみに電源を供
給する構成としたので、ディジタル復調部のトランジス
タのスイッチング頻度を減少できる。これにより、電池
駆動の携帯情報端末において高品質な復調が低消費電力
で可能である。
／Ｎ測定値および、軟判定ビタビデコーダのメトリック
出力の積分値をキャリア周波数毎に算出し、これらの値
を評価し、この評価に基づき各処理部毎の演算ビット語
長を適応的に設定し、駆動する演算回路のみに電源を供
給する構成としたので、ディジタル復調部のトランジス
タのスイッチング頻度を減少できる。これにより、電池
駆動の携帯情報端末において高品質な復調が低消費電力
で可能である。
【図１】この発明の一実施形態におけるＯＦＤＭ復調部
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】この発明の一実施形態におけるメモリの構成を
示すブロック図である。
示すブロック図である。
【図３】この発明の一実施形態におけるＦＦＴの構成を
示すブロック図である。
示すブロック図である。
【図４】この発明の一実施形態における等化器の構成を
示すブロック図である。
示すブロック図である。
【図５】この発明の一実施形態における誤り訂正符号復
号化部の構成を示すブロック図である。
号化部の構成を示すブロック図である。
【図６】この発明の一実施形態におけるＳ／Ｎ測定部の
構成を示すブロック図である。
構成を示すブロック図である。
【図７】この発明の一実施形態における領域判別部の構
成を示すブロック図である。
成を示すブロック図である。
【図８】この発明の一実施形態におけるＳ／Ｎ測定回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図９】この発明の一実施形態における積分器の構成を
示すブロック図である。
示すブロック図である。
【図１０】この発明の一実施形態における演算ビット語
長設定回路の構成を示すブロック図である。
長設定回路の構成を示すブロック図である。
【図１１】この発明の一実施形態におけるテーブルの一
例を示す表である。
例を示す表である。
【図１２】この発明の他の実施形態におけるＯＦＤＭ復
調部の構成を示すブロック図である。
調部の構成を示すブロック図である。
【図１３】従来のＯＦＤＭの変復調部の構成を示すブロ
ック図である。
ック図である。
【図１４】従来のＯＦＤＭベースバンドディジタル変調
部の構成を示すブロック図である。
部の構成を示すブロック図である。
【図１５】従来のＯＦＤＭベースバンドディジタル復調
部の構成を示すブロック図である。
部の構成を示すブロック図である。
１１７・・・パワーアンプ、１１８・・・アンテナスイ
ッチ、１１９・・・アンテナ、１２０・・・ローノイズ
アンプ
ッチ、１１９・・・アンテナ、１２０・・・ローノイズ
アンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 邦夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5J065 AE08 AH23 5K022 DD01 DD13 DD19 DD33 5K029 AA13 DD05 KK28
Claims (12)
- 【請求項１】 直交周波数分割多重信号の復調装置にお
いて、 伝播路のＳ／Ｎ測定値を算出するＳ／Ｎ測定手段と、 ビタビ復号器からのメトリック値の積分値を算出する積
分手段と、 上記Ｓ／Ｎ測定値と上記メトリック積分値とに基づき、
ディジタル信号処理部の演算精度を適応的に設定するよ
うに制御する制御手段とを備えたことを特徴とする復調
装置。 - 【請求項２】 請求項１において、 上記Ｓ／Ｎ測定手段は、キャリア周波数毎にＳ／Ｎ測定
値を算出することを特徴とする復調装置。 - 【請求項３】 請求項１において、 上記メトリック演算手段は、キャリア周波数毎にメトリ
ック積分値を算出することを特徴とする復調装置。 - 【請求項４】 請求項１において、 上記制御手段は、ディジタル信号処理部の演算ビット語
長を設定することを特徴とする復調装置。 - 【請求項５】 請求項４において、 上記演算ビット語長の設定は、フレーム単位で行われる
ことを特徴とする復調装置。 - 【請求項６】 請求項１において、 携帯情報端末に設けられたことを特徴とする復調装置。
- 【請求項７】 直交周波数分割多重信号の復調方法にお
いて、 伝播路のＳ／Ｎ測定値とビタビ復号器からのメトリック
値の積分値を算出するステップと、 上記Ｓ／Ｎ測定値と上記積分値とに基づき、ディジタル
信号処理部の演算精度を適応的に設定するステップとか
らなることを特徴とする復調方法。 - 【請求項８】 請求項７において、 キャリア周波数毎にＳ／Ｎ測定値を算出することを特徴
とする復調方法。 - 【請求項９】 請求項７において、 キャリア周波数毎にメトリック積分値を算出することを
特徴とする復調方法。 - 【請求項１０】 請求項７において、 ディジタル信号処理部の演算ビット語長を設定すること
を特徴とする復調方法。 - 【請求項１１】 請求項１０において、 上記演算ビット語長の設定は、フレーム単位で行われる
ことを特徴とする復調方法。 - 【請求項１２】 直交周波数分割多重方式の変調装置お
よび復調装置と、送信装置とを有する端末装置におい
て、 復調装置は、 伝播路のＳ／Ｎ測定値を算出するＳ／Ｎ測定手段と、 ビタビ復号器からのメトリック値の積分値を算出する積
分手段と、 上記Ｓ／Ｎ測定値と上記メトリック積分値とに基づき、
ディジタル信号処理部の演算精度を適応的に設定するよ
うに制御する制御手段とを備えたことを特徴とする端末
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000194716A JP2002016578A (ja) | 2000-06-28 | 2000-06-28 | 復調装置、復調方法および端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000194716A JP2002016578A (ja) | 2000-06-28 | 2000-06-28 | 復調装置、復調方法および端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016578A true JP2002016578A (ja) | 2002-01-18 |
Family
ID=18693498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000194716A Pending JP2002016578A (ja) | 2000-06-28 | 2000-06-28 | 復調装置、復調方法および端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002016578A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037577A (ja) * | 2001-07-26 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 無線通信装置 |
| JP2007068038A (ja) * | 2005-09-01 | 2007-03-15 | Fujitsu Ltd | Ｏｆｄｍ復調装置 |
| JP2007251620A (ja) * | 2006-03-16 | 2007-09-27 | Nec Corp | 無線通信システム、無線通信方法、及びその信号処理プログラム |
| WO2008096541A1 (ja) * | 2007-02-09 | 2008-08-14 | Panasonic Corporation | Ｏｆｄｍ受信装置 |
| JP2008244592A (ja) * | 2007-03-26 | 2008-10-09 | Nippon Telegr & Teleph Corp <Ntt> | ビタビ復号器 |
| JP2010504682A (ja) * | 2006-09-25 | 2010-02-12 | カイロネット コーポレーション | チャンネルデコーディングの性能を改善するために可変的な量子化ステップサイズを決定する方法、可変的な量子化ステップサイズに基づいてチャンネルデコーディングを行う方法及び装置 |
| JP2013131842A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | 光伝送システム |
-
2000
- 2000-06-28 JP JP2000194716A patent/JP2002016578A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037577A (ja) * | 2001-07-26 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 無線通信装置 |
| JP4639007B2 (ja) * | 2001-07-26 | 2011-02-23 | パナソニック株式会社 | 無線通信装置 |
| JP2007068038A (ja) * | 2005-09-01 | 2007-03-15 | Fujitsu Ltd | Ｏｆｄｍ復調装置 |
| JP2007251620A (ja) * | 2006-03-16 | 2007-09-27 | Nec Corp | 無線通信システム、無線通信方法、及びその信号処理プログラム |
| JP2010504682A (ja) * | 2006-09-25 | 2010-02-12 | カイロネット コーポレーション | チャンネルデコーディングの性能を改善するために可変的な量子化ステップサイズを決定する方法、可変的な量子化ステップサイズに基づいてチャンネルデコーディングを行う方法及び装置 |
| US8223868B2 (en) | 2006-09-25 | 2012-07-17 | Xronet Corporation | Method of determining a variable quantization step size for improving channel decoding, method and apparatus of performing channel decoding operation based on a variable quantization step size |
| WO2008096541A1 (ja) * | 2007-02-09 | 2008-08-14 | Panasonic Corporation | Ｏｆｄｍ受信装置 |
| KR100970070B1 (ko) | 2007-02-09 | 2010-07-16 | 파나소닉 주식회사 | Ｏｆｄｍ 수신 장치 |
| JP2008244592A (ja) * | 2007-03-26 | 2008-10-09 | Nippon Telegr & Teleph Corp <Ntt> | ビタビ復号器 |
| JP4633759B2 (ja) * | 2007-03-26 | 2011-02-16 | 日本電信電話株式会社 | ビタビ復号器 |
| JP2013131842A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | 光伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7313750B1 (en) | Efficient soft decision demapper to minimize viterbi decoder complexity | |
| US8160175B2 (en) | Quasi-pilot symbol substitution | |
| JP4647616B2 (ja) | Ｏｆｄｍレシーバにおける残留周波数誤差推定 | |
| US7619963B2 (en) | OFDM signal frame generator, transmitter, signal transmission system and OFDM signal frame generating method | |
| US7366195B2 (en) | Apparatus and method for efficiently transmitting and receiving multicast data | |
| US8102935B2 (en) | Estimation of data-to-pilot ratio in a wireless communication system | |
| US8873671B2 (en) | Method and system for LLR buffer reduction in a wireless communication modem | |
| US20050030887A1 (en) | Technique to select transmission parameters | |
| CN101208925A (zh) | 分级编码调制中的功率节省 | |
| IL179415A (en) | Method and apparatus for detecting zero rate frames in a communications system | |
| JPH11163823A (ja) | 直交周波数分割多重信号伝送方法、送信装置及び受信装置 | |
| JP2002016577A (ja) | 通信方法および通信装置 | |
| JP2002016578A (ja) | 復調装置、復調方法および端末装置 | |
| JPH08265290A (ja) | 直交周波数分割多重信号の受信方法および受信装置 | |
| US20030152020A1 (en) | Method for the transmission of digital data by means of radio signals with orthogonal frequency division multiplexing(OFDM) | |
| US20230396363A1 (en) | Symbol Interleaving for Parameter Estimation | |
| JP2000315957A (ja) | 復号装置 | |
| WO2007097567A1 (en) | Decoder and decoding method supporting ofdm/ofdma | |
| JP4000067B2 (ja) | 受信方法および装置 | |
| US20100150272A1 (en) | Wireless communications device for signal with selected data symbol mapping and related methods | |
| GB2399987A (en) | Method of predicting the state of a channel | |
| KR100431202B1 (ko) | 블루투스 시스템에서 ｏｆｄｍ 변복조를 이용한 기저대역변복조장치 | |
| US20090074101A1 (en) | Detection Performance in Communication Systems | |
| KR20030065866A (ko) | 채널상태정보를 적용된 데이터 에러 정정장치 | |
| JP2010004102A (ja) | 無線通信端末 |