JP2002016503A - ターボ復号方法及び受信機 - Google Patents
ターボ復号方法及び受信機Info
- Publication number
- JP2002016503A JP2002016503A JP2000196747A JP2000196747A JP2002016503A JP 2002016503 A JP2002016503 A JP 2002016503A JP 2000196747 A JP2000196747 A JP 2000196747A JP 2000196747 A JP2000196747 A JP 2000196747A JP 2002016503 A JP2002016503 A JP 2002016503A
- Authority
- JP
- Japan
- Prior art keywords
- output
- turbo
- comparison
- soft
- acs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/18—TPC being performed according to specific parameters
- H04W52/24—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 ハードウェアやソフトウェアの増加を必要最
小限に抑えて、処理速度への影響が少ない、小型・軽量
化・低消費電力化を実現しつつ復号性能を向上させたタ
ーボデコーダ、及びそれを備えたＣＤＭＡ技術を用いた
移動体通信システムを提供する。 【解決手段】 信号対干渉比の測定結果に基づいて閉ル
ープ送信電力制御を行うＣＤＭＡシステムにおいて、該
送信電力制御用に使用される信号対干渉比、及び信号対
干渉比の測定過程で得られるデータに基づいて逆拡散後
の受信データに重み付け処理を行い、重み付け処理後の
受信データに対して、アルファメトリックの更新処理、
ベータメトリックの更新処理、及び尤度演算処理におけ
るＡＣＳ演算或は比較選択演算を行うと共に、ＡＣＳ演
算或は比較選択演算の演算過程で生じる差分の値に対応
して予め定められた値によりＡＣＳ演算の結果を補正す
る。
小限に抑えて、処理速度への影響が少ない、小型・軽量
化・低消費電力化を実現しつつ復号性能を向上させたタ
ーボデコーダ、及びそれを備えたＣＤＭＡ技術を用いた
移動体通信システムを提供する。 【解決手段】 信号対干渉比の測定結果に基づいて閉ル
ープ送信電力制御を行うＣＤＭＡシステムにおいて、該
送信電力制御用に使用される信号対干渉比、及び信号対
干渉比の測定過程で得られるデータに基づいて逆拡散後
の受信データに重み付け処理を行い、重み付け処理後の
受信データに対して、アルファメトリックの更新処理、
ベータメトリックの更新処理、及び尤度演算処理におけ
るＡＣＳ演算或は比較選択演算を行うと共に、ＡＣＳ演
算或は比較選択演算の演算過程で生じる差分の値に対応
して予め定められた値によりＡＣＳ演算の結果を補正す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤＭＡ（Code D
ivision Multiple Access：符号分割多重）技術を利用
した移動体通信システムに用いて好適なターボ復号方法
及び受信機に関する。
ivision Multiple Access：符号分割多重）技術を利用
した移動体通信システムに用いて好適なターボ復号方法
及び受信機に関する。
【０００２】
【従来の技術】ターボコードと呼ばれるシャノン限界に
近い復号誤り率を達成する新しい符号化法がＣ．Ｂｅｒ
ｒｏｕらによって提案されている。その詳細な技術につ
いては、例えば、「Proceeding of International Conf
erence of communication, pp.1064-1070, May, 1993」
で開示されている。
近い復号誤り率を達成する新しい符号化法がＣ．Ｂｅｒ
ｒｏｕらによって提案されている。その詳細な技術につ
いては、例えば、「Proceeding of International Conf
erence of communication, pp.1064-1070, May, 1993」
で開示されている。
【０００３】このターボコードの復号は復号複雑度の高
い符号を複雑度の小さい複数の要素に分解し、それらの
間の相互作用により特性を逐次的に向上させる点に特徴
がある。その小さい要素に分解した復号器はＭＡＰ（Ma
ximum a Posterior probability）復号器で構成されて
おり、軟入力軟出力復号となっている。このＭＡＰ復号
を忠実に実現するＢＣＪＲ（Bahl, Cocke, Jelinek, an
d Raviv）アルゴリズムが知られているが、必要とされ
る計算量が大きく、近似による計算量を軽減する手法と
してＭａｘ−ＬｏｇＭＡＰアルゴリズムやＳＯＶＡ（so
ft-output Viterbi algorithm）等のアルゴリズムが知
られている。ここで、Ｍａｘ−ＬｏｇＭＡＰアルゴリズ
ムはＢＣＪＲアルゴリズムにおける演算過程を対数領域
で近似したものであり、ＳＯＶＡアルゴリズムは、Ｖｉ
ｔｅｒｂｉアルゴリズムをベースに軟入力軟出力が得ら
れるようにした手法である。
い符号を複雑度の小さい複数の要素に分解し、それらの
間の相互作用により特性を逐次的に向上させる点に特徴
がある。その小さい要素に分解した復号器はＭＡＰ（Ma
ximum a Posterior probability）復号器で構成されて
おり、軟入力軟出力復号となっている。このＭＡＰ復号
を忠実に実現するＢＣＪＲ（Bahl, Cocke, Jelinek, an
d Raviv）アルゴリズムが知られているが、必要とされ
る計算量が大きく、近似による計算量を軽減する手法と
してＭａｘ−ＬｏｇＭＡＰアルゴリズムやＳＯＶＡ（so
ft-output Viterbi algorithm）等のアルゴリズムが知
られている。ここで、Ｍａｘ−ＬｏｇＭＡＰアルゴリズ
ムはＢＣＪＲアルゴリズムにおける演算過程を対数領域
で近似したものであり、ＳＯＶＡアルゴリズムは、Ｖｉ
ｔｅｒｂｉアルゴリズムをベースに軟入力軟出力が得ら
れるようにした手法である。
【０００４】
【発明が解決しようとする課題】ＣＤＭＡ技術を利用し
た移動体通信システムでは、送信電力制御により必要最
小限の電力を維持してシステム容量をぎりぎりまで増や
す工夫が取られている。また、ＣＤＭＡでは統計多重の
恩恵を受けて高い符号化利得を得ることができるので、
ターボデコーダの復号性能を向上させることはシステム
で収容できる加入者数の増加をもたらすことになる。
た移動体通信システムでは、送信電力制御により必要最
小限の電力を維持してシステム容量をぎりぎりまで増や
す工夫が取られている。また、ＣＤＭＡでは統計多重の
恩恵を受けて高い符号化利得を得ることができるので、
ターボデコーダの復号性能を向上させることはシステム
で収容できる加入者数の増加をもたらすことになる。
【０００５】しかしながら、上述したＭａｘ−ＬｏｇＭ
ＡＰやＳＯＶＡアルゴリズムはけ計算量を軽減した代償
として特性劣化を引き起こす。そこで、ＭＡＸ−Ｌｏｇ
ＭＡＰに対してヤコビアンロガリズム（Jacobian Logar
ithm）に基づき以下の補正項ｆｃ（｜δ1−δ2｜）を｜
δ1−δ2｜の関数としてテーブルで参照することでＢＣ
ＪＲアルゴリズムと等価な演算を対数領域で行うことが
知られている。
ＡＰやＳＯＶＡアルゴリズムはけ計算量を軽減した代償
として特性劣化を引き起こす。そこで、ＭＡＸ−Ｌｏｇ
ＭＡＰに対してヤコビアンロガリズム（Jacobian Logar
ithm）に基づき以下の補正項ｆｃ（｜δ1−δ2｜）を｜
δ1−δ2｜の関数としてテーブルで参照することでＢＣ
ＪＲアルゴリズムと等価な演算を対数領域で行うことが
知られている。
【０００６】
【数１】 しかしながら、（１）式を実際にテーブル化しようとす
ると規模の大きなテーブルが必要になる。
ると規模の大きなテーブルが必要になる。
【０００７】例えば、アルファメトリックの更新処理を
例として考える。なお、アルファメトリック、及び後述
するベータメトリック、ガンマメトリックは、ＢＣＪＲ
アルゴリズムにおけるα、β、γに相当し、その詳細
は、例えば、「IEEE Transaction on Information Theo
ry pp.284-287, March, 1974」に記載されている。
例として考える。なお、アルファメトリック、及び後述
するベータメトリック、ガンマメトリックは、ＢＣＪＲ
アルゴリズムにおけるα、β、γに相当し、その詳細
は、例えば、「IEEE Transaction on Information Theo
ry pp.284-287, March, 1974」に記載されている。
【０００８】まず、現時点のトレリス上で選択された二
つのアルファメトリックをα1、α2とし、その対数領域
における値をαlog1、αlog2とおく。すなわち、α1＝
ｅｘｐ［αlog1］、α2＝ｅｘｐ［αlog2］とする。ま
た、トレリス上の対応するガンマメトリックをそれぞれ
γ1、γ2とし、その対数領域における値をγlog1、γ
log2とおく。但し、特に断らない限り、α1・γ1≧α2
・γ2とする。ここで、更新処理後のアルファメトリッ
クをα3とすると、その対数領域での値αlog3は、
つのアルファメトリックをα1、α2とし、その対数領域
における値をαlog1、αlog2とおく。すなわち、α1＝
ｅｘｐ［αlog1］、α2＝ｅｘｐ［αlog2］とする。ま
た、トレリス上の対応するガンマメトリックをそれぞれ
γ1、γ2とし、その対数領域における値をγlog1、γ
log2とおく。但し、特に断らない限り、α1・γ1≧α2
・γ2とする。ここで、更新処理後のアルファメトリッ
クをα3とすると、その対数領域での値αlog3は、
【０００９】
【数２】 となる。よって、式（１）の補正項ｆｃ（｜δ1−δ
2｜）に相当する項は、
2｜）に相当する項は、
【００１０】
【数３】 となる。
【００１１】ここで、ガンマメトリックを、
【００１２】
【数４】 とし、（４）式を（３）式に代入して共通成分を相殺す
ると、
ると、
【００１３】
【数５】 となり、補正項ｆｃ（｜δ1−δ2｜）の中にノイズ分散
σ2や信号成分であるＥSが存在する。したがって、マル
チパスフェージング等によってノイズや信号レベルが変
動する度にヤコビアンテーブルの値を変更する必要があ
る。しかも、ノイズ分散σ2や信号成分ＥSはベータメト
リックの更新処理や尤度計算式中にも存在するため、規
模の大きなメモリが必要になる。
σ2や信号成分であるＥSが存在する。したがって、マル
チパスフェージング等によってノイズや信号レベルが変
動する度にヤコビアンテーブルの値を変更する必要があ
る。しかも、ノイズ分散σ2や信号成分ＥSはベータメト
リックの更新処理や尤度計算式中にも存在するため、規
模の大きなメモリが必要になる。
【００１４】さらに、各情報系列やパリティ系列のビッ
ト位置に対応したこれらのノイズ分散σ2や信号成分ＥS
を蓄積するためのメモリを別途用意する必要があるた
め、回路規模が大きくなり、小型、低消費電力、低価格
化に適さない。また、ノイズ分散σ2や信号成分ＥSを測
定するための処理も増えてしまう。
ト位置に対応したこれらのノイズ分散σ2や信号成分ＥS
を蓄積するためのメモリを別途用意する必要があるた
め、回路規模が大きくなり、小型、低消費電力、低価格
化に適さない。また、ノイズ分散σ2や信号成分ＥSを測
定するための処理も増えてしまう。
【００１５】さらに、大容量のメモリで構成されたテー
ブルを参照する処理は速度が遅くなるため、例えば、パ
イプライン構成を適用できないＡＣＳ回路や比較・選択
演算回路の処理速度のボトルネックとなってしまう。
ブルを参照する処理は速度が遅くなるため、例えば、パ
イプライン構成を適用できないＡＣＳ回路や比較・選択
演算回路の処理速度のボトルネックとなってしまう。
【００１６】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、ハード
ウェアやソフトウェアの増加を必要最小限に抑えて、処
理速度への影響が少ない、小型・軽量化・低消費電力化
を実現しつつ復号性能を向上させたターボデコーダ、及
びそれを備えたＣＤＭＡ技術を用いた移動体通信システ
ムを提供することを目的とする。
る問題点を解決するためになされたものであり、ハード
ウェアやソフトウェアの増加を必要最小限に抑えて、処
理速度への影響が少ない、小型・軽量化・低消費電力化
を実現しつつ復号性能を向上させたターボデコーダ、及
びそれを備えたＣＤＭＡ技術を用いた移動体通信システ
ムを提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
本発明のターボ復号方法は、信号対干渉比の測定結果に
基づいて閉ループ送信電力制御を行うＣＤＭＡシステム
において、ターボ符号化された受信データを復号するタ
ーボ復号方法であって、該送信電力制御用に使用される
前記信号対干渉比、及び該信号対干渉比の測定過程で得
られるデータに基づいて逆拡散後の受信データに重み付
け処理を行い、該重み付け処理後の受信データに対し
て、アルファメトリックの更新処理、ベータメトリック
の更新処理、及び尤度演算処理におけるＡＣＳ演算或は
比較選択演算を行うと共に、該ＡＣＳ演算或は比較選択
演算の演算過程で生じる差分の値に対応して予め定めら
れた値により前記ＡＣＳ演算の結果を補正する方法であ
る。
本発明のターボ復号方法は、信号対干渉比の測定結果に
基づいて閉ループ送信電力制御を行うＣＤＭＡシステム
において、ターボ符号化された受信データを復号するタ
ーボ復号方法であって、該送信電力制御用に使用される
前記信号対干渉比、及び該信号対干渉比の測定過程で得
られるデータに基づいて逆拡散後の受信データに重み付
け処理を行い、該重み付け処理後の受信データに対し
て、アルファメトリックの更新処理、ベータメトリック
の更新処理、及び尤度演算処理におけるＡＣＳ演算或は
比較選択演算を行うと共に、該ＡＣＳ演算或は比較選択
演算の演算過程で生じる差分の値に対応して予め定めら
れた値により前記ＡＣＳ演算の結果を補正する方法であ
る。
【００１８】または、信号対干渉比の測定結果に基づい
て閉ループ送信電力制御を行うＣＤＭＡシステムにおい
て、ターボ符号化された受信データを復号するターボ復
号方法であって、該送信電力制御用に使用される前記信
号対干渉比、及び該信号対干渉比の測定過程で得られる
データに基づいて逆拡散後の受信データに重み付け処理
を行い、該重み付け処理後の受信データに対して、アル
ファメトリックの更新処理、ベータメトリックの更新処
理、及び尤度演算処理におけるＡＣＳ演算或は比較選択
演算を行うと共に、前記アルファメトリックの更新処
理、前記ベータメトリックの更新処理、及び前記尤度演
算処理のうち、少なくとも一つの処理における前記ＡＣ
Ｓ演算の結果を、該ＡＣＳ演算或は比較選択演算の演算
過程で生じる差分の値に対応して予め定められた値によ
り補正する方法である。
て閉ループ送信電力制御を行うＣＤＭＡシステムにおい
て、ターボ符号化された受信データを復号するターボ復
号方法であって、該送信電力制御用に使用される前記信
号対干渉比、及び該信号対干渉比の測定過程で得られる
データに基づいて逆拡散後の受信データに重み付け処理
を行い、該重み付け処理後の受信データに対して、アル
ファメトリックの更新処理、ベータメトリックの更新処
理、及び尤度演算処理におけるＡＣＳ演算或は比較選択
演算を行うと共に、前記アルファメトリックの更新処
理、前記ベータメトリックの更新処理、及び前記尤度演
算処理のうち、少なくとも一つの処理における前記ＡＣ
Ｓ演算の結果を、該ＡＣＳ演算或は比較選択演算の演算
過程で生じる差分の値に対応して予め定められた値によ
り補正する方法である。
【００１９】ここで、前記重み付け処理をスロット周期
毎に行うことが望ましく、前記重み付け処理は、スロッ
ト当たりの信号電力の平方根をスロット当たりの干渉電
力で除算した値に比例する値を、前記逆拡散後の受信デ
ータに乗算することが望ましい。
毎に行うことが望ましく、前記重み付け処理は、スロッ
ト当たりの信号電力の平方根をスロット当たりの干渉電
力で除算した値に比例する値を、前記逆拡散後の受信デ
ータに乗算することが望ましい。
【００２０】また、前記ＡＣＳ演算或は比較選択演算の
うち、該比較演算を減算回路で行い、該減算回路の出力
結果あるいは該出力結果の絶対値を入力とし、該入力に
対応して予め定められた値を出力するロジック回路によ
り、前記ＡＣＳ演算の結果を補正することが望ましく、
前記重み付け処理をデジタル信号処理プロセッサによる
ファームウェアで行い、前記ＡＣＳ演算或は比較選択演
算、及び該ＡＣＳ演算或は比較選択演算の演算過程で生
じる差分の値に対応して予め定められた値により前記Ａ
ＣＳ演算の結果を補正する処理を論理ゲートを含むハー
ドウェアで行うことが望ましい。
うち、該比較演算を減算回路で行い、該減算回路の出力
結果あるいは該出力結果の絶対値を入力とし、該入力に
対応して予め定められた値を出力するロジック回路によ
り、前記ＡＣＳ演算の結果を補正することが望ましく、
前記重み付け処理をデジタル信号処理プロセッサによる
ファームウェアで行い、前記ＡＣＳ演算或は比較選択演
算、及び該ＡＣＳ演算或は比較選択演算の演算過程で生
じる差分の値に対応して予め定められた値により前記Ａ
ＣＳ演算の結果を補正する処理を論理ゲートを含むハー
ドウェアで行うことが望ましい。
【００２１】一方、本発明の受信機は、信号対干渉比の
測定結果に基づいて閉ループ送信電力制御を行うＣＤＭ
Ａシステムにおいて、ターボ符号化された受信データを
復号する受信機であって、該送信電力制御用に使用され
る前記信号対干渉比、及び該信号対干渉比の測定過程で
得られるデータに基づいて逆拡散後の受信データに重み
付け処理を行う送信電力制御部と、該重み付け処理後の
受信データに対して、アルファメトリックの更新処理、
ベータメトリックの更新処理、及び尤度演算処理におけ
るＡＣＳ演算或は比較選択演算を行うと共に、該ＡＣＳ
演算或は比較選択演算の演算過程で生じる差分の値に対
応して予め定められた値により前記ＡＣＳ演算の結果を
補正するターボデコーダと、を有する構成である。
測定結果に基づいて閉ループ送信電力制御を行うＣＤＭ
Ａシステムにおいて、ターボ符号化された受信データを
復号する受信機であって、該送信電力制御用に使用され
る前記信号対干渉比、及び該信号対干渉比の測定過程で
得られるデータに基づいて逆拡散後の受信データに重み
付け処理を行う送信電力制御部と、該重み付け処理後の
受信データに対して、アルファメトリックの更新処理、
ベータメトリックの更新処理、及び尤度演算処理におけ
るＡＣＳ演算或は比較選択演算を行うと共に、該ＡＣＳ
演算或は比較選択演算の演算過程で生じる差分の値に対
応して予め定められた値により前記ＡＣＳ演算の結果を
補正するターボデコーダと、を有する構成である。
【００２２】または、信号対干渉比の測定結果に基づい
て閉ループ送信電力制御を行うＣＤＭＡシステムにおい
て、ターボ符号化された受信データを復号する受信機で
あって、該送信電力制御用に使用される前記信号対干渉
比、及び該信号対干渉比の測定過程で得られるデータに
基づいて逆拡散後の受信データに重み付け処理を行う送
信電力制御部と、該重み付け処理後の受信データに対し
て、アルファメトリックの更新処理、ベータメトリック
の更新処理、及び尤度演算処理におけるＡＣＳ演算或は
比較選択演算を行うと共に、前記アルファメトリックの
更新処理、前記ベータメトリックの更新処理、及び前記
尤度演算処理のうち、少なくとも一つの処理における前
記ＡＣＳ演算の結果を、該ＡＣＳ演算或は比較選択演算
の演算過程で生じる差分の値に対応して予め定められた
値により補正するターボデコーダと、を有する構成であ
る。
て閉ループ送信電力制御を行うＣＤＭＡシステムにおい
て、ターボ符号化された受信データを復号する受信機で
あって、該送信電力制御用に使用される前記信号対干渉
比、及び該信号対干渉比の測定過程で得られるデータに
基づいて逆拡散後の受信データに重み付け処理を行う送
信電力制御部と、該重み付け処理後の受信データに対し
て、アルファメトリックの更新処理、ベータメトリック
の更新処理、及び尤度演算処理におけるＡＣＳ演算或は
比較選択演算を行うと共に、前記アルファメトリックの
更新処理、前記ベータメトリックの更新処理、及び前記
尤度演算処理のうち、少なくとも一つの処理における前
記ＡＣＳ演算の結果を、該ＡＣＳ演算或は比較選択演算
の演算過程で生じる差分の値に対応して予め定められた
値により補正するターボデコーダと、を有する構成であ
る。
【００２３】ここで、前記送信電力制御部は、前記重み
付け処理をスロット周期毎に行うことが望ましく、前記
送信電力制御部は、スロット当たりの信号電力の平方根
をスロット当たりの干渉電力で除算した値に比例する値
を、前記逆拡散後の受信データに乗算することが望まし
い。
付け処理をスロット周期毎に行うことが望ましく、前記
送信電力制御部は、スロット当たりの信号電力の平方根
をスロット当たりの干渉電力で除算した値に比例する値
を、前記逆拡散後の受信データに乗算することが望まし
い。
【００２４】また、前記ターボデコーダは、前記ＡＣＳ
演算或は比較選択演算のうち、該比較演算用の回路とし
て用いられる減算回路と、該減算回路の出力結果あるい
は該出力結果の絶対値を入力とし、該入力に対応して予
め定められた値を出力する、前記ＡＣＳ演算の結果を補
正するために用いられるロジック回路と、を有すること
が望ましく、前記送信電力制御部は、前記重み付け処理
をデジタル信号処理プロセッサによるファームウェアで
行い、前記ターボデコーダは、前記ＡＣＳ演算或は比較
選択演算、及び該ＡＣＳ演算或は比較選択演算の演算過
程で生じる差分の値に対応して予め定められた値により
前記ＡＣＳ演算の結果を補正する処理を論理ゲートを含
むハードウェアで行うことが望ましい。
演算或は比較選択演算のうち、該比較演算用の回路とし
て用いられる減算回路と、該減算回路の出力結果あるい
は該出力結果の絶対値を入力とし、該入力に対応して予
め定められた値を出力する、前記ＡＣＳ演算の結果を補
正するために用いられるロジック回路と、を有すること
が望ましく、前記送信電力制御部は、前記重み付け処理
をデジタル信号処理プロセッサによるファームウェアで
行い、前記ターボデコーダは、前記ＡＣＳ演算或は比較
選択演算、及び該ＡＣＳ演算或は比較選択演算の演算過
程で生じる差分の値に対応して予め定められた値により
前記ＡＣＳ演算の結果を補正する処理を論理ゲートを含
むハードウェアで行うことが望ましい。
【００２５】なお、前記ターボ符号化を行うターボ符号
器は、コンポーネント符号器が並列に接続された並列連
接型符号器であってもよく、コンポーネント符号器が直
列に接続された直列連接型符号器であってもよい。
器は、コンポーネント符号器が並列に接続された並列連
接型符号器であってもよく、コンポーネント符号器が直
列に接続された直列連接型符号器であってもよい。
【００２６】上記のようなターボ復号方法及び受信機で
は、ターボデコーダに入力する受信データに、信号対干
渉比の測定結果に基づいた重み付け後の情報が含まれる
ため、アルファメトリックの更新処理、ベータメトリッ
クの更新処理、及び対数尤度演算処理結果を補正するた
めのヤコビアンテーブルを、ノイズ分散σ2や信号成分
ＥS等のデータを含むことなく作成することができる。
は、ターボデコーダに入力する受信データに、信号対干
渉比の測定結果に基づいた重み付け後の情報が含まれる
ため、アルファメトリックの更新処理、ベータメトリッ
クの更新処理、及び対数尤度演算処理結果を補正するた
めのヤコビアンテーブルを、ノイズ分散σ2や信号成分
ＥS等のデータを含むことなく作成することができる。
【００２７】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００２８】図１はＣＤＭＡ技術を利用した受信機の一
構成例を示すブロック図である。なお、図１は、受信機
のうち、逆拡散以降の処理を行う部位の構成例を示して
いる。
構成例を示すブロック図である。なお、図１は、受信機
のうち、逆拡散以降の処理を行う部位の構成例を示して
いる。
【００２９】図１において、受信データは、ＡＧＣ（Au
tomatic gain control）処理を含む逆拡散処理部１０２
によって逆拡散された後、ＤＳＰ（Digital Signal Pro
cessor）から成る送信電力制御部１０１に入力される。
tomatic gain control）処理を含む逆拡散処理部１０２
によって逆拡散された後、ＤＳＰ（Digital Signal Pro
cessor）から成る送信電力制御部１０１に入力される。
【００３０】送信電力制御部１０１は、複数のフィンガ
ー（図１では３フィンガー）毎にそれぞれ設けられた複
素乗算器１０３と、複素乗算器１０３で同相化された受
信データを合成（レイク合成）する同相加算器１０４
と、ＳＩＲ（Signal Interference Ratio:受信信号電力
対干渉電力（背景雑音電力を含む）比）を測定すると共
に、レイク合成後の受信信号に付加する重み付け係数を
算出する重み付け処理部１０６と、重み付け処理部１０
６で算出された重み付け係数とレイク合成後の受信デー
タを乗算する乗算器１０５と、ＳＩＲの測定値である測
定ＳＩＲ値と目標とするＳＩＲ値である目標ＳＩＲ値を
比較する減算器１０７と、減算器１０７の比較結果を２
値に変換するコンパレータ１０８と、コンパレータ１０
８の出力結果にしたがって送信機（移動機）側の送信電
力を制御するためのコマンドであるＴＰＣコマンドを生
成するＴＰＣ命令発生部１０９とを有する構成である。
なお、ターボ符号を復号するターボデコーダ１１０に
は、送信電力制御部１０１が有する乗算器１０５の出力
データが入力される。
ー（図１では３フィンガー）毎にそれぞれ設けられた複
素乗算器１０３と、複素乗算器１０３で同相化された受
信データを合成（レイク合成）する同相加算器１０４
と、ＳＩＲ（Signal Interference Ratio:受信信号電力
対干渉電力（背景雑音電力を含む）比）を測定すると共
に、レイク合成後の受信信号に付加する重み付け係数を
算出する重み付け処理部１０６と、重み付け処理部１０
６で算出された重み付け係数とレイク合成後の受信デー
タを乗算する乗算器１０５と、ＳＩＲの測定値である測
定ＳＩＲ値と目標とするＳＩＲ値である目標ＳＩＲ値を
比較する減算器１０７と、減算器１０７の比較結果を２
値に変換するコンパレータ１０８と、コンパレータ１０
８の出力結果にしたがって送信機（移動機）側の送信電
力を制御するためのコマンドであるＴＰＣコマンドを生
成するＴＰＣ命令発生部１０９とを有する構成である。
なお、ターボ符号を復号するターボデコーダ１１０に
は、送信電力制御部１０１が有する乗算器１０５の出力
データが入力される。
【００３１】複素乗算器１０３は、逆拡散後の受信デー
タとチャネル推定により得られるパイロットシンボル
（Pilot）の共役複素数とを乗算する回路であり、パス
毎にそれぞれ独立して処理を行う。複素乗算器１０３に
より同相化された受信データは同相加算器１０４で合成
される。すなわち、複数の複素乗算器１０３と同相加算
器１０４とにより、最大比レイク合成が行われる。
タとチャネル推定により得られるパイロットシンボル
（Pilot）の共役複素数とを乗算する回路であり、パス
毎にそれぞれ独立して処理を行う。複素乗算器１０３に
より同相化された受信データは同相加算器１０４で合成
される。すなわち、複数の複素乗算器１０３と同相加算
器１０４とにより、最大比レイク合成が行われる。
【００３２】重み付け処理部１０６は、パイロットシン
ボルを用いて信号電力（Ｓ）及び干渉電力（Ｉ）をパス
毎にそれぞれ測定し、それらの値からレイク合成後の測
定ＳＩＲ値を算出する。なお、干渉電力は忘却係数を用
いた一次フィルタにより複数スロット分の電力を平均化
して求めるとよい。また、例えば、以下の（６）式に示
す重み付け係数を算出する。
ボルを用いて信号電力（Ｓ）及び干渉電力（Ｉ）をパス
毎にそれぞれ測定し、それらの値からレイク合成後の測
定ＳＩＲ値を算出する。なお、干渉電力は忘却係数を用
いた一次フィルタにより複数スロット分の電力を平均化
して求めるとよい。また、例えば、以下の（６）式に示
す重み付け係数を算出する。
【００３３】
【数６】 ここで、Ｑは軟判定情報である同相加算器１０４出力の
ダイナミックレンジのスケーリングに用いる定数であ
る。
ダイナミックレンジのスケーリングに用いる定数であ
る。
【００３４】従来、ターボデコーダ１１０にはレイク合
成後の受信データがそのまま送信されている。本発明で
は、レイク合成後の受信データに乗算器１０５により送
信電力制御に用いられる重み付け係数を乗算し、重み付
け後の受信データをターボデコーダ１１０に送信する。
成後の受信データがそのまま送信されている。本発明で
は、レイク合成後の受信データに乗算器１０５により送
信電力制御に用いられる重み付け係数を乗算し、重み付
け後の受信データをターボデコーダ１１０に送信する。
【００３５】送信電力制御部１０１は、測定ＳＩＲ値と
目標ＳＩＲ値とが一致するようにスロット周期毎に送信
電力を制御する。このとき、減算器１０７は、測定ＳＩ
Ｒ値と目標ＳＩＲ値とを比較し、比較結果をコンパレー
タ１０８に送出する。コンパレータ１０８は、減算器１
０７から出力される比較結果を２値に変換し、ＴＰＣ命
令発生部１０９に送出する。ＴＰＣ命令発生部１０９
は、コンパレータ１０８の出力信号にしたがって送信電
力の増減を指示するコマンドであるＴＰＣコマンドを生
成し、下りリンクのフレームにマッピングされた送信電
力制御ビットに挿入して送出する。
目標ＳＩＲ値とが一致するようにスロット周期毎に送信
電力を制御する。このとき、減算器１０７は、測定ＳＩ
Ｒ値と目標ＳＩＲ値とを比較し、比較結果をコンパレー
タ１０８に送出する。コンパレータ１０８は、減算器１
０７から出力される比較結果を２値に変換し、ＴＰＣ命
令発生部１０９に送出する。ＴＰＣ命令発生部１０９
は、コンパレータ１０８の出力信号にしたがって送信電
力の増減を指示するコマンドであるＴＰＣコマンドを生
成し、下りリンクのフレームにマッピングされた送信電
力制御ビットに挿入して送出する。
【００３６】このような閉ループによる送信電力制御は
各スロット毎に行われる。すなわち、受信信号電力の測
定値、及び干渉波電力の測定値（含む、重み付け処理）
はスロット周期毎に更新される。
各スロット毎に行われる。すなわち、受信信号電力の測
定値、及び干渉波電力の測定値（含む、重み付け処理）
はスロット周期毎に更新される。
【００３７】ところで、重み付け処理部１０６で付加す
る重み付け係数は、上記（６）式で得られる値に限定さ
れるものではなく、ガンマメトリックの選び方によって
異なる。以下にターボデコーダで算出するアルファメト
リックの更新処理を例にして説明する。但し、対数の底
は予め決められたＱ値に対応した値となる。
る重み付け係数は、上記（６）式で得られる値に限定さ
れるものではなく、ガンマメトリックの選び方によって
異なる。以下にターボデコーダで算出するアルファメト
リックの更新処理を例にして説明する。但し、対数の底
は予め決められたＱ値に対応した値となる。
【００３８】トレリス上で選択される現時点の二つのア
ルファメトリックをα1、α2とし、予め決められた定数
Ａを底とする対数領域における値をαlog1、αlog2とす
る。すなわち、α1＝Ａαlog1，α2＝Ａαlog2とする。
また、トレリス上のガンマメトリックをそれぞれγ1、
γ2とし、その対数領域における値をγlog1、γlog2と
する。ここで、更新されたアルファメトリックをα3、
その対数領域における値をαlog3とすると、
ルファメトリックをα1、α2とし、予め決められた定数
Ａを底とする対数領域における値をαlog1、αlog2とす
る。すなわち、α1＝Ａαlog1，α2＝Ａαlog2とする。
また、トレリス上のガンマメトリックをそれぞれγ1、
γ2とし、その対数領域における値をγlog1、γlog2と
する。ここで、更新されたアルファメトリックをα3、
その対数領域における値をαlog3とすると、
【００３９】
【数７】 となる。（７）式中の補正項ｆｃ（｜δ1−δ2｜）に相
当する項は、
当する項は、
【００４０】
【数８】 である。また、ガンマメトリックは、
【００４１】
【数９】 である。（９）式を（８）式に代入し、共通成分を相殺
すると、
すると、
【００４２】
【数１０】 となる。ここで、Ａ＝ｅｘｐ[１／Ｑ]と置き、重み付け
後の受信データＹｉを、
後の受信データＹｉを、
【００４３】
【数１１】 とすると、
【００４４】
【数１２】 となる。したがって、（１２）式の補正項ｆｃ（｜δ1
−δ2｜）に相当する項は、
−δ2｜）に相当する項は、
【００４５】
【数１３】 であり、補正項ｆｃ（｜δ1−δ2｜）を、フェージング
等によって変動するノイズ分散σ2や信号成分ＥSを含ま
ずに算出することができる。また、アルファメトリック
とガンマメトリックの和に対するトレリス上の差分
等によって変動するノイズ分散σ2や信号成分ＥSを含ま
ずに算出することができる。また、アルファメトリック
とガンマメトリックの和に対するトレリス上の差分
【００４６】
【数１４】 を用いて、補正項ｆｃ（｜δ1−δ2｜）用のヤコビアン
テーブルを、簡単に、かつ小規模に構成することができ
る。なお、ｘ＝１または０であるため、ターボデコーダ
内で処理するガンマメトリック
テーブルを、簡単に、かつ小規模に構成することができ
る。なお、ｘ＝１または０であるため、ターボデコーダ
内で処理するガンマメトリック
【００４７】
【数１５】 は、トレリス上のｘ＝１に相当するパスのみに値が存在
し、ｘ＝０に相当するパスのガンマメトリックは“０”
となる。また、この場合の重み付け係数は式（６）が用
いられる。
し、ｘ＝０に相当するパスのガンマメトリックは“０”
となる。また、この場合の重み付け係数は式（６）が用
いられる。
【００４８】次に、ガンマメトリックが以下の場合を考
える。
える。
【００４９】
【数１６】 （１５）式を（８）式に代入し、共通成分を相殺する
と、
と、
【００５０】
【数１７】 となる。ここで、Ａ＝ｅｘｐ[１／Ｑ]とし、重み付け後
の受信データＹｉを以下のようにすると、
の受信データＹｉを以下のようにすると、
【００５１】
【数１８】 となる。したがって、
【００５２】
【数１９】 となり、上記と同様にアルファメトリックとガンマメト
リックの和に対するトレリス上の差分
リックの和に対するトレリス上の差分
【００５３】
【数２０】 を用いて、補正項ｆｃ（｜δ1−δ2｜）用のヤコビアン
テーブルを、簡単に、かつ小規模に構成できる。但し、
ガンマメトリックを（１６）式のようにした場合、重み
付け係数は、
テーブルを、簡単に、かつ小規模に構成できる。但し、
ガンマメトリックを（１６）式のようにした場合、重み
付け係数は、
【００５４】
【数２１】 となる。また、ｘ＝−１、またはｘ＝＋１であるため、
ターボデコーダ１１０内で処理するガンマメトリック
ターボデコーダ１１０内で処理するガンマメトリック
【００５５】
【数２２】 は、トレリス上のｘ＝−１、＋１に相当するパスでそれ
ぞれ有意な値を持つことになる。なお、上記説明では、
ガンマメトリックをガウス分布として計算しているが、
レイリー分布等の場合にも適用可能である。
ぞれ有意な値を持つことになる。なお、上記説明では、
ガンマメトリックをガウス分布として計算しているが、
レイリー分布等の場合にも適用可能である。
【００５６】なお、本実施形態では、ＳＩＲ測定に基づ
く閉ループ送信電力制御とレイク合成後の受信データを
重み付けする処理をデジタル信号処理プロセッサによる
ファームウェアで行い、上記ヤコビアンテーブルを含む
アルファメトリック、ベータメトリック、及び尤度演算
をハードウェアにより実現している。
く閉ループ送信電力制御とレイク合成後の受信データを
重み付けする処理をデジタル信号処理プロセッサによる
ファームウェアで行い、上記ヤコビアンテーブルを含む
アルファメトリック、ベータメトリック、及び尤度演算
をハードウェアにより実現している。
【００５７】したがって、ターボデコーダに入力する受
信データに、干渉波電力や信号電力の重み付け後の情報
を含むことで、ノイズ分散σ2や信号成分ＥS等のデータ
を用いることなくターボデコーダでＢＣＪＲアルゴリズ
ムと等価な演算を実現できる。また、送信電力制御部１
０１からターボデコーダ１１０へノイズ分散σ2や信号
成分ＥS等のデータを送信する必要がないため、送信電
力制御部１０１とターボデコーダ１１０を接続する信号
線を低減することができる。
信データに、干渉波電力や信号電力の重み付け後の情報
を含むことで、ノイズ分散σ2や信号成分ＥS等のデータ
を用いることなくターボデコーダでＢＣＪＲアルゴリズ
ムと等価な演算を実現できる。また、送信電力制御部１
０１からターボデコーダ１１０へノイズ分散σ2や信号
成分ＥS等のデータを送信する必要がないため、送信電
力制御部１０１とターボデコーダ１１０を接続する信号
線を低減することができる。
【００５８】次に、ターボ符号器及びターボデコーダの
具体的な構成について図面を用いて説明する。なお、以
下のターボデコーダで実行する、ヤコビアンテーブルを
含むアルファメトリック及びベータメトリックの更新処
理及び尤度計算は、基本的に論理ゲートやメモリから成
るハードウェアで実現される。
具体的な構成について図面を用いて説明する。なお、以
下のターボデコーダで実行する、ヤコビアンテーブルを
含むアルファメトリック及びベータメトリックの更新処
理及び尤度計算は、基本的に論理ゲートやメモリから成
るハードウェアで実現される。
【００５９】ターボ符号化を行うターボ符号器には、例
えば、複数の遅延器と排他的論理和（ＥＸ−ＯＲ）を備
えた再帰的畳み込み符号器等から成る複数のコンポーネ
ント符号器が並列に接続された並列連接型と、複数のコ
ンポーネント符号器が直列に接続された直列連接型とが
ある。
えば、複数の遅延器と排他的論理和（ＥＸ−ＯＲ）を備
えた再帰的畳み込み符号器等から成る複数のコンポーネ
ント符号器が並列に接続された並列連接型と、複数のコ
ンポーネント符号器が直列に接続された直列連接型とが
ある。
【００６０】まずは、並列連接型のターボ符号器と、そ
のターボ符号を復号するターボデコーダについて説明す
る。
のターボ符号を復号するターボデコーダについて説明す
る。
【００６１】図２は並列連接型のターボ符号器の一構成
例を示すブロック図であり、図３は図２に示したターボ
符号器で符号化されたデータを復号するターボデコーダ
の一構成例を示すブロック図である。
例を示すブロック図であり、図３は図２に示したターボ
符号器で符号化されたデータを復号するターボデコーダ
の一構成例を示すブロック図である。
【００６２】図２に示すように、並列連接型のターボ符
号器は、符号化対象である情報系列が入力される第１の
コンポーネント符号器２０１、及び第２のコンポーネン
ト符号器２０２と、所定の規則にしたがって情報系列を
並び替えるインタリーバ２０３と、第１のコンポーネン
ト符号器２０１から出力される第１のパリティ系列、及
び第２のコンポーネント符号器２０２から出力される第
２のパリティ系列を交互に切換えるためのスイッチ２０
４とを備え、第１のコンポーネント符号器２０１と第２
のコンポーネント符号器２０２が並列に接続された構成
である。第２のコンポーネント符号器２０２にはインタ
ーリーバ２０３を介して情報系列が供給される。
号器は、符号化対象である情報系列が入力される第１の
コンポーネント符号器２０１、及び第２のコンポーネン
ト符号器２０２と、所定の規則にしたがって情報系列を
並び替えるインタリーバ２０３と、第１のコンポーネン
ト符号器２０１から出力される第１のパリティ系列、及
び第２のコンポーネント符号器２０２から出力される第
２のパリティ系列を交互に切換えるためのスイッチ２０
４とを備え、第１のコンポーネント符号器２０１と第２
のコンポーネント符号器２０２が並列に接続された構成
である。第２のコンポーネント符号器２０２にはインタ
ーリーバ２０３を介して情報系列が供給される。
【００６３】ターボ符号器では、通常、複数のコンポー
ネント符号器を備えているが、図２では２つの場合を例
示している。インターリーバ２０３はターボ符号化で重
要な役割を果たすが、本発明とは関係がないため、ここ
ではその詳細な説明を省略する。
ネント符号器を備えているが、図２では２つの場合を例
示している。インターリーバ２０３はターボ符号化で重
要な役割を果たすが、本発明とは関係がないため、ここ
ではその詳細な説明を省略する。
【００６４】このような構成において、第１のコンポー
ネント符号器２０１からは情報系列と共に第１のパリテ
ィ系列が送出され、第２のコンポーネント符号器２０２
からは第２のパリティ系列のみが送出される。第１のコ
ンポーネント符号器２０１及び第２のコンポーネント符
号器２０２によって生成されたパリティ系列は所定のパ
ンクチャ処理によってデータを間引いて送出することも
可能である。ここでは、情報系列に続いて第１のパリテ
ィ系列及び第２のパリティ系列がスイッチを介して交互
に送出されるため、各系列の情報送信レートは１単位時
間当たり１／３になる。
ネント符号器２０１からは情報系列と共に第１のパリテ
ィ系列が送出され、第２のコンポーネント符号器２０２
からは第２のパリティ系列のみが送出される。第１のコ
ンポーネント符号器２０１及び第２のコンポーネント符
号器２０２によって生成されたパリティ系列は所定のパ
ンクチャ処理によってデータを間引いて送出することも
可能である。ここでは、情報系列に続いて第１のパリテ
ィ系列及び第２のパリティ系列がスイッチを介して交互
に送出されるため、各系列の情報送信レートは１単位時
間当たり１／３になる。
【００６５】図３に示すように、ターボデコーダは、図
２に示した第１のコンポーネント符号器２０１に対応し
た復号器である第１の軟入力軟出力復号器３０２と、図
２に示した第２のコンポーネント符号器２０２に対応し
た復号器である第２の軟入力軟出力復号器３１０と、パ
リティ系列を第１のパリティ系列と第２のパリティ系列
に分離する分離器３０３と、第１の軟入力軟出力復号器
３０２の出力のビット配列を並び替える第１のインター
リーバ３０７と、情報系列のビット配列を並び替える第
２のインターリーバ３０８と、第１のインターリーバ３
０７及び第２のインターリーバ３０８によって並び替え
られたビット配列を元に戻す第１のデインタリーバ３１
４と、後述する事前情報対数尤度比（対数尤度比：log
likelihood ratio；希望としている受信シンボルの尤度
と背反関係にある受信シンボルの尤度の比に対して対数
形としたもの）と情報系列を加算する第１の加算器３０
１と、第１の軟入力軟出力復号器３０２の出力と事前情
報対数尤度比及び情報系列を加算する第２の加算器３０
６と、第１の軟入力軟出力復号器３０２の出力と事前情
報対数尤度比の遅延量を一致させるための第１の遅延器
３０４と、第１の軟入力軟出力復号器３０２の出力と情
報系列の遅延量を一致させるための第２の遅延器３０５
と、第１のインターリーバ３０７の出力と第２のインタ
ーリーバ３０８の出力を加算する第３の加算器３０９
と、第２の軟入力軟出力復号器３１０の出力と第１のイ
ンターリーバ３０７の出力及び第２のインターリーバ３
０８の出力を加算する第３の加算器３０９と、第１のイ
ンターリーバ３０７の出力の遅延量を第２の軟入力軟出
力復号器の出力に一致させる第３の遅延器３１１と、第
２のインターリーバ３０８の出力の遅延量を第２の軟入
力軟出力復号器３１０の出力に一致させる第４の遅延器
３１２と、第２の軟入力軟出力復号器の出力に基づいて
硬判定処理を行う判定器３１６と、判定器３１６の出力
のビット配列を元に戻して復号データを出力する第２の
デインタリーバ３１７と、情報系列、第１のパリティ系
列及び第２のパリティ系列をそれぞれ所定量だけ遅延さ
せる第５の遅延器３１５とを有する構成である。
２に示した第１のコンポーネント符号器２０１に対応し
た復号器である第１の軟入力軟出力復号器３０２と、図
２に示した第２のコンポーネント符号器２０２に対応し
た復号器である第２の軟入力軟出力復号器３１０と、パ
リティ系列を第１のパリティ系列と第２のパリティ系列
に分離する分離器３０３と、第１の軟入力軟出力復号器
３０２の出力のビット配列を並び替える第１のインター
リーバ３０７と、情報系列のビット配列を並び替える第
２のインターリーバ３０８と、第１のインターリーバ３
０７及び第２のインターリーバ３０８によって並び替え
られたビット配列を元に戻す第１のデインタリーバ３１
４と、後述する事前情報対数尤度比（対数尤度比：log
likelihood ratio；希望としている受信シンボルの尤度
と背反関係にある受信シンボルの尤度の比に対して対数
形としたもの）と情報系列を加算する第１の加算器３０
１と、第１の軟入力軟出力復号器３０２の出力と事前情
報対数尤度比及び情報系列を加算する第２の加算器３０
６と、第１の軟入力軟出力復号器３０２の出力と事前情
報対数尤度比の遅延量を一致させるための第１の遅延器
３０４と、第１の軟入力軟出力復号器３０２の出力と情
報系列の遅延量を一致させるための第２の遅延器３０５
と、第１のインターリーバ３０７の出力と第２のインタ
ーリーバ３０８の出力を加算する第３の加算器３０９
と、第２の軟入力軟出力復号器３１０の出力と第１のイ
ンターリーバ３０７の出力及び第２のインターリーバ３
０８の出力を加算する第３の加算器３０９と、第１のイ
ンターリーバ３０７の出力の遅延量を第２の軟入力軟出
力復号器の出力に一致させる第３の遅延器３１１と、第
２のインターリーバ３０８の出力の遅延量を第２の軟入
力軟出力復号器３１０の出力に一致させる第４の遅延器
３１２と、第２の軟入力軟出力復号器の出力に基づいて
硬判定処理を行う判定器３１６と、判定器３１６の出力
のビット配列を元に戻して復号データを出力する第２の
デインタリーバ３１７と、情報系列、第１のパリティ系
列及び第２のパリティ系列をそれぞれ所定量だけ遅延さ
せる第５の遅延器３１５とを有する構成である。
【００６６】復号対象である情報系列、第１のパリティ
系列及び第２のパリティ系列は、図２に示したターボ符
号器から出力された送信データに加えて、伝送媒体を通
ることで発生する誤りを含む軟判定受信データである。
また、これらは図１に示した乗算器によって重み付け係
数が乗算された情報系列でもある。
系列及び第２のパリティ系列は、図２に示したターボ符
号器から出力された送信データに加えて、伝送媒体を通
ることで発生する誤りを含む軟判定受信データである。
また、これらは図１に示した乗算器によって重み付け係
数が乗算された情報系列でもある。
【００６７】分離器３０３に入力されたパリティ系列
は、図２に示した第１のパリティ系列と第２のパリティ
系列に分離され、第１のパリティ系列は第１の軟入力軟
出力復号器３０２に入力され、第２のパリティ系列は第
２の軟入力軟出力復号器３１０に入力される。
は、図２に示した第１のパリティ系列と第２のパリティ
系列に分離され、第１のパリティ系列は第１の軟入力軟
出力復号器３０２に入力され、第２のパリティ系列は第
２の軟入力軟出力復号器３１０に入力される。
【００６８】図３に示すように、情報系列と事前情報対
数尤度比（アプリオリ１）とは、第１の加算器３０１に
よって加算され、第１の軟入力軟出力復号器３０２に入
力される。ここで、事前情報対数尤度比（アプリオリ
１）の初期値は零に設定され、優位性をもたないように
しておく。また、第１の軟入力軟出力復号器３０２には
分離器３０３によって分離された第１のパリティ系列も
入力される。第１の軟入力軟出力復号器３０２の出力は
情報系列の各ビットに対応した対数尤度比である。
数尤度比（アプリオリ１）とは、第１の加算器３０１に
よって加算され、第１の軟入力軟出力復号器３０２に入
力される。ここで、事前情報対数尤度比（アプリオリ
１）の初期値は零に設定され、優位性をもたないように
しておく。また、第１の軟入力軟出力復号器３０２には
分離器３０３によって分離された第１のパリティ系列も
入力される。第１の軟入力軟出力復号器３０２の出力は
情報系列の各ビットに対応した対数尤度比である。
【００６９】第１の軟入力軟出力復号器３０２の出力で
ある対数尤度比からは、第１の遅延器３０４により第１
の軟入力軟出力復号器３０２の出力に同期させた事前情
報対数尤度比（アプリオリ１）と第２の遅延器３０５に
より第１の軟入力軟出力復号器３０２の出力に同期させ
た情報系列とが第２の加算器３０６により減算される。
このようにすることで、第２の加算器３０６からは、対
数尤度比から事前情報対数尤度比（アプリオリ１）及び
情報系列成分がそれぞれ除去された第１の外部情報対数
尤度比が出力される。
ある対数尤度比からは、第１の遅延器３０４により第１
の軟入力軟出力復号器３０２の出力に同期させた事前情
報対数尤度比（アプリオリ１）と第２の遅延器３０５に
より第１の軟入力軟出力復号器３０２の出力に同期させ
た情報系列とが第２の加算器３０６により減算される。
このようにすることで、第２の加算器３０６からは、対
数尤度比から事前情報対数尤度比（アプリオリ１）及び
情報系列成分がそれぞれ除去された第１の外部情報対数
尤度比が出力される。
【００７０】第１の外部情報対数尤度比は第１のインタ
リーバ３０７によって攪拌され、第２のインタリーバ３
０８によって攪拌された情報系列と共に第３の加算器３
０９に入力される。
リーバ３０７によって攪拌され、第２のインタリーバ３
０８によって攪拌された情報系列と共に第３の加算器３
０９に入力される。
【００７１】第２の軟入力軟出力復号器３１０には第３
の加算器３０９の出力と分離器３０３によって分離され
た第２のパリティ系列が入力される。ここで、第１のイ
ンタリーバ３０７の出力は第２の軟入力軟出力復号器３
１０に入力する事前情報対数尤度比（アプリオリ２）と
なる。第２の軟入力軟出力復号器３１０の出力はインタ
ーリーブされた情報系列の各ビットに対応する対数尤度
比である。
の加算器３０９の出力と分離器３０３によって分離され
た第２のパリティ系列が入力される。ここで、第１のイ
ンタリーバ３０７の出力は第２の軟入力軟出力復号器３
１０に入力する事前情報対数尤度比（アプリオリ２）と
なる。第２の軟入力軟出力復号器３１０の出力はインタ
ーリーブされた情報系列の各ビットに対応する対数尤度
比である。
【００７２】第２の軟入力軟出力復号器３１０の出力で
ある対数尤度比からは、第３の遅延器３１１により第２
の軟入力軟出力復号器３１０の出力に同期させた事前情
報対数尤度比（アプリオリ２）と、第４の遅延器３１２
により第２の軟入力軟出力復号器３１０の出力に同期さ
せたインターリーブ後の情報系列とが第４の加算器３１
３により減算される。このようにすることで、第４の加
算器３１３からは、対数尤度比から事前情報対数尤度比
（アプリオリ２）及びインターリーブ後の情報系列成分
がそれぞれ除去された第２の外部情報対数尤度比が出力
される。
ある対数尤度比からは、第３の遅延器３１１により第２
の軟入力軟出力復号器３１０の出力に同期させた事前情
報対数尤度比（アプリオリ２）と、第４の遅延器３１２
により第２の軟入力軟出力復号器３１０の出力に同期さ
せたインターリーブ後の情報系列とが第４の加算器３１
３により減算される。このようにすることで、第４の加
算器３１３からは、対数尤度比から事前情報対数尤度比
（アプリオリ２）及びインターリーブ後の情報系列成分
がそれぞれ除去された第２の外部情報対数尤度比が出力
される。
【００７３】第２の外部情報対数尤度比は、第１のデイ
ンターリーバ３１４により元のビット配列に戻され、第
１の軟入力軟出力復号器３０２に事前情報対数尤度比
（アプリオリ１）として帰還される。また、情報系列、
第１のパリティ系列及び第２のパリティ系列も第５の遅
延器３１５により遅延され、次の更新処理に同期してそ
れぞれ帰還される。
ンターリーバ３１４により元のビット配列に戻され、第
１の軟入力軟出力復号器３０２に事前情報対数尤度比
（アプリオリ１）として帰還される。また、情報系列、
第１のパリティ系列及び第２のパリティ系列も第５の遅
延器３１５により遅延され、次の更新処理に同期してそ
れぞれ帰還される。
【００７４】以下、帰還された情報系列、パリティ系列
を用いて同様の処理を繰り返すことで情報系列を復号す
る。第２の軟入力軟出力復号器３１０から出力される対
数尤度比は、最後に判定器３１６によって硬判定が行わ
れ、第２のデインターリーバ３１７によって元のビット
配列に戻されて復号データとして出力される。
を用いて同様の処理を繰り返すことで情報系列を復号す
る。第２の軟入力軟出力復号器３１０から出力される対
数尤度比は、最後に判定器３１６によって硬判定が行わ
れ、第２のデインターリーバ３１７によって元のビット
配列に戻されて復号データとして出力される。
【００７５】図４は図３に示したターボデコーダをリソ
ースシェアリングによって１つの軟入力軟出力復号器で
実現した一構成例を示すブロック図である。
ースシェアリングによって１つの軟入力軟出力復号器で
実現した一構成例を示すブロック図である。
【００７６】図４に示したターボデコーダは、図２に示
した第１のコンポーネント符号器２０１及び第２のコン
ポーネント符号器２０２にそれぞれ対応した復号器であ
る軟入力軟出力復号器４０１と、パリティ系列を第１の
パリティ系列と第２のパリティ系列に分離する分離器４
０２と、軟入力軟出力復号器４０１に入力する情報系列
のビット配列を並び替える第１のインターリーバ４０３
と、情報系列またはインタリーブ後の情報系列のいずれ
か一方を軟入力軟出力復号器４０１に入力するための第
１のスイッチ４０４と、分離器４０２から出力される第
１のパリティ系列及び第２のパリティ系列のうち、いず
れか一方を軟入力軟出力復号器４０１に入力するための
第２のスイッチ４０５と、事前情報対数尤度比と情報系
列を加算する第１の加算器４０６と、事前情報対数尤度
比の遅延量を軟入力軟出力復号器４０１の出力に同期さ
せるための第１の遅延器４０７と、情報系列の遅延量を
軟入力軟出力復号器４０１の出力に同期させるための第
２の遅延器４０８と、軟入力軟出力復号器４０１の出力
と事前情報対数尤度比及び情報系列を加算する第２の加
算器４０９と、第２の加算器４０９から出力される対数
尤度比のビット配列を並び替える第２のインターリーバ
４１０と、第２の加算器４０９から出力される対数尤度
比のビット配列を元に戻す第１のデインターリーバ４１
１と、軟入力軟出力復号器４０１の出力に基づいて硬判
定処理を行う判定器４１２と、軟入力軟出力復号器４０
１の出力を第２の加算器４０９または判定器４１２のい
ずれか一方に入力するための第３のスイッチ４１３と、
第２のインターリーバ４１０の出力または第１のデイン
ターリーバ４１１の出力のいずれか一方を軟入力軟出力
復号器４０１の事前情報対数尤度比として帰還するため
の第４のスイッチ４１４と、判定器４１２の出力のビッ
ト配列を元に戻し、復号データを出力する第２のデイン
タリーバ４１５とを有する構成である。
した第１のコンポーネント符号器２０１及び第２のコン
ポーネント符号器２０２にそれぞれ対応した復号器であ
る軟入力軟出力復号器４０１と、パリティ系列を第１の
パリティ系列と第２のパリティ系列に分離する分離器４
０２と、軟入力軟出力復号器４０１に入力する情報系列
のビット配列を並び替える第１のインターリーバ４０３
と、情報系列またはインタリーブ後の情報系列のいずれ
か一方を軟入力軟出力復号器４０１に入力するための第
１のスイッチ４０４と、分離器４０２から出力される第
１のパリティ系列及び第２のパリティ系列のうち、いず
れか一方を軟入力軟出力復号器４０１に入力するための
第２のスイッチ４０５と、事前情報対数尤度比と情報系
列を加算する第１の加算器４０６と、事前情報対数尤度
比の遅延量を軟入力軟出力復号器４０１の出力に同期さ
せるための第１の遅延器４０７と、情報系列の遅延量を
軟入力軟出力復号器４０１の出力に同期させるための第
２の遅延器４０８と、軟入力軟出力復号器４０１の出力
と事前情報対数尤度比及び情報系列を加算する第２の加
算器４０９と、第２の加算器４０９から出力される対数
尤度比のビット配列を並び替える第２のインターリーバ
４１０と、第２の加算器４０９から出力される対数尤度
比のビット配列を元に戻す第１のデインターリーバ４１
１と、軟入力軟出力復号器４０１の出力に基づいて硬判
定処理を行う判定器４１２と、軟入力軟出力復号器４０
１の出力を第２の加算器４０９または判定器４１２のい
ずれか一方に入力するための第３のスイッチ４１３と、
第２のインターリーバ４１０の出力または第１のデイン
ターリーバ４１１の出力のいずれか一方を軟入力軟出力
復号器４０１の事前情報対数尤度比として帰還するため
の第４のスイッチ４１４と、判定器４１２の出力のビッ
ト配列を元に戻し、復号データを出力する第２のデイン
タリーバ４１５とを有する構成である。
【００７７】このような構成において、図４に示したタ
ーボデコーダは、図３に示したターボデコーダと同様に
軟入力軟出力復号器４０１の出力である外部情報対数尤
度比、情報系列及びパリティ系列を、それぞれ軟入力軟
出力復号器４０１の入力に帰還して繰り返し動作させる
構成である。
ーボデコーダは、図３に示したターボデコーダと同様に
軟入力軟出力復号器４０１の出力である外部情報対数尤
度比、情報系列及びパリティ系列を、それぞれ軟入力軟
出力復号器４０１の入力に帰還して繰り返し動作させる
構成である。
【００７８】軟入力軟出力復号器４０１に入力される情
報系列は、軟入力軟出力復号器４０１の動作が奇数回目
（ＯＤＤ）か偶数回目（ＥＶＥＮ）かによって第１のイ
ンターリーバ４０３への通過／非通過が第１のスイッチ
４０４によって切り替えられる。同様に、パリティ系列
も第２のスイッチ４０５によって第１のパリティ系列ま
たは第２のパリティ系列に切り替えられて軟入力軟出力
復号器４０１に入力される。具体的には、軟入力軟出力
復号器４０１の動作が奇数回目のときには、軟入力軟出
力復号器４０１にインターリーブされない情報系列と第
１のパリティ系列が入力され、軟入力軟出力復号器４０
１の動作が偶数回目のときには、軟入力軟出力復号器４
０１にインターリーバ４０３を通過した情報系列と第２
のパリティ系列が入力される。
報系列は、軟入力軟出力復号器４０１の動作が奇数回目
（ＯＤＤ）か偶数回目（ＥＶＥＮ）かによって第１のイ
ンターリーバ４０３への通過／非通過が第１のスイッチ
４０４によって切り替えられる。同様に、パリティ系列
も第２のスイッチ４０５によって第１のパリティ系列ま
たは第２のパリティ系列に切り替えられて軟入力軟出力
復号器４０１に入力される。具体的には、軟入力軟出力
復号器４０１の動作が奇数回目のときには、軟入力軟出
力復号器４０１にインターリーブされない情報系列と第
１のパリティ系列が入力され、軟入力軟出力復号器４０
１の動作が偶数回目のときには、軟入力軟出力復号器４
０１にインターリーバ４０３を通過した情報系列と第２
のパリティ系列が入力される。
【００７９】軟入力軟出力復号器４０１の出力である対
数尤度比からは、第１の遅延器４０７で軟入力軟出力復
号器４０１の出力に同期させた事前情報対数尤度比（ア
プリオリ）と、第２の遅延器４０８で軟入力軟出力復号
器４０１の出力に同期させた情報系列とが第２の加算器
４０９により減算される。このことにより、第２の加算
器４０９からは、対数尤度比から事前情報対数尤度比
（アプリオリ）及び情報系列成分がそれぞれ除去された
第１の外部情報対数尤度比が出力される。
数尤度比からは、第１の遅延器４０７で軟入力軟出力復
号器４０１の出力に同期させた事前情報対数尤度比（ア
プリオリ）と、第２の遅延器４０８で軟入力軟出力復号
器４０１の出力に同期させた情報系列とが第２の加算器
４０９により減算される。このことにより、第２の加算
器４０９からは、対数尤度比から事前情報対数尤度比
（アプリオリ）及び情報系列成分がそれぞれ除去された
第１の外部情報対数尤度比が出力される。
【００８０】外部情報対数尤度比は、軟入力軟出力復号
器４０１の次回の動作が奇数回目か偶数回目かによって
第２のインターリーバまたは第１のデインターリーバに
入力され、その出力が第４のスイッチを介して事前情報
対数尤度比として帰還される。具体的には、軟入力軟出
力復号器４０１の次回の動作が奇数回目のときには、第
１のデインターリーバ４１１の出力が事前情報対数尤度
比として帰還され、軟入力軟出力復号器４０１の次回の
動作が偶数回目のときには、第２のインターリーバ４１
０の出力が事前情報対数尤度比として帰還される。第１
のスイッチ４０４〜第４のスイッチ４１４の動作は、そ
れぞれ不図示のシーケンサから送信される切り替え用制
御信号にしたがって制御される。
器４０１の次回の動作が奇数回目か偶数回目かによって
第２のインターリーバまたは第１のデインターリーバに
入力され、その出力が第４のスイッチを介して事前情報
対数尤度比として帰還される。具体的には、軟入力軟出
力復号器４０１の次回の動作が奇数回目のときには、第
１のデインターリーバ４１１の出力が事前情報対数尤度
比として帰還され、軟入力軟出力復号器４０１の次回の
動作が偶数回目のときには、第２のインターリーバ４１
０の出力が事前情報対数尤度比として帰還される。第１
のスイッチ４０４〜第４のスイッチ４１４の動作は、そ
れぞれ不図示のシーケンサから送信される切り替え用制
御信号にしたがって制御される。
【００８１】以下、帰還された情報系列、パリティ系列
を用いて同様の処理を繰り返すことで情報系列を復号す
る。軟入力軟出力復号器４０１から出力される対数尤度
比は、最後に判定器４１２によって硬判定され、第２の
デインターリーバ４１５により元のビット配列に戻され
て復号データとして出力される。
を用いて同様の処理を繰り返すことで情報系列を復号す
る。軟入力軟出力復号器４０１から出力される対数尤度
比は、最後に判定器４１２によって硬判定され、第２の
デインターリーバ４１５により元のビット配列に戻され
て復号データとして出力される。
【００８２】次に、図３及び図４に示したターボデコー
ダが有する軟入力軟出力復号器について図面を用いて説
明する。図５は図３及び図４に示した軟入力軟出力復号
器の一構成例を示すブロック図である。
ダが有する軟入力軟出力復号器について図面を用いて説
明する。図５は図３及び図４に示した軟入力軟出力復号
器の一構成例を示すブロック図である。
【００８３】図５において、軟入力軟出力復号器は、ガ
ンマメトリックを生成するガンマメトリック生成回路５
０１と、アルファメトリックを生成するアルファメトリ
ック生成回路５０２と、ベータメトリックを生成するベ
ータメトリック生成回路５０３と、アルファメトリック
生成回路５０２、及びベータメトリック生成回路５０３
の演算結果から対数尤度比を算出する対数尤度演算回路
５０４とを有する構成である。
ンマメトリックを生成するガンマメトリック生成回路５
０１と、アルファメトリックを生成するアルファメトリ
ック生成回路５０２と、ベータメトリックを生成するベ
ータメトリック生成回路５０３と、アルファメトリック
生成回路５０２、及びベータメトリック生成回路５０３
の演算結果から対数尤度比を算出する対数尤度演算回路
５０４とを有する構成である。
【００８４】軟入力軟出力復号器に入力される受信デー
タは、レイク合成後の受信データに重み付け係数が乗算
された情報系列であり、図３及び図４に示した情報系
列、第１のパリティ系列及び第２のパリティ系列に相当
する。
タは、レイク合成後の受信データに重み付け係数が乗算
された情報系列であり、図３及び図４に示した情報系
列、第１のパリティ系列及び第２のパリティ系列に相当
する。
【００８５】なお、図３及び図４に示したターボデコー
ダでは、第１のパリティ系列及び第２のパリティ系列に
対応して軟入力軟出力復号器を分けて使用していたが、
図５に示した構成では、ガンマメトリック生成回路５０
１の内部に第１のパリティ系列と第２のパリティ系列を
記憶するための不図示の記憶装置を備え、その切り替え
をガンマメトリック生成回路５０１の内部で行ってい
る。また、図３及び図４に示したターボデコーダでは、
事前情報対数尤度比と情報系列の加算を軟入力軟出力復
号器の外で行っていたが、図５に示した構成では、それ
らの演算をガンマメトリック生成回路５０１の内部で行
っている。さらに、図３及び図４に示したターボデコー
ダでは、軟入力軟出力復号器の出力である対数尤度比か
ら事前情報尤度比と情報系列とを減算し、外部情報尤度
比を出力する処理を軟入力軟出力復号器の外部で行って
いたが、図５に示した構成では、それらの演算をガンマ
メトリック生成回路５０１の内部で行っている。したが
って、アルファメトリック生成回路５０２及びベータメ
トリック生成回路５０３には、事前情報対数尤度比が演
算処理されたガンマメトリックが入力される。このよう
なガンマメトリック生成回路５０１の構成は、例えば、
特願平１１−１９２４６７号で開示しているため、ここ
では詳細な説明を省略する。
ダでは、第１のパリティ系列及び第２のパリティ系列に
対応して軟入力軟出力復号器を分けて使用していたが、
図５に示した構成では、ガンマメトリック生成回路５０
１の内部に第１のパリティ系列と第２のパリティ系列を
記憶するための不図示の記憶装置を備え、その切り替え
をガンマメトリック生成回路５０１の内部で行ってい
る。また、図３及び図４に示したターボデコーダでは、
事前情報対数尤度比と情報系列の加算を軟入力軟出力復
号器の外で行っていたが、図５に示した構成では、それ
らの演算をガンマメトリック生成回路５０１の内部で行
っている。さらに、図３及び図４に示したターボデコー
ダでは、軟入力軟出力復号器の出力である対数尤度比か
ら事前情報尤度比と情報系列とを減算し、外部情報尤度
比を出力する処理を軟入力軟出力復号器の外部で行って
いたが、図５に示した構成では、それらの演算をガンマ
メトリック生成回路５０１の内部で行っている。したが
って、アルファメトリック生成回路５０２及びベータメ
トリック生成回路５０３には、事前情報対数尤度比が演
算処理されたガンマメトリックが入力される。このよう
なガンマメトリック生成回路５０１の構成は、例えば、
特願平１１−１９２４６７号で開示しているため、ここ
では詳細な説明を省略する。
【００８６】次に、アルファメトリック生成回路５０２
について図６を用いて説明する。
について図６を用いて説明する。
【００８７】図６は図５に示したアルファメトリック生
成回路の一構成例を示すブロック図である。
成回路の一構成例を示すブロック図である。
【００８８】図６において、アルファメトリック生成回
路５０２は、ガンマメトリック生成回路５０１から出力
されたガンマメトリックΓ（０，０）、Γ（１，１）、
Γ（１，０）、Γ（０，１）に基づいて加算、減算、大
小比較等の所定の演算を行うＡＣＳ（Add-Compare Sele
ct）回路６０１と、ＡＣＳ回路６０１によって生成され
たアルファメトリックを記憶するアルファメトリック用
メモリ６０２と、アルファメトリックの記憶アドレスを
制御するためのアドレスカウンタであるアップダウンカ
ウンタ６０３とを有する構成である。
路５０２は、ガンマメトリック生成回路５０１から出力
されたガンマメトリックΓ（０，０）、Γ（１，１）、
Γ（１，０）、Γ（０，１）に基づいて加算、減算、大
小比較等の所定の演算を行うＡＣＳ（Add-Compare Sele
ct）回路６０１と、ＡＣＳ回路６０１によって生成され
たアルファメトリックを記憶するアルファメトリック用
メモリ６０２と、アルファメトリックの記憶アドレスを
制御するためのアドレスカウンタであるアップダウンカ
ウンタ６０３とを有する構成である。
【００８９】図６に示したＡＣＳ回路６０１は、４つの
ステート（Ｓ００，Ｓ０１，Ｓ１０，Ｓ１１）を有する
メトリックに対して完全パラレル演算を行う場合の構成
例を示しているが、例えば、８つのステートを有するア
ルファメトリックの演算を行う場合にも容易に拡張可能
である。
ステート（Ｓ００，Ｓ０１，Ｓ１０，Ｓ１１）を有する
メトリックに対して完全パラレル演算を行う場合の構成
例を示しているが、例えば、８つのステートを有するア
ルファメトリックの演算を行う場合にも容易に拡張可能
である。
【００９０】なお、図６に示した信号点ＡとＡ’、Ｂと
Ｂ’、ＣとＣ’、ＤとＤ’は互いに接続され、アルファ
メトリックの演算結果はステートレジスタ（Ｓ００，Ｓ
０１，Ｓ１０，Ｓ１１）に帰還されてその内容が更新さ
れる。また、ＡＣＳ回路６０１のステートレジスタ（Ｓ
００，Ｓ０１，Ｓ１０，Ｓ１１）から各加算器へは、そ
れぞれ所定のトレリス線図にしたがって配線される。
Ｂ’、ＣとＣ’、ＤとＤ’は互いに接続され、アルファ
メトリックの演算結果はステートレジスタ（Ｓ００，Ｓ
０１，Ｓ１０，Ｓ１１）に帰還されてその内容が更新さ
れる。また、ＡＣＳ回路６０１のステートレジスタ（Ｓ
００，Ｓ０１，Ｓ１０，Ｓ１１）から各加算器へは、そ
れぞれ所定のトレリス線図にしたがって配線される。
【００９１】ＡＣＳ回路６０１は、ステートレジスタか
ら加算器への接続が異なることを除けば４つの同一回路
から構成される。以下では、図６の最も左側に示す回路
（単位ブロック６０４）を例にしてその動作を説明す
る。
ら加算器への接続が異なることを除けば４つの同一回路
から構成される。以下では、図６の最も左側に示す回路
（単位ブロック６０４）を例にしてその動作を説明す
る。
【００９２】図６において、単位ブロック６０４の加算
器ＡＤＤ１１にはステートレジスタ（Ｓ００）の出力、
及びガンマメトリックΓ（０，０）がそれぞれ入力され
る。また、加算器ＡＤＤ１２にはステートレジスタ（Ｓ
１０）の出力、及びガンマメトリックΓ（１，１）がそ
れぞれ入力される。
器ＡＤＤ１１にはステートレジスタ（Ｓ００）の出力、
及びガンマメトリックΓ（０，０）がそれぞれ入力され
る。また、加算器ＡＤＤ１２にはステートレジスタ（Ｓ
１０）の出力、及びガンマメトリックΓ（１，１）がそ
れぞれ入力される。
【００９３】加算器ＡＤＤ１１及び加算器ＡＤＤ１２の
出力は、それぞれ比較用加算器（減算器）ＡＤＤ１３に
入力されてその大小が比較される。また、加算器ＡＤＤ
１１及び加算器ＡＤＤ１２の出力はそれぞれセレクタＳ
ＥＬ１１に入力される。セレクタＳＥＬ１１は、比較用
加算器ＡＤＤ１３の比較結果にしたがって加算器ＡＤＤ
１１の出力または加算器ＡＤＤ１２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ１３
からは、加算器ＡＤＤ１１の出力と加算器ＡＤＤ１２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ１１へ入力される。ヤコビアンテーブルＴ１１
は、
出力は、それぞれ比較用加算器（減算器）ＡＤＤ１３に
入力されてその大小が比較される。また、加算器ＡＤＤ
１１及び加算器ＡＤＤ１２の出力はそれぞれセレクタＳ
ＥＬ１１に入力される。セレクタＳＥＬ１１は、比較用
加算器ＡＤＤ１３の比較結果にしたがって加算器ＡＤＤ
１１の出力または加算器ＡＤＤ１２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ１３
からは、加算器ＡＤＤ１１の出力と加算器ＡＤＤ１２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ１１へ入力される。ヤコビアンテーブルＴ１１
は、
【００９４】
【数２３】 の関係になるようにワイヤードロジックで構成される。
【００９５】図７にワイヤードロジックで構成したヤコ
ビアンテーブルの構成例を示す。また、その時の入出力
関係を図８に示す。
ビアンテーブルの構成例を示す。また、その時の入出力
関係を図８に示す。
【００９６】図７に示したワイヤードロジック回路は、
４ビットからなる入力データをデコードし、３ビットか
らなる所定のデータ（補正データ）を出力する構成であ
る。なお、図７では入力データ及びインバータ出力から
論理ゲートへの接続を省略しているが、これらは入出力
関係に応じて予め適宜接続される。
４ビットからなる入力データをデコードし、３ビットか
らなる所定のデータ（補正データ）を出力する構成であ
る。なお、図７では入力データ及びインバータ出力から
論理ゲートへの接続を省略しているが、これらは入出力
関係に応じて予め適宜接続される。
【００９７】図８に示すように、例えば、入力（ａ−
ｂ）が“７”のときは補正データとして“３”が出力さ
れ、入力（ａ−ｂ）が“１２”のときは補正データとし
て“１”が出力される。
ｂ）が“７”のときは補正データとして“３”が出力さ
れ、入力（ａ−ｂ）が“１２”のときは補正データとし
て“１”が出力される。
【００９８】セレクタＳＥＬ１１の出力、及びヤコビア
ンテーブルＴ１１から出力される補正値は加算器ＡＤＤ
１４で加算される。加算器ＡＤＤ１４の演算は、上述し
た
ンテーブルＴ１１から出力される補正値は加算器ＡＤＤ
１４で加算される。加算器ＡＤＤ１４の演算は、上述し
た
【００９９】
【数２４】 の演算に相当する。
【０１００】加算器ＡＤＤ１４の演算結果は、アルファ
メトリック用メモリ６０２に蓄積されると共にステート
レジスタ（Ｓ００）に帰還される。
メトリック用メモリ６０２に蓄積されると共にステート
レジスタ（Ｓ００）に帰還される。
【０１０１】アップダウンカウンタ６０３は、処理対象
であるフレームの情報ビット長に相当するカウント幅を
有し、各情報ビット毎にインクリメントされる。また、
処理対象であるフレームの最終ビットが最終アドレスと
なる。アルファメトリック用メモリ６０２に蓄積された
情報は所定のタイミングで対数尤度演算回路５０４に送
信される。
であるフレームの情報ビット長に相当するカウント幅を
有し、各情報ビット毎にインクリメントされる。また、
処理対象であるフレームの最終ビットが最終アドレスと
なる。アルファメトリック用メモリ６０２に蓄積された
情報は所定のタイミングで対数尤度演算回路５０４に送
信される。
【０１０２】次に、図５に示したベータメトリック生成
回路５０３について図９を用いて説明する。図９は図５
に示したベータメトリック生成回路の一構成例を示すブ
ロック図である。
回路５０３について図９を用いて説明する。図９は図５
に示したベータメトリック生成回路の一構成例を示すブ
ロック図である。
【０１０３】図９に示すように、ベータメトリック生成
回路５０３は、アルファメトリック、及びガンマメトリ
ックΓ（０、０）、Γ（１，１）、Γ（１，０）、Γ
（０，１）を用いて演算を行うＡＣＳ回路９０１を備え
た構成である。
回路５０３は、アルファメトリック、及びガンマメトリ
ックΓ（０、０）、Γ（１，１）、Γ（１，０）、Γ
（０，１）を用いて演算を行うＡＣＳ回路９０１を備え
た構成である。
【０１０４】図６に示したアルファメトリック生成回路
５０２では、各ステートのメトリックをアルファメトリ
ック用メモリ６０２に蓄積するのに対し、ベータメトリ
ックでは、対象となる単一時刻のメトリックのみを更新
用としてステートレジスタ（Ｓ００，Ｓ０１，Ｓ１０，
Ｓ１１）に蓄積している。これは。アルファメトリック
の更新方向とベータメトリックの更新方向が相反するた
めであり、対象となる時刻の情報ビットに対する尤度を
求める場合、その時刻に相当するアルファメトリックと
ベータメトリックを必要とし、そのためには必ず二つの
内の一つに蓄積用のメモリが必要となる。なお、図６に
示したアルファメトリック生成回路５０２及び図７に示
したベータメトリック生成回路５０３では、アルファメ
トリックの演算結果を蓄積してベータメトリックの更新
に同期して尤度演算を行う場合の構成を示しているが、
ベータメトリックの演算結果を蓄積して、アルファメト
リックの更新に同期して尤度演算を行う構成であっても
よい。
５０２では、各ステートのメトリックをアルファメトリ
ック用メモリ６０２に蓄積するのに対し、ベータメトリ
ックでは、対象となる単一時刻のメトリックのみを更新
用としてステートレジスタ（Ｓ００，Ｓ０１，Ｓ１０，
Ｓ１１）に蓄積している。これは。アルファメトリック
の更新方向とベータメトリックの更新方向が相反するた
めであり、対象となる時刻の情報ビットに対する尤度を
求める場合、その時刻に相当するアルファメトリックと
ベータメトリックを必要とし、そのためには必ず二つの
内の一つに蓄積用のメモリが必要となる。なお、図６に
示したアルファメトリック生成回路５０２及び図７に示
したベータメトリック生成回路５０３では、アルファメ
トリックの演算結果を蓄積してベータメトリックの更新
に同期して尤度演算を行う場合の構成を示しているが、
ベータメトリックの演算結果を蓄積して、アルファメト
リックの更新に同期して尤度演算を行う構成であっても
よい。
【０１０５】また、図９に示したベータメトリック生成
回路５０３は、図６に示したアルファメトリック生成回
路５０２と同様に、４つのステート（Ｓ００，Ｓ０１，
Ｓ１０，Ｓ１１）を有するメトリックに対して完全パラ
レル演算を行う場合の構成例を示しているが、例えば、
８つのステートを有するベータメトリックの演算を行う
場合にも容易に拡張可能である。
回路５０３は、図６に示したアルファメトリック生成回
路５０２と同様に、４つのステート（Ｓ００，Ｓ０１，
Ｓ１０，Ｓ１１）を有するメトリックに対して完全パラ
レル演算を行う場合の構成例を示しているが、例えば、
８つのステートを有するベータメトリックの演算を行う
場合にも容易に拡張可能である。
【０１０６】図９に示した信号点ＡとＡ’、ＢとＢ’、
ＣとＣ’、ＤとＤ’は互いに接続され、演算結果はステ
ートレジスタ（Ｓ００，Ｓ０１，Ｓ１０，Ｓ１１）に帰
還されてその内容が更新される。ＡＣＳ回路９０１のス
テートレジスタ（Ｓ００，Ｓ０１，Ｓ１０，Ｓ１１）か
ら各加算器へは、それぞれ所定のトレリス線図にしたが
って配線される。ＡＣＳ回路９０１は、ステートレジス
タからの接続が異なることを除けば４つの同一回路から
構成される。以下では図９の最も左側に示す回路（単位
ブロック９０２）を例にしてその動作を説明する。
ＣとＣ’、ＤとＤ’は互いに接続され、演算結果はステ
ートレジスタ（Ｓ００，Ｓ０１，Ｓ１０，Ｓ１１）に帰
還されてその内容が更新される。ＡＣＳ回路９０１のス
テートレジスタ（Ｓ００，Ｓ０１，Ｓ１０，Ｓ１１）か
ら各加算器へは、それぞれ所定のトレリス線図にしたが
って配線される。ＡＣＳ回路９０１は、ステートレジス
タからの接続が異なることを除けば４つの同一回路から
構成される。以下では図９の最も左側に示す回路（単位
ブロック９０２）を例にしてその動作を説明する。
【０１０７】図９において、単位ブロック９０２の加算
器ＡＤＤ２１には、ステートレジスタ（Ｓ００）の出
力、及びガンマメトリックΓ（０，０）がそれぞれ入力
される。また、加算器ＡＤＤ２２にはステートレジスタ
（Ｓ０１）の出力、及びガンマメトリックΓ（１，１）
がそれぞれ入力される。
器ＡＤＤ２１には、ステートレジスタ（Ｓ００）の出
力、及びガンマメトリックΓ（０，０）がそれぞれ入力
される。また、加算器ＡＤＤ２２にはステートレジスタ
（Ｓ０１）の出力、及びガンマメトリックΓ（１，１）
がそれぞれ入力される。
【０１０８】加算器ＡＤＤ２１及び加算器ＡＤＤ２２の
出力は、それぞれ比較用加算器（減算器）ＡＤＤ２３に
入力されてその大小が比較される。また、加算器ＡＤＤ
２１及び加算器ＡＤＤ２２の出力はそれぞれセレクタＳ
ＥＬ２１に入力される。セレクタＳＥＬ２１は、比較用
加算器ＡＤＤ２３の比較結果にしたがって加算器ＡＤＤ
２１の出力または加算器ＡＤＤ２２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ２３
からは、加算器ＡＤＤ２１の出力と加算器ＡＤＤ２２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ２１へ入力される。ヤコビアンテーブルＴ２１
は、
出力は、それぞれ比較用加算器（減算器）ＡＤＤ２３に
入力されてその大小が比較される。また、加算器ＡＤＤ
２１及び加算器ＡＤＤ２２の出力はそれぞれセレクタＳ
ＥＬ２１に入力される。セレクタＳＥＬ２１は、比較用
加算器ＡＤＤ２３の比較結果にしたがって加算器ＡＤＤ
２１の出力または加算器ＡＤＤ２２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ２３
からは、加算器ＡＤＤ２１の出力と加算器ＡＤＤ２２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ２１へ入力される。ヤコビアンテーブルＴ２１
は、
【０１０９】
【数２５】 の関係になるようにワイヤードロジックで構成される。
【０１１０】なお、ヤコビアンテーブルの構成は、アル
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
【０１１１】セレクタＳＥＬ２１の出力、及びヤコビア
ンテーブルＴ２１から出力される補正値は加算器ＡＤＤ
２４で加算される。加算器ＡＤＤ２４の演算は、上述し
た
ンテーブルＴ２１から出力される補正値は加算器ＡＤＤ
２４で加算される。加算器ＡＤＤ２４の演算は、上述し
た
【０１１２】
【数２６】 の演算に相当する。
【０１１３】加算器ＡＤＤ２４の演算結果はステートレ
ジスタ（Ｓ００）に帰還される。また、図５に示した対
数尤度演算回路には、加算器ＡＤＤ２１の出力、及び加
算器ＡＤＤ２２の出力がそれぞれ送信される。
ジスタ（Ｓ００）に帰還される。また、図５に示した対
数尤度演算回路には、加算器ＡＤＤ２１の出力、及び加
算器ＡＤＤ２２の出力がそれぞれ送信される。
【０１１４】次に、図５に示した対数尤度演算回路につ
いて図１０を用いて説明する。
いて図１０を用いて説明する。
【０１１５】図１０は図５に示した対数尤度演算回路の
一構成例を示すブロック図である。
一構成例を示すブロック図である。
【０１１６】図１０に示すように、対数尤度演算回路
は、アルファメトリック生成回路の演算結果、及びベー
タメトリック生成回路の演算結果から対数尤度を演算す
る尤度演算回路１００１を備えた構成である。
は、アルファメトリック生成回路の演算結果、及びベー
タメトリック生成回路の演算結果から対数尤度を演算す
る尤度演算回路１００１を備えた構成である。
【０１１７】尤度演算回路１００１には、ベータメトリ
ック生成回路５０３から出力されるガンマメトリックと
ベータメトリックの加算結果と、その演算結果に対応す
るアルファメトリックがアルファメトリック用メモリ６
０２から読み出されて入力される。通常、アルファメト
リックは受信したフレームの情報ビット並びの順に更新
され、ベータメトリックは最終ビットから更新される。
したがって、ベータメトリック生成回路の演算処理に合
わせて尤度計算を実施する場合、アルファメトリック用
メモリからは最終アドレスから順次データが読み出され
る。
ック生成回路５０３から出力されるガンマメトリックと
ベータメトリックの加算結果と、その演算結果に対応す
るアルファメトリックがアルファメトリック用メモリ６
０２から読み出されて入力される。通常、アルファメト
リックは受信したフレームの情報ビット並びの順に更新
され、ベータメトリックは最終ビットから更新される。
したがって、ベータメトリック生成回路の演算処理に合
わせて尤度計算を実施する場合、アルファメトリック用
メモリからは最終アドレスから順次データが読み出され
る。
【０１１８】なお、本発明では、スライディングウィン
ドウタイプの構成でもアルファメトリックをその都度入
れ替えれば適用可能であるが、ここでは説明を容易にす
るためワンショットタイプの構成を用いるものとする。
図１０に示した尤度演算回路８０２の処理は一方向に実
行されるため、パイプライン化が可能であり、例えば、
フィリップフロップ（Ｆ／Ｆ）が適宜挿入される。その
ため、１クロック当たり１情報ビットの処理が実行され
る。
ドウタイプの構成でもアルファメトリックをその都度入
れ替えれば適用可能であるが、ここでは説明を容易にす
るためワンショットタイプの構成を用いるものとする。
図１０に示した尤度演算回路８０２の処理は一方向に実
行されるため、パイプライン化が可能であり、例えば、
フィリップフロップ（Ｆ／Ｆ）が適宜挿入される。その
ため、１クロック当たり１情報ビットの処理が実行され
る。
【０１１９】アルファメトリック用メモリ６０２から読
み出されたアルファメトリック（α００，α０１，α１
０，α１１）と、ベータメトリック生成回路から出力さ
れたガンマメトリックとベータメトリックの加算結果
（β００＋Γ（０，０），β００＋Γ（１，１），β０
１＋Γ（１，１），β０１＋Γ（０，０），β１０＋Γ
（１，０），β１０＋Γ（０，１），β１１＋Γ（０，
１），β１１＋Γ（１，０））は、それぞれトレリス線
図にしたがって尤度演算回路８０２で処理される。
み出されたアルファメトリック（α００，α０１，α１
０，α１１）と、ベータメトリック生成回路から出力さ
れたガンマメトリックとベータメトリックの加算結果
（β００＋Γ（０，０），β００＋Γ（１，１），β０
１＋Γ（１，１），β０１＋Γ（０，０），β１０＋Γ
（１，０），β１０＋Γ（０，１），β１１＋Γ（０，
１），β１１＋Γ（１，０））は、それぞれトレリス線
図にしたがって尤度演算回路８０２で処理される。
【０１２０】図１０において、まず、情報ビットが
“０”に対応するトレリスについて検討する。
“０”に対応するトレリスについて検討する。
【０１２１】情報ビットが“０”に対応するトレリスに
は、α００とβ００＋Γ（０，０）の和である加算器Ａ
ＤＤ３１の出力と、α１０とβ０１＋Γ（０，０）の和
である加算器ＡＤＤ３２の出力とがある。
は、α００とβ００＋Γ（０，０）の和である加算器Ａ
ＤＤ３１の出力と、α１０とβ０１＋Γ（０，０）の和
である加算器ＡＤＤ３２の出力とがある。
【０１２２】加算器ＡＤＤ３１及び加算器ＡＤＤ３２の
出力は、それぞれ比較用加算器（減算器）ＡＤＤ３３に
入力されてその大小が比較される。また、加算器ＡＤＤ
３１及び加算器ＡＤＤ３２の出力はそれぞれセレクタＳ
ＥＬ３１に入力される。セレクタＳＥＬ３１は、比較用
加算器ＡＤＤ３３の比較結果にしたがって加算器ＡＤＤ
３１の出力または加算器ＡＤＤ３２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ３３
からは、加算器ＡＤＤ３１の出力と加算器ＡＤＤ３２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ３１へ入力される。ヤコビアンテーブルＴ３１
は、
出力は、それぞれ比較用加算器（減算器）ＡＤＤ３３に
入力されてその大小が比較される。また、加算器ＡＤＤ
３１及び加算器ＡＤＤ３２の出力はそれぞれセレクタＳ
ＥＬ３１に入力される。セレクタＳＥＬ３１は、比較用
加算器ＡＤＤ３３の比較結果にしたがって加算器ＡＤＤ
３１の出力または加算器ＡＤＤ３２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ３３
からは、加算器ＡＤＤ３１の出力と加算器ＡＤＤ３２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ３１へ入力される。ヤコビアンテーブルＴ３１
は、
【０１２３】
【数２７】 であり、補正項ｆｃ（｜δ1−δ2｜）は、
【０１２４】
【数２８】 の関係になるようにワイヤードロジックで構成される。
【０１２５】なお、ヤコビアンテーブルの構成は、アル
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
【０１２６】セレクタＳＥＬ３１の出力、及びヤコビア
ンテーブルＴ３１から出力される補正値は加算器ＡＤＤ
３４で加算される。加算器ＡＤＤ３４の演算は、上記Ｌ
log1の演算に相当する。
ンテーブルＴ３１から出力される補正値は加算器ＡＤＤ
３４で加算される。加算器ＡＤＤ３４の演算は、上記Ｌ
log1の演算に相当する。
【０１２７】同様に、情報ビットが“０”に対応するト
レリスは、α０１とβ１１＋Γ（０，１）の和である加
算器ＡＤＤ３５の出力と、α１１とβ１０＋Γ（０，
１）の和である加算器ＡＤＤ３６の出力とがある。
レリスは、α０１とβ１１＋Γ（０，１）の和である加
算器ＡＤＤ３５の出力と、α１１とβ１０＋Γ（０，
１）の和である加算器ＡＤＤ３６の出力とがある。
【０１２８】加算器ＡＤＤ３５及び加算器ＡＤＤ３６の
出力は、それぞれ比較用加算器（減算器）ＡＤＤ３７に
入力されてその大小が比較される。また、加算器ＡＤＤ
３５及び加算器ＡＤＤ３６の出力はそれぞれセレクタＳ
ＥＬ３２に入力される。セレクタＳＥＬ３２は、比較用
加算器ＡＤＤ３７の比較結果にしたがって加算器ＡＤＤ
３５の出力または加算器ＡＤＤ３６の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ３７
からは、加算器ＡＤＤ３５の出力と加算器ＡＤＤ３６の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ３２へ入力される。ヤコビアンテーブルＴ３２
は、
出力は、それぞれ比較用加算器（減算器）ＡＤＤ３７に
入力されてその大小が比較される。また、加算器ＡＤＤ
３５及び加算器ＡＤＤ３６の出力はそれぞれセレクタＳ
ＥＬ３２に入力される。セレクタＳＥＬ３２は、比較用
加算器ＡＤＤ３７の比較結果にしたがって加算器ＡＤＤ
３５の出力または加算器ＡＤＤ３６の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ３７
からは、加算器ＡＤＤ３５の出力と加算器ＡＤＤ３６の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ３２へ入力される。ヤコビアンテーブルＴ３２
は、
【０１２９】
【数２９】 であり、補正項ｆｃ（｜δ3−δ4｜）は、
【０１３０】
【数３０】 の関係になるようにワイヤードロジックで構成される。
【０１３１】なお、ヤコビアンテーブルの構成は、アル
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
【０１３２】セレクタＳＥＬ３２の出力、及びヤコビア
ンテーブルＴ３２から出力される補正値は加算器ＡＤＤ
３８で加算される。加算器ＡＤＤ３８の演算は、上記Ｌ
log2の演算に相当する。
ンテーブルＴ３２から出力される補正値は加算器ＡＤＤ
３８で加算される。加算器ＡＤＤ３８の演算は、上記Ｌ
log2の演算に相当する。
【０１３３】さらに、上記情報ビットが“０”に対応す
るトレリスを統合すると、加算器ＡＤＤ３４の出力と加
算器ＡＤＤ３８の出力が、比較用加算器（減算器）ＡＤ
Ｄ３９に入力されて大小比較が行われる。また、加算器
ＡＤＤ３４及び加算器ＡＤＤ３８の出力はそれぞれセレ
クタＳＥＬ３３に入力される。セレクタＳＥＬ３３は、
比較用加算器ＡＤＤ３９の比較結果にしたがって加算器
ＡＤＤ３４の出力または加算器ＡＤＤ３８の出力のいず
れか一方を選択して出力する。また、比較用加算器ＡＤ
Ｄ３９からは、加算器ＡＤＤ３４の出力と加算器ＡＤＤ
３８の出力の差の絶対値が出力され、その値がヤコビア
ンテーブルＴ３３へ入力される。ヤコビアンテーブルＴ
３３は、
るトレリスを統合すると、加算器ＡＤＤ３４の出力と加
算器ＡＤＤ３８の出力が、比較用加算器（減算器）ＡＤ
Ｄ３９に入力されて大小比較が行われる。また、加算器
ＡＤＤ３４及び加算器ＡＤＤ３８の出力はそれぞれセレ
クタＳＥＬ３３に入力される。セレクタＳＥＬ３３は、
比較用加算器ＡＤＤ３９の比較結果にしたがって加算器
ＡＤＤ３４の出力または加算器ＡＤＤ３８の出力のいず
れか一方を選択して出力する。また、比較用加算器ＡＤ
Ｄ３９からは、加算器ＡＤＤ３４の出力と加算器ＡＤＤ
３８の出力の差の絶対値が出力され、その値がヤコビア
ンテーブルＴ３３へ入力される。ヤコビアンテーブルＴ
３３は、
【０１３４】
【数３１】 であり、補正項ｆｃ（｜δ1−δ2｜）は、
【０１３５】
【数３２】 の関係になるようにワイヤードロジックで構成される。
【０１３６】なお、ヤコビアンテーブルの構成は、アル
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
【０１３７】セレクタＳＥＬ３３の出力、及びヤコビア
ンテーブルＴ３３から出力される補正値は加算器ＡＤＤ
４０で加算される。加算器ＡＤＤ４０の演算は、上記Ｌ
logPの演算に相当する。
ンテーブルＴ３３から出力される補正値は加算器ＡＤＤ
４０で加算される。加算器ＡＤＤ４０の演算は、上記Ｌ
logPの演算に相当する。
【０１３８】なお、上記式では、セレクタＳＥＬ３３に
よって選択される項がδ1≧δ2の場合を想定している。
すなわち、（３０）式はＬlog1≧Ｌlog2の場合に相当す
る。したがって、選択条件が逆になった場合はＡの指数
項の入れ替えが必要である。
よって選択される項がδ1≧δ2の場合を想定している。
すなわち、（３０）式はＬlog1≧Ｌlog2の場合に相当す
る。したがって、選択条件が逆になった場合はＡの指数
項の入れ替えが必要である。
【０１３９】次に、情報ビットが“１”に対応するトレ
リスについて検討する。
リスについて検討する。
【０１４０】情報ビットが“１”に対応するトレリスに
は、α１０とβ０１＋Γ（１，１）の和である加算器Ａ
ＤＤ４１の出力と、α００とβ０１＋Γ（１，１）の和
である加算器ＡＤＤ４２の出力がある。
は、α１０とβ０１＋Γ（１，１）の和である加算器Ａ
ＤＤ４１の出力と、α００とβ０１＋Γ（１，１）の和
である加算器ＡＤＤ４２の出力がある。
【０１４１】加算器ＡＤＤ４１及び加算器ＡＤＤ４２の
出力は、それぞれ比較用加算器（減算器）ＡＤＤ４３に
入力されてその大小が比較される。また、加算器ＡＤＤ
４１及び加算器ＡＤＤ４２の出力はそれぞれセレクタＳ
ＥＬ４１に入力される。セレクタＳＥＬ４１は、比較用
加算器ＡＤＤ４３の比較結果にしたがって加算器ＡＤＤ
４１の出力または加算器ＡＤＤ４２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ４３
からは、加算器ＡＤＤ４１の出力と加算器ＡＤＤ４２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ４１へ入力される。ヤコビアンテーブルＴ４１
は、
出力は、それぞれ比較用加算器（減算器）ＡＤＤ４３に
入力されてその大小が比較される。また、加算器ＡＤＤ
４１及び加算器ＡＤＤ４２の出力はそれぞれセレクタＳ
ＥＬ４１に入力される。セレクタＳＥＬ４１は、比較用
加算器ＡＤＤ４３の比較結果にしたがって加算器ＡＤＤ
４１の出力または加算器ＡＤＤ４２の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ４３
からは、加算器ＡＤＤ４１の出力と加算器ＡＤＤ４２の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ４１へ入力される。ヤコビアンテーブルＴ４１
は、
【０１４２】
【数３３】 であり、補正項ｆｃ（｜δ1−δ2｜）は、
【０１４３】
【数３４】 の関係になるようにワイヤードロジックで構成される。
【０１４４】なお、ヤコビアンテーブルの構成は、アル
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
【０１４５】セレクタＳＥＬ４１の出力、及びテーブル
Ｔ４１から出力される補正値は加算器ＡＤＤ４４で加算
される。加算器ＡＤＤ４４の演算は、上記Ｌlog1の演算
に相当する。
Ｔ４１から出力される補正値は加算器ＡＤＤ４４で加算
される。加算器ＡＤＤ４４の演算は、上記Ｌlog1の演算
に相当する。
【０１４６】同様に、情報ビットが“１”に対応するト
レリスは、α０１とβ１０＋Γ（１，０）の和である加
算器ＡＤＤ４５の出力とα１１とβ１１＋Γ（１，０）
の和である加算器ＡＤＤ４６の出力がある。
レリスは、α０１とβ１０＋Γ（１，０）の和である加
算器ＡＤＤ４５の出力とα１１とβ１１＋Γ（１，０）
の和である加算器ＡＤＤ４６の出力がある。
【０１４７】加算器ＡＤＤ４５及び加算器ＡＤＤ４６の
出力は、それぞれ比較用加算器（減算器）ＡＤＤ４７に
入力されてその大小が比較される。また、加算器ＡＤＤ
４５及び加算器ＡＤＤ４６の出力はそれぞれセレクタＳ
ＥＬ４２に入力される。セレクタＳＥＬ３２は、比較用
加算器ＡＤＤ４７の比較結果にしたがって加算器ＡＤＤ
４５の出力または加算器ＡＤＤ４６の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ４７
からは、加算器ＡＤＤ４５の出力と加算器ＡＤＤ４６の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ４２へ入力される。ヤコビアンテーブルＴ４２
は、
出力は、それぞれ比較用加算器（減算器）ＡＤＤ４７に
入力されてその大小が比較される。また、加算器ＡＤＤ
４５及び加算器ＡＤＤ４６の出力はそれぞれセレクタＳ
ＥＬ４２に入力される。セレクタＳＥＬ３２は、比較用
加算器ＡＤＤ４７の比較結果にしたがって加算器ＡＤＤ
４５の出力または加算器ＡＤＤ４６の出力のいずれか一
方を選択して出力する。また、比較用加算器ＡＤＤ４７
からは、加算器ＡＤＤ４５の出力と加算器ＡＤＤ４６の
出力の差の絶対値が出力され、その値がヤコビアンテー
ブルＴ４２へ入力される。ヤコビアンテーブルＴ４２
は、
【０１４８】
【数３５】 であり、補正項ｆｃ（｜δ3−δ4｜）は、
【０１４９】
【数３６】 の関係になるようにワイヤードロジックで構成される。
【０１５０】なお、ヤコビアンテーブルの構成は、アル
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
【０１５１】セレクタＳＥＬ４２の出力、及びヤコビア
ンテーブルＴ４２から出力される補正値は加算器ＡＤＤ
４８で加算される。加算器ＡＤＤ４８の演算は、上記Ｌ
log2の演算に相当する。
ンテーブルＴ４２から出力される補正値は加算器ＡＤＤ
４８で加算される。加算器ＡＤＤ４８の演算は、上記Ｌ
log2の演算に相当する。
【０１５２】さらに、上記情報ビットが“１”に対応す
るトレリスを統合すると、加算器ＡＤＤ４４の出力と加
算器ＡＤＤ４８の出力は、比較用加算器（減算器）ＡＤ
Ｄ４９に入力されて大小比較が行われる。また、加算器
ＡＤＤ４４及び加算器ＡＤＤ４８の出力はそれぞれセレ
クタＳＥＬ４３に入力される。セレクタＳＥＬ４３は、
比較用加算器ＡＤＤ４９の比較結果にしたがって加算器
ＡＤＤ４４の出力または加算器ＡＤＤ４８の出力のいず
れか一方を選択して出力する。また、比較用加算器ＡＤ
Ｄ４９からは、加算器ＡＤＤ４４の出力と加算器ＡＤＤ
４８の出力の差の絶対値が出力され、その値がヤコビア
ンテーブルＴ４３へ入力される。ヤコビアンテーブルＴ
４３は、
るトレリスを統合すると、加算器ＡＤＤ４４の出力と加
算器ＡＤＤ４８の出力は、比較用加算器（減算器）ＡＤ
Ｄ４９に入力されて大小比較が行われる。また、加算器
ＡＤＤ４４及び加算器ＡＤＤ４８の出力はそれぞれセレ
クタＳＥＬ４３に入力される。セレクタＳＥＬ４３は、
比較用加算器ＡＤＤ４９の比較結果にしたがって加算器
ＡＤＤ４４の出力または加算器ＡＤＤ４８の出力のいず
れか一方を選択して出力する。また、比較用加算器ＡＤ
Ｄ４９からは、加算器ＡＤＤ４４の出力と加算器ＡＤＤ
４８の出力の差の絶対値が出力され、その値がヤコビア
ンテーブルＴ４３へ入力される。ヤコビアンテーブルＴ
４３は、
【０１５３】
【数３７】 であり、補正項ｆｃ（｜δ1−δ2｜）は、
【０１５４】
【数３８】 の関係になるようにワイヤードロジックで構成される。
【０１５５】なお、ヤコビアンテーブルの構成は、アル
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
ファメトリック生成回路５０２と同様に、図７に示した
ワイヤードロジックで構成され、図８に示したような入
出力関係になる。
【０１５６】セレクタＳＥＬ４３の出力、及びヤコビア
ンテーブルＴ４３から出力される補正値は加算器ＡＤＤ
５０で加算される。加算器ＡＤＤ５０の演算は、上記Ｌ
logMの演算に相当する。
ンテーブルＴ４３から出力される補正値は加算器ＡＤＤ
５０で加算される。加算器ＡＤＤ５０の演算は、上記Ｌ
logMの演算に相当する。
【０１５７】なお、上記式では、セレクタＳＥＬ３３に
よって選択される項がδ1≧δ2の場合を想定している。
すなわち、（３０）式ではＬlog1≧Ｌlog2の場合に相当
する。したがって選択条件が逆になった場合はＡの指数
項の入れ替えが必要である。
よって選択される項がδ1≧δ2の場合を想定している。
すなわち、（３０）式ではＬlog1≧Ｌlog2の場合に相当
する。したがって選択条件が逆になった場合はＡの指数
項の入れ替えが必要である。
【０１５８】減算器ＡＤＤ５１は、加算器ＡＤＤ４０の
出力である情報ビット“０”に対応する演算結果ＬlogP
から加算器ＡＤＤ５０の出力である情報ビット“１”に
対応する演算結果ＬlogMを減算し、軟入力軟出力復号器
の出力である対数尤度比ＬＬＲを算出する。
出力である情報ビット“０”に対応する演算結果ＬlogP
から加算器ＡＤＤ５０の出力である情報ビット“１”に
対応する演算結果ＬlogMを減算し、軟入力軟出力復号器
の出力である対数尤度比ＬＬＲを算出する。
【０１５９】すなわち、対数尤度比ＬＬＲは、 ＬＬＲ＝ＬlogP−ＬlogM…（３７） となる。なお、対数尤度比ＬＬＲは、図５に示したガン
マメトリック生成回路５０２にも帰還される。上述した
ように、図５に示した軟入力軟出力復号器では、ガンマ
メトリック生成回路５０２の内部で、対数尤度比ＬＬＲ
から事前情報尤度比と情報系列が減算されて外部情報尤
度比が算出され、次回の事前情報尤度比として使用され
る。
マメトリック生成回路５０２にも帰還される。上述した
ように、図５に示した軟入力軟出力復号器では、ガンマ
メトリック生成回路５０２の内部で、対数尤度比ＬＬＲ
から事前情報尤度比と情報系列が減算されて外部情報尤
度比が算出され、次回の事前情報尤度比として使用され
る。
【０１６０】したがって、アルファメトリック生成回
路、ベータメトリック生成回路、及び対数尤度演算回路
に、それぞれに図７に示すようなヤコビアンテーブルを
構成する論理回路を有することで、ＢＣＪＲアルゴリズ
ムと等価な演算を対数領域で行うことができる。
路、ベータメトリック生成回路、及び対数尤度演算回路
に、それぞれに図７に示すようなヤコビアンテーブルを
構成する論理回路を有することで、ＢＣＪＲアルゴリズ
ムと等価な演算を対数領域で行うことができる。
【０１６１】なお、特性劣化に問題なければ、回路規模
を削減するために、アルファメトリック生成回路５０
２、ベータメトリック生成回路５０３、または対数尤度
演算回路５０４のいずれかを、ヤコビアンテーブルを省
略して（補正を行わない）構成することも可能である。
を削減するために、アルファメトリック生成回路５０
２、ベータメトリック生成回路５０３、または対数尤度
演算回路５０４のいずれかを、ヤコビアンテーブルを省
略して（補正を行わない）構成することも可能である。
【０１６２】次に、直列連接型のターボ符号器と、その
ターボ符号を復号するターボデコーダについて説明す
る。
ターボ符号を復号するターボデコーダについて説明す
る。
【０１６３】図１１は直列連接型のターボ符号器の一構
成例を示すブロック図であり、図１２は図１１に示した
ターボ符号器で符号化されたデータを復号するターボデ
コーダの一構成例を示すブロック図である。
成例を示すブロック図であり、図１２は図１１に示した
ターボ符号器で符号化されたデータを復号するターボデ
コーダの一構成例を示すブロック図である。
【０１６４】図１１において、直列連接型のターボ符号
器は、符号化対象である情報系列が入力されるコンポー
ネント符号器等から成る外符号器１１０１と、外符号器
１１０１から出力される情報系列及びパリティ系列のパ
ンクチャ処理を行うパンクチャリング回路１１０２と、
情報系列及びパリティ系列のビット配列をそれぞれ所定
の規則で並べ替えるインタリーバ１１０３と、インター
リーバ１１０３から出力される情報系列が入力されるコ
ンポーネント符号器等から成る内符号器１１０４とを有
する構成である。
器は、符号化対象である情報系列が入力されるコンポー
ネント符号器等から成る外符号器１１０１と、外符号器
１１０１から出力される情報系列及びパリティ系列のパ
ンクチャ処理を行うパンクチャリング回路１１０２と、
情報系列及びパリティ系列のビット配列をそれぞれ所定
の規則で並べ替えるインタリーバ１１０３と、インター
リーバ１１０３から出力される情報系列が入力されるコ
ンポーネント符号器等から成る内符号器１１０４とを有
する構成である。
【０１６５】図１１に示した内符号器１１０４と外符号
器１１０１は同じ構造であり、内符号器１１０４にはパ
ンクチャリング回路１１０２及びインターリーバ１１０
３を介して外符号器１１０１から出力される情報系列と
パリティ系列がそれぞれ入力される。
器１１０１は同じ構造であり、内符号器１１０４にはパ
ンクチャリング回路１１０２及びインターリーバ１１０
３を介して外符号器１１０１から出力される情報系列と
パリティ系列がそれぞれ入力される。
【０１６６】なお、直列連接型のターボ符号器も、並列
連接型のターボ符号器と同様に、通常、複数のコンポー
ネント符号器が用いられるが、図１１では２つの場合を
例示している。パンクチャリング回路１１０２及びイン
ターリーバ１１０３は、ターボ符号化を行う際に重要な
役割を果たすが、本発明と直接関係がないため、ここで
は説明を省略する。なお、ここでは、パンクチャリング
回路１１０４で外符号器１１０１から出力されたパリテ
ィ系列のビットを交互に間引くため（１１−１０−１１
−１０−：情報系列のビットとパリティ系列の有意性を
示し、“１”はそのまま出力し、“０”は間引くデータ
を示す。すなわち、２番目と４番目のパリティビットが
間引かれる）、外符号器による情報送信レートは１単位
時間当たり２／３となるが、内符号器による情報送信レ
ートが１／２であるため、結局情報送信レートは１単位
時間当たり１／３になる。
連接型のターボ符号器と同様に、通常、複数のコンポー
ネント符号器が用いられるが、図１１では２つの場合を
例示している。パンクチャリング回路１１０２及びイン
ターリーバ１１０３は、ターボ符号化を行う際に重要な
役割を果たすが、本発明と直接関係がないため、ここで
は説明を省略する。なお、ここでは、パンクチャリング
回路１１０４で外符号器１１０１から出力されたパリテ
ィ系列のビットを交互に間引くため（１１−１０−１１
−１０−：情報系列のビットとパリティ系列の有意性を
示し、“１”はそのまま出力し、“０”は間引くデータ
を示す。すなわち、２番目と４番目のパリティビットが
間引かれる）、外符号器による情報送信レートは１単位
時間当たり２／３となるが、内符号器による情報送信レ
ートが１／２であるため、結局情報送信レートは１単位
時間当たり１／３になる。
【０１６７】図１２において、直列連接型のターボ符号
器に対応するターボデコーダは、図１１に示した内符号
器１１０４に対応した復号器である第１の軟入力軟出力
復号器１２０１と、図１１に示した外符号器１１０１に
対応した復号器である第２の軟入力軟出力復号器１２０
６と、第１の軟入力軟出力復号器１２０１から出力され
る情報系列のビット配列を元に戻す第１のデインターリ
ーバ１２０２と、受信データである内符号情報系列のビ
ット配列をそれぞれ元に戻す第２のデインターリーバ１
２０４と、パンクチャ処理されたビットを零補間し、外
符号器１１０１に対応した復号器（第２の軟入力軟出力
復号器１２０６）用のアプリオリである外符号情報系列
アプリオリ及び外符号パリティ系列アプリオリを出力す
る第１のパンクチャ補間器１２０３と、パンクチャ処理
されたビットを零補間し、外符号器１１０１に対応した
復号器（第２の軟入力軟出力復号器１２０６）用の外符
号情報系列と外符号パリティ系列に分割する第２のパン
クチャ補間器１２０５とを有する構成である。
器に対応するターボデコーダは、図１１に示した内符号
器１１０４に対応した復号器である第１の軟入力軟出力
復号器１２０１と、図１１に示した外符号器１１０１に
対応した復号器である第２の軟入力軟出力復号器１２０
６と、第１の軟入力軟出力復号器１２０１から出力され
る情報系列のビット配列を元に戻す第１のデインターリ
ーバ１２０２と、受信データである内符号情報系列のビ
ット配列をそれぞれ元に戻す第２のデインターリーバ１
２０４と、パンクチャ処理されたビットを零補間し、外
符号器１１０１に対応した復号器（第２の軟入力軟出力
復号器１２０６）用のアプリオリである外符号情報系列
アプリオリ及び外符号パリティ系列アプリオリを出力す
る第１のパンクチャ補間器１２０３と、パンクチャ処理
されたビットを零補間し、外符号器１１０１に対応した
復号器（第２の軟入力軟出力復号器１２０６）用の外符
号情報系列と外符号パリティ系列に分割する第２のパン
クチャ補間器１２０５とを有する構成である。
【０１６８】図１２に示した内符号情報系列及び内符号
パリティ系列は、図１１に示したターボ符号器から出力
された送信データに加えて、伝送媒体を通ることで発生
する誤りを含む軟判定受信データである。また、これら
は図１に示した乗算器によって重み付け係数が乗算され
たデータ系列でもある。
パリティ系列は、図１１に示したターボ符号器から出力
された送信データに加えて、伝送媒体を通ることで発生
する誤りを含む軟判定受信データである。また、これら
は図１に示した乗算器によって重み付け係数が乗算され
たデータ系列でもある。
【０１６９】第１の軟入力軟出力復号器１２０１には、
内符号情報系列、内符号パリティ系列、及び内符号情報
系列アプリオリが入力される。ここで、内符号情報系列
アプリオリの初期値は零に設定され、優位性をもたない
ようにしておく。
内符号情報系列、内符号パリティ系列、及び内符号情報
系列アプリオリが入力される。ここで、内符号情報系列
アプリオリの初期値は零に設定され、優位性をもたない
ようにしておく。
【０１７０】第１の軟入力軟出力復号器１２０１の出力
は、内符号情報系列の各ビットにたいする対数尤度比か
ら、情報系列及び内符号情報系列アプリオリを除いた外
部情報対数尤度比である。
は、内符号情報系列の各ビットにたいする対数尤度比か
ら、情報系列及び内符号情報系列アプリオリを除いた外
部情報対数尤度比である。
【０１７１】第１の軟入力軟出力復号器１２０１から出
力された外部情報対数尤度比は、第１のデインターリー
バ１２０２によって元のビット配列に戻され、第１のパ
ンクチャ補間器１２０３により零補間されて、外符号情
報系列アプリオリと外符号パリティ系列アプリオリに分
割される。第１のパンクチャ補間器１２０３から出力さ
れた外符号情報系列アプリオリ及び外符号パリティ系列
アプリオリは、それぞれ第２の軟入力軟出力復号器１２
０６に入力される。
力された外部情報対数尤度比は、第１のデインターリー
バ１２０２によって元のビット配列に戻され、第１のパ
ンクチャ補間器１２０３により零補間されて、外符号情
報系列アプリオリと外符号パリティ系列アプリオリに分
割される。第１のパンクチャ補間器１２０３から出力さ
れた外符号情報系列アプリオリ及び外符号パリティ系列
アプリオリは、それぞれ第２の軟入力軟出力復号器１２
０６に入力される。
【０１７２】内符号情報系列は、第２のデインターリー
バ１２０４によって元のビット配列に戻され、第２のパ
ンクチャ補間器１２０５によって零補間されて外符号情
報系列と外符号パリティ系列に分割される。第２のパン
クチャ補間器１２０５から出力された外符号情報系列及
び外符号パリティ系列はそれぞれ第２の軟入力軟出力復
号器１２０６に入力される。外符号情報系列アプリオリ
及び外符号パリティ系列アプリオリは、それぞれ外符号
情報系列と外符号パリティ系列のアプリオリとして使用
される。
バ１２０４によって元のビット配列に戻され、第２のパ
ンクチャ補間器１２０５によって零補間されて外符号情
報系列と外符号パリティ系列に分割される。第２のパン
クチャ補間器１２０５から出力された外符号情報系列及
び外符号パリティ系列はそれぞれ第２の軟入力軟出力復
号器１２０６に入力される。外符号情報系列アプリオリ
及び外符号パリティ系列アプリオリは、それぞれ外符号
情報系列と外符号パリティ系列のアプリオリとして使用
される。
【０１７３】第２の軟入力軟出力復号器１２０６の出力
は、外符号情報系列の各ビットに対する対数尤度比から
外符号情報系列と外符号情報系列アプリオリを除いた外
符号外部情報対数尤度比、及び外符号パリティ系列の各
ビットに対する対数尤度比から外符号パリティ系列と外
符号パリティ系列アプリオリを除いた外符号外部パリテ
ィ対数尤度比である。
は、外符号情報系列の各ビットに対する対数尤度比から
外符号情報系列と外符号情報系列アプリオリを除いた外
符号外部情報対数尤度比、及び外符号パリティ系列の各
ビットに対する対数尤度比から外符号パリティ系列と外
符号パリティ系列アプリオリを除いた外符号外部パリテ
ィ対数尤度比である。
【０１７４】これらの外符号外部対数尤度比は図１１に
示した外符号器の出力に対応し、図１１と同様構成のパ
ンクチャリング回路１２０７及びインターリーバ１２０
８を介することにより、内符号情報系列にたいするアプ
リオリ（内符号情報系列アプリオリ）が出力される。
示した外符号器の出力に対応し、図１１と同様構成のパ
ンクチャリング回路１２０７及びインターリーバ１２０
８を介することにより、内符号情報系列にたいするアプ
リオリ（内符号情報系列アプリオリ）が出力される。
【０１７５】このようにして得られた内符号情報系列ア
プリオリは、第１の軟入力軟出力復号器１２０１へ帰還
され、内符号情報系列の各ビットに対するアプリオリと
して用いられる。以下同様の処理を繰り返し、最終対数
尤度比が硬判定され、復号データを得ることができる。
プリオリは、第１の軟入力軟出力復号器１２０１へ帰還
され、内符号情報系列の各ビットに対するアプリオリと
して用いられる。以下同様の処理を繰り返し、最終対数
尤度比が硬判定され、復号データを得ることができる。
【０１７６】直列連接型で使用される軟入力軟出力復号
器は、基本的に並列連接型で使用する軟入力軟出力復号
器と同様の構成である。したがって、ヤコビアンテーブ
ルも同じ構成である。但し、図１２に示す第２の軟入力
軟出力復号器１２０６については並列連接型のターボデ
コーダと異なる点があるため、以下に説明する。
器は、基本的に並列連接型で使用する軟入力軟出力復号
器と同様の構成である。したがって、ヤコビアンテーブ
ルも同じ構成である。但し、図１２に示す第２の軟入力
軟出力復号器１２０６については並列連接型のターボデ
コーダと異なる点があるため、以下に説明する。
【０１７７】第１の軟入力軟出力復号器１２０１には、
情報系列に対応するアプリオリが与えられる。一方、第
２の軟入力軟出力復号器１２０６には、情報系列だけで
なくパリティ系列についてもアプリオリが与えらる。し
たがって、ガンマメトリック生成時に、情報系列だけで
なくパリティ系列もアプリオリ情報を考慮する構成にす
る必要がある。また、対数尤度演算回路には、パリティ
系列の対数尤度比を出力するための回路が追加となる。
この場合、情報系列用とパリティ系列用の二つの回路が
必要になるが、リソースシェアリングによって一つの対
数尤度演算回路に若干の回路を追加するだけで二つの対
数尤度の演算を実現できる。すなわち、情報ビットに対
する尤度計算とパリティビットに対する尤度計算におい
て、ヤコビアンテーブルを含むＡＣＳ回路のうち、第一
段目を共通化し、その後の第二段目及び最終段の減算回
路をそれぞれ独立に有する構成にすればよい。
情報系列に対応するアプリオリが与えられる。一方、第
２の軟入力軟出力復号器１２０６には、情報系列だけで
なくパリティ系列についてもアプリオリが与えらる。し
たがって、ガンマメトリック生成時に、情報系列だけで
なくパリティ系列もアプリオリ情報を考慮する構成にす
る必要がある。また、対数尤度演算回路には、パリティ
系列の対数尤度比を出力するための回路が追加となる。
この場合、情報系列用とパリティ系列用の二つの回路が
必要になるが、リソースシェアリングによって一つの対
数尤度演算回路に若干の回路を追加するだけで二つの対
数尤度の演算を実現できる。すなわち、情報ビットに対
する尤度計算とパリティビットに対する尤度計算におい
て、ヤコビアンテーブルを含むＡＣＳ回路のうち、第一
段目を共通化し、その後の第二段目及び最終段の減算回
路をそれぞれ独立に有する構成にすればよい。
【０１７８】以上説明したように、本発明のターボデコ
ーダによれば、Ｍａｘ−ＬｏｇＭａｐやＳＯＶＡのよう
に特性が劣化するアルゴリズムを用いることなく、ＢＣ
ＪＲアルゴリズムと等価な演算を若干の回路追加によっ
て実現することができる。
ーダによれば、Ｍａｘ−ＬｏｇＭａｐやＳＯＶＡのよう
に特性が劣化するアルゴリズムを用いることなく、ＢＣ
ＪＲアルゴリズムと等価な演算を若干の回路追加によっ
て実現することができる。
【０１７９】したがって、高い符号化利得が達成できる
ＣＤＭＡ技術を用いた移動体通信システムにおいて、必
要最小限の送信電力を維持しつつ、システム容量を増加
させて加入者数の増加と受信品質を向上させることがで
きる。
ＣＤＭＡ技術を用いた移動体通信システムにおいて、必
要最小限の送信電力を維持しつつ、システム容量を増加
させて加入者数の増加と受信品質を向上させることがで
きる。
【０１８０】また、送信電力制御用の重み付け係数を乗
算したレイク合成後の受信データをハードウェア構成の
ターボデコーダへ送るインターフェースとしているの
で、ヤコビアンロガリズムによるアルゴリズムを実現す
る際に必要なノイズ分散や信号電力をインターフェース
として備えることなく、またそのためのメモリをターボ
デコーダ内に持つ必要がない。さらに、ノイズ分散や信
号電力をパラメータとする規模の大きいヤコビアンテー
ブル用メモリを持つことなく、必要最小限のハードウェ
ア増加で、動作速度への影響の少ないＢＣＪＲアルゴリ
ズムと等価な演算を実現できる。また、並列連接型のタ
ーボデコーダ、あるいは直列連接型のターボデコーダで
あってもインターフェースを変更することなく適用でき
る。
算したレイク合成後の受信データをハードウェア構成の
ターボデコーダへ送るインターフェースとしているの
で、ヤコビアンロガリズムによるアルゴリズムを実現す
る際に必要なノイズ分散や信号電力をインターフェース
として備えることなく、またそのためのメモリをターボ
デコーダ内に持つ必要がない。さらに、ノイズ分散や信
号電力をパラメータとする規模の大きいヤコビアンテー
ブル用メモリを持つことなく、必要最小限のハードウェ
ア増加で、動作速度への影響の少ないＢＣＪＲアルゴリ
ズムと等価な演算を実現できる。また、並列連接型のタ
ーボデコーダ、あるいは直列連接型のターボデコーダで
あってもインターフェースを変更することなく適用でき
る。
【０１８１】また、重み付け処理をスロット単位として
いるので、ＳＩＲ測定に基づいた送信電力制御の更新周
期と同じ間隔で処理可能であり、ＤＳＰソフトウェアの
負荷への影響が最小限で、フェージングピッチに追随し
たヤコビアンロガリズムによるアルゴリズムを実現でき
る。
いるので、ＳＩＲ測定に基づいた送信電力制御の更新周
期と同じ間隔で処理可能であり、ＤＳＰソフトウェアの
負荷への影響が最小限で、フェージングピッチに追随し
たヤコビアンロガリズムによるアルゴリズムを実現でき
る。
【０１８２】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【０１８３】ターボデコーダに入力される受信データ
に、信号対干渉比の測定結果に基づいた重み付け後の情
報が含まれるため、アルファメトリックの更新処理、ベ
ータメトリックの更新処理、及び対数尤度演算処理結果
を補正するためのヤコビアンテーブルを、ノイズ分散σ
2や信号成分ＥS等のデータを含むことなく作成すること
ができる。
に、信号対干渉比の測定結果に基づいた重み付け後の情
報が含まれるため、アルファメトリックの更新処理、ベ
ータメトリックの更新処理、及び対数尤度演算処理結果
を補正するためのヤコビアンテーブルを、ノイズ分散σ
2や信号成分ＥS等のデータを含むことなく作成すること
ができる。
【０１８４】したがって、必要最小限のハードウェアの
増加で、動作速度への影響も少なく、ＢＣＪＲアルゴリ
ズムと等価な演算を実現できるため、ＣＤＭＡ技術を用
いた移動体通信システムにおいて、通信相手の送信電力
を必要最小限に制御しつつ、システム容量を増加させて
加入者数を増加させることが可能になると共に受信品質
を向上させることができる。
増加で、動作速度への影響も少なく、ＢＣＪＲアルゴリ
ズムと等価な演算を実現できるため、ＣＤＭＡ技術を用
いた移動体通信システムにおいて、通信相手の送信電力
を必要最小限に制御しつつ、システム容量を増加させて
加入者数を増加させることが可能になると共に受信品質
を向上させることができる。
【図１】ＣＤＭＡ技術を利用した受信機の一構成例を示
すブロック図である。
すブロック図である。
【図２】並列連接型のターボ符号器の一構成例を示すブ
ロック図である。
ロック図である。
【図３】図２に示したターボ符号器で符号化されたデー
タを復号するターボデコーダの一構成例を示すブロック
図である。
タを復号するターボデコーダの一構成例を示すブロック
図である。
【図４】図３に示したターボデコーダをリソースシェア
リングによって１つの軟入力軟出力復号器で実現した一
構成例を示すブロック図である。
リングによって１つの軟入力軟出力復号器で実現した一
構成例を示すブロック図である。
【図５】図３及び図４に示した軟入力軟出力復号器の一
構成例を示すブロック図である。
構成例を示すブロック図である。
【図６】図５に示したアルファメトリック生成回路の一
構成例を示すブロック図である。
構成例を示すブロック図である。
【図７】論理回路で構成したヤコビアンテーブルの一構
成例を示す回路図である。
成例を示す回路図である。
【図８】図７に示した回路の入出力関係を示すグラフで
ある。
ある。
【図９】図５に示したベータメトリック生成回路の一構
成例を示すブロック図である。
成例を示すブロック図である。
【図１０】図５に示した対数尤度演算回路の一構成例を
示すブロック図である。
示すブロック図である。
【図１１】直列連接型のターボ符号器の一構成例を示す
ブロック図である。
ブロック図である。
【図１２】図１１に示したターボ符号器で符号化された
データを復号するターボデコーダの一構成例を示すブロ
ック図である。
データを復号するターボデコーダの一構成例を示すブロ
ック図である。
１０１ 送信電力制御部 １０２ 逆拡散処理部 １０３ 複素乗算器 １０４ 同相加算器 １０５ 乗算器 １０６ 重み付け処理部 １０７ 減算器 １０８ コンパレータ １０９ ＴＰＣ命令発生部 １１０ ターボデコーダ ２０１ 第１のコンポーネント符号器 ２０２ 第２のコンポーネント符号器 ２０３、１１０３、１２０８ インターリーバ ２０４ スイッチ ３０１、４０６ 第１の加算器 ３０２、１２０１ 第１の軟入力軟出力復号器 ３０３、４０２ 分離器 ３０４、４０７ 第１の遅延器 ３０５、４０８ 第２の遅延器 ３０６、４０９ 第２の加算器 ３０７、４０３ 第１のインターリーバ ３０８、４１０ 第２のインターリーバ ３０９ 第３の加算器 ３１０、１２０６ 第２の軟入力軟出力復号器 ３１１ 第３の遅延器 ３１２ 第４の遅延器 ３１３ 第４の加算器 ３１４、４１１、１２０２ 第１のデインターリーバ ３１５ 第５の遅延器 ３１６、４１２ 判定器 ３１７、４１５、１２０４ 第２のデインターリーバ ４０１ 軟入力軟出力復号器 ４０４ 第１のスイッチ ４０５ 第２のスイッチ ５０１ ガンマメトリック生成回路 ５０２ アルファメトリック生成回路 ５０３ ベータメトリック生成回路 ５０４ 対数尤度演算回路 ６０１、９０１ ＡＣＳ回路 ６０２ アルファメトリック用メモリ ６０３ アップダウンカウンタ ６０４、９０２ 単位ブロック １００１ 尤度演算回路 １１０１ 外符号器 １１０２、１２０７ パンクチャリング回路 １１０４ 内符号器 １２０３ 第１のパンクチャ補間器 １２０５ 第２のパンクチャ補間器
Claims (14)
- 【請求項１】 信号対干渉比の測定結果に基づいて閉ル
ープ送信電力制御を行うＣＤＭＡシステムにおいて、タ
ーボ符号化された受信データを復号するターボ復号方法
であって、 該送信電力制御用に使用される前記信号対干渉比、及び
該信号対干渉比の測定過程で得られるデータに基づいて
逆拡散後の受信データに重み付け処理を行い、 該重み付け処理後の受信データに対して、アルファメト
リックの更新処理、ベータメトリックの更新処理、及び
尤度演算処理におけるＡＣＳ演算或は比較選択演算を行
うと共に、該ＡＣＳ演算或は比較選択演算の演算過程で
生じる差分の値に対応して予め定められた値により前記
ＡＣＳ演算の結果を補正するターボ復号方法。 - 【請求項２】 信号対干渉比の測定結果に基づいて閉ル
ープ送信電力制御を行うＣＤＭＡシステムにおいて、タ
ーボ符号化された受信データを復号するターボ復号方法
であって、 該送信電力制御用に使用される前記信号対干渉比、及び
該信号対干渉比の測定過程で得られるデータに基づいて
逆拡散後の受信データに重み付け処理を行い、 該重み付け処理後の受信データに対して、アルファメト
リックの更新処理、ベータメトリックの更新処理、及び
尤度演算処理におけるＡＣＳ演算或は比較選択演算を行
うと共に、前記アルファメトリックの更新処理、前記ベ
ータメトリックの更新処理、及び前記尤度演算処理のう
ち、少なくとも一つの処理における前記ＡＣＳ演算の結
果を、該ＡＣＳ演算或は比較選択演算の演算過程で生じ
る差分の値に対応して予め定められた値により補正する
ターボ復号方法。 - 【請求項３】 前記重み付け処理をスロット周期毎に行
う請求項１または２記載のターボ復号方法。 - 【請求項４】 前記重み付け処理は、 スロット当たりの信号電力の平方根をスロット当たりの
干渉電力で除算した値に比例する値を、前記逆拡散後の
受信データに乗算する請求項１または２記載のターボ復
号方法。 - 【請求項５】 前記ＡＣＳ演算或は比較選択演算のう
ち、該比較演算を減算回路で行い、 該減算回路の出力結果あるいは該出力結果の絶対値を入
力とし、該入力に対応して予め定められた値を出力する
ロジック回路により、前記ＡＣＳ演算の結果を補正する
請求項１または２記載のターボ復号方法。 - 【請求項６】 前記重み付け処理をデジタル信号処理プ
ロセッサによるファームウェアで行い、 前記ＡＣＳ演算或は比較選択演算、及び該ＡＣＳ演算或
は比較選択演算の演算過程で生じる差分の値に対応して
予め定められた値により前記ＡＣＳ演算の結果を補正す
る処理を論理ゲートを含むハードウェアで行う請求項１
または２記載のターボ復号方法。 - 【請求項７】 信号対干渉比の測定結果に基づいて閉ル
ープ送信電力制御を行うＣＤＭＡシステムにおいて、タ
ーボ符号化された受信データを復号する受信機であっ
て、 該送信電力制御用に使用される前記信号対干渉比、及び
該信号対干渉比の測定過程で得られるデータに基づいて
逆拡散後の受信データに重み付け処理を行う送信電力制
御部と、 該重み付け処理後の受信データに対して、アルファメト
リックの更新処理、ベータメトリックの更新処理、及び
尤度演算処理におけるＡＣＳ演算或は比較選択演算を行
うと共に、該ＡＣＳ演算或は比較選択演算の演算過程で
生じる差分の値に対応して予め定められた値により前記
ＡＣＳ演算の結果を補正するターボデコーダと、を有す
る受信機。 - 【請求項８】 信号対干渉比の測定結果に基づいて閉ル
ープ送信電力制御を行うＣＤＭＡシステムにおいて、タ
ーボ符号化された受信データを復号する受信機であっ
て、 該送信電力制御用に使用される前記信号対干渉比、及び
該信号対干渉比の測定過程で得られるデータに基づいて
逆拡散後の受信データに重み付け処理を行う送信電力制
御部と、 該重み付け処理後の受信データに対して、アルファメト
リックの更新処理、ベータメトリックの更新処理、及び
尤度演算処理におけるＡＣＳ演算或は比較選択演算を行
うと共に、前記アルファメトリックの更新処理、前記ベ
ータメトリックの更新処理、及び前記尤度演算処理のう
ち、少なくとも一つの処理における前記ＡＣＳ演算の結
果を、該ＡＣＳ演算或は比較選択演算の演算過程で生じ
る差分の値に対応して予め定められた値により補正する
ターボデコーダと、を有する受信機。 - 【請求項９】 前記送信電力制御部は、 前記重み付け処理をスロット周期毎に行う請求項７また
は８記載の受信機。 - 【請求項１０】 前記送信電力制御部は、 スロット当たりの信号電力の平方根をスロット当たりの
干渉電力で除算した値に比例する値を、前記逆拡散後の
受信データに乗算する請求項７または８記載の受信機。 - 【請求項１１】 前記ターボデコーダは、 前記ＡＣＳ演算或は比較選択演算のうち、該比較演算用
の回路として用いられる減算回路と、 該減算回路の出力結果あるいは該出力結果の絶対値を入
力とし、該入力に対応して予め定められた値を出力す
る、前記ＡＣＳ演算の結果を補正するために用いられる
ロジック回路と、を有する請求項７または８記載の受信
機。 - 【請求項１２】 前記送信電力制御部は、 前記重み付け処理をデジタル信号処理プロセッサによる
ファームウェアで行い、 前記ターボデコーダは、 前記ＡＣＳ演算或は比較選択演算、及び該ＡＣＳ演算或
は比較選択演算の演算過程で生じる差分の値に対応して
予め定められた値により前記ＡＣＳ演算の結果を補正す
る処理を論理ゲートを含むハードウェアで行う請求項７
または８記載の受信機。 - 【請求項１３】 前記ターボ符号化を行うターボ符号器
は、 コンポーネント符号器が並列に接続された並列連接型符
号器である請求項７乃至１２のいずれか１項記載の受信
機。 - 【請求項１４】 前記ターボ符号化を行うターボ符号器
は、 コンポーネント符号器が直列に接続された直列連接型符
号器である請求項７乃至１２のいずれか１項記載の受信
機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196747A JP3514217B2 (ja) | 2000-06-29 | 2000-06-29 | ターボ復号方法及び受信機 |
| US09/896,479 US7075970B2 (en) | 2000-06-29 | 2001-06-29 | Method of decoding turbo-encoded data and receiver for decoding turbo-encoded data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196747A JP3514217B2 (ja) | 2000-06-29 | 2000-06-29 | ターボ復号方法及び受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016503A true JP2002016503A (ja) | 2002-01-18 |
| JP3514217B2 JP3514217B2 (ja) | 2004-03-31 |
Family
ID=18695188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196747A Expired - Fee Related JP3514217B2 (ja) | 2000-06-29 | 2000-06-29 | ターボ復号方法及び受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7075970B2 (ja) |
| JP (1) | JP3514217B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078839A (ja) * | 2006-09-20 | 2008-04-03 | Nec Corp | 復号器及びその復号方法 |
| JP2008099048A (ja) * | 2006-10-13 | 2008-04-24 | Nec Electronics Corp | 復号装置及び復号方法 |
| US20100164682A1 (en) * | 2008-12-26 | 2010-07-01 | Yoshihito Ishibashi | Ic card, data control method and program |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961921B2 (en) * | 2001-09-06 | 2005-11-01 | Interdigital Technology Corporation | Pipeline architecture for maximum a posteriori (MAP) decoders |
| US7764741B2 (en) * | 2005-07-28 | 2010-07-27 | Broadcom Corporation | Modulation-type discrimination in a wireless communication network |
| US7752523B1 (en) * | 2006-02-13 | 2010-07-06 | Marvell International Ltd. | Reduced-complexity decoding of parity check codes |
| US7599441B2 (en) * | 2006-06-20 | 2009-10-06 | Newport Media, Inc. | Low complexity soft-input Viterbi decoding for digital communication systems |
| JP2013131192A (ja) * | 2011-12-22 | 2013-07-04 | Fujitsu Ltd | ストレージ装置及びストレージ装置の制御方法 |
| JP7027788B2 (ja) * | 2017-10-16 | 2022-03-02 | 富士通株式会社 | 伝送装置、伝送方法および処理装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132936A (ja) | 1992-10-22 | 1994-05-13 | Nippon Hoso Kyokai <Nhk> | 重み付けディジタル伝送方式 |
| US5345468A (en) | 1992-12-16 | 1994-09-06 | At&T Bell Laboratories | Despreading technique for CDMA systems |
| US5812542A (en) | 1996-03-18 | 1998-09-22 | Motorola, Inc. | Method for determining weighting coefficients in a CDMA radio receiver |
| JP2877248B2 (ja) | 1994-05-20 | 1999-03-31 | エヌ・ティ・ティ移動通信網株式会社 | Ｃｄｍａシステムにおける送信電力制御方法および装置 |
| US6138260A (en) | 1997-09-04 | 2000-10-24 | Conexant Systems, Inc. | Retransmission packet capture system within a wireless multiservice communications environment with turbo decoding |
| JP4178752B2 (ja) | 1998-05-28 | 2008-11-12 | ソニー株式会社 | 畳み込み符号の軟出力復号装置及び軟出力復号方法 |
| GB2338055A (en) | 1998-06-02 | 1999-12-08 | Padley G W Holdings Ltd | Gas burner |
| US6192501B1 (en) * | 1998-08-20 | 2001-02-20 | General Electric Company | High data rate maximum a posteriori decoder for segmented trellis code words |
| WO2000031909A1 (fr) | 1998-11-19 | 2000-06-02 | Mitsubishi Denki Kabushiki Kaisha | Recepteur et demodulateur adaptes a un systeme de communication mobile |
| US6304995B1 (en) * | 1999-01-26 | 2001-10-16 | Trw Inc. | Pipelined architecture to decode parallel and serial concatenated codes |
| US6304996B1 (en) * | 1999-03-08 | 2001-10-16 | General Electric Company | High-speed turbo decoder |
| KR100513710B1 (ko) * | 1999-05-25 | 2005-09-07 | 삼성전자주식회사 | Ｃｄｍａ 통신시스템의 코드동기 취득방법 및 그 장치 |
| US6542558B1 (en) | 1999-05-28 | 2003-04-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Optimum turbo decoding architecture and method using a constant or quasi-constant signal-to-noise ratio |
| US6556549B1 (en) * | 1999-07-02 | 2003-04-29 | Qualcomm Incorporated | Method and apparatus for signal combining in a high data rate communication system |
| JP3246484B2 (ja) | 1999-07-07 | 2002-01-15 | 日本電気株式会社 | ターボデコーダ |
| JP3535427B2 (ja) * | 1999-11-25 | 2004-06-07 | 松下電器産業株式会社 | 無線通信装置 |
-
2000
- 2000-06-29 JP JP2000196747A patent/JP3514217B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-29 US US09/896,479 patent/US7075970B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078839A (ja) * | 2006-09-20 | 2008-04-03 | Nec Corp | 復号器及びその復号方法 |
| JP2008099048A (ja) * | 2006-10-13 | 2008-04-24 | Nec Electronics Corp | 復号装置及び復号方法 |
| JP4709119B2 (ja) * | 2006-10-13 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 復号装置及び復号方法 |
| US20100164682A1 (en) * | 2008-12-26 | 2010-07-01 | Yoshihito Ishibashi | Ic card, data control method and program |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020080510A1 (en) | 2002-06-27 |
| JP3514217B2 (ja) | 2004-03-31 |
| US7075970B2 (en) | 2006-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7032156B2 (en) | Apparatus and method for reducing Bit Error Rates (BER) and Frame Error Rates (FER) using turbo decoding in a digital communication system | |
| JP3861084B2 (ja) | 特に移動無線システム用とした、複合型ターボ符号／畳み込み符号デコーダ | |
| JP4709119B2 (ja) | 復号装置及び復号方法 | |
| EP1170870A1 (en) | Turbo decoder | |
| JP2005505947A (ja) | ランダムアクセスマルチ方向ｃｄｍａ２０００のターボコードインターリーバ | |
| US6516444B1 (en) | Turbo-code decoder | |
| JP3928311B2 (ja) | ターボ符号の誤り訂正復号装置およびターボ符号の誤り訂正復号方法 | |
| JP3514217B2 (ja) | ターボ復号方法及び受信機 | |
| US6807239B2 (en) | Soft-in soft-out decoder used for an iterative error correction decoder | |
| US6868518B2 (en) | Look-up table addressing scheme | |
| Tong et al. | VHDL implementation of a turbo decoder with log-MAP-based iterative decoding | |
| US8230311B2 (en) | Method and apparatus for turbo code decoding | |
| JP2004147329A (ja) | ターボ符号の復号化方法 | |
| US7143335B2 (en) | Add-compare-select arithmetic unit for Viterbi decoder | |
| US20030023919A1 (en) | Stop iteration criterion for turbo decoding | |
| US20030014711A1 (en) | Implementation of a turbo decoder | |
| EP1207625B1 (en) | Method of decoding turbo-encoded data and receiver for decoding turbo-encoded data | |
| JP3828791B2 (ja) | 誤り訂正復号装置 | |
| KR20010113792A (ko) | 재귀적 컨벌루션형 심벌들을 디코딩하기 위한 방법 및 장치 | |
| JP2001230679A (ja) | ターボ復号器 | |
| Wang et al. | A reduced complexity implementation of the Log-Map algorithm for turbo-codes decoding | |
| Sharma et al. | A Bilinear approach for Hardware efficient Implementation of Turbo Decoder | |
| KR20020058757A (ko) | 최대사후복호(ｍａｐ) 알고리즘을 이용한 복호 알고리즘 | |
| JP2006314055A (ja) | ターボ復号方法及び装置 | |
| KR20070069481A (ko) | 광대역 무선 접속 통신 시스템에서 복호 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |