JP2002016456A - 高周波用複合素子 - Google Patents

Abstract

(57)【要約】 【課題】 小型で厚みが薄く、増幅器と非可逆回路素子
とを一体的に形成した高効率な高周波用複合素子を得
る。 【解決手段】 この高周波用複合素子１０は、多層基板
に半導体素子を配設しこれをカバーで覆った高効率増幅
器１４とアイソレータ１２とを素子基板１８上に隣接し
て配置し、素子基板１８上に配設された伝送線路１６を
介して高効率増幅器の出力端子とアイソレータの入力端
子とを接続し、複合素子として一体化したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＦＥＴ、トラン
ジスタなどの半導体増幅器、特に移動体通信機器やマイ
クロ波帯通信機に用いる高効率増幅器と非可逆回路素子
とを素子基板上に一体的に配設した高周波用複合素子に
関するものである。

【０００２】

【従来の技術】図２８は従来の高周波回路装置である。
図２８において、２００は高周波回路装置で、従来の携
帯端末機に代表される無線機に用いられている送信部の
一部を構成する。２０２はアイソレータ、２０４は高効
率増幅器、２０４ａは高効率増幅器２０４の本体、２０
４ｂは本体２０４ａを覆うカバー、２０６はアイソレー
タ２０２と高効率増幅器２０４とを接続する伝送線路、
２０８は回路基板で、図示されてはいないが、高効率増
幅器２０４やアイソレータ２０２のほかに種々の回路要
素が伝送線路により接続されている。

【０００３】移動体通信機器などではアンテナの状態に
関わらず、高効率増幅器２０４を効率よく動作させるた
めに、アイソレータ２０２に代表される非可逆回路素子
を用いる。高効率増幅器２０４の入力端子（図示せず）
から入力された信号は、高効率増幅器２０４で増幅さ
れ、増幅された信号は伝送線路２０６、アイソレータ２
０２を経由して、アイソレータ２０２の出力端子（図示
せず）から出力される。アイソレータ２０２の出力端子
より先で反射された反射波はアイソレータ２０２で遮断
されるために、高効率増幅器２０４に戻ることがないの
で、高効率増幅器２０４は高効率動作を保ったまま安定
動作が可能となる。

【０００４】

【発明が解決しようとする課題】携帯端末機は近年小型
化や軽量化が進んでおり、この小型化や軽量化は携帯端
末機の開発に当たっての重要な要素となっている。この
携帯端末機の小型化や軽量化に寄与する部品は電池で、
この電池を小型にすることが携帯端末機の小型化や軽量
化に繋がる。しかしながら電池を単に小型化するだけで
は、一定の通話時間を確保するという要求が満たされな
くなり、携帯端末機の消費電力を少なくするための回路
部品の高効率化が必要である。この回路部品の中で消費
電力の大きな割合を占めるのは増幅器であるので、増幅
器の高効率化が重要になってくる。

【０００５】一般に高効率増幅器２０４の出力インピー
ダンスおよびアイソレータ２０２の入力インピーダンス
は５０Ωであり、その間の伝送線路２０６の特性インピ
ーダンスも５０オームに合わせることによって、伝送線
路２０６による損失を小さくし、高効率増幅器２０４の
消費電力を少なくしている。

【０００６】しかしながら携帯端末機の薄型化、小型化
によって回路基板２０８も薄くなる傾向にあり、伝送線
路２０６の特性インピーダンスを５０Ωに維持するとす
れば、伝送線路２０６の幅も狭くなり伝送線路の特性イ
ンピーダンスがばらつくとともに、高効率増幅器２０４
の出力インピーダンス、アイソレータ２０２の入力イン
ピーダンスのバラツキと相俟って、インピーダンス整合
が適切に行われず、伝送損失が増大し、高効率増幅器２
０４の消費電力を少なくすることが困難になる場合があ
る。

【０００７】これの最も簡単な対処方法は、高効率増幅
器２０４、アイソレータ２０２、及び伝送線路２０６を
含む回路基板２０８の規格に余裕を持たせることである
が、この結果としてコストアップに繋がるという問題点
があった。また、回路基板を設計する設計者は伝送線路
の正確なインピーダンス設計が必要となり、開発期間が
長くなると言う問題が生じた。

【０００８】この問題点の対処方法の一つは、特開平１
０−３２７００３号公報に記載された発明で、インピー
ダンス整合回路を一体的に内蔵したアイソレータを送信
電力増幅器に内蔵させ、送信電力増幅器の出力増幅素子
の出力端子とアイソレータとを低インピーダンスの伝送
線路で接続することにより、回路基板の薄型化に関わら
ずマイクロストリップ線路を広して、これによってイン
ピーダンス整合不良に対処することにより伝送損失を解
消するものである。

【０００９】ただこの場合も送信電力増幅器の回路基板
は通常の回路基板を使用しており、回路基板の薄型化に
関わらずマイクロストリップ線路を広くできることが、
逆に回路基板の平面積を少なくすることに対しての阻害
要因にもなり兼ねない。さらにアイソレータは送信電力
増幅器の回路基板上に搭載されている。アイソレータの
高さは回路要素部品のなかでも高さが高く、この高さを
低くするとアイソレータの特性が劣化するので、あまり
その高さを低くできない。このため送信電力増幅器の回
路基板上にアイソレータを配置して内蔵させた場合に
は、送信電力増幅器の薄型化が困難となる場合があっ
た。

【００１０】この発明は上記のような問題点を解消する
ためになされたもので、第１の目的は、小型でかつその
厚みが薄く、回路基板に実装しやすく、安価で、増幅器
と非可逆回路素子とを一体的に形成した高効率な高周波
用複合素子を提供することである。

【００１１】なお、付言すれば携帯端末機としての携帯
電話機は小型化の要求が高く、当然薄型化に対する要求
も高い。たとえば日本国内の携帯電話機では、現状にお
いて厚さが１５ｍｍ以下の機種もあり、新製品が出され
るたびに１ｍｍ単位で薄型化が進む。このため携帯電話
機を構成する各部品も薄型化に対する要求が強い。携帯
電話機内の回路基板に実装されている電子部品でもっと
も厚い部品の一つがアイソレータである。現在のアイソ
レータの厚さは２ｍｍ程度であり、アイソレータの電気
的特性を落とさずに、これを０．１ｍｍ単位で薄くする
ことが要求されている。

【００１２】なお、特開平９−２７０６０８号公報には
送受信装置において、アンプの出力側にアイソレータを
設けた回路が記載されている。また特開２０００−５８
９７７号公報には、光・高周波通信ユニットにおいて、
一つのパッケージの中に、低速の制御信号回路と高周波
信号回路を個別の基板に設け、各回路基板にシールドを
設け干渉を防止するとともに、高周波信号回路の特性イ
ンピーダンスの最適化設計を行なって伝送特性の向上を
図った発明が記載されている。さらに、特開平９−８５
８４号公報には、携帯電話装置等における送信用フィル
タおよび分波回路の各回路素子を、多層基板の導電パタ
ーンまたはチップ部品で構成し、受信用フィルタにはＳ
ＡＷフィルタを適用して多層基板に実装した発明が記載
されている。

【００１３】

【課題を解決するための手段】この発明に係る高周波用
複合素子は、多層基板及びこの多層基板に配設された半
導体素子を有する本体とこの本体を覆うカバーとを有す
る増幅用素子と、磁性体、この磁性体の周囲に配設され
互いに絶縁された複数の中心電極、磁性体と中心電極と
に磁界を印加する磁石、及び中心電極の一つに接続され
た入力端子を有する本体組立部とこの本体組立部を遮蔽
する遮蔽部とを有する非可逆回路素子と、増幅用素子の
出力端子と非可逆回路素子の入力端子とを接続する第１
の接続導体とを備えたものである。この構成により増幅
用素子が小型に形成できるとともに増幅用素子と非可逆
回路素子とが隣接配置されて一体化される。

【００１４】さらに、第１の接続導体の特性インピーダ
ンスを５０Ω未満としたものである。この構成により、
高周波用複合素子を構成する際のインピーダンス不整合
が起こりにくくなる。

【００１５】誘電体基板をさらに備え、第１の接続導体
を誘電体基板上に配設された伝送線路とするとともに、
増幅用素子と非可逆回路素子とを誘電体基板に一体的に
接着したもので、簡単な構成で高周波用複合素子をコン
パクトに構成できる。

【００１６】さらに、増幅用素子のカバーと非可逆回路
素子の遮蔽部とを一体的に形成したものである。この構
成により、素子基板を薄くしながら、素子の曲げ剛性を
保持できる。

【００１７】さらに、誘電体基板に凹部を設け、非可逆
回路素子、または非可逆回路素子と増幅用素子の両方
の、本体または本体組立部の底面を含む一部を凹部に埋
設したものである。この構成により、高周波用複合素子
の薄型化を図ることができる。

【００１８】さらに、非可逆回路素子と増幅用素子の両
方を埋設する樹脂層を誘電体基板上に配設したものであ
る。この構成により高周波用複合素子の薄型化を図ると
ともに高周波用複合素子の曲げ剛性を高めることができ
る。

【００１９】さらに、誘電体基板を非可逆回路素子と増
幅用素子の側部に配設したものである。この構成によ
り、高周波用複合素子を非可逆回路素子または増幅用素
子の高さ程度まで薄型化を図ることができる。

【００２０】さらに、誘電体基板を複数にし、非可逆回
路素子と増幅用素子の上側と下側に配設するとともに、
伝送線路を上側または下側のいずれか一方の誘電体基板
に配設したものである。この構成により、高周波用複合
素子の薄型化を図るとともに曲げ剛性を保持することが
できる。

【００２１】さらに、伝送線路をトリプレートストリッ
プ線路としたものである。この構成により、伝送線路の
幅をより小さくできる。

【００２２】また、さらに非可逆回路素子の入力端子と
第１の接続導体とを一体的に形成したものである。この
構成により、非可逆回路素子の入力端子で直接に増幅用
素子の出力端子と接続され、素子基板が不要となる。

【００２３】さらに、第１の接続導体を複数にしたもの
である。この構成により、非可逆回路素子と増幅用素子
とを接続する機械的強度を高めることができる。

【００２４】また、非可逆回路素子の本体組立部を装着
する樹脂構造部をさらに有し、この樹脂構造部を増幅用
素子側に延在させるとともに増幅用素子の本体をこの樹
脂構造部に装着したものである。この構成により簡単な
構成で高周波用複合素子の小型化と薄型化を図りながら
曲げ剛性を高めることができる。

【００２５】また、非可逆回路素子をアイソレータとし
たものである。この構成により、増幅用素子とアイソレ
ータを組み合わせた高周波用複合素子をコンパクトに構
成できる。

【００２６】また、非可逆回路素子をサーキュレータと
するとともに、終端抵抗およびこの終端抵抗とサーキュ
レータとを接続する第２の接続導体をさらに備えたもの
である。この構成により、増幅用素子とサーキュレータ
を組み合わせた高周波用複合素子をコンパクトに構成で
きる。

【００２７】さらに、終端抵抗が冷却端を有し、この冷
却端を遮蔽部に接触させたものである。この構成により
放熱特性のよい高周波用複合素子を構成できる。

【００２８】さらに、第２の接続導体に検波回路が接続
されたものである。この構成により、反射電力を測定す
ることができる。

【００２９】また、第１の接続導体に接続された結合回
路をさらに備えたものである。この構成により、高周波
用複合素子の出力をモニターすることができる。

【００３０】

【発明の実施の形態】実施の形態１．この実施の形態
は、多層基板に半導体素子を配設した増幅器素子とアイ
ソレータとを隣接させ、これらを素子基板上に設けた伝
送線路で接続することにより複合素子としたものであ
る。図１はこの実施の形態にかかる複合素子の斜視図で
ある。

【００３１】図１において、１０は高周波用複合素子と
しての複合素子で、複合素子１０は、非可逆回路素子と
してのアイソレータ１２、増幅用素子としての高効率増
幅器１４、高効率増幅器１４の出力端子（図示せず）と
アイソレータ１２の入力端子（図示せず）とを接続する
伝送線路１６が素子基板１８に配設されたものである。
伝送線路１６はマイクロストリップ線路でもコプレーナ
線路でもよい。素子基板１８は０．２ｍｍ程度の厚さ
で、材料はガラスエポキシである。高効率増幅器１４の
入力側は、信号の入力端子、接地端子、および電源端子
を、また出力側は信号の出力端子、接地端子、および電
源端子を備えている。またアイソレータ１２の入力側は
信号の入力端子および接地端子を、また出力側は信号の
出力端子および接地端子を備えている。複合素子１０
は、たとえば携帯端末機の無線送信部基板であるガラス
エポキシやセラミクスの回路基板２０上の伝送線路（記
載せず）によって接続された一つの回路要素であって、
他の回路要素と伝送線路で接続され、携帯端末機の無線
送信部を形成している。回路基板２０の厚さは１ｍｍ程
度である。

【００３２】図２はアイソレータ１２の分解斜視図であ
る。図２において、２２は下面ヨークで、磁性材料、た
とえば鉄系材料で形成されている。２４は下面ヨーク２
２上に形成された樹脂ケースで、この樹脂ケース２４に
アイソレータ本体組立部２６が埋め込まれている。アイ
ソレータ本体組立部２６はたとえば特開平１０−３２７
００３号公報に記載された公知のもので、中央に配設さ
れたフェライトなどの磁性体、このフェライトの周りに
互いに絶縁されて配置され３つの中心電極及びこの磁性
体と中心電極に磁界を印加する磁石から構成されてい
る。

【００３３】三つの中心電極のうち、一つがアイソレー
タの入力端子に、一つがアイソレータの出力端子に、も
う一つが終端抵抗に接続されている。アイソレータ本体
組立部２６と樹脂ケース２４から構成されるアイソレー
タ本体２８を介して下面ヨーク２２と対向して配置され
た上面ヨーク３０は、下面ヨーク２２と同様の磁性材料
で形成されている。

【００３４】図３は図２のアイソレータのＩＩＩ−ＩＩ
Ｉ断面の断面図である。遮蔽部としての、上面ヨーク３
０および下面ヨーク２２は半田３２で接続され磁気回路
を形成するように構成される。図４はアイソレータ１２
の裏面側から見た下面図である。図４の上下方向がＩＩ
Ｉ−ＩＩＩ断面の方向に相当する。３４はアイソレータ
の入力端子、３６はアイソレータの出力端子、３７は接
地端子で、アイソレータ本体２８が下面ヨーク２２から
両側に突出している突出部に設けられている。

【００３５】図５は図１の高効率増幅器１４のＶ−Ｖ断
面の断面図である。図５において、４０は多層基板で、
厚さが０．８ｍｍ程度、材料はガラスエポキシまたはガ
ラスセラミクスが使用されている。４０ａは多層基板４
０の配線層である。４２は多層基板４０に形成された回
路要素、回路要素４２の一つである半導体素子は別途形
成されてこの多層基板４０上に配設される。この多層基
板４０と回路要素４２で増幅用素子の本体としての高効
率増幅器本体４４を構成する。４６はカバーで、この高
効率増幅器本体４４を覆うように設けられている。カバ
ー４６の高さＨは０．７ｍｍ程度、カバー４６の肉厚ｈ
1は０．１ｍｍ〜０．１５ｍｍ程度である。

【００３６】伝送線路１６は、通常は５０Ωの特性イン
ピーダンスを有するものであるが、この実施の形態にお
いては、５０Ω未満の特性インピーダンス、たとえば３
〜３０Ω、さらに望ましくは１０〜２０Ωになるように
設定されている。伝送線路１６の特性インピーダンスを
５０Ω未満の低インピーダンスにすることにより、高効
率増幅器１４の出力インピーダンス、アイソレータ１２
の入力インピーダンスとのインピーダンス整合が取り易
くなり、高効率増幅器１４、アイソレータ１２、および
素子基板１８に形成された伝送線路１６の規格の余裕度
を少なくすることができるので、複合素子１０の低価格
化に繋がる。

【００３７】次に複合素子１０の動作に就いて説明す
る。高効率増幅器１４で増幅された信号は伝送線路１６
を伝送され、アイソレータ１２を経由して出力端子３６
から出力される。アイソレータ１２より先で反射された
反射波は、アイソレータ１２の出力端子３６からアイソ
レータ１２に戻されるが、アイソレータの入力端子３４
には戻らずにアイソレータ本体組立部２６の中心電極を
経由して終端抵抗に流れそこで消費され、反射波が高効
率増幅器１４に戻らずアイソレータ１２で遮断されてし
まう。したがって高効率増幅器１４は高効率動作を維持
することができる。

【００３８】この実施の形態においては、高効率増幅器
本体４４は、高価であるが配線層４０ａを立体的に構成
でき半導体素子も一体的に形成できる多層基板４０を用
いて形成され、高効率増幅器本体４４の表面積を小さく
構成することができる。アイソレータ１２は２ｍｍ程度
の高さがあり、携帯端末機の部品の中で最も高さの高い
ものに属する。またアイソレータ１２の高さはその特性
に大きく影響するので、高さを低くすることはし難い。
このために高効率増幅器１４の高さはアイソレータ１２
の高さを越えない限り、高くすることができるので、多
層基板４０を用いて高効率増幅器本体４４の厚みが多少
厚くなったとしても、多層基板４０を用いることにより
高効率増幅器１４の平面積を小さくできる効果の方が大
きい。

【００３９】すなわちこの実施の形態の複合素子１０
は、アイソレータ１２と高効率増幅器本体４４とを素子
基板１８上に隣接させて伝送線路１６で接続することに
より、複合素子１０の高さを素子基板１８の厚みとアイ
ソレータ１２の高さとの和の高さ以内にして薄型化をは
かり、アイソレータ１２の特性を劣化させないようにし
ている。しかも高効率増幅器１４には多層基板４０を用
いてその平面積を少なくすることにより、複合素子１０
の占有面積をも少なくしたものである。

【００４０】したがって、従来例の構成のように、増幅
器の回路基板上にアイソレータを内蔵させて一体化した
場合には、得られない薄型化、小型化が実現できる。ま
た、この小型化された高効率増幅器１４を素子基板１８
上で、低インピーダンスの伝送線路１６を用いてアイソ
レータ１２と一体化した複合素子１０を形成することに
より、複合素子１０の構成部品のインピーダンス整合の
余裕度を小さくしても整合が取り易いので、安価で伝送
損失の少ない複合素子を構成することができる。

【００４１】さらに高効率増幅器１４とアイソレータ１
２との間の伝送線路１６の特性確認を複合素子１０組立
前に行ない、その特性によって高効率増幅器１４、アイ
ソレータ１２の特性を調整して複合素子１０の特性のば
らつきを抑えることができるので、複合素子１０の歩留
まりを向上させることができる。また、無線送信部の設
計者は高効率増幅器１４とアイソレータ１２との間の伝
送線路１６の設計を行なう必要が無くなるので無線送信
部の開発期間を短縮することができる。

【００４２】実施の形態２．この実施の形態は、素子基
板を薄くして複合素子の厚さを薄くするとともにアイソ
レータの上面ヨークと高効率増幅器のカバーとを一体化
することにより、素子基板を薄くしたために低下した複
合素子の曲げ剛性を補償しようとするものである。図６
はこの実施の形態にかかる複合素子の斜視図である。

【００４３】図６において、５０は複合素子、５２は遮
蔽部としての共通カバーである。共通カバー５２は実施
の形態１の上面ヨーク３０と材料などは基本的には同様
のものである。複合素子５０の構成は共通カバー５２
と、素子基板１８が薄くされた以外は実施の形態１と同
じ構成である。実施の形態１と同じ符号は同じものか相
当のものである。また以下の実施の形態においても同じ
符号は同じものか相当のものであることを示す。

【００４４】この実施の形態では、複合素子５０の薄型
化を実現するために、素子基板１８を薄くして行くと、
素子基板１８の曲げ剛性が低下し、アイソレータ本体２
８と高効率増幅器本体４４とを接続する伝送線路１６の
部分で曲がったりする。これを防ぐために、鉄系材料で
構成されている上面ヨーク３０とカバー４６とを一体化
し、素子基板１８を薄くすることにより低下した曲げ剛
性を補償し、複合素子５０の伝送線路１６の部分の曲げ
剛性を保持したものである。この実施の形態の複合素子
５０は薄型化が図られるとともに曲げ剛性は保持されて
機械的信頼性を確保できる。また構成が簡単化され安価
になる。

【００４５】実施の形態３．この実施の形態は、素子基
板に凹部を設け、この凹部に底面を含むアイソレータお
よび高効率増幅器の一部を埋設し、複合素子を薄く構成
したものである。図７はこの実施の形態にかかる複合素
子の分解斜視図である。

【００４６】図７において、５６は複合素子、５８は素
子基板１８に設けられた凹部で、アイソレータ１２の下
面ヨーク２２とアイソレータ本体２８の下側の一部が、
また高効率増幅器本体４４の下側の一部が、それぞれ凹
部５８に埋設される。アイソレータ本体２８、高効率増
幅器本体４４はそれぞれの側面に、凹部５８に埋設され
ないようにそれぞれの側面から突出した突出部２８ａ、
４４ａを両側に有し、このアイソレータ本体２８の突出
部２８ａの下面には入力端子３４（図示せず）および出
力端子３６（図示せず）、また高効率増幅器本体４４の
突出部４４ａの下面には入出力端子（図示せず）が設け
られ、アイソレータ本体２８の入力端子３４と高効率増
幅器本体４４の出力端子とが伝送線路１６と接続されて
いる。

【００４７】この実施の形態の複合素子５６は、素子基
板１８の凹部５８によってその厚み分だけアイソレータ
１２や高効率増幅器１４を埋設することができるので、
素子基板１８の厚みを厚くしても複合素子５６の厚みが
厚くならないので、素子基板１８の厚みを、十分な曲げ
剛性や機械的強度を持つような厚みにすることができ
る。複合素子５６の構成は素子基板１８に凹部５８が設
けられ、アイソレータ本体２８、高効率増幅器本体４４
の形状が変化している以外は実施の形態１と同じ構成で
ある。

【００４８】この実施の形態にかかる複合素子５６は、
アイソレータ１２および高効率増幅器１４が埋設された
深さ分だけ、複合素子を薄く構成することができ、アイ
ソレータ１２や高効率増幅器１４の厚さと同じ程度の厚
さまで薄くすることができる。この実施の形態では、ア
イソレータ１２と高効率増幅器１４の両方を凹部５８に
埋設するようにしたが、どちらか一方のみを凹部５８に
埋設するようにしてもよい。

【００４９】また、アイソレータ本体２８、高効率増幅
器本体４４に突出部２８ａ、４４ａをもうけ、その下面
で、伝送線路１６等と接続するようにしたが、突出部２
８ａ、４４ａを設け、ここに入出力端子を設ける代わり
に、アイソレータ本体２８や高効率増幅器本体４４の側
部にリード等の入出力端子を設けてその下面を素子基板
に設けた伝送線路１６等に接続するようにしてもよい。
また凹部５８は貫通穴でも、底を有する穴でもよい。

【００５０】実施の形態４．この実施の形態は、アイソ
レータの代わりにサーキュレータを用い、その入出力端
子と異なる第３の端子に伝送線路を介して終端抵抗を接
続し、サーキュレータの外に終端抵抗を設けて、終端抵
抗の放熱を良くしたものである。図８はこの実施の形態
にかかる複合素子の斜視図である。また図９はこの複合
素子の等価回路を示す回路図である。

【００５１】図８において、６０は複合素子、６２は非
可逆回路素子としてのサーキュレータ、６４はサーキュ
レータ本体、６６は第２の接続導体としての伝送線路、
６８は終端抵抗である。サーキュレータ本体６４は、そ
の具体的構成は図示していないが、中央に配設されたフ
ェライトなどの磁性体、この磁性体の周りに互いに絶縁
されて配置され３つの中心電極及びこの磁性体と中心電
極に磁界を印加する磁石と、これらを収納する樹脂ケー
スなどから構成され、基本的には実施の形態１のアイソ
レータ本体２８と同じ構成であるが終端抵抗が含まれて
いない構成である。三つの中心電極のうち、一つがサキ
ュレータ６２の入力端子に、一つがサキュレータ６２の
出力端子に、もう一つの第３の端子が伝送線路６６に接
続され、この伝送線路６６が終端抵抗６８に接続されて
いる。

【００５２】サキュレータ６２は上面ヨーク３０、サー
キュレータ本体６４及び下面ヨーク２２で構成されてい
て、サーキュレータ本体６４が下面ヨーク２２から突出
した部分に入出力端子が設けられている。この入出力端
子が素子基板１８に設けられた伝送線路１６と接続され
ている。サキュレータ６２と終端抵抗６８とを合わせた
ものがアイソレータと同様の機能を有している。

【００５３】実施の形態１ではアイソレータ１２は出力
端子３６から入力する反射電力をアイソレータ１２内に
内蔵した終端抵抗で熱に変換されるので、アイソレータ
１２に熱設計が必要となり、小型化、低価格化に対して
制約があったが、この実施の形態では、サキュレータ６
２の出力端子からサーキュレータ６２に入力される反射
電力が終端抵抗６８で熱に変換されるために、サーキュ
レータ６２の熱設計が不要となり、小型化が可能とな
る。

【００５４】図１０はこの実施の形態の変形例である複
合素子の一部破断斜視図である。図１０において、７０
は複合素子、７２は遮蔽部としての遮蔽カバーで、遮蔽
カバー７２はサキュレータ６２の磁気回路を構成してい
るために磁性材料たとえば鉄系材料で形成され、サーキ
ュレータ本体６４の下側にも回り込むように形成されて
いる。図１１は図１０のＸＩ−ＸＩ断面における複合素
子７０の断面図である。図１１において示されるよう
に、終端抵抗の冷却端６８ａを遮蔽カバー７２に接触さ
せることにより、終端抵抗６８の放熱が良好になる。

【００５５】図１２はこの実施の形態の他の変形例であ
る複合素子の等価回路を示す回路図である。図１２にお
いて、７４は検波回路である。この検波回路７４はサキ
ュレータ６２と終端抵抗６８との間に検波回路７４を接
続することによって、反射電力を測定することができ
る。すなわち終端抵抗６８と検波回路７４との間に、電
力検出量を最適とする結合部としてのコンデンサー７６
を設けることによって、検波が可能となる。

【００５６】実施の形態５．この実施の形態は、アイソ
レータと高効率増幅器とを一体的な遮蔽カバーで覆い、
アイソレータと遮蔽カバーとを半田で接着し、アイソレ
ータを複合素子として一体化するときの接着強度を改善
したものである。図１３はこの実施の形態に係る複合素
子の断面図である。図１３において、７６は複合素子、
７８は遮蔽カバーで金属製である。８０は半田である。

【００５７】図１３において、遮蔽カバー７８は高効率
増幅器１４（図示せず）とアイソレータ１２とを覆って
いる。この複合素子７６ではアイソレータ１２の上面が
接地面で半田８０によりアイソレータ１２の接地面と遮
蔽カバー７８とが半田で接着されていて、アイソレータ
１２の接地が良好になるように改善されるとともにアイ
ソレータ１２と遮蔽カバー７８との機械的な接着強度も
改善される。図１４はこの実施の形態の他の変形例を示
す複合素子の断面図である。図１４において、８２は複
合素子、８４は遮蔽カバー７８に設けられた開口であ
る。

【００５８】この複合素子８２においては、遮蔽カバー
７８とアイソレータ１２接着面である上面に開口８４が
設けられているので、この開口８４を介して遮蔽カバー
７８とアイソレータ１２の上面を半田接着する。この開
口８４を設けることによって、半田付け作業が容易にな
るとともに半田の接着状態の確認作業が容易になる。図
１５はこの実施の形態の他の変形例を示す複合素子の断
面図である。図１５において、８６は複合素子である。
この複合素子８６では、アイソレータ１２の下面および
側面で素子基板１８と半田接着することにより、アイソ
レータ１２の接地が良好になるように改善されるととも
にアイソレータ１２と素子基板１８との機械的な接着強
度も改善される。

【００５９】実施の形態６．この実施の形態は、アイソ
レータと高効率増幅器を接続する伝送線路をトリプレー
トストリップ線路で構成したものである。図１６はこの
実施の形態に係る複合素子の断面図である。図１６にお
いて、９０は複合素子、９２は素子基板１８に設けられ
た伝送線路１６の一つとして用いたトリプレートストリ
ップ線路である。９４は整合回路である。伝送線路１６
の特性インピーダンスを一定にした場合、マイクロスト
リップ線路で接続するよりもトリプレートストリップ線
路９２で接続した方が線路幅を小さくすることができ、
複合素子９０は小型化される。

【００６０】さらにトリプレートストリップ線路９２に
整合回路９４を接続することによって高効率増幅器１４
の出力インピーダンス、アイソレータ１２の入力インピ
ーダンスおよびトリプレートストリップ線路９２の特性
インピーダンスのばらつきの補正を容易に行なうことが
できる。

【００６１】実施の形態７．この実施の形態は、アイソ
レータの入力端子を直接に高効率増幅器の出力端子に接
続し、伝送線路を設けた素子基板を省略することにより
複合素子の厚さを薄くしたものである。図１７はこの実
施の形態の複合素子の側面図である。

【００６２】図１７において、９６は複合素子、９８は
アイソレータの入力端子で、高効率増幅器本体４４の上
面に設けられた高効率増幅器１４の出力電極（図示せ
ず）に接続しやすいように、アイソレータ１２の側面の
からリード状に突出している。１００は高効率増幅器１
４に設けられた複合素子９６の入力端子、１０２はアイ
ソレータ１２に設けられた複合素子９６の出力端子で、
それぞれ信号端子、電源端子及び接地端子を有してい
る。この実施の形態では、入力端子１００および出力端
子１０２はそれぞれ、高効率増幅器１４およびアイソレ
ータ１２の底面と同じ高さでリード状に形成されてい
る。

【００６３】複合素子９６ではアイソレータ１２の入力
端子９８が直接に高効率増幅器１４の出力電極に接続さ
れ入力端子９８が伝送線路を兼ねるとともにアイソレー
タ１２と高効率増幅器１４とを一体化する接続部材の役
目を担っている。このため素子基板を必要としない。そ
れ故、複合素子９６の厚みが素子基板分だけ薄く構成で
きて、アイソレータ１２や高効率増幅器１４の高さと同
じになるので、複合素子の薄型化、軽量化を図ることが
できる。また、入力端子９８が直接に高効率増幅器１４
の出力電極に接続され、アイソレータ１２と高効率増幅
器１４とが隣接し、接続線路長が短くなり、伝送損失が
少なくなる。

【００６４】さらに、入力端子１００および出力端子１
０２はそれぞれ、高効率増幅器１４およびアイソレータ
１２の底面と同じ高さにあるので、複合素子９６を回路
基板２０に実装するときは、表面実装が可能となり、素
子の実装に際して機械化が可能となり、実装工程の簡易
化、短縮がはかれる。

【００６５】図１８はこの実施の形態の他の変形例であ
る複合素子の平面図である。図１８においては、アイソ
レータ１２の入力端子を、単に信号の入力端子だけで構
成するのではなく、接地端子なども含めて複数で構成
し、高効率増幅器１４の出力電極の信号電極や接地電極
なども含めて直接接続した構成を示している。この構成
によりアイソレータ１２の入力端子にかかる機械的負荷
を少なくし、機械的強度を高めることにより、複合素子
９６を扱う際の機械的な信頼性を高めることができる。
さらには電気的な端子のみではなく機械的な保持用接続
部材や遮蔽カバーなどを一体化して、個々の入力端子に
かかる機械的負荷を少なくし、機械的な信頼性を高めて
もよい。

【００６６】実施の形態８．この実施の形態は、アイソ
レータと高効率増幅器を一体化する接続部材をアイソレ
ータ、高効率増幅器それぞれの側面に配設し、複合素子
を薄型化するものである。図１９はこの実施の形態に係
る複合素子の側面図であり、図２０はこの複合素子の平
面図である。

【００６７】図１９および図２０において、１０６は複
合素子、１０８はアイソレータ１２と高効率増幅器１４
とを一体化するための、誘電体基板としての保持基板で
ある。１６ａは伝送線路１６の信号配線で、１６ｂは伝
送線路１６の接地配線である。この複合素子１０６はア
イソレータ１２と高効率増幅器１４それぞれの両側面に
保持基板１０８を接着し、複合素子として一体化したも
のである。さらに保持基板１０８に伝送線路、電源電
極、接地電極を備えることもできる。この実施の形態に
おいても、保持基板を側面に配設したから、素子基板分
だけ複合素子の厚みが薄くなり、アイソレータ１２や高
効率増幅器１４の高さと同じになるので、複合素子の薄
型化を図ることができる。

【００６８】実施の形態９．この実施の形態は、素子基
板上に配設されたアイソレータと高効率増幅器を樹脂層
で囲って複合素子の曲げ剛性を高めたものである。図２
１はこの実施の形態に係る複合素子の一部透過斜視図で
ある。図２１において、１１０は複合素子、１１２は樹
脂層である。

【００６９】複合素子１１０は、素子基板１８にアイソ
レータ１２と高効率増幅器１４とを半田で接着し、素子
基板１８に設けられた伝送線路１６を介してこれらを接
続し、さらにアイソレータ１２と高効率増幅器１４の周
囲に樹脂層１１２を巡らし、この樹脂層１１２を基板に
接着したもので、素子基板１８をできるだけ薄くすると
ともに、素子基板１８を薄くすることによる曲げ剛性の
低下を、アイソレータ１２と高効率増幅器１４の周囲に
樹脂１１２を巡らした樹脂層１１２により補償したもの
である。

【００７０】この実施の形態ではアイソレータ１２と高
効率増幅器１４の両方の上面を樹脂層１１２で覆わない
ようにして、複合素子１１０の厚さが増加しないように
配慮されているが、アイソレータ１２と高効率増幅器１
４のうち高さの高い方の上面が樹脂層１１２で覆われな
いようにすればよい。この実施の形態に係る複合素子１
１０は、複合素子の薄型化を図りながら、複合素子の機
械的な剛性低下を防止し、薄型で機械的強度の点で信頼
性の高い複合素子を構成することができる。

【００７１】実施の形態１０．この実施の形態は、素子
基板を薄くするとともに複合素子の曲げ剛性を高めるた
めにアイソレータおよび高効率増幅器それぞれの上面、
下面同士を相互に素子基板で接着し一体化したものであ
る。図２２はこの実施の形態に係る複合素子の斜視図で
ある。図２２において、１１６は複合素子、１１８は上
側素子基板である。

【００７２】この実施の形態に係る複合素子１１６は、
素子基板１８にアイソレータ１２と高効率増幅器１４と
を半田で接着し、素子基板１８に設けられた伝送線路１
６を介してこれらを接続し、さらにもう一枚の上側素子
基板１１８とアイソレータ１２、高効率増幅器１４それ
ぞれの上面とを半田で接着し、相互に接続したものであ
る。

【００７３】素子基板１８は薄くすることによって曲げ
剛性が低下しするが引張り強さは比較的大きいので、折
れ曲がりやすくなるが簡単に破断することはない。この
ために曲げ剛性を高めれば機械的な信頼性は確保でき
る。この実施の形態は、アイソレータ１２および高効率
増幅器１４それぞれの上面、下面同士を相互に上側素子
基板１１８、素子基板１８で接着し一体化することによ
って、複合素子の厚さを薄くしながら、曲げ剛性の低下
を防いだもので、複合素子の薄型化を図りながら機械的
な信頼性の高い複合素子を得ることができる。

【００７４】実施の形態１１．この実施の形態は、アイ
ソレータの下面ヨーク、樹脂ケース、上面ヨークを横方
向に延長し、樹脂ケースにアイソレータ本体組立部と高
効率増幅器本体とを隣接して装着するとともに、アイソ
レータ本体組立部と高効率増幅器本体との間の樹脂ケー
スの部分に伝送線路を設けてアイソレータ本体組立部と
高効率増幅器本体とを接続し、これらを一体的に組み立
てることにより複合素子を構成したものである。

【００７５】図２３はこの実施の形態に係る複合素子の
分解斜視図である。図２３において、１２０は複合素
子、１２２は上面ヨーク、１２４は樹脂構造部としての
樹脂ケース、１２４ａはアイソレータ用ポケット、１２
４ｂは増幅器用ポケットで、アイソレータ用ポケット１
２４ａと増幅器用ポケット１２４ｂとは少し間隔を置い
て隣接して樹脂ケース１２４に設けられている。

【００７６】このアイソレータ用ポケット１２４ａには
アイソレータ本体組立部２６が、また増幅器用ポケット
１２４ｂには高効率増幅器本体４４がそれぞれ装着され
る。アイソレータ用ポケット１２４ａと増幅器用ポケッ
ト１２４ｂとの間には伝送線路１２６が配設され、高効
率増幅器本体４４の出力端子（図示せず）とアイソレー
タ本体組立部２６の入力端子（図示せず）が接続され
る。このため素子基板が不要となり複合素子の厚みを薄
くすることができる。

【００７７】増幅器用ポケット１２４ｂには開口１２４
ｃが設けられている。また下面ヨーク１２８には、増幅
器用ポケット１２４ｂと対応する位置に突起部１２８ａ
が設けられていて、増幅器用ポケット１２４ｂの開口１
２４ｃを介して高効率増幅器本体４４の下面と接触し、
高効率増幅器本体４４の下面の接地面と半田接着され
る。図２４は、図２３のＸＸＩＶ−ＸＸＩＶ断面の断面
図である。図２４は高効率増幅器本体４４が増幅器用ポ
ケット１２４ｂに装着され、下面ヨーク１２８の突起部
１２８ａが開口１２４ｃを介して高効率増幅器本体４４
の下面と接触している状態を示している。

【００７８】また遮蔽部としての上面ヨーク１２２と下
面ヨーク１２８とは半田１３０で接着されアイソレータ
側の磁気回路を構成している。図２５はこの実施の形態
に係る複合素子の平面図である。この図２５は上面ヨー
ク１２２を除いた状態で記載されている。図２５から分
かるように樹脂ケース１２４の長さは下面ヨーク１２８
の長さよりも長く、両側で下面ヨーク１２８から突出し
た構成になっている。図２６はこの複合素子１２０の下
面図である。

【００７９】図２６において、１３２は複合素子１２０
の入力端子で、１３４は複合素子１２０の出力端子であ
る。入力端子１３２および出力端子１３４とこれらそれ
ぞれに隣接する接地端子１３６及び電源端子１３８と
が、樹脂ケース１２４の下面ヨーク１２８から突出した
部分に配設されている。アイソレータ本体組立部２６及
び高効率増幅器本体４４は実施の形態１と同様であり、
また上面ヨーク１２２、樹脂ケース１２４および下面ヨ
ーク１２８は基本的には実施の形態１と同様である。

【００８０】この実施の形態の複合素子１２０は、アイ
ソレータに必要な樹脂ケースを延長して、アイソレータ
本体組立部２６及び高効率増幅器本体４４を装着すると
ともに伝送線路１２６を設けたので、素子基板を省くこ
とによって複合素子の薄型化を図るとともに、構成を簡
略にして複合素子を小型、低価格にできる。さらに上面
ヨーク１２２、樹脂ケース１２４および下面ヨーク１２
８をアイソレータと高効率増幅器側とを接続する接続部
材とすることにより、複合素子の曲げ剛性を保持し、機
械的な信頼性を高めることができる。

【００８１】実施の形態１２．この実施の形態は、アイ
ソレータと高効率増幅器を接続する伝送線路に結合回路
を設けたものである。図２７はこの実施の形態に係る複
合素子の等価回路の回路図である。

【００８２】図２７において、１４０は複合素子、１４
２はこの複合素子１４０に設けられた結合回路としての
容量で、伝送線路１６に並列に接続点Ａで接続されてい
る。容量１４２の具体的構成としては配線を２本並列に
配置し容量１４２として用いてもいいし、チップ部品を
容量１４２として用いてもよい。１４４はこの複合素子
１４０の、たとえば外部回路として設けられ、接続点Ｂ
で容量１４２と接続された電力測定回路である。

【００８３】この複合素子１４０の具体的構成は、実施
の形態１ないし１１のいずれにおいても伝送線路１６に
コンデンサーを設けたものでよい。この複合素子１４０
では、高効率増幅器１４からアイソレータ１２に伝えら
れる電力の一定の割合の電力が、接続点Ｂから出力され
る。この電力を電力測定回路１４４で測定することによ
って、高効率増幅器１４から出力される電力量をモニタ
ーすることができる。なお上記の各実施の形態におい
て、伝送線路のインピーダンスを５０Ω未満として説明
したが、５０Ωとしても同様の効果がある。

【００８４】

【発明の効果】この発明に係る高周波用複合素子は以上
に説明したような構成を備えているので、以下のような
効果を有する。この発明に係る高周波用複合素子によれ
ば、多層基板及びこの多層基板に配設された半導体素子
を有する本体とこの本体を覆うカバーとを有する増幅用
素子と、磁性体、この磁性体の周囲に配設され互いに絶
縁された複数の中心電極、磁性体と中心電極とに磁界を
印加する磁石、及び中心電極の一つに接続された入力端
子を有する本体組立部とこの本体組立部を遮蔽する遮蔽
部とを有する非可逆回路素子と、増幅用素子の出力端子
と非可逆回路素子の入力端子とを接続する第１の接続導
体とを備えたものである。この構成により増幅用素子が
小型に形成できるとともに増幅用素子と非可逆回路素子
とが隣接配置されて一体化されているので、高周波用複
合素子の厚みを薄く、かつ小型に構成できる。

【００８５】さらに、第１の接続導体の特性インピーダ
ンスを５０Ω未満としたものである。この構成により、
高周波用複合素子を構成する際のインピーダンス不整合
が起こりにくくなる。延いては伝送効率のいい高周波用
複合素子を構成することができる。

【００８６】誘電体基板をさらに備え、第１の接続導体
を誘電体基板上に配設された伝送線路とするとともに、
増幅用素子と非可逆回路素子とを誘電体基板に一体的に
接着したもので、簡単な構成で高周波用複合素子をコン
パクトに構成できる。

【００８７】さらに、増幅用素子のカバーと非可逆回路
素子の遮蔽部とを一体的に形成したものである。この構
成により、高周波用複合素子の薄型化を図りながら、曲
げ剛性を保持し、機械的信頼性を保持することができ
る。

【００８８】さらに、誘電体基板に凹部を設け、非可逆
回路素子、または非可逆回路素子と増幅用素子の両方
の、本体または本体組立部の底面を含む一部を凹部に埋
設したもので、この構成により高周波用複合素子の薄型
化を図ることができる。

【００８９】さらに、非可逆回路素子と増幅用素子の両
方を埋設する樹脂層を誘電体基板上に配設したもので、
この構成により高周波用複合素子の薄型化を図るととも
に高周波用複合素子の曲げ剛性を高めることができ、延
いては薄型で機械的信頼性の高い高周波用複合素子を得
ることができる。

【００９０】さらに、誘電体基板を非可逆回路素子と増
幅用素子の側部に配設したもので、この構成により高周
波用複合素子を非可逆回路素子または増幅用素子の高さ
程度まで薄型化を図ることができる。

【００９１】さらに、誘電体基板を複数にし、非可逆回
路素子と増幅用素子の上側と下側に配設するとともに、
伝送線路を上側または下側のいずれか一方の誘電体基板
に配設したもので、この構成により高周波用複合素子の
薄型化を図るとともに曲げ剛性を保持することができ
る。延いては薄型で機械的信頼性も高い高周波用複合素
子を得ることができる。

【００９２】さらに、伝送線路をトリプレートストリッ
プ線路としたものである。この構成により、伝送線路の
幅をより小さくでき、高周波用複合素子の小型化を図る
ことができる。

【００９３】また、さらに非可逆回路素子の入力端子と
第１の接続導体とを一体的に形成したもので、この構成
により非可逆回路素子の入力端子が直接に増幅用素子の
出力端子と接続され素子基板が不要となり、高周波用複
合素子の小型化、薄型化、低価格化を図ることができ
る。

【００９４】さらに、第１の接続導体を複数にしたもの
で、この構成により非可逆回路素子と増幅用素子とを接
続する機械的強度を高めることができる。延いては機械
的信頼性の高い高周波用複合素子を得ることができる。

【００９５】また、非可逆回路素子の本体組立部を装着
する樹脂構造部をさらに有し、この樹脂構造部を増幅用
素子側に延在させるとともに増幅用素子の本体をこの樹
脂構造部に装着したもので、この構成により高周波用複
合素子の小型化と薄型化を図りながら曲げ剛性を高める
ことができ、小型で厚さが薄く、機械的信頼性も高い高
周波用複合素子を得ることができる。また構成が簡単で
安価になる。

【００９６】また、非可逆回路素子をアイソレータとし
たもので、この構成により増幅用素子とアイソレータを
組み合わせた高周波用複合素子をコンパクトに構成でき
る。

【００９７】また、非可逆回路素子をサーキュレータと
するとともに、終端抵抗およびこの終端抵抗とサーキュ
レータとを接続する第２の接続導体をさらに備えたもの
で、この構成により増幅用素子とサーキュレータを組み
合わせた高周波用複合素子をコンパクトに構成できる。

【００９８】さらに、終端抵抗が冷却端を有し、この冷
却端を遮蔽部に接触させたもので、この構成により放熱
特性のよい高周波用複合素子を構成できる。

【００９９】さらに、第２の接続導体に検波回路が接続
されたもので、この構成により、反射電力を測定するこ
とができる高周波用複合素子を得ることができる。

【０１００】また、第１の接続導体に接続された結合回
路をさらに備えたもので、この構成により高周波用複合
素子の出力をモニターすることができる高周波用複合素
子を得ることができる。

【図面の簡単な説明】

【図１】 この発明に係る複合素子の斜視図である。

【図２】 この発明に係るアイソレータの分解斜視図で
ある。

【図３】 図２のアイソレータのＩＩＩ−ＩＩＩ断面の
断面図である。

【図４】 この発明に係るアイソレータの下面図であ
る。

【図５】 図１の高効率増幅器のＶ−Ｖ断面の断面図で
ある。

【図６】 この発明に係る複合素子の斜視図である。

【図７】 この発明に係る複合素子の分解斜視図であ
る。

【図８】 この発明に係る複合素子の斜視図である。

【図９】 この発明に係る複合素子の等価回路を示す回
路図である。

【図１０】 この発明に係る複合素子の一部破断斜視図
である。

【図１１】 図１０のＸＩ−ＸＩ断面における複合素子
の断面図である。

【図１２】 この発明に係る複合素子の等価回路を示す
回路図である。

【図１３】 この発明に係る複合素子の断面図である。

【図１４】 この発明に係る複合素子の断面図である。

【図１５】 この発明に係る複合素子の断面図である。

【図１６】 この発明に係る複合素子の断面図である。

【図１７】 この発明に係る複合素子の側面図である。

【図１８】 この発明に係る複合素子の平面図である。

【図１９】 この発明に係る複合素子の側面図である。

【図２０】 この発明に係る複合素子の平面図である。

【図２１】 この発明に係る複合素子の一部透過斜視図
である。

【図２２】 この発明に係る複合素子の斜視図である。

【図２３】 この発明に係る複合素子の分解斜視図であ
る。

【図２４】 図２３のＸＸＩＶ−ＸＸＩＶ断面における
複合素子の断面図である。

【図２５】 この発明に係る複合素子の平面図である。

【図２６】 この発明に係る複合素子の下面図である。

【図２７】 この発明に係る複合素子の等価回路の回路
図である。

【図２８】 従来の高周波回路装置である。

【符号の説明】

１４ 増幅用素子、１２，６２ 非可逆回路素子、１６
第１の導電体、１８誘電体基板、１１２ 樹脂層、１
２４ 樹脂構造部、６８ 終端抵抗、６６第２の接続導
体、７４ 検波回路、１４２ 結合回路。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J011 DA12 5J013 EA01 FA00 5J067 AA04 AA41 CA92 FA16 HA02 HA09 KA29 KA68 KS11 KS35 LS12 QA04 QS11 SA14 TA01

Claims (17)

【特許請求の範囲】
1. 【請求項１】 多層基板及びこの多層基板に配設された
   半導体素子を有する本体とこの本体を覆うカバーとを有
   する増幅用素子と、 磁性体、この磁性体の周囲に配設され互いに絶縁された
   複数の中心電極、上記磁性体と中心電極とに磁界を印加
   する磁石、及び上記中心電極の一つに接続された入力端
   子を有する本体組立部とこの本体組立部を遮蔽する遮蔽
   部とを有する非可逆回路素子と、 上記増幅用素子の出力端子と非可逆回路素子の上記入力
   端子とを接続する第１の接続導体とを備えた高周波用複
   合素子。
2. 【請求項２】 第１の接続導体の特性インピーダンスが
   ５０Ω未満であることを特徴とする請求項１記載の高周
   波用複合素子。
3. 【請求項３】 誘電体基板をさらに備え、第１の接続導
   体を前記誘電体基板上に配設された伝送線路とするとと
   もに、増幅用素子と非可逆回路素子とが上記誘電体基板
   に一体的に接着されたことを特徴とする請求項１または
   ２記載の高周波用複合素子。
4. 【請求項４】 増幅用素子のカバーと非可逆回路素子の
   遮蔽部とを一体的に形成したことを特徴とする請求項３
   記載の高周波用複合素子。
5. 【請求項５】 誘電体基板に凹部を設け、非可逆回路素
   子、または非可逆回路素子と増幅用素子の両方の、本体
   または本体組立部の底面を含む一部を上記凹部に埋設し
   たことを特徴とする請求項３または４記載の高周波用複
   合素子。
6. 【請求項６】 非可逆回路素子と増幅用素子の両方を埋
   設する樹脂層を誘電体基板上に配設したことを特徴とす
   る請求項３ないし５のいずれか１項に記載の高周波用複
   合素子。
7. 【請求項７】 誘電体基板を非可逆回路素子と増幅用素
   子の側部に配設したことを特徴とする請求項３または４
   記載の高周波用複合素子。
8. 【請求項８】 誘電体基板を複数にし、非可逆回路素子
   と増幅用素子の上側と下側に配設されるとともに、伝送
   線路は上側または下側のいずれか一方の誘電体基板に配
   設されたことを特徴とする請求項３または５記載の高周
   波用複合素子。
9. 【請求項９】 伝送線路をトリプレートストリップ線路
   としたことを特徴とする請求項３ないし８のいずれか１
   項に記載の高周波用複合素子。
10. 【請求項１０】 非可逆回路素子の入力端子と第１の接
    続導体とを一体的に形成したことを特徴とする請求項１
    または２に記載の高周波用複合素子。
11. 【請求項１１】 第１の接続導体が複数であることを特
    徴とする請求項１０記載の高周波用複合素子。
12. 【請求項１２】 非可逆回路素子の本体組立部を装着す
    る樹脂構造部をさらに有し、この樹脂構造部を増幅用素
    子側に延在させるとともに増幅用素子の本体をこの樹脂
    構造部に装着したことを特徴とする請求項１ないし１１
    のいずれか１項に記載の高周波用複合素子。
13. 【請求項１３】 非可逆回路素子をアイソレータとした
    ことを特徴とする請求項１ないし１２のいずれか１項に
    記載の高周波用複合素子。
14. 【請求項１４】 非可逆回路素子をサーキュレータとす
    るとともに、終端抵抗およびこの終端抵抗と上記サーキ
    ュレータとを接続する第２の接続導体をさらに備えたこ
    とを特徴とする請求項１ないし１２のいずれか１項に記
    載の高周波用複合素子。
15. 【請求項１５】 終端抵抗が冷却端を有し、この冷却端
    を遮蔽部に接触させたことを特徴とする請求項１４記載
    の高周波用複合素子。
16. 【請求項１６】 第２の接続導体に検波回路が接続され
    たことを特徴とする請求項１４または１５に記載の高周
    波用複合素子。
17. 【請求項１７】 第１の接続導体に接続された結合回路
    をさらに備えたことを特徴とする請求項１ないし１６の
    いずれか１項に記載の高周波用複合素子。