JP2002014943A

JP2002014943A - 耐故障性システム及びその故障検出方法

Info

Publication number: JP2002014943A
Application number: JP2000198233A
Authority: JP
Inventors: Takeshi Mishima; 健三島; Etsuo Masuda; 悦夫増田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2000-06-30
Filing date: 2000-06-30
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】情報処理装置に手を加える必要がなく、安価
で高性能な耐故障性システム及びその故障検出方法を提
供すること。【解決手段】それぞれＣＰＵ１１，２１、ＭＭ１２，
２２、クロック供給回路１４，２４等を備えた情報処理
装置１０，２０の第１バス１３，２３に、同期化装置３
０の同期化回路３１を接続し、ＣＰＵ１１，２１からの
要求に対応する情報をバッファ３５ａ，３５ｂに保持
し、これらを同期化回路３１により照合し、同一であれ
ば情報処理装置１０，２０に故障はないと判断し、該要
求に対する応答を情報処理装置１０，２０へ一斉に返し
て同期を取る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２４時間連続運転
が要求される通信網のノードシステム、企業内のサーバ
等に利用される耐故障性システム及びその故障検出方法
に関するものである。

【０００２】

【従来の技術】従来の耐故障性システムの代表例とし
て、交換システムやバンキングシステム等がある。これ
らのシステムでは、それを構成する各装置を冗長に設置
し、一方を現用で動作させ、他方を故障に備えて予備と
して待機させる等の運用方式を採用していた。

【０００３】また、システムを構成する各装置は、誤り
検出符号や回路照合、タイミング監視、ウォッチドック
タイマ等による故障検出機能を備え、それらにより故障
を検出した場合、いち早く待機装置へ切り替え、サービ
スを継続する如くなしていた。

【０００４】図９は従来の耐故障性システムの一例を示
すものである。

【０００５】この耐故障性システムは、図示するよう
に、同じスペックの二つの情報処理装置１１０，１２０
と、各情報処理装置１１０，１２０に接続された照合回
路１３０と、クロック供給回路１４０とを備えている。

【０００６】各情報処理装置１１０，１２０は、それぞ
れ中央処理装置（以下、ＣＰＵ（ＣｅｎｔｒａｌＰｒ
ｏｃｅｓｓｉｎｇＵｎｉｔ）という。）１１１，１２
１、主記憶装置１１２，１２２、Ｉ／Ｏ装置１１３，１
２３及びそれらを接続するバス１１４，１２４等から構
成されている。また、情報処理装置１１０，１２０のバ
ス１１４，１２４には照合回路１３０が接続されてい
る。

【０００７】クロック供給回路１４０は、本システムの
各要素、即ち各情報処理装置１１０，１２０のＣＰＵ、
主記憶装置、Ｉ／Ｏ装置、バス等や、照合回路１３０へ
接続され、それらを同期させて動作させるために共通の
信号を供給する。なお、クロック供給回路１４０から他
の各回路へクロックを配分するための配線は、図面の複
雑化を避けるため省略した。

【０００８】情報処理装置１１０，１２０は、クロック
供給回路１４０からのクロック信号によって動作してお
り、情報処理装置１１０，１２０はそれぞれ同期して同
一の処理を行っている。

【０００９】照合回路１３０は、バス１１４，１２４の
それぞれに流れる情報を引き込み、両者を比較する。両
者に流れる情報に不一致が発生した場合、いずれかの情
報処理装置に異常が発生したと判断し、その旨を（図示
していない割り込み通知の線にて）情報処理装置へ通知
する。その後、予め定められたアルゴリズム（注：この
点は、本発明と直接関係しないため、内容を省略す
る。）により異常の情報処理装置が決定され、異常でな
い方の情報処理装置で処理が継続される。

【００１０】

【発明が解決しようとする課題】上述したように、従来
の耐故障性システムでは、情報処理装置を複数台設置
し、それらを外付けのクロック供給回路を用いて同期動
作させ、各々のバス上の信号情報をモニタする照合回路
により異常を検出するという方式を採用してきた。

【００１１】このため、情報処理装置として汎用のコン
ピュータを利用することを想定した場合、全ての情報処
理装置を同期動作させるために情報処理装置自身が有し
ているクロック供給回路からのクロック信号を遮断する
ための回路を情報処理装置内に追加したり、情報処理装
置内の各回路が外付けのクロック供給回路から信号を入
力できるように改造する必要が生じ、照合回路や外付け
のクロック供給回路の開発だけでなく、情報処理装置自
身を大幅に改造せざるを得ず、結局、耐故障性システム
は用途、目的を考慮して、専用のハードウェアを開発し
なければならなかった。

【００１２】従って、従来の耐故障性システムでは、
（１）コストが高くなる、（２）次々に市場に登場する
新製品（高性能な中央処理装置、大容量のメモリ等）を
使った高性能な耐故障性システムの開発期間が長くな
る、（３）クロック信号を耐故障性システム全域に分配
する必要があるため、クロックの配線遅延がネックとな
り、耐故障性システムの高性能化の実現、低電力化の実
現は困難である、という問題点があった。

【００１３】本発明は、上記事情を鑑みてなされたもの
であり、その目的とするところは、できるだけ情報処理
装置に手を加える必要がなく、安価で高性能な耐故障性
システム及びその故障検出方法を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、それぞれ中央処理装置を有す
る複数の情報処理装置と、各情報処理装置を接続すると
ともに各情報処理装置から出される要求の同一性を照合
し故障を検出する制御手段とを有する耐故障性システム
であって、前記制御手段は、一の情報処理装置からの要
求を保持し、他の情報処理装置からの同じ要求を待ち合
わせる手段と、全ての要求が揃った場合、該要求を照合
し同一性を確認する手段と、全ての要求が同一であった
時は全ての情報処理装置が正常であると判断し、該要求
に対する応答を各情報処理装置へ一斉に返すことによっ
て各情報処理装置の同期を取る手段とにより構成したこ
とを特徴とする耐故障性システムを提案する。

【００１５】本発明によれば、要求に対する応答を制御
することによって互いに非同期で動作している情報処理
装置の同期を取ると同時に、要求の同一性を照合するこ
とによって、改造なしの汎用コンピュータを情報処理装
置として使った耐故障性システムを構築することができ
る。従って、安い耐故障性システムを実現でき、新製品
を使った高性能な耐故障性システムを短期間で開発で
き、さらに、クロック配線遅延の影響を抑えることがで
き、高性能で低電力な耐故障性システムを実現できる。

【００１６】また、請求項２の発明では、請求項１項記
載の耐故障性システムにおいて、前記制御手段を介して
各情報処理装置と接続する周辺回路を備え、前記制御手
段は、前記周辺回路への要求に対する応答を各情報処理
装置へ一斉に返すことによって同期を取る手段を備えた
ことを特徴とする耐故障性システムを提案する。

【００１７】本発明によれば、情報処理装置から周辺回
路への要求を利用して情報処理装置の同期を取ることと
照合を行うことができる。従って、情報処理装置の周辺
回路に対する処理のついでに、情報処理装置の同期と情
報処理装置の異常を検出するための照合が行われるた
め、耐故障性システムの性能をできるだけ落とさずに同
期を取ることができる。

【００１８】さらに、請求項３の発明では、請求項１又
は２記載の耐故障性システムにおいて、前記制御手段へ
繰り返し要求を出す手段を各情報処理装置に設け、前記
制御手段は、前記要求に対する応答を各情報処理装置へ
一斉に返すことによって同期を取る手段を備えたことを
特徴とする耐故障性システムを提案する。

【００１９】本発明によれば、周期的（周期は一定とは
限らない）に必ず情報処理装置の同期と情報処理装置の
異常を検出するための照合を行うことができる。

【００２０】さらに、請求項４の発明では、それぞれ中
央処理装置を有する複数の情報処理装置と、各情報処理
装置を接続するとともに各情報処理装置から出される要
求の同一性を照合し故障を検出する制御手段とを有する
耐故障性システムの故障検出方法であって、前記制御手
段は、前記要求に対する応答を各情報処理装置へ一斉に
返すことによって同期を取り、その契機で故障を検出す
ることを特徴とする耐故障性システムの故障検出方法を
提案する。

【００２１】本発明によれば、要求に対する応答を制御
することによって互いに非同期で動作している情報処理
装置の同期を取ると同時に、要求の同一性を照合するこ
とによって、改造なしの汎用コンピュータを情報処理装
置として使った耐故障性システムを構築することができ
る。従って、安い耐故障性システムを実現でき、新製品
を利用した高性能な耐故障性システムを短期間で開発で
き、さらに、クロック配線遅延の影響を抑えることがで
き、高性能で低電力な耐故障性システムを実現できる。

【００２２】さらに、請求項５の発明では、請求項４項
記載の耐故障性システムの故障検出方法において、前記
制御手段を介して各情報処理装置と接続する周辺回路を
備え、前記制御手段は、前記周辺回路への要求に対する
応答を各情報処理装置へ一斉に返すことによって同期を
取り、その契機で故障を検出することを特徴とする耐故
障性システムの故障検出方法を提案する。

【００２３】本発明によれば、情報処理装置から周辺回
路への要求を利用して情報処理装置の同期を取ることと
照合を行うことができる。従って、情報処理装置の周辺
回路に対する処理のついでに、情報処理装置の同期と情
報処理装置の異常を検出するための照合が行われるた
め、耐故障性システムの性能をできるだけ落とさずに同
期を取ることができる。

【００２４】さらに、請求項６の発明では、請求項４又
は５項記載の耐故障性システムの故障検出方法におい
て、前記制御手段へ繰り返し要求を出す手段を各情報処
理装置に設け、前記制御手段は、前記要求に対する応答
を各情報処理装置へ一斉に返すことによって同期を取
り、その契機で故障を検出することを特徴とする耐故障
性システムの故障検出方法を提案する。

【００２５】本発明によれば、周期的（周期は一定とは
限らない）に必ず情報処理装置の同期と情報処理装置の
興常を検出するための照合を行うことができる。

【００２６】

【発明の実施の形態】

【００２７】

【第１の実施の形態】以下、本発明の耐故障性システム
について図面を参照して説明する。

【００２８】図１は本発明の耐故障性システムの第１の
実施の形態を示すものである。

【００２９】この耐故障性システムは、図示するよう
に、同一の処理を行う情報処理装置１０，２０と、各情
報処理装置１０，２０に接続された同期化装置（制御手
段）３０とを備えている。

【００３０】各情報処理装置１０，２０は、それぞれ中
央処理装置（以下、ＣＰＵという。）１１，２１、主記
憶装置（以下、ＭＭという。）１２，２２及びこれらを
接続する第一バス１３，２３、クロック供給回路１４，
２４等から構成されている。

【００３１】クロック供給回路１４，２４は、それぞれ
情報処理装置１０，２０の各要素、即ち各情報処理装置
内のＣＰＵ１１，２１、ＭＭ１２，２２、第一バス１
３，２３等へ接続され、それらを同期させて動作させる
ために共通の信号を供給する。なお、クロック供給回路
１４，２４から情報処理装置１０，２０の各回路へクロ
ックを配分するための配線は、図面の複雑化を避けるた
め省略した。

【００３２】同期化装置３０は、同期化回路（照合回路
を含む）３１、Ｉ／Ｏ装置３２及びこれらを接続する第
二バス３３、クロック供給回路３４等から構成されてい
る。

【００３３】同期化回路３１は、同期を取ると同時に照
合を取る要求の情報を保持するための、各情報処理装置
１０，２０に対応したバッファ３５ａ，３５ｂを備えて
いる。また、同期化回路３１は、各情報処理装置１０，
２０の第一バス１３，２３に接続されている。

【００３４】クロック供給回路３４は、同期化装置３０
の各要素、即ち同期化回路３１、Ｉ／Ｏ装置３２、第二
バス３３、バッファ３５ａ，３５ｂ等へ接続され、それ
らを同期させて動作させるために共通の信号を供給す
る。なお、クロック供給回路３４から同期化装置３０の
各回路へクロックを配分するための配線は、図面の複雑
化を避けるため省略した。

【００３５】本システムでは、このように情報処理装置
１０、情報処理装置２０、同期化装置３０は、いずれも
個別のクロック供給回路を備えており、互いに非同期で
動作している。

【００３６】この耐故障性システムでは、性能低下を防
止するために、・Ｉ／Ｏ装置アクセスを利用して、同期を取るとともに
故障の有無をチェックする、・Ｉ／Ｏ装置よりも頻繁にアクセスするＭＭをＩ／Ｏ装
置よりもＣＰＵに近い位置（情報処理装置内）に配備す
る、という工夫をしている。

【００３７】図２を参照して本耐故障性システムの動作
について、説明する。

【００３８】［ステップＳＡ１］ＣＰＵ１１は、第一バ
ス１３のバス権を獲得した後、Ｉ／Ｏ装置３２へのリー
ド要求を同期化回路３１に出す。前記リード要求を受け
た同期化回路３１は、第二バス３３のバス権を獲得す
る。同期化回路３１は、リードアドレス等の情報をバッ
ファ３５ａに保持する。同期化回路３１は、ＣＰＵ２１
からリード要求が来ていないか、チェックする。この場
合、ＣＰＵ２１からリード要求が来ていないので、同期
化回路３１はＣＰＵ２１からのリード要求を待つ。同期
化回路３１は、Ｉ／Ｏ装置３２へアクセスするためのリ
ード要求を第二バス３３へ出さずに保持し、また、ＣＰ
Ｕ１１への応答も返さない。ＣＰＵ１１はＩ／Ｏ装置３
２からの応答が来るまで待つ。

【００３９】［ステップＳＡ２］ＣＰＵ２１は、第一バ
ス２３のバス権を獲得した後、Ｉ／Ｏ装置３２へのリー
ド要求を同期化回路３１に出す。同期化回路３１は、リ
ードアドレス等の情報をバッファ３５ｂに保持する。

【００４０】同期化同路３１は、Ｉ／Ｏ装置３２へアク
セスするためのリード要求を第二バス３３へ出さずに保
持し、また、ＣＰＵ２１への応答も返さない。ＣＰＵ２
１はＩ／Ｏ装置３２からの応答が来るまで待つ。

【００４１】なお、一定時間内にＣＰＵ２１からの照合
対象のリード要求が来なかった場合、不一致が発生した
と判断し、その旨を割り込みにて各情報処理装置へ通知
する。

【００４２】［ステップＳＡ３］同期化回路３１は、そ
れぞれバッファ３５ａ及び３５ｂに保持しているＣＰＵ
１１からのリード要求及びＣＰＵ２１からのリード要求
を照合する。照合の結果、同一である場合、情報処理装
置１０，２０に故障はないと判断し、同期化回路３１
は、第二バス３３へリード要求を出すとともに、同期化
回路３１は解放状態（Ｉ／Ｏ装置３２から第二バス３３
を経由して第一バス１３，２３への信号はそのまま通過
させ、ＣＰＵ１１、２１から第一バス１３，２３を経由
して第二バス３３への信号は、第一バス１３，２３のＡ
ＮＤ（論理和）を取って通過させる状態）となる。

【００４３】［ステップＳＡ４］Ｉ／Ｏ装置３２は、デ
ータ等の応答を第二バス３３へ出す。

【００４４】［ステップＳＡ５］同期化回路３１は、同
時にＣＰＵ１１及び２１へ応答を返す。この時、情報処
理装置１０及び２０の同期が成立する。

【００４５】［ステップＳＡ６］ＣＰＵ１１，２１は終
了信号を出して、第一バス１３，２３のバス権を解放す
る。ＣＰＵ１１，２１両方の終了信号を受けて、同期化
回路３１は、第二バス３３のバス権を開放する。同期化
回路３１は解放状態を終了する。

【００４６】以上のように、この耐故障システムでは、
ＣＰＵからのＩ／Ｏ装置へのアクセスを同期化回路３１
が仲介することによって、同期を取ると同時に故障の有
無を検査する。

【００４７】

【第２の実施の形態】図３は本発明の耐故障性システム
の第２の実施の形態を示すものである。

【００４８】この耐故障性システムは、図示するよう
に、同一の処理を行う情報処理装置５０，６０と、各情
報処理装置５０，６０に接続された同期化装置（制御手
段）７０とを備えている。

【００４９】各情報処理装置５０，６０は、それぞれ中
央処理装置（以下、ＣＰＵという。）５１，６１、主記
憶装置（以下、ＭＭという。）５２，６２、Ｉ／Ｏ装置
５３，６３及びこれらを接続するバス５４，６４、クロ
ック供給回路５５，６５等から構成されている。

【００５０】クロック供給回路５５，６５は、それぞれ
情報処理装置５０，６０の各要素、即ち各情報処理装置
内のＣＰＵ５１，６１、ＭＭ５２，６２、Ｉ／Ｏ装置５
３，６３、バス５４，６４等へ接続され、それらを同期
させて動作させるために共通の信号を供給する。なお、
クロック供給回路５５，６５から情報処理装置５０，６
０の各回路へクロックを配分するための配線は、図面の
複雑化を避けるため省略した。

【００５１】同期化装置７０は、同期化回路（照合回路
を含む）７１及びクロック供給回路７２等から構成され
ている。

【００５２】同期化回路７１は、同期を取ると同時に照
合を取る要求の情報を保持するための、各情報処理装置
５０，６０に対応したバッファ７３ａ，７３ｂを備えて
いる。また、同期化回路７１は、各情報処理装置５０，
６０のバス５４，６４に接続されている。

【００５３】クロック供給回路７２は、同期化装置７０
の各要素、即ち同期化回路７１、バッファ７３ａ，７３
ｂ等へ接続され、それらを同期させて動作させるために
共通の信号を供給する。なお、クロック供給回路７２か
ら同期化装置７０の各回路へクロックを配分するための
配線は、図面の複雑化を避けるため省略した。

【００５４】本システムでは、このように情報処理装置
５０、情報処理装置６０、同期化装置７０は、いずれも
個別のクロック供給回路を備えており、互いに非同期で
動作している。

【００５５】情報処理装置５０，６０は、同期化装置７
０へリード要求を出すことにより、同期を取ると同時に
故障の有無を検査するための同期化プロセスを予め備え
ている。

【００５６】図４を参照して本耐故障性システムの動作
について、説明する。

【００５７】［ステップＳＢ１］情報処理装置５０の同
期化プロセスは、同期化装置７０へリード要求を出す。
つまり、ＣＰＵ５１は、バス５４のバス権を獲得した
後、同期化回路７１へリード要求を出す。同期化回路７
１は、リードアドレス等の情報をバッファ７３ａに保持
する。同期化回路７１は、ＣＰＵ６１からリード要求が
来ていないか、チェックする。この場合、ＣＰＵ６１か
らリード要求が来ていないので、同期化回路７１はＣＰ
Ｕ６１からのリード要求を待つ。同期化回路７１はＣＰ
Ｕ５１への応答は返さない。ＣＰＵ５１は同期化回路７
１からの応答が来るまで待つ。

【００５８】［ステップＳＢ２］情報処理装置６０の同
期化プロセスは、同期化装置７０へリード要求を出す。
つまり、ＣＰＵ６１は、バス６４のバス権を獲得した
後、同期化回路７１へリード要求を出す。同期化回路７
１は、リードアドレス等の情報をバッファ７３ｂに保持
する。同期化回路７１はＣＰＵ６１への応答は返さな
い。ＣＰＵ６１は同期化回路７１からの応答が来るまで
待つ。

【００５９】なお、一定時間内にＣＰＵ６１からの照合
対象のリード要求が来なかった場合、不一致が発生した
と判断し、その旨を割り込みにて各情報処理装置へ通知
する。

【００６０】［ステップＳＢ３］同期化回路７１は、そ
れぞれバッファ７３ａ及び７３ｂに保持しているＣＰＵ
５１からのリード要求及びＣＰＵ６１からのリード要求
を照合する。照合の結果、同一である場合、情報処理装
置５０，６０に故障はないと判断し、同期化回路７１
は、同時にＣＰＵ５１及び６１へ応答を返す。この時、
情報処理装置５０，６０の同期が成立する。

【００６１】［ステップＳＢ４］ＣＰＵ５１，６１は終
了信号を出して、バス５４，６４のバス権を解放する。

【００６２】以上のように、この耐故障システムでは、
情報処理装置５０，６０の同期化プロセスからリード要
求を繰り返し同期化回路７１に対して行うことによっ
て、同期を取ると同時に故障の有無を検査する。

【００６３】

【実施の形態のバリエーション】なお、上記実施の形態
は例示的なものであり、本発明はこれに限定されるもの
ではない。本発明の範囲は特許請求の範囲によって示さ
れており、この特許請求の範囲の意味の中にはいる全て
の変形例は本発明に含まれるものである。例えば、第１
の実施の形態では、Ｉ／Ｏ装置３２のみを同期化装置３
０に配置しているが、主記憶装置（ＭＭ）等も同期化装
置３０側に配置し、メモリアクセスに関しても本発明に
よる制御を行っても良い。

【００６４】また、第１の実施の形態では情報処理装置
の障害のみを対象としているが、図５に示すように、第
二バスを多重化することによりＩ／Ｏ装置の障害に対処
できるように構成しても良い。

【００６５】図５の例では、同期化回路３１に第二バス
３３と平行して第二バス３３ｘを設けるとともに、該第
二バス３３ｘにＩ／Ｏ装置３２ｘを接続した同期化装置
３０ｘを用いている。即ち、第二バス３３と第二バス３
３ｘ、Ｉ／Ｏ装置３２とＩ／Ｏ装置３２ｘは互いに同一
のものとする冗長構成である。このように構成すること
により、さらに耐故障性が向上する。

【００６６】さらに、本発明において、第１の実施の形
態では、第一バス１３，２３と第二バス３３との種類が
一致していても、異なっていても良い。

【００６７】さらに、第１、第２の実施の形態では同期
化装置３０、７０を１台のみ設けたが、図６に示すよう
に複数台（図６では２台）の同期化装置３０−１，３０
−２を接続するようにしても良い。このように構成する
ことにより、さらに耐故障性が向上する。

【００６８】さらに、第１、第２の実施の形態では同
期、照合を取る要求としてＩ／Ｏリードを用いている
が、例えばＩ／Ｏライト等の他の要求を使って本発明に
よる制御を行っても良い。

【００６９】さらに、第１、第２の実施の形態では情報
処理装置を３台以上設けるようにしても良い。例えば、
図７のようなｔｒｉｐｌｅｒｅｄｕｎｄａｎｃｙシス
テムに、本発明による制御を行っても良い。この場合、
情報処理装置１０，２０の他に、情報処理装置４０が同
期化装置３０ｃの同期化回路３１ｄに接続されている。
情報処理装置４０は、情報処理装置１０，２０と互いに
同じものである。

【００７０】同期化回路３１ｄは、要求の正否を多数決
によって判断する手段を備えることによって、情報処理
装置の異常を瞬時に見つけることができる。さらに、情
報処理装置を複数台設置することによる冗長度が増し、
さらに耐故障性が向上する。

【００７１】さらに、第１、第２の実施の形態では、情
報処理装置１０，２０，５０，６０内にそれぞれ個別の
クロック供給回路１４，２４，５５，６５を持っている
ので情報処理装置１０，２０，５０，６０自身は同期シ
ステムであるが、クロック供給回路を持っていない非同
期システム（例えば、”ＴＩＴＡＣ−２：Ａ３２−ｂ
ｉｔＡｓｙｎｃｈｒｏｎｏｕｓＭｉｃｒｏｐｒｏｃ
ｅｓｓｏｒｂａｓｅｄｏｎＳｃａｌａｂｌｅ−Ｄ
ｅｌａｙ−ＩｎｓｅｎｓｉｔｉｖｅＭｏｄｅｌ”，ｐ
ｒｏｃｅｅｄｉｎｇｓＩｎｔｅｒｎａｔｉｏｎａｌ
ＣｏｎｆｅｒｅｎｃｅｏｎＣｏｍｐｕｔｅｒＤｅ
ｓｉｇｎ，１９９７，ｐｐ．２８８−２９４に見られる
ようなシステム）である情報処理装置を使っても良い。

【００７２】図８に非同期システムの基本動作原理を示
す。

【００７３】非同期システムの機能ブロック８１，８２
はクロックに同期して動作せず、要求８３と応答８４の
やりとりで動作する。機能ブロック８１は、処理が終了
したら、次の処理に遷移するために、要求８３を機能ブ
ロック８２へ出す。機能ブロック８１は、機能ブロック
８２からの応答８４を待つ。機能ブロック８２は、要求
８３を受け取った時点で処理を開始し、終了したら応答
８４を機能ブロック８１へ返す。

【００７４】このような要求と応答を利用して、本発明
による制御を行うことにより、クロック供給回路を備え
ていない非同期システムである情報処理装置を使っても
良い。

【００７５】さらにまた、第１、第２の実施の形態を組
み合わせても良い。

【００７６】

【発明の効果】以上説明したように、本発明によれば、
汎用のコンピュータを改造せず、容易に耐故障性システ
ムが構築できる。従って、（１）安い耐故障性システム
を構築できる、（２）次々に市場に登場する新製品（高
性能な中央処理装置、大容量のメモリ等）を迅速に利用
し、高性能な耐故障性システムを短期間で開発できる、
（３）クロックの配線遅延の影響を最小限に抑えられる
ため、高性能化、低電力化が実現できる、といった効果
が得られる。

【図面の簡単な説明】

【図１】本発明の耐故障性システムの第１の実施の形態
を示す構成図

【図２】第１の実施の形態の動作を説明する図

【図３】本発明の耐故障性システムの第２の実施の形態
を示す構成図

【図４】第２の実施の形態の動作を説明する図

【図５】本発明の耐故障性システムの他の実施の形態を
示す構成図

【図６】本発明の耐故障性システムのさらに他の実施の
形態を示す構成図

【図７】本発明の耐故障性システムのさらに他の実施の
形態を示す構成図

【図８】非同期システムの基本動作原理を説明する図

【図９】従来の耐故障性システムの一例を示す構成図

【符号の説明】

１０，２０，４０，５０，６０：情報処理装置、３０，
３０ｃ，３０ｘ，３０−１，３０−２，７０：同期化装
置、１１，２１，５１，６１：ＣＰＵ、１２，２２，５
２，６２：ＭＭ、１３，２３：第一バス、１４，２４，
３４，５５，６５，７２：クロック供給回路、３１，３
１ｄ，７１：同期化回路、３２，３２ｘ，５３，６３：
Ｉ／Ｏ装置、３３，３３ｘ：第二バス、３５ａ，３５
ｂ，７３ａ，７３ｂ：バッファ、５４，６４：バス。

Claims

【特許請求の範囲】

【請求項１】それぞれ中央処理装置を有する複数の情
報処理装置と、各情報処理装置を接続するとともに各情
報処理装置から出される要求の同一性を照合し故障を検
出する制御手段とを有する耐故障性システムであって、前記制御手段は、一の情報処理装置からの要求を保持し、他の情報処理装
置からの同じ要求を待ち合わせる手段と、全ての要求が揃った場合、該要求を照合し同一性を確認
する手段と、全ての要求が同一であった時は全ての情報処理装置が正
常であると判断し、該要求に対する応答を各情報処理装
置へ一斉に返すことによって各情報処理装置の同期を取
る手段とにより構成したことを特徴とする耐故障性シス
テム。
【請求項２】前記制御手段を介して各情報処理装置と
接続する周辺回路を備え、前記制御手段は、前記周辺回路への要求に対する応答を
各情報処理装置へ一斉に返すことによって同期を取る手
段を備えたことを特徴とする請求項１項記載の耐故障性
システム。
【請求項３】前記制御手段へ繰り返し要求を出す手段
を各情報処理装置に設け、前記制御手段は、前記要求に対する応答を各情報処理装
置へ一斉に返すことによって同期を取る手段を備えたこ
とを特徴とする請求項１又は２記載の耐故障性システ
ム。
【請求項４】それぞれ中央処理装置を有する複数の情
報処理装置と、各情報処理装置を接続するとともに各情
報処理装置から出される要求の同一性を照合し故障を検
出する制御手段とを有する耐故障性システムの故障検出
方法であって、前記制御手段は、前記要求に対する応答を各情報処理装
置へ一斉に返すことによって同期を取り、その契機で故
障を検出することを特徴とする耐故障性システムの故障
検出方法。
【請求項５】前記制御手段を介して各情報処理装置と
接続する周辺回路を備え、前記制御手段は、前記周辺回路への要求に対する応答を
各情報処理装置へ一斉に返すことによって同期を取り、
その契機で故障を検出することを特徴とする請求項４項
記載の耐故障性システムの故障検出方法。
【請求項６】前記制御手段へ繰り返し要求を出す手段
を各情報処理装置に設け、前記制御手段は、前記要求に対する応答を各情報処理装
置へ一斉に返すことによって同期を取り、その契機で故
障を検出することを特徴とする請求項４又は５記載の耐
故障性システムの故障検出方法。