JP2002011209A - 遊技機制御用マイクロコンピュータチップ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】遊技機のマイクロコンピュータチップにおい
て、端子に過度の電流が流され回路が破壊された場合の
誤動作を防ぐ。 【解決手段】アプリケーションプログラム、識別コード
及び暗号化識別コード並びにそれらに基づくチェックコ
ードが記憶された内蔵ＲＯＭと、プログラム用のデータ
が書き込まれ外部からの書き換えを禁止させた内蔵ＲＡ
Ｍと、外部から送信された認識コードに基づきその正否
をチェックし、書かれたプログラムが認定を受けたもの
か否かについて内蔵ＲＯＭを走査してチェックコードの
算出と内蔵ＲＯＭに記憶されたチェックコードとの比較
を行なう識別回路と、遊技プログラムを実行する中央処
理装置とからなり、前記識別回路が外部入出力用のＳＤ
端子及び自己診断回路とを有し、該自己診断回路がＳＤ
端子に外部から過度の電流により回路破壊が発生した時
に遊技機の作動を停止させるように構成された遊技機制
御用マイクロコンピュータチップ

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、遊技機械のパチンコ遊
技機、回胴式遊技機、アレンジボール、ジャン球遊技機
等に搭載されその遊技機制御に使用されるアプリケーシ
ョンプログラム（機器制御プログラムやデータ）を起動
するための半導体チップに関するもので、かかる半導体
チップが認定後に法定基準外で作動するようなプログラ
ムに改変されるのを防ぐことが可能なチップ及び改変さ
れたチップの検査するための照合装置に関するものであ
る。

【０００２】パチンコ機械等の遊技機は、風俗営業法の
規則に基づく国家公安委員会の規則に従い遊技機の認定
及び型式の検定を受け合格しなければ販売することがで
きない製品であり、マイクロプロセッサーを使用したも
のも第三者検査機関が行う型式試験に合格しなければな
らず、この型式合格を受けたものについて第三者監督機
関に対して検定申請をし、検定合格した遊技機を市場に
流通させることができ、またパチンコホール等で営業に
供することができる仕組みとなっている。

【０００３】そのため型式合格を受けた後に第三者が遊
技機の基板を取り替えたり、チップを取り替えたり、マ
イクロプロセッサーを改造したり、マイクロプロセッサ
ーのＲＯＭを書き換えたりする等の改造を行い、不正遊
技機として使用されるケースが考えられ、型式合格後の
改造を防止することが今日の課題となっている。

【０００４】

【従来技術】従来のこの種の遊技機は、マイクロプロセ
ッサーと一体となった回路を組み、電動役物を連続して
作動させる装置や、電動役物等を電気的にコントロール
するものや、回胴式遊技機において回転する回胴の回転
制御するものなどが知られており、これらの回路では第
三者検査機関の型式試験に合格したものは所定の確率
で、利用者に勝利球を放出するように構成されている。
また遊技機の場合アプリケーションプログラム及びデー
タは所定のアドレス領域内に格納することが義務付けら
れている。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来のマイクロプロセッサーの場合は、型式試験に合格
した後に第三者が回路内の制御プログラムやデータを改
変しても型式試験合格製品と外見だけでは区別がつきに
くく型式試験合格製品として取り扱われる可能性が高
い。そのためかかる第三者による遊技機への不正行為を
充分に阻止出来ないといった不都合がある。かかる不正
を野放しにすれば、遊技者が不利益を被ると共に、型式
合格製品を検査している公的第三者検査機関の信用も毀
損されることになり、ひいては型式試験を行う意義が薄
れてくるおそれがある。そこで本発明はかかる従来技術
の欠点に鑑みなされたもので、遊技機に内蔵されるマイ
クロプロセッサーの不正改造を不可能にするための構成
を設けると共に、遊技機内のマイクロプロセッサー内の
内蔵ＲＯＭや制御回路にプログラムやデータの改竄等を
防止するための機能を持たせることを目的とする。さら
に第３者によりチップの端子に過度の電流が流され、回
路が破壊された状況を自己検知し、装置の誤動作を防ぐ
ことを目的とする。

【０００６】従来のプログラムのチェックは、型式試験
申請された時点で第三者検査機関が様々な角度からその
内容の検討が慎重に行われるが、試験合格後は検査機関
による管理を離れ、型式試験合格を受けたプログラムを
搭載された遊技機は遊技機メーカーが第三者監督機関に
対して検定申請し、この検定に合格した製品が遊技場へ
出荷されている。従って、遊技機制御プログラムチェッ
クは定期的に行われていないために、いつどの段階にて
誰がチップの取り替え、プログラム改変等の不正が行っ
ているかわからなかった。

【０００７】

【課題を解決するための手段】すなわち、遊技機開発メ
ーカーにしてみれば正規のプログラムが書き込まれたチ
ップを組み込んで出荷しても、途中第三者が介在してプ
ログラムを書き換えたり、ＲＯＭを改変されたりするた
め責任を負いかねる等の問題もある。これは一重に、Ｒ
ＯＭの改変が簡単に行われるからであり、第一に合格プ
ログラムのＲＯＭの改変を防止することが不正を防止す
る上で重要と考えた。

【０００８】第二に合格後のチップへのプログラムの書
き込みに際してその作業を各開発メーカー側が別々に行
うよりまとめて一つの公正な機関において行わせると共
にその後のチップへの書き込みを禁止するような処理を
施せばコスト面において安くなると共にチップの信頼性
も高くなる。尚、公正な機関で書き込ませるのではな
く、開発メーカーサイドで書き込むように構成しても良
い。第三にＲＯＭを組み込んだ遊技機の不正に関しては
これを取り締まる警察等の第三者監督機関によりプログ
ラムの内容が試験合格を受けたものか否か簡単に照合で
きるようにすれば、不正をする者も何時チェックされる
かという不安が生じ、容易に不正をする危険を犯さない
ことになる。但し、チップに装着したＲＯＭに組み込ま
れたプログラムが型式申請合格品か否かを照合する装置
の仕組みが簡単なものであったり、内部ソフトのセキュ
リティーが貧弱なものであると、照合装置では発見でき
ないようにプログラムの改変又は回路の改変を行う恐れ
がある。そこで、マイクロコンピュータチップ内に書き
込まれたＲＯＭ上のプログラムにさらに機器毎の識別コ
ードを付与し、さらに特定の暗号化アルゴリズムにて暗
号化した識別コードを付与し、またアドレス上のプログ
ラム、識別コード及び暗号化識別コードを順次走査しな
がら所定のアルゴリズムにて算出したチェックコードを
書き込んでおき、照合装置等でプログラム内容を検査す
る時にチップ内蔵ＲＯＭに書き込まれたチェックコード
が合致しているか否かをチップ内に設けた照合回路にて
チェックできるようにする。さらに外部装置によりチッ
プ内の識別コード、暗号化識別コード及びチェックコー
ド等のＲＯＭデータの内容を簡単に読み込みに行けない
ようにマイクロコンピュータチップ・照合装置間に認識
コードを付与し、照合装置から送出された認識コードと
チップの持つ認識コードとが一致した時にチップから照
合装置に対して内蔵ＲＯＭ及びＲＡＭのデータを出力す
るようにした。

【０００９】すなわち請求項１の発明は所定の領域にア
プリケーションプログラム、遊技機の機種毎の識別コー
ド及び暗号化識別コード並びにアプリケーションプログ
ラム、識別コード、暗号化識別コードに基づき算出され
たチェックコードが記憶された内蔵ＲＯＭと、ユーザー
プログラム用のデータが書き込まれた外部からのデータ
書き換えを禁止させた内蔵ＲＡＭと、外部から送信され
た認識コードに基づきそれが正しいか否をチェックする
と共に認識コードが一致した場合に内蔵ＲＯＭに書かれ
たプログラムが認定を受けたものか否かについて内蔵Ｒ
ＯＭを走査してチェックコードの算出と内蔵ＲＯＭに記
憶されたチェックコードとの比較を行なう識別回路と、
内蔵ＲＯＭに書かれたアプリケーションプログラム及び
ユーザーデータに基づき遊技プログラムを実行するため
の中央処理装置とからなり、前記識別回路が外部入出力
用のＳＤ端子及び自己診断回路とを有し、該自己診断回
路がＳＤ端子に外部から過度の電流により回路破壊が発
生した時に遊技機の作動を停止させるように構成された
遊技機制御用マイクロコンピュータチップである。

【００１０】請求項２の発明は、前記自己診断回路が、
ＣＰＵからの動作開始を示す信号を受信した時に自動的
に自己診断回路が作動するように構成された遊技機制御
用マイクロコンピュータチップである。請求項３の発明
は、前記自己診断回路が、ＣＰＵからのフェッチ信号を
受け所定のチェックパルスを発生する発生回路と、該発
生回路から発信されたチェックパルスをＯＲ回路、出力
端子、出力回路、入力回路、入力端子を介して接続され
た比較回路と、該比較回路の出力端子と接続されたリセ
ット回路とからなり、前記チェックパルス発生回路の出
力パルスが直接比較回路へ入力されるように構成され、
前記比較回路がチェックパルス発生回路から直接入力さ
れたパルスとＯＲ回路、出力端子、出力回路、入力回
路、入力端子を介して入力されたパルスとが一致した時
に正常とし、不一致の時にリセット回路からリセット信
号を出力するように構成された遊技機制御用マイクロコ
ンピュータチップである。

【００１１】

【作用】本発明にかかるマイクロコンピュータチップで
は、識別手段は内蔵ＲＯＭにアクセスしプログラム、識
別コード及び暗合化識別コードを順次走査しながら所定
のアルゴリズムに従いチェックコードを算出し、さらに
内蔵ＲＯＭに記憶された算出済みチェックコードとの比
較照合を行う。照合の結果の如何を問わず中央処理装置
においてアプリケーションプログラムが実行された場合
において不正アドレス実行禁止制御回路がプログラムの
実行アドレスを監視しており、プログラムが内蔵ＲＯＭ
以外のからのプログラムなどの実行をしようとした時に
禁止される。また本発明にかかるチップでは、自己診断
回路が組み込まれているので、第３者が不正にＳＤ端子
から過度の電流を流し回路破壊を行った場合に、事前に
その状態を検知し、かかる破壊されたチップ実装の遊技
機が作動するのを停止させる。

【００１２】請求項２の発明では、ＣＰＵからの動作信
号を受信した時に自己診断回路が作動するように構成さ
れ、回路破壊が行われた時に遊技機の作動を停止させ
る。

【００１３】請求項３の発明では、ＣＰＵからフェッチ
信号を受信すると作動を初め、チェックパルス発生回路
からチェックパルスを発生する。発生されたチェックパ
ルスはＯＲ回路、出力端子、出力回路、入力回路、入力
端子を介して比較回路に入力され、他方チェックパルス
発生回路のチェックパルスは直接比較回路にも入力され
る結果、比較回路は直接入力されたチェックパルスとＯ
Ｒ回路、出力端子、出力回路、入力回路、入力端子を介
して入力されたチェックパルスが一致するか否かを判断
する。通常過度の電流がＳＤ端子に流された場合にはＯ
Ｒ回路、出力端子、出力回路、入力回路又は入力端子が
破壊されているためにチェックパルスは比較回路に入力
されないので不一致となり、該比較回路はリセット回路
に対してリセット信号を発信する。この結果遊技機は、
動作せずに終了する。

【００１４】

【実施例】以下に本発明を図示された実施例に従って詳
細に説明する。本発明にかかる遊技機制御用マイクロコ
ンピュータチップ及びそのチップ内の不正プログラム検
出のための照合装置が考える運用方式は図１に示すよう
にＩＣメーカーにより生産されたＥＰＲＯＭ内蔵のチッ
プ（開発用チップ）が遊技機用マイクロコンピュータチ
ップメーカーより遊技機開発メーカーに卸され、開発メ
ーカーは当該ＥＰＲＯＭ内蔵チップを用いて法律に適合
した範囲内で遊技機制御用をプログラムを作成し、これ
を遊技機の第三者検査機関に提出して型式試験申請を行
わせる。検査機関はチップ内蔵ＥＰＲＯＭにかかれたプ
ログラムが適正なものか否かを試験し、試験結果（合格
か否か）を開発メーカーに通知する。試験に合格したＲ
ＯＭデータは検査機関からマイクロコンピュータチップ
メーカーに対して適合ＲＯＭデータとして流され、そこ
で各ＲＯＭに対して個々の機種に対応した識別コード
（許可日等のデータや暗号化キーコードの選択番号を含
む）と所定の暗号化アルゴリズム（例えばフィールエイ
ト）により暗号化処理が施された識別コードとＲＯＭに
記載されるプログラム、識別コード及び暗号化識別コー
ドに基づき算出されるチェックコードが付与される。第
三者検査機関は、合格した機種とそれに付与された識別
番号の対応表を作成する。そして適合ＲＯＭデータと識
別コードは例えば公的なＲＯＭ書き込み機関（開発メー
カーの書き込み機関でも良い）に流され、ＲＯＭ書き込
み機関はＩＣメーカー（又はチップメーカー）から量産
用の再書き込み禁止ＲＯＭ（例えばヒューズＲＯＭ）内
蔵チップ（量産用チップ）の提供を受け、所定の書式に
て型式試験に合格したＲＯＭデータならびに識別コード
及び暗号化識別コードを書き込むと共にＲＯＭに再書き
込み禁止の処理を施す。

【００１５】次にＲＯＭ書き込み機関から型式試験合格
ＲＯＭデータ、識別コード及び暗号化識別コード等が書
き込まれた再書き込み禁止のＲＯＭ内蔵のチップが納品
され、納品されたチップに基づき開発メーカーは遊技機
を生産し、これを第三者監督機関に検定申請し、検定試
験に合格した遊技機がパチンコホールに納品され営業に
用いられる。パチンコホール側は、かかる検定合格した
製品を用いて営業を行う為に監督機関に認定申請を行い
営業が許可される。一方営業状況を検査する立場にある
第三者監督機関には、チップ内のＲＯＭの内容を照合す
ることが可能な照合装置が提供され、第三者監督機関の
係官がパチンコホールに出向き遊技機に組み込まれたチ
ップについて照合装置を用いて簡単にチップ内蔵ＲＯＭ
の内容の検査（照合）を行うことができる。

【００１６】照合するチップのデータ及び照合システム
の概要は図２に示す通りであり、マイクロコンピュータ
チップ内蔵の再書き込み禁止ＲＯＭには、遊技プログラ
ム、マイクロコンピュータチップ開発メーカーが付した
識別コード、所定の暗号キーコードに基づき例えばフィ
ールエイト、循環冗長検査等の暗号化手順に従い暗号化
された暗号化識別コードと、遊技プログラム、識別コー
ド、暗号化識別コードに基づき所定のアルゴリズムにて
算出されたチェックコード並びにチェックコードが一致
しなかった時に照合装置に対してエラー表示させるため
のエラーコード（例えば識別番号又は暗号化識別番号と
はフォーマットが異なるデータ）が書き込まれており、
照合装置にはチップ内蔵ＲＯＭから読み込んだ識別コー
ド及び暗号化識別コードデータの中の暗号化識別コード
を復調し、前述識別コードと比較することによりＲＯＭ
データの内容の照合するように構成されている。そして
識別コードが照合の結果一致している時にはＯＫ表示
を、不一致のときはＮＧ表示をする。また内蔵ＲＯＭか
ら読み込んだ識別番号は、照合装置のＬＣＤに表示さ
れ、係官が機種の識別番号を目視することができる。さ
らに照合装置は送出されたマイクロコンピュータチップ
内蔵のＲＡＭの内容をＲＡＭデータとして印字する。

【００１７】具体的には、遊技機の制御プログラムは遊
技機１の裏面に遊技機制御基板２が装着されており、該
遊技機基板２のチップ端子に照合装置３の接続端子４を
直接接続できるように構成されている（図３）。本実施
例では遊技機基板２に設置されるマイクロコンピュータ
チップは図４のブロック図で示すような構成からなる。

【００１８】図４において５は、遊技機プログラムの実
行・制御を行う中央処理装置（ＣＰＵ）であり、ＣＰＵ
５に動作に必要なクロックを発生するクロックジェネレ
ータ６と接続されている。ＣＰＵ５は各種バスを介して
外部の各種データを入力または外部へ出力するためのパ
ラレル入出力ポートと、遊技用のアプリケーションプロ
グラム、照合用の識別コード、それを所定の暗号化キー
コードに基づき暗号化した照合用の識別コード、エラー
コードならびにアプリケーションプログラム、識別コー
ド及びエラーコードから所定のアルゴリズム（フィール
エイト、循環冗長検査）により算出されたチェックコー
ドが書かれた再書き込み禁止内蔵ＲＯＭ７と、遊技制御
用のデータを一時保存するための内蔵ＲＡＭ８と、外部
装置から入力された認識コードに基づきこれが合致して
いたときに後述する手順にてＲＯＭ７データのチェック
コードの算出及び予め内蔵ＲＯＭ７に書かれたチェック
コードとの比較を行い、その後にＲＯＭ７データの内容
（識別コード及び暗号化識別コード又はエラーコード）
及びＲＡＭ８データの内容を外部装置に出力する識別手
段としての識別回路９と、時間を設定し各種タイミング
を制御するカウンタ・タイマ回路10と、ＣＰＵの異常動
作を監視するウオッチドグタイマ（ＷＤＴ）12と、内蔵
ＲＯＭ７以外からのプログラムの実行を禁止する不正ア
ドレス実行禁止制御回路（ＩＡＴＧ）14と、リセット回
路16と接続されており、18は内蔵ＲＯＭ７のメモリー制
御回路であり、20はＲＯＭ７のＲＯＭ書き込みの為のメ
モリープログラム制御回路である。尚、チェックコード
の比較の結果正しい時に識別番号を正しくない時にエラ
ーコードを送信するように構成されている。

【００１９】次に図５に示すものは識別回路９の具体的
なブロック図を示すものであり、識別回路９のデータの
入出力を行うデータ入出力回路22と、データ入出力回路
22を介して外部装置（照合装置）から入力されたトリガ
タイミングパルスに基づきトリガのタイミングを調整す
ると共に通信速度に関する情報（ボー・レート）を出力
するタイミング発生回路24と、チップのＲＯＭ，ＲＡＭ
アクセス時のアドレスの発生及びそのアドレスの順次ア
クセス動作を行うアドレスバスと接続されたアドレスカ
ウンタ26と、チップのデータバスと接続されたパラレル
／シリアル変換回路28と、各ブロックの基準クロックの
発生、シリアルデータ送信時のボー・レートの決定及び
各動作時のタイマー監視を行うデバイダ／タイマ回路30
と、外部装置から入力された認識コードと予め記憶され
た認識コードとの一致を判定する認識コード判定回路32
と、チップ内蔵ＲＯＭ７に書き込まれたプログラム、識
別コード、暗号化識別コード及びエラーコードに基づき
所定の前述したアルゴリズムと同じ手法にてチェックコ
ードを算出するＲＯＭチェック回路34と、前記データ入
出力回路22，タイミング発生回路24，アドレスカウンタ
26，パラレル／シリアル変換回路28，デバイダ／タイマ
回路30，認識コード判定回路32及びＲＯＭチェック回路
34の作動を制御するＩＤコントロール回路36とからな
る。ＩＤコントロール回路36は、照合装置から送出され
た認識コードを確認した後に中央処理装置５をフローテ
ィング状態にするためにバス開放要求を行い、ＣＰＵ５
を一時停止させる。また、データ入出力回路22には、図
６に示すように第三者がいたずらか何かでマイクロコン
ピュータチップのＳＤ端子に過度な電流を流すことによ
り回路を破壊することが考えられる。かかる場合を想定
してチップには遊技機を作動させないように自己診断回
路21を組み込んである。この自己診断回路21は、ＣＰＵ
５からフェッチ・サイクルを受け所定のチェックパルス
を２回発生する発生回路21ａと、該発生回路21ａから発
信されたチェックパルスをＯＲ回路21ｂ、出力端子21
ｃ、出力回路21ｄ（バッファー機能を持つ）、入力回路
21ｅ（バッファー機能を持つ）及び入力端子21ｆを介し
て比較回路21ｇに接続されたものからなり、該比較回路
21ｇにはチェックパルス発生回路21ａからも直接パルス
が入力されるように構成されており、さらに前記比較回
路21ｇはリセット回路16へ出力されるようになってい
る。この結果、ＯＲ回路21ｂ、出力端子21ｃ、出力回路
21ｄ、入力回路21ｅ又は、入力端子21ｆのいずれかの回
路が過度の電流により破壊された時には比較回路21ｇに
対してチェックパルスが入力されないことになり、不一
致と判断されリセット回路16に対してリセット信号が発
信される。尚、21ｈはチップのＩＤ端子から入力される
信号をトリガー・タイミング・パルス受信端子又は認識
コード受信端子へ切り換えるための切換回路である。ま
たＸＢＰはボーレート・パルス出力端子、ＣＨＫＤはＩ
Ｄ照合データ出力端子である。

【００２０】チップの内蔵ＲＯＭ７には例えば、図７に
示すように００００Ｈ番地から３ＦＤＦＨ番地までのエ
リアまでをユーザープログラム領域（アプリケーション
プログラム領域）とし、３ＦＥ０Ｈ番地から３２バイト
に識別コード、暗号化識別コード及び暗号化キーコード
の選択番号が書き込まれている。そして４０００Ｈ番地
から７ＤＦＦ番地までを未使用領域として７Ｅ００Ｈ番
地から７ＦＦＦＨ番地までの５１２バイトをＲＡＭ専用
の番地とし、さらに８０００ＨからＦＦＦＦＨまでを未
使用領域としており、例えばメモリーのアドレス制御に
より通常は、３ＦＣ０Ｈ番地から３ＦＦＦＨ番地へは、
データ内容を読み込めないように制御している。尚、本
実施例では、ＲＡＭの容量は切り替え装置により２５６
／５１２バイトに切り替わるように構成されている。

【００２１】次に図９は本発明の実施例にかかるマイク
ロコンピュータチップの照合装置のブロック図に関する
ものである。システムバスによりメインＣＰＵ40と接続
された内蔵ＲＡＭ42及び照合装置の各機器の制御プログ
ラムが書き込まれた内蔵ＲＯＭ44と、前記メインＣＰＵ
40とシリアル接続されたセキュリティーＣＰＵ46と、該
ＣＰＵ46と接続されたＲＡＭ48及びＲＯＭ50とからな
り、ＲＯＭ50はＲＡＭ48にプログラムをロードするため
のブートストラップモードでシリアル入出力装置ＳＩＯ
を介して、ＲＯＭ50にプログラムを書き込み、内容確認
後に読み出し不能状態にしている。このＲＯＭ50には、
暗号化識別コードを復調するための所定のアルゴリズム
(プログラム)、複数の暗号化キーコードが書き込まれて
いる。ＣＰＵ40は、プリンタインタフェース52を介して
プリンタ54及びシリアルインタフェースＲＳ−２３２Ｃ
56と接続されている。尚、58はＴＴＬレベルインタフェ
ースであり、60は識別コードの判定結果を「ＯＫ」、
「ＮＯ」又は「ＥＲＲ」というように表示するためのＬ
ＥＤ表示器であり、62は照合装置の「スタート」、「プ
リント」等の各種照合スイッチであり、63は各回路に電
源を供給するためのバッテリーである。65は、マイクロ
コンピュータチップから読み込んだ識別番号や、照合す
るためのガイド表示するためのＬＣＤ表示器である。

【００２２】尚本実施例では、ＲＯＭ44には遊技機制御
用ＣＰＵ５に対してトリガタイミングパルスを送出し、
制御用ＣＰＵ５から出力されたボー・レートに基づき受
信プロトコルの制御を行う機能と、操作キーの入力処理
を行う機能と、各表示器の制御を行う機能と、ＬＣＤの
表示器に識別コードの照合結果表示を行う機能と、プリ
ンターに対してメインＣＰＵ40から送信されたＲＡＭの
内容の印字を行わせる機能と、セキュリティーＣＰＵ46
に対して暗号化識別コードを送信し復調された識別コー
ドを受け取る機能を持たせた制御プログラムが組み込ま
れている。

【００２３】ＲＡＭ42には、プログラム実行させる為の
ワークエリアと、遊技機制御用ＣＰＵ５の送受信データ
バッファとしてのエリアと、セキュリティーＣＰＵ46の
送受信バッファとしてのエリアを設けている。

【００２４】以上述べた構成において本発明の実施例に
かかるマイクロコンピュータチップと照合装置は、次の
ように作動する。マイクロコンピュータチップでは、照
合装置と接続されていない時には電源が入れられた時点
で、識別回路９のデータ入出力回路22内の自己診断回路
21内のチェックパルス発生回路21ａがフェッチ・サイク
ルを受信し、出力端子21ｃ及び比較回路21ｇに対して２
回ほどチェックパルスを発信し、出力回路21ｄ、入力回
路21ｅ、入力端子21ｆを介して入力されたパルスとを比
較する。パルスが一致していれば比較回路21ｇからリセ
ット回路16に出力されず、一致しないとき(入力端子か
ら入ってくるパルスがない時)は比較回路21ｇから回路
が異常ということでリセット回路16にリセット信号を出
力し、遊技機制御用ＣＰＵ５をリセットし、遊技機が作
動しないようにする。異常ない時には、遊技機制御用Ｃ
ＰＵ５はリセットされてないので内蔵ＲＯＭ７に書き込
まれたアプリケーションプログラム及び内蔵ＲＡＭ８に
書き込まれたデータに従い遊技機の作動を制御すること
により遊技可能状態となる。尚、ＣＰＵ５では、ＩＡＴ
Ｇ14がプログラムが走行しているアドレスを常時監視
し、規定のアドレス範囲を外れた時には割込みしてリセ
ット回路を作動させている。またＷＤＴ12がノイズ等に
よる誤動作(暴走)を検出し、正常な状態に戻すようにし
ている。尚プログラムによる遊技機の制御はパラレルＩ
／Ｏポートを介して制御が行われている。従って、本実
施例のチップでは始動当初にプログラムの内容をチェッ
クすることなく遊技機の制御に移行する。

【００２５】次に図３に示すように本実施例にかかる照
合装置３の接続端子４をマイクロコンピュータチップの
端子に接続した場合にマイクロコンピュータチップと照
合装置３は、図10に示すフローチャートのように作動す
る。すなわち、照合装置３のスイッチをＯＮとして接続
端子４をチップのＳＤ端子に接続して照合スイッチ62を
押す。すると照合装置３内のＲＯＭ44の制御によりトリ
ガタイミングパルスが送出される。マイクロコンピュー
タチップ側はこれを受信し、識別回路のデータ入出力回
路22でタイミングをはかり、確認できた時にはタイミン
グ発生回路24からボー・レートパルスがデータ入出力回
路22を介して照合装置３に対して送出される。

【００２６】データ入出力回路22がタイミングを確認で
きなかったときには、タイミング発生回路24からボー・
レートパルスが送出されないために、照合装置３は所定
時間内にボー・レートパルスが受信されなかったとして
エラーと判断し、エラー表示する。尚、本実施例では照
合装置３が再度トリガタイミングパルスをマイクロコン
ピュータチップに送出して、マイクロコンピュータチッ
プからのボー・レートパルスを受信するように構成して
いる。

【００２７】ボー・レートパルスを受け取った照合装置
３はボー・レートを決定し、マイクロコンピュータチッ
プに対して、照合装置３の持つ所定の認識コードを送出
する。マイクロコンピュータチップ側では、送出された
認識コードについて識別回路の認識コード判定回路32で
予め入力された認識コードとの比較を行い、認識コード
が正しいか否かが判断される。所定時間内に認識コード
の確認ができないときには、チップ側はトリガタイミン
グパルス待ちの状態となり、照合装置３側は所定時間内
にマイクロコンピュータチップ側からデータの送出がな
いとして表示器にエラー表示（”ＥＲＲ”）させる。そ
して認識コードが一致した時には、識別回路９のＩＤコ
ントロール回路36は、チップのＣＰＵ５をフローティン
グ状態（リセット状態）とし、次にＲＯＭチェック回路
34に対して内蔵ＲＯＭ７に書かれたデータのチェックを
指示する。

【００２８】ＲＯＭチェック回路34は、マイクロコンピ
ュータチップ内蔵のＲＯＭ７にアクセスし、プログラ
ム、識別コード及び暗号化識別コードを順次走査しなが
ら所定のアルゴリズムに従いチェックコードを算出す
る。本実施例では、チェックコードの算出は、日本電信
電話株式会社が開発したフィールエイトとか、循環冗長
検査により行っている。算出されたチェックコードは、
ＲＯＭ７の所定番地に予め記載された算出済みチェック
コードとの照合が行われ、一致していない時にはＲＡＭ
データ（５１２バイト）及びＲＯＭ７の所定番地に格納
されたエラーコード（３２バイト）を照合装置３に送出
し、一致していた時にはＲＡＭデータ、ＲＯＭ７の所定
番地に格納された識別コード及び暗号化識別コードを照
合装置３にシリアルデータとして送出する。送出するデ
ータのフォーマットは予め特定されており、本実施例で
は図８に示すようにＳＴＸ、ＲＡＭデータ（５１２バイ
ト）、ＲＯＭの識別コード及び暗号化識別コード（３２
バイト）、チェックサムというように送出され、その後
マイクロコンピュータチップは初期状態に戻る。

【００２９】ＲＯＭデータ等の送出を受けた照合装置３
は、データを一時的にＲＡＭ42に格納し、データフォー
マット、データバイト数についてチェックを行い、エラ
ーコードが送出された場合は、例えば識別コードとデー
タフォーマットが異なるように設定されている関係か
ら、ＲＯＭ44に格納された制御プログラムはコードチェ
ックエラーと判断して表示器にエラー表示（”ＥＲ
Ｒ”）される。データフォーマット、データバイト数の
チェック結果がＯＫの時に５１２バイトのＲＡＭデータ
をプリンタ54に印字させると共にＲＯＭデータ（識別コ
ード）３２バイトをセキュリティーＣＰＵ46に転送し、
該ＣＰＵ46がＲＯＭ50に書かれた復調化プログラムに従
い暗号化識別コードを復調する。尚、識別コードの暗号
化には所定の暗号キーコードを用いる。そこで、本実施
例では機密保持のために内蔵ＲＯＭ50に予め複数の暗号
キーコード格納しており、これらを送出された識別コー
ドのデータの中に書き込まれた選択番号等に基づいて選
択し、所定の暗号キーコードに基づき所定のアルゴリズ
ムにて復調している。

【００３０】セキュリティーＣＰＵ46では、復調された
識別コードとＲＯＭ７から送出された識別コードとの照
合を行い、それらが一致しているか否か判断する。判断
の結果識別コードが一致していた時には、その旨中央処
理装置40に送出され、ＲＯＭ44に書かれた制御プログラ
ムが表示器60に対して”ＯＫ”表示するように指示す
る。尚、この時合わせてＬＣＤに識別番号が表示され、
機種にあった正しいＲＯＭがチップにセットされている
か否かを第三者監督機関の係官が機種と識別番号との対
象表を比較することにより判別することができる。また
照合の結果コードが一致していなかった時には、その旨
中央処理装置40に送出され、制御プログラムが表示器60
に”ＮＯ”表示するように指示する。そして検査終了後
にスイッチをＯＦＦにすることにより検査が終了する。

【００３１】尚、本実施例では、識別コードの復調化ア
ルゴリズムが一般に知れ渡るとマイクロコンピュータチ
ップ内蔵ＲＯＭ７の改竄が容易となるため、第三者がセ
キュリティーＣＰＵ46に接続されたＲＯＭ50を読み込み
にいった時に自動的にアルゴリズムに関するデータを消
去するように構成されている。

【００３２】尚、本実施例では遊技機一台一台を照合装
置で検査するシステムのものについて説明したが、図１
１に示すようにホールコンピュータと各遊技機とを結線
しているケーブル間に本照合装置３を介在させて、ホー
ルコンピュータで一台一台遊技機に組み込まれたマイク
ロコンピュータチップ内蔵のＲＯＭの内容をチェックす
るようなシステムにすることも可能である。かかる構成
にすれば、ホール全体の遊技機のチェックを短時間で行
うことができる。

【００３３】尚、本実施例では、内蔵ＲＯＭを再書き込
み禁止ＲＯＭを用いたが、これに限定されるものではな
く、通常のＲＯＭを用いても差し支えない。但し、この
場合は遊技機を作動時に識別回路９を作動させてＩＤコ
ントロール回路36が、チップのＣＰＵ５をフローティン
グ状態（リセット状態）とし、次にＲＯＭチェック回路
34に対して内蔵ＲＯＭ７に書かれたデータのチェックを
指示し、ＲＯＭチェック回路34が、マイクロコンピュー
タチップ内蔵のＲＯＭ７にアクセスし、プログラム、識
別コード及び暗号化識別コードを順次走査しながら所定
のアルゴリズムに従いチェックコードを算出する。この
場合もチェックコードの算出は、日本電信電話株式会社
が開発したフィールエイトとか、循環冗長検査により行
うが、算出されたチェックコードは、ＲＯＭ７の所定番
地に予め記載された算出済みチェックコードとの照合す
る度に識別番号のチェックを行わせるようにすると良
い。

【００３４】

【発明の効果】以上述べたように本発明にかかるマイク
ロコンピュータチップでは、第三者検査機関による型式
試験合格した後は量産用チップとして、内蔵ＲＯＭ内に
アプリケーションプログラムの他に識別コード及び暗号
化識別コードが書き込まれ、さらにアプリケーションプ
ログラム、識別コード及び暗号化識別コードに基づき所
定のアルゴリズムに従い算出されたチェックコードが書
き込まれており、プログラムを改変すると識別コード及
びチェックコードが変更されるように構成されているこ
とから基板全部を取り替えたり、チップを取り替えた
り、内蔵ＲＯＭを取り替えたり、プログラムの内容を変
更しても簡単に検査することができる。さらにホールに
納品された遊技機に組み込まれたマイクロコンピュータ
チップに第３者がいたずらによりＳＤ端子から過度の電
流を流しこみ、回路を破壊しようと目論んだとしても自
今診断回路が遊技機作動時に作動し回路の破壊状況をチ
ェックするように構成しているので、破壊されたチップ
搭載の遊技機を動作させずに済む。

【図面の簡単な説明】

【図１】 本発明かかる装置の運用方式を示す概略図で
ある。

【図２】 マイクロコンピュータチップと照合装置によ
るプログラム検出過程を示す概略図である。

【図３】 遊技機に照合装置を接続した状態を示す概略
図である。

【図４】 本発明にかかるマイクロコンピュータチップ
ブロック図である。

【図５】 マイクロコンピュータチップにおける識別番
号照合回路を示す詳細ブロック図である。

【図６】 データ入出力回路に組み込まれた自己診断回
路のブロック図である。

【図７】 内蔵ＲＯＭ及びＲＡＭに格納されているプロ
グラム等の番地を示す図である。

【図８】マイクロコンピュータチップから照合装置に対
して送出されるデータのフォーマットを示す図である。

【図９】 本発明にかかる照合装置を示すブロック図で
ある。

【図１０】 本発明にかかる照合装置を利用したマイク
ロコンピュータチップ内蔵プログラムの不正を検出する
手順のフローチャートである。

【図１１】 本発明にかかるマイクロコンピュータチッ
プと照合装置を応用した例を示すブロック図である。

【符号の説明】

１ 遊技機 ２ 基板 ３ 照合装置 ４ 接続端子 ５ 中央処理装置（ＣＰＵ） ６ クロック発生回路 ７ 再書き込み禁止内蔵ＲＯＭ ８ 内蔵ＲＡＭ ９ 識別回路 10 カウンタ・タイマ回路 11 パラレル入出力ポート 12 ウォッチドグタイマ（ＷＤＴ） 14 不正アドレス実行禁止制御回路（ＩＡＴＧ） 16 リセット回路 18 メモリー制御回路 20 メモリープログラム制御回路 21 自己診断回路 21ａ チェックパルス発生回路 21ｂ ＯＲ回路 21ｃ 出力端子 21ｄ 出力回路 21ｅ 入力回路 21ｆ 入力端子 21ｇ 比較回路 21ｈ 切換回路 22 データ入出力回路 24 タイミング発生回路 26 アドレスカウンタ 28 パラレル／シリアル変換回路 30 デバイダ／タイマ回路 32 認識コード判定回路 34 ＲＯＭチェック回路 36 ＩＤコントロール回路 40 メインＣＰＵ 42 内蔵ＲＡＭ 44 内蔵ＲＯＭ 46 セキュリティーＣＰＵ 48 ＲＡＭ 50 ＲＯＭ 52 プリンタインターフェース 54 プリンタ 56 シリアルインターフェース 58 ＴＴＬレベルインターフェース 60 ＬＥＤ表示器 62 各種照合スイッチ 63 バッテリー 65 ＬＣＤ表示器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定の領域にアプリケーションプログラ
   ム、遊技機の機種毎の識別コード及び暗号化識別コード
   並びにアプリケーションプログラム、識別コード、暗号
   化識別コードに基づき算出されたチェックコードが記憶
   された内蔵ＲＯＭと、ユーザープログラム用のデータが
   書き込まれた外部からのデータ書き換えを禁止させた内
   蔵ＲＡＭと、外部から送信された認識コードに基づきそ
   れが正しいか否をチェックすると共に認識コードが一致
   した場合に内蔵ＲＯＭに書かれたプログラムが認定を受
   けたものか否かについて内蔵ＲＯＭを走査してチェック
   コードの算出と内蔵ＲＯＭに記憶されたチェックコード
   との比較を行なう識別回路と、内蔵ＲＯＭに書かれたア
   プリケーションプログラム及びユーザーデータに基づき
   遊技プログラムを実行するための中央処理装置とからな
   り、前記識別回路が外部入出力用のＳＤ端子及び自己診
   断回路とを有し、該自己診断回路がＳＤ端子に外部から
   過度の電流により回路破壊が発生した時に遊技機の作動
   を停止させるように構成されたことを特徴とする遊技機
   制御用マイクロコンピュータチップ。
2. 【請求項２】 前記自己診断回路が、ＣＰＵからの動作
   開始を示す信号を受信した時に自動的に自己診断回路が
   作動するように構成されていることを特徴とする請求項
   １記載の遊技機制御用マイクロコンピュータチップ。
3. 【請求項３】 前記自己診断回路が、ＣＰＵからのフェ
   ッチ信号を受け所定のチェックパルスを発生する発生回
   路と、該発生回路から発信されたチェックパルスを出力
   回路、入力回路を介して入力されたパルスと直接入力さ
   れたパルスとを比較する比較回路とからなり、比較の結
   果パルスが一致しない時にリセットするように構成され
   ていることを特徴とする請求項１又は２記載の遊技機制
   御用マイクロコンピュータチップ。
4. 【請求項４】 前記自己診断回路が、ＣＰＵからのフェ
   ッチ信号を受け所定のチェックパルスを発生する発生回
   路と、該発生回路から発信されたチェックパルスをＯＲ
   回路、出力端子、出力回路、入力回路、入力端子を介し
   て接続された比較回路と、該比較回路の出力端子と接続
   されたリセット回路とからなり、前記チェックパルス発
   生回路の出力パルスが直接比較回路へ入力されるように
   構成され、前記比較回路がチェックパルス発生回路から
   直接入力されたパルスとＯＲ回路、出力端子、出力回
   路、入力回路、入力端子を介して入力されたパルスとが
   一致した時に正常とし、不一致の時にリセット回路から
   リセット信号を出力するように構成されていることを特
   徴とする請求項１又は２記載の遊技機制御用マイクロコ
   ンピュータチップ。