JP2001526498A - アナログ記憶装置用の高速読出しアーキテクチャ - Google Patents

アナログ記憶装置用の高速読出しアーキテクチャ

Info

Publication number
JP2001526498A
JP2001526498A JP2000524917A JP2000524917A JP2001526498A JP 2001526498 A JP2001526498 A JP 2001526498A JP 2000524917 A JP2000524917 A JP 2000524917A JP 2000524917 A JP2000524917 A JP 2000524917A JP 2001526498 A JP2001526498 A JP 2001526498A
Authority
JP
Japan
Prior art keywords
pair
cell
sense amplifier
cells
mux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000524917A
Other languages
English (en)
Other versions
JP4444499B2 (ja
JP2001526498A5 (ja
Inventor
ネイア，ラジェンドラン
ベイリー，マーク・エイ
アフガヒ，モーテッツア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2001526498A publication Critical patent/JP2001526498A/ja
Publication of JP2001526498A5 publication Critical patent/JP2001526498A5/ja
Application granted granted Critical
Publication of JP4444499B2 publication Critical patent/JP4444499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 アナログ記憶アレイ（１１０）と、各センスアンプ・セル（１１６）が記憶アレイからの第１のおよび第２の信号の受取りに応答して差分信号対を生成するセンスアンプ・アレイ（１１６）とを有する半導体回路。回路はアナログ・マルチプレクサ（１１８）をも含み、選択された差分信号対はそこを介して信号処理パイプ内に駆動される。別の実施形態では、センスアンプ・セル（１１６）は各々、差分信号対をアナログ・マルチプレクサ内で駆動するために単一利得閉ループ増幅器として構成された演算増幅器（Ａ１、Ａ２）（オペアンプ）対を含む（図２）。整定時間を改善するために、オペアンプは、アナログｍｕｘを通してアナログ伝送経路がロードされる間、弱減衰応答を提供するように設計される。さらに別の実施形態では、各センスアンプ・セル（１１６）は、それが読み出される１クロック・サイクル（パルス０／１）前に起動される。これにより、１つのセルから次のセルに移動しながら、高速読み出しが可能になる。また、読み出し中のどの時点でも２つのセルだけをアクティブ状態に維持することは、電力消費の低下に役立ち、センスアンプ・アレイ（１１６）の電力消費をアレイの大きさから実質的に切り離す。本発明の実施形態は、例えばデジタル・カメラをはじめ、様々な種類のイメージング・システムに使用することができる。

Description

【発明の詳細な説明】
【０００１】 （背景） 本発明は、一般にアナログ信号処理に関し、より詳細には、半導体記憶アレイ
から情報を抽出するための技術に関する。
【０００２】 半導体記憶アレイは、アナログ信号を格納したり生成するために使用される。
例えば、ランダム・アクセス・メモリ（ＲＡＭ）は、１ビットの情報が格納され
る記憶セルのアレイを有する。別の種類の記憶アレイとして、入射した放射に電
気的に応答するセルを有するセンサ・アレイがある。例えばイメージ・センサ・
アレイは、アレイ上にある情景の画像を形成する光に応答する。画像アレイは一
般的に多数の光電池または画素を持ち、そこで投影された画像が、画素によって
生成されたアナログ信号によって記録される。最近の相補型金属酸化物半導体（
ＣＭＯＳ）センサ・アレイの一例が、Ａｒｔｉｃｌｅ １，Ｐｒｏｇｒｅｓｓ
ｉｎ ＣＭＯＳ Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｉｍａｇｅ Ｓｅｎｓｏｒｓ，Ｓ
．Ｋ．Ｍｅｎｄｉｓ，Ｓ．Ｅ．Ｋｅｍｅｎｙ，Ｒ．Ｃ．Ｇｅｅ，Ｂ．Ｐａｉｎ，
Ｑ．ＫｉｍおよびＥ．Ｒ．Ｆｏｓｓｕｍ，ＳＰＩＥ，Ｖｏｌ．２１７２，１９〜
２９ページに記載されている。画像アレイを使用するイメージング・システムの
例は、ビデオカメラおよび複写機など従来の適用例から、ファクシミリ機、スキ
ャナ、医療用イメージング装置、およびデジタル・カメラなどのより最近の適用
例までを含む。Ａｒｔｉｃｌｅ ２，Ａｎ ８００Ｋ−Ｐｉｘｅｌ Ｃｏｌｏｒ
ＣＭＯＳ Ｓｅｎｓｏｒ ｆｏｒ Ｃｏｎｓｕｍｅｒ Ｓｔｉｌｌ Ｃａｍｅ
ｒａｓ，Ｊ．Ｅ．Ｄ．Ｈｕｒｗｉｔｚ，Ｐ．Ｂ．Ｄｅｎｙｅｒ，Ｄ．Ｊ．Ｂａｘ
ｔｅｒおよびＧ．Ｔｏｗｎｓｅｎｄ，ＳＰＩＥ Ｖｏｌ．３０１９，１１５〜１
２４ページは、特にデジタル・カメラに適したイメージ・センサについて記載し
ている。
【０００３】 最近のイメージング・アレイは、非常に大きく、１０２４×１０２４個もの多
数の画素を持ち、将来のアレイはさらに大きくなると予想される。詳細な画像と
するためにはサイズが必要である。例えば１０２４×１０２４のアレイは、画像
フレームを表現するために１００万個を越える異なるアナログ信号を生成する。
多数の信号はこのようにして、全体的なイメージング・システムの性能を向上す
るために取り組む必要のある、いくつかの問題を回路設計者に提示する。それら
には、画素信号の読出し速度および総電力消費が含まれる。
【０００４】 読出し速度は、個々のアナログ信号を、アレイによって生成される他の全ての
信号からいかに高速で分離し、それをアナログ伝送経路内を通過させ、信号処理
パイプに送り込むかに関連する。各信号対が管内に早く送り込まれるほど、画像
フレーム・レートは大きくなる。今度は画像フレーム・レートが大きいほど、情
景における動きの捕捉が促進される。
【０００５】 改善の領域として読出し速度の他に、電力消費もまた、少なくとも２つの理由
から主要な問題である。第１に、最近のデジタル・カメラなどの携帯用イメージ
ング・システムは通常、制限されたエネルギー源を持つバッテリを使用する。し
たがって、そのようなシステムの電力消費を軽減するとバッテリの寿命が延長し
、より魅力的な消費者製品に通じる。第２に、イメージング・アレイおよびそれ
らに関連付けられた読出し回路機構は現在、製造原価を削減するために、同一半
導体ダイ上に作成されつつある。例として、標準相補型金属酸化物半導体（ＣＭ
ＯＳ）製造工程を用いて作成されるイメージング・アレイがある。読出し回路機
構および画素を同一ダイ上に形成した場合、読出し回路機構によって消費される
電力が画素を加熱する。画素の加熱が今度は、各画素内の漏れ電流を増加し、そ
の結果、画素応答が変化し、その結果一般的に有害なほど明るくかつ不正確な画
像になる。読出し回路機構によって消費される電力がアレイのサイズと結びつく
場合、この問題はアレイが大きいほど深刻になる。
【０００６】 以上に鑑み、読出し速度を最適化し、電力消費の最小化に役立つイメージング
・アレイと共に使用するための読出しアーキテクチャおよび方法が必要である。
【０００７】 （概要） 第１の実施態様では、本発明は、多数の出力ラインを備えた記憶アレイを有す
る半導体回路を特徴とする。領域内の各記憶セルは、所定の出力ラインに第１の
および第２の信号を生成する。多数のセンスアンプ・セルを有するセンスアンプ
・アレイを記憶アレイに結合する。各センスアンプ・セルは、出力ラインにおけ
る第１のおよび第２の信号の受取りに応答して差分信号対を生成する。
【０００８】 回路はまた、第１のおよび第２のマルチプレクサ（ｍｕｘ）を有するアナログ
・マルチプレクサをも含む。各ｍｕｘは多数の入力と１つの出力とを有し、第１
のｍｕｘはその入力で差分信号対を受け取る。第１のｍｕｘの部分集合は、第２
のｍｕｘに関連付けられる。関連付けられた第２のｍｕｘの入力は、第１のｍｕ
ｘの部分集合の多数の出力に結合される。最後に、部分集合から第１のｍｕｘお
よび関連付けられる第２のｍｕｘを選択して、アナログ・マルチプレクサから読
み出される単一の差分信号対を受け渡すために、制御論理を設ける。
【０００９】 別の実施態様では、センスアンプ・セルを使用して、イメージング装置に相関
２回標本抽出（ＣＤＳ）を実装する。センスアンプ・セルは１行を形成し、イメ
ージ・センサ・アレイのビットラインに結合される。差分信号対に関連するアナ
ログ信号を行画像データを表すデジタル信号に変換するために、アナログ・デジ
タル変換ユニットをアナログｍｕｘに結合する。デジタル信号および画像処理ユ
ニットは、デジタル信号の受取りに応答して、捕獲した画像データを生成する。
捕獲された画像データは次に、ホスト・コンピュータなどの別個の画像処理シス
テムに転送される。装置内の事象を統合するために、ファームウェアに格納され
た命令に応答して読出しに必要なタイミング信号を生成できる、システム・コン
トローラを装備する。
【００１０】 （詳細な説明） 上で簡単に要約した通り、本発明の一実施形態は、記憶アレイおよびアナログ
・マルチプレクサにフィードするセンスアンプ・アレイを有する多層アナログ信
号読出しアーキテクチャに向けられている。別の実施形態では、センスアンプ・
アレイのセンスアンプ・セルは各々、アナログ・マルチプレクサを介して信号処
理パイプへ差分信号対を送り込むために、単一利得閉ループ増幅器として構成さ
れた演算増幅器（オペアンプ）対を含む。信号処理パイプにおける信号対の整定
時間を向上するために、オペアンプは、信号処理パイプへのアナログ伝送経路を
ロードしながら、弱減衰応答を提供するように設計される。
【００１１】 さらに別の実施形態では、センスアンプ・アレイ内の各センスアンプ・セルは
、Ｓｅｌｅｃｔ信号またはＳｅｌｅｃｔ＿Ａｈｅａｄ信号のいずれか一方、また
は両方に応答して起動される。Ｓｅｌｅｃｔ＿Ａｈｅａｄ信号はセルを起動し、
Ｓｅｌｅｃｔ信号はセルがその差分信号対をアナログｍｕｘに送り込むことを可
能にする。これにより、Ｓｅｌｅｃｔ信号がアサートされた時点で各セルはすで
に起動しているので、１つのセルから次のセルへの高速遷移が可能になる。また
、読出し中のいつでも任意の時間に２つのセルだけを起動させておくことは、電
力消費の削減に役立ち、センスアンプ・アレイの電力消費をアレイの大きさから
実質的に切り離し、したがってアーキテクチャが容易に拡張可能になる。
【００１２】 図１は、本発明の第１の実施形態による記憶アレイ１１０からアナログ信号を
読み出すためのアーキテクチャを示す。このアーキテクチャは、多数の出力ライ
ン（例として７８８が示されている）を介してセンスアンプ・アレイ１１４に結
合された記憶セルの配列を特徴とする。各出力ラインは、１列の記憶セルに結合
される。記憶セルによって生成されたアナログ信号は、出力ラインを介して、一
度に１行ずつセンスアンプ・アレイに送られる。一度に１行ずつ読み込まれるよ
うに図示されているが、言うまでもなく各出力ラインを１列ではなく１行の記憶
セルに結合することを前提として、アナログ信号は代替的に一度に１列ずつ読み
出すこともできる。
【００１３】 センスアンプ・アレイは１行のセンスアンプ・セルであり、図１に示すように
、各列に１つのセンスアンプ器セル１１６がある。本発明のイメージング・シス
テムの実施形態（図７に関連して後述する）では、センスアンプ・セルは、画素
信号の相関２回標本抽出（ＣＤＳ）を実現する。当業者には周知の通り、ＣＤＳ
は、画素信号の固定パターン・ノイズを低減するために使用される技術である。
固定パターン・ノイズとは、画素間の製造上のばらつきによって引き起こされ、
それがなければ同一となる画素信号値の誤差を指す。ＣＤＳは、各画素信号の露
光前の「リセット値」および露光後の「露光値」の両方を標本抽出する必要があ
る。次いで２つの値は差分信号対として信号処理パイプへ転送される。そこで、
リセット値間の差および製造されたアレイの画素の回路機構によって生じる誤差
を解消するために、値は専用回路機構によって、またはデジタル形式に変換され
た後でソフトウェアによって相関される（または単に引き算される）。したがっ
て各センスアンプ・セル１１６は、その対応する列から２つの値を抽出して保持
し、それらを差分信号対として駆動する。２つの値が抽出され、１行全体の各セ
ンスアンプ・セル１１６に格納された後、任意の行について１列ずつ読出しを続
けることができる。
【００１４】 読み出される列が選択されると、アナログ・マルチプレクサ（ｍｕｘ）１１８
内のアナログ伝送経路が形成される。アナログ・マルチプレクサ１１８は、複数
のレベルに配列された多数の小さいマルチプレクサ１３０〜１８９で形成される
。一実施形態では、小さいマルチプレクサは、多数のスイッチ対またはパス・ゲ
ート対を含む。各対は、センスアンプ・アレイ１１４から受け取った差分信号対
を効果的に受け渡すためのスイッチとして作動する、フルＣＭＯＳ伝送ゲート、
半ゲート、またはその他の装置とすることができる。
【００１５】 アナログｍｕｘ１１８は、多数の異なるレベルのマルチプレクサを有する。例
えば、７８８個の出力ラインから１つを選択する際、図１に示すように、３つの
レベルが使用される。１０ビット列アドレス（１０２４種類の選択が可能）が、
制御論理およびドライバ・レフト１９２に送られる。１０ビット・アドレスは、
３種類のレベルのマルチプレクサに対応する３つの異なる組のＳｅｌｅｃｔ信号
に予備復号される。第１のレベルは５０個の１６対１ｍｕｘ１３０〜１７９を持
ち、その入力はセンスアンプ・アレイからの差分信号を受け取る。第１のレベル
の各々の１６対１ｍｕｘの単一の出力は、第２のレベルの７個の８対１ｍｕｘ１
８０〜１８６の入力に送られる。最後に、第２のレベルのｍｕｘの出力は、単一
の８対１ｍｕｘ１８７に送られる。
【００１６】 動作中、１０ビット列アドレスが復号され、５０個の第１のレベルのｍｕｘ１
３０〜１７９の１つ、および７個の第２のレベルのｍｕｘ１８０〜１８６の１つ
が使用可能になり、または選択される。３２個の予備復号されたラインは、選択
された第１のレベルのｍｕｘにおける１６個のパス・ゲート対のうちの１つ、選
択された第２のレベルのｍｕｘにおける８個のパス・ゲート対のうちの対応する
１つ、および最後に第３レベルのｍｕｘにおける８個のパス・ゲート対のうちの
対応する１つを選択する。
【００１７】 差分信号対は、アナログｍｕｘ１１８内を駆動された後、任意選択的ディファ
レンシング・ユニット（differencing unit）１２２に到着する。本発明のイメ ージング・システムの実施形態では、ディファレンシング・ユニットは、当業者
には周知の通り、２段差標本抽出（ＤＤＳ）を実行する。ＤＤＳは、センサ・ア
レイの列間の製造上のばらつきによるノイズをさらに低減するために、特にセン
スアンプ（ＣＤＳ）セルにおける増幅器のオフセットによる誤差を低減するため
に使用される。
【００１８】 差分信号対は、ディファレンシング・ユニット１２２によって相関された後、
最終的に信号処理パイプ１２６に送られる。そこで、アレイ全体の信号対をさら
に増幅し、逐次、アナログ・デジタル変換ユニット（図示せず）を使用してデジ
タル形式に変換することができる。次いで、さらなるデジタル処理を実行するこ
とができる。
【００１９】 図２および図３は、信号読出しの最適化としての本発明のさらなる実施形態を
示す。この実施形態におけるセンスアンプ・セル１１６は、単一利得閉ループ増
幅器として構成された１対の演算増幅器（オペアンプ）Ａ1およびＡ2を含む。増
幅器はそれらのそれぞれの入力信号（出力ラインを標本抽出することによって得
たコンデンサＣSA1およびＣSA2上の電圧）を、寄生抵抗（Ｒ）およびキャパシタ
ンス（Ｃ）を含むことができるいくつかの対のスイッチまたはゲートとして表さ
れるアナログｍｕｘ１１８内で駆動する。オペアンプの少なくとも１つ、好まし
くは両方とも、その負荷内で信号を駆動するときに、図３に示すように、その出
力ノード（ノード「中間」）に弱減衰応答を生じるように構成する。その負荷は
アナログ・マルチプレクサ１１８内の信号経路であり、任意選択的にディファレ
ンシング・ユニット１２２への経路である。代替的に、オペアンプの対は、任意
選択的ディファレンシング・ユニット内のコンデンサＣDU1およびＣDU2（ノード
「ＯＵＴ」）のニア・プレート（ＭＵＸ側のプレート）に臨界減衰応答（critic
ally damped response）を生じるように構成する。出力ノードにではなく、ｍｕ
ｘ１１２を通して信号経路の端部に臨界減衰応答を生じるようにオペアンプを設
計すると、ノードＯＵＴにおける信号の整定時間が短縮される。整定時間は、回
路の過渡応答の文脈で、刺激（センスアンプ・セルを起動し、アナログｍｕｘ内
に経路を形成する）とその応答（差分信号対の一方または両方がそれらの定常状
態値の例えば０．１％未満まで整定する）との間の時間間隔と定義することがで
きる。
【００２０】 差分信号対の整定時間のごくわずかな短縮でも、記憶アレイ内の非常に多数の
セル、例えば１０２４×１０２４のイメージ・センサ・アレイの場合１００万個
分を掛けると、アレイ１１０全体の読出し中にはかなりの速度上の利点となるの
で、各差分信号対の整定時間がより早ければ今度は、記憶アレイ１１０全体をか
なりより高速で読出すことが可能になる。
【００２１】 ＤＤＳは各画素について露光値とリセット値の差分信号対が読み出された後で
追加読出しサイクルを必要とするので、この速度上の利点は、ＣＤＳおよびＤＤ
Ｓの両方を使用して固定パターン・ノイズを削減する場合には、いっそう重要に
なる。ＤＤＳは通常、２段階式で作動する。第１に、ＣＬＡＭＰ信号がＤＤＳユ
ニット１２２でアサートされ、予め定められた共通モード電圧ＶCM1がファー・ プレートに印加される間、セル１１６は露光値およびリセット値を駆動する（図
２参照）。次に、ＣＲＯＷＢＡＲ（ＣＢ）がアサートされ、オペアンプＡ1およ びＡ2の入力が短絡し、ＣＬＡＭＰは解消される。したがって、露光値およびリ セット値に加えて、ＤＤＳは、露光値とリセット値の平均をセル１１６によって
ＤＤＳユニット内に駆動させる。ＣＬＡＭＰとＣＢの使用の組合せの結果、各画
素に追加読出しサイクルが必要になるにもかかわらず、オペアンプＡ1およびＡ2 のずれによって生じる誤差は削減される。
【００２２】 今、本発明のさらに別の実施形態に移ると、図４〜６は、より大きいアナログ
記憶アレイ１１４を有するシステムの電力消費を削減するために使用できる回路
および関連タイミング図を示す（図１参照）。この実施形態はまた、より大きい
アレイになることによる電力消費の増加が、信号をアナログｍｕｘ１１８内に駆
動する間（図１参照）センスアンプ・アレイ１１４全体が付勢され続けるアーキ
テクチャの場合よりかなり少ない、拡張可能な読出しアーキテクチャをも生じる
。センスアンプ・アレイ１１４およびタイミング信号は、電力消費を削減するた
めに、いつでも任意の瞬間に２つを除く全部のセンスアンプ・セルが非アクティ
ブ状態であり続けるように構成する。各セルの非アクティブ状態とは、コンデン
サＣSA1およびＣSA2で標本抽出される信号対の値が読み出されるまで、その値を
維持することができるが、セルが最小限の電力を消費する状態と定義される。例
えば、各セル中のオペアンプＡ1およびＡ2は、オペアンプを低電力モードに切り
換えること、さらには非アクティブ状態で遮断することを可能にするイネーブル
入力を備えている。
【００２３】 アレイ１１４は、隣接するセンスアンプ・セルの対を順次起動することによっ
て読み出される。センスアンプ・セルは、図５に示すように構成することができ
る。スイッチ対５２０を増幅器の出力ノードと直列に設け、スイッチ対をＳｅｌ
ｅｃｔ信号によって制御する。ＯＲゲート５２４はＳｅｌｅｃｔ信号およびＳｅ
ｌｅｃｔ＿Ａｈｅａｄ信号を受け取り、増幅器のイネーブル入力を制御する。Ｓ
ｅｌｅｃｔ信号およびＳｅｌｅｃｔ＿Ａｈｅａｄ信号は、タイミング信号生成回
路７０８から生成される（図７参照）。Ｓｅｌｅｃｔ信号およびＳｅｌｅｃｔ＿
Ａｈｅａｄ信号をパルスとして示す例示的タイミング図を、マスター・クロック
を基準として図６に示し、以下の例によって説明する。
【００２４】 ０／１パルスのアサート段階中に、２つの事象が発生している。第１に、ニア
・セル（０／１対のセル０）がアクティブであり、そのオペアンプは差分信号対
をアナログｍｕｘ内に駆動している。同時に、ファー・セル（０／１対のセル１
）はアクティブであるが、その選択入力がパルス１／２によって示されるように
解消されるので、そのセルから信号は駆動されていない。
【００２５】 マスター・クロックの次のサイクルで、パルス０／１は解消され（セル０を作
動停止する）、パルス１／２がアサートされ、センスアンプ・セルの次の対を起
動する。後者の事象はセル１をアクティブ状態に維持し、セル２を起動する。し
たがって新しい差分信号対は、セル１のみによって駆動される。セルがその差分
信号対を駆動すると予想される時間より１マスター・クロック・サイクル分前に
ファー・セルを選択することによって、セル間の高速遷移が達成される。２つの
隣接する対のセルが起動される短い時間がある。電力消費をさらに削減するため
に、そのような重複は最小にしなければならない。
【００２６】 上述の本発明の実施形態は、図７に論理ブロック図の形で示したイメージング
装置に組み込むことができる。装置７００は、図１〜６に示しかつ上述した１つ
またはそれ以上の実施形態を組み込んだアナログ信号読出しアーキテクチャの一
部である、イメージ・センサ・アレイ７１０を含む。レンズおよびアパーチャを
有する光学系７０６は、物体の像をイメージ・センサ・アレイ７１０を含む焦点
面に投影するように調整される。イメージ・センサ・アレイ７１０は、アレイ１
列に１本ずつ、多数のビットラインを備え、これらは画素信号を相関２回標本抽
出（ＣＤＳ）アレイ７１４に転送するために使用される。ＣＤＳアレイは、１列
のセンサ・アレイ７１０に１つの差分信号対を供給し、画素信号を一度に１行ず
つ読出すために使用される。１行のセンサ・アレイの差分信号対は次いで、アナ
ログ・マルチプレクサ１１８に送られる。アナログ・マルチプレクサは、図１に
示しかつ上述した構成を持つことができる。さらに、Ｓｅｌｅｃｔ信号およびＳ
ｅｌｅｃｔ＿Ａｈｅａｄ信号を使用して一度に１対の隣接ＣＤＳセルのみを付勢
する技術を使用して、装置７００の性能をさらに向上することができる。差分信
号対は次いで、順次、２段差標本抽出（ＤＤＳ）ユニット７２２に送られ、そこ
でさらなるノイズ削減が行われる。
【００２７】 ＣＤＳおよびＤＤＳに従って補正された後、差分信号対は次いで、アナログ・
デジタル変換ユニット７２６に転送して、デジタル形式に変換することができる
。最後にデジタル信号および画像の処理（ＤＳＩＰ）７３０がデジタル信号に行
われ、希望する解像度を持つ画像データが得られる。ＤＳＩＰ７３０は、色補正
、拡大縮小、および画像データの大きさをさらに縮小することを希望するならば
圧縮を実行する、ハードワイヤード論理回路またはプログラムによる高性能プロ
セッサを含むことができる。圧縮画像データは、ユニバーサル・シリアル・バス
（ＵＳＢ）およびＩＥＥＥ１３９４〜１９９５など周知のコンピュータ周辺バス
標準の任意の１つに従って作動する通信インタフェースを介して、ホスト・コン
ピュータに転送することができる。装置７００は随意、画像データの不揮発性記
憶用の可換型メモリ・カードなどの局所記憶装置を含むことができる。
【００２８】 装置７００の動作全体は、ＤＳＩＰユニット７３０のみならずタイミング信号
および列アドレス生成ユニット７０８にも制御およびデータ信号を供給するシス
テム・コントローラ７１２によって管理することができる。システム・コントロ
ーラ７１２は、マイクロコントローラ、またはシステム・コントローラ内の不揮
発性メモリ、例えばファームウェア（図示せず）に格納された命令に応答する、
入出力インタフェースを有するプロセッサを含むことができる。ＣＤＳアレイ７
１４によって使用される様々なタイミング信号ＳｅｌｅｃｔおよびＳｅｌｅｃｔ
＿Ａｈｅａｄ、ならびにアナログ・マルチプレクサによって使用される列アドレ
スは、タイミング信号およびアドレス生成ユニット７０８内のハードワイヤード
論理回路機構によって生成することができる。代替的に、システム・コントロー
ラ７１２を改善して、それ自体タイミング信号およびアドレス生成機能を提供さ
せることもできる。
【００２９】 要約すると、アナログ記憶アレイ用の読出しアーキテクチャの様々な実施形態
に関して説明した。センスアンプ・アレイに結合された多層アナログ・マルチプ
レクサを手始めにして、さらなる実施形態は、高速単一利得増幅器および一度に
１対のセンスアンプ・セルのＳｅｌｅｃｔ＿Ａｈｅａｄ読出しの形で、速度およ
び電力消費の改善を可能にする。
【００３０】 上述の本発明の実施形態は、言うまでもなく、構造および実現にその他の変形
を受けることがある。例えば、様々な実施形態、特に電荷結合素子（ＣＣＤ）方
式のセンサ・アレイよりセンサ・アレイ７１０の消費電力が低い標準ＣＭＯＳを
実現するために、異なる半導体製造方法を使用することができる。したがって、
本発明の範囲は、図示した実施形態によってではなく、添付の請求の範囲および
それらの法的均等物によって決定されるべきである。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態によるアナログ読出しおよび多重化アー
キテクチャを示す略図である。
【図２】 本発明の別の実施形態を実現するためにセンスアンプ・セルに与
えられた負荷を示す略図である。
【図３】 図２のセンスアンプ・セルに関連する信号の動作を示すグラフで
ある。
【図４】 本発明の別の実施形態によるセンスアンプ・アレイを示す略図で
ある。
【図５】 図４のセンスアンプ・アレイで使用されるセンスアンプ・セルの
回路図である。
【図６】 図４に示すセンスアンプ・アレイに加えられる制御信号のタイミ
ング図である。
【図７】 １情景における物体の画像を捕獲するために使用されるイメージ
ング装置としての本発明の実施形態を示す略図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｓ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ベイリー，マーク・エイ アメリカ合衆国・85226・アリゾナ州・チ ャンドラー・ノース ダスティン レー ン・1161 (72)発明者 アフガヒ，モーテッツア アメリカ合衆国・85284・アリゾナ州・テ ンプ・イースト ヴェラ・472 Ｆターム(参考） 5C024 CY16 CY42 GX02 GY35 GY39 GZ16 GZ26 HX15 HX17 HX29 HX35 HX44 JX34 JX35 JX44 【要約の続き】 ち、センスアンプ・アレイ（１１６）の電力消費をアレ イの大きさから実質的に切り離す。本発明の実施形態 は、例えばデジタル・カメラをはじめ、様々な種類のイ メージング・システムに使用することができる。

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 複数の出力ラインを有する記憶アレイであって、各出力ライ
    ンが前記アレイ内の１群の記憶セルに結合され、各記憶セルが前記出力ラインに
    第１のおよび第２のセル信号を生成するようにした記憶アレイと、 複数の差分信号対を生成する複数のセンスアンプ・セルを有するセンスアンプ
    ・アレイであって、各センスアンプ・セルが前記出力ラインの１つに関連付けら
    れ、その関連付けられた出力ラインにおける第１のおよび第２のセル信号の受取
    りに応答して前記差分信号対の１つを供給するようにしたセンスアンプ・アレイ
    と、 第１のおよび第２のマルチプレクサ（ｍｕｘ）を有するアナログ・マルチプレ
    クサであって、各ｍｕｘが複数の入力と１つの出力とを有し、前記第１のｍｕｘ
    がその入力で前記差分信号対を受け取り、前記第１のｍｕｘの部分集合が第２の
    ｍｕｘに関連付けられ、前記関連付けられた第２のｍｕｘの入力が前記第１のｍ
    ｕｘの部分集合の複数の出力に結合され、前記部分集合から第１のｍｕｘおよび
    関連付けられた第２のｍｕｘを選択して前記差分信号対の１つを前記第１のおよ
    び第２のｍｕｘを介して前記アナログ・マルチプレクサから外に受け渡すための
    制御論理を有するアナログ・マルチプレクサと を含む半導体回路。
  2. 【請求項２】 各センスアンプ・セルが、 その関連付けられたビットライン上で受け取るそれぞれ第１のおよび第２のセ
    ル信号を前記アナログ・マルチプレクサ内で駆動するために、単一利得閉ループ
    増幅器として構成された１対の演算増幅器（オペアンプ） を含む請求項１に記載の回路。
  3. 【請求項３】 前記対のオペアンプの少なくとも１つが、第１のセル信号を
    アナログ・マルチプレクサ内で駆動したときに、その出力ノードに弱減衰応答を
    生じるように構成された請求項２に記載の回路。
  4. 【請求項４】 各センスアンプ・セルが、 その関連付けられた出力ラインで差分信号対として受け取ったそれぞれ前記第
    １のおよび第２のセル信号をアナログ・マルチプレクサ内で駆動するために、単
    一利得閉ループ増幅器として構成された１対の演算増幅器（オペアンプ） を含み、 前記対のオペアンプの少なくとも１つが、第１のセル信号を前記アナログ・マ
    ルチプレクサ内およびニア・プレート上に駆動したときに、ディファレンシング
    ・ユニットのニア・プレートの前記対の１つに臨界減衰応答を生じるように構成
    された、 請求項２に記載の回路。
  5. 【請求項５】 前記記憶アレイ内の前記記憶セルが光電性アクティブ画素で
    ある請求項１に記載の回路。
  6. 【請求項６】 ａ）センサ・アレイ内のセンスアンプ・セルの現在の対であ
    って、ニア・セルおよびファー・セルを有する現在の対のセンスアンプ・セルを
    起動し、 ｂ）前記現在の対の前記ニア・セルから少なくとも１つの信号を駆動し、 ｃ）前記アレイ内の次の対のセンスアンプ・セルを起動し、次の対のニア・セ
    ルは前記現在の対の前記ファー・セルであり、 ｅ）前記次の対の前記ニア・セルから少なくとも１つの信号を駆動する ことを含む方法。
  7. 【請求項７】 前記次の対の前記ニア・セルから読み出す前に、前記現在の
    対の前記ニア・セルを不活化するステップをさらに含む請求項６に記載の方法。
  8. 【請求項８】 現在の対のセンスアンプ・セルを起動するステップが、前記
    対における少なくとも１つの演算増幅器に電力を印加することを含む請求項６に
    記載の方法。
  9. 【請求項９】 各センスアンプ・セルがアナログ記憶アレイの複数の出力ラ
    インの１つに関連付けられ、その関連付けられた出力ラインでの第１のおよび第
    ２のセル信号の受取りに応答して複数の差分信号対の１つを供給し、各センスア
    ンプ・セルがＳｅｌｅｃｔ信号およびＳｅｌｅｃｔ＿Ａｈｅａｄ信号の一方に応
    答して起動されるようにした複数のセンスアンプ・セル を含む半導体回路。
  10. 【請求項１０】 Ｓｅｌｅｃｔ信号に応答して複数の差分信号対のうちの１
    つを供給する各センスアンプ・セル内のスイッチ対 をさらに含む請求項９に記載の半導体。
  11. 【請求項１１】 前記複数の差分信号対のうちの１つを供給する各センスア
    ンプ・セル内に演算増幅機器（オペアンプ）対をさらに含み、各センスアンプ・
    セルが前記オペアンプ対に電力を印加することによって起動する請求項９に記載
    の半導体。
  12. 【請求項１２】 複数のビットラインを有するイメージ・センサ・アレイで
    あって、各ビットラインが前記センサ・アレイ内の１群の光電セルに結合され、
    各光電セルが前記ビットラインに第１のおよび第２の信号を生成するようにした
    前記イメージ・センサ・アレイと、 複数の差分信号対を生成する複数のＣＤＳセルを有する相関２回標本抽出（Ｃ
    ＤＳ）アレイであって、各ＣＤＳセルが前記出力ラインの１つに関連付けられ、
    その関連付けられた出力ラインにおける第１のおよび第２のセル信号の受取りに
    応答して前記差分信号対の１つを供給するようにした相関２回標本抽出アレイと
    、 第１のおよび第２のマルチプレクサ（ｍｕｘ）を有するアナログ・マルチプレ
    クサであって、各ｍｕｘが複数の入力と１つの出力とを有し、前記第１のｍｕｘ
    がその入力で前記差分信号対を受け取り、前記第１のｍｕｘの部分集合が第２の
    ｍｕｘに関連付けられ、前記関連付けられた第２のｍｕｘの入力が前記第１のｍ
    ｕｘの部分集合の複数の出力に結合され、前記部分集合から第１のｍｕｘおよび
    関連付けられた第２のｍｕｘを選択して前記差分信号対の１つを前記第１のおよ
    び第２のｍｕｘを介して前記アナログ・マルチプレクサから外に受け渡すための
    制御論理を有するアナログ・マルチプレクサと、 前記差分信号対に関連するアナログ信号を生画像データを表すデジタル信号に
    変換するために、前記アナログ・マルチプレクサに結合されたアナログ・デジタ
    ル変換ユニットと、 デジタル信号および画像処理（ＤＳＩＰ）のための手段であって、デジタル信
    号の受取りに応答して捕獲された画像データを生成する手段と、 前記捕獲された画像データをイメージング装置から分離された画像処理システ
    ムに転送するための出力インタフェースと を含むイメージング装置。
  13. 【請求項１３】 各ＣＤＳセルが、 それぞれその関連付けられたビットラインで受け取った第１のおよび第２の信
    号を前記アナログ・マルチプレクサ内で駆動するために単一利得閉ループ増幅器
    として構成された１対の演算増幅器（オペアンプ） を含む請求項１２に記載のイメージング装置。
  14. 【請求項１４】 前記対のオペアンプの少なくとも１つが、第１の信号をア
    ナログ・マルチプレクサ内で駆動したときに、その出力ノードに弱減衰応答を生
    じるように構成された請求項１３に記載のイメージング装置。
  15. 【請求項１５】 各ＣＤＳセルが、Ｓｅｌｅｃｔ信号およびＳｅｌｅｃｔ＿
    Ａｈｅａｄ信号の１つに応答して起動するように構成された請求項１２に記載の
    イメージング装置。
  16. 【請求項１６】 前記複数の差分信号対のうちの１つを供給する各ＣＤＳセ
    ル内に演算増幅機器（オペアンプ）対をさらに含み、各ＣＤＳセルがＳｅｌｅｃ
    ｔ信号およびＳｅｌｅｃｔ＿Ａｈｅａｄ信号の１つに応答して前記オペアンプ対
    に電力を印加することによって起動する請求項１５に記載のイメージング装置。
  17. 【請求項１７】 ファームウェアに格納された指示に応答して、装置の動作
    を管理するためにシステム・コントローラをさらに含む請求項１２に記載のイメ
    ージング装置。
  18. 【請求項１８】 Ｓｅｌｅｃｔ信号およびＳｅｌｅｃｔ＿Ａｈｅａｄ信号を
    生成するタイミング信号生成ユニットをさらに含む請求項１５に記載のイメージ
    ング装置。
  19. 【請求項１９】 ＤＳＩＰの手段がハードワイヤード論理回路機構を含む請
    求項１２に記載のイメージング装置。
JP2000524917A 1997-12-08 1998-11-09 アナログ記憶装置用の高速読出しアーキテクチャ Expired - Fee Related JP4444499B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/987,131 1997-12-08
US08/987,131 US6366320B1 (en) 1997-12-08 1997-12-08 High speed readout architecture for analog storage arrays
PCT/US1998/023872 WO1999030484A1 (en) 1997-12-08 1998-11-09 High speed readout architecture for analog storage arrays

Publications (3)

Publication Number Publication Date
JP2001526498A true JP2001526498A (ja) 2001-12-18
JP2001526498A5 JP2001526498A5 (ja) 2006-01-12
JP4444499B2 JP4444499B2 (ja) 2010-03-31

Family

ID=25533061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000524917A Expired - Fee Related JP4444499B2 (ja) 1997-12-08 1998-11-09 アナログ記憶装置用の高速読出しアーキテクチャ

Country Status (8)

Country Link
US (1) US6366320B1 (ja)
EP (1) EP1038390B1 (ja)
JP (1) JP4444499B2 (ja)
KR (1) KR100403290B1 (ja)
AU (1) AU1453599A (ja)
DE (1) DE69827034T2 (ja)
TW (1) TW398136B (ja)
WO (1) WO1999030484A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445395B1 (ko) * 2007-05-02 2014-09-26 소니 주식회사 데이터 전송 회로, 고체 촬상 소자, 및 카메라 시스템

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847399B1 (en) 1998-03-23 2005-01-25 Micron Technology, Inc. Increasing readout speed in CMOS APS sensors through block readout
US7674293B2 (en) * 2004-04-22 2010-03-09 Facet Solutions, Inc. Crossbar spinal prosthesis having a modular design and related implantation methods
US6463566B1 (en) * 2000-02-04 2002-10-08 Massachusetts Institute Of Technology Dynamic double sampling charge integrator
US7154548B2 (en) * 2001-01-29 2006-12-26 Valley Oak Semiconductor Multiplexed and pipelined column buffer for use with an array of photo sensors
US7088394B2 (en) * 2001-07-09 2006-08-08 Micron Technology, Inc. Charge mode active pixel sensor read-out circuit
US6982758B2 (en) * 2001-07-23 2006-01-03 Micron Technology, Inc. Flexy-power amplifier: a new amplifier with built-in power management
US6838787B2 (en) * 2002-01-16 2005-01-04 Eastman Kodak Company Variable bandwidth correlated doubling sampling circuits for image sensors
US7068319B2 (en) * 2002-02-01 2006-06-27 Micron Technology, Inc. CMOS image sensor with a low-power architecture
EP1429542A1 (en) * 2002-12-11 2004-06-16 Dialog Semiconductor GmbH Fixed pattern noise compensation with low memory requirements
US6953923B2 (en) * 2003-02-18 2005-10-11 Omnivision Technologies, Inc. CMOS image sensor having reduced numbers of column readout circuits
US7821555B2 (en) * 2003-04-21 2010-10-26 Micron Technology, Inc. Multi path power for CMOS imagers
US20040246354A1 (en) * 2003-06-04 2004-12-09 Hongli Yang CMOS image sensor having high speed sub sampling
KR100656666B1 (ko) * 2004-09-08 2006-12-11 매그나칩 반도체 유한회사 이미지 센서
US20060170788A1 (en) * 2005-02-03 2006-08-03 Transchip, Inc. Image sensor with balanced switching noise
US7545834B1 (en) 2006-01-10 2009-06-09 Pericom Semiconductor Corp. Multiple channel switch using differential de-mux amplifier and differential mux equalizer
US7342212B2 (en) * 2006-03-31 2008-03-11 Micron Technology, Inc. Analog vertical sub-sampling in an active pixel sensor (APS) image sensor
US20070285547A1 (en) * 2006-05-30 2007-12-13 Milligan Edward S CMOS image sensor array optimization for both bright and low light conditions
US20090091648A1 (en) * 2007-10-09 2009-04-09 Shengmin Lin Multi-resolution Image Sensor Array with High Image Quality Pixel Readout Circuitry
US20110286271A1 (en) * 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
US8885152B1 (en) * 2011-04-29 2014-11-11 Bae Systems Information And Electronic Systems Integration Inc. Synchronized countermeasure system architecture
KR102410898B1 (ko) * 2021-02-23 2022-06-22 광주과학기술원 전류 모드 라인 드라이버 장치 및 이의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237383A (en) * 1978-09-20 1980-12-02 Rca Corporation High speed loading of output register of CCD array system
US4322752A (en) * 1980-01-16 1982-03-30 Eastman Technology, Inc. Fast frame rate sensor readout
US4734583A (en) * 1986-10-16 1988-03-29 General Electric Company Readout circuit for dual-gate CID imagers with charge sharing corrected for subtractive error
US4862276A (en) * 1988-10-07 1989-08-29 Wang Samuel C Push-pull readout of dual gate cid arrays
US5351309A (en) * 1992-06-30 1994-09-27 National Science Council Image edge sensor
US5471515A (en) 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US5736886A (en) * 1996-02-06 1998-04-07 Analog Devices, Inc. Input clamping method and apparatus with a correlated double-sampling circuit
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445395B1 (ko) * 2007-05-02 2014-09-26 소니 주식회사 데이터 전송 회로, 고체 촬상 소자, 및 카메라 시스템

Also Published As

Publication number Publication date
AU1453599A (en) 1999-06-28
DE69827034D1 (de) 2004-11-18
JP4444499B2 (ja) 2010-03-31
EP1038390B1 (en) 2004-10-13
WO1999030484A1 (en) 1999-06-17
KR100403290B1 (ko) 2003-10-30
KR20010032808A (ko) 2001-04-25
DE69827034T2 (de) 2005-09-08
EP1038390A4 (en) 2001-02-28
EP1038390A1 (en) 2000-09-27
TW398136B (en) 2000-07-11
US6366320B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
JP2001526498A (ja) アナログ記憶装置用の高速読出しアーキテクチャ
US7898588B2 (en) Dual conversion gain gate and capacitor and HDR combination
JP4065378B2 (ja) 比較装置を有するｃｍｏｓイメージセンサ及びそのオフセット電圧除去方法
US6633335B1 (en) CMOS image sensor with testing circuit for verifying operation thereof
US8106955B2 (en) Solid-state image sensing device and image sensing system
US8054357B2 (en) Image sensor with time overlapping image output
EP1779651B1 (en) Dual panel pixel readout in an imager
US6330030B1 (en) Digital image sensor with low device count per pixel analog-to-digital conversion
US10079988B2 (en) Imaging device including pixel
JP2002512461A (ja) 複数の記憶コンデンサを有するアクティブ画素ｃｍｏｓセンサ
US20030011829A1 (en) Methods and devices for reading out an image sensor with reduced delay time between lines
JPH11126895A (ja) 共有された増幅器読出しを有する能動画素画像センサ
US11202023B2 (en) Imaging device and imaging system
US7139024B2 (en) Large-area imager with direct digital pixel output
US10965890B2 (en) Imaging device and imaging system
JP2001203936A (ja) 画像記録装置
TW200822696A (en) Image sensor, module and electronic device
JP6245856B2 (ja) 光電変換装置、光電変換システム
US6697108B1 (en) Fast frame readout architecture for array sensors with integrated correlated double sampling system
JP7516031B2 (ja) 撮像装置及び撮像システム
US20070085923A1 (en) Solid-state imaging apparatus
US11258966B2 (en) Photoelectric conversion device, camera, movable object, and signal processing device
JP2021097382A (ja) 撮像装置及び撮像システム
GB2453883A (en) Imaging device readout with simultaneous memory reading and writing
US20010024238A1 (en) Frame shuttering scheme for increased frame rate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees