JP2001524750A - 酸化物の高選択性エッチング法 - Google Patents

酸化物の高選択性エッチング法

Info

Publication number
JP2001524750A
JP2001524750A JP2000522619A JP2000522619A JP2001524750A JP 2001524750 A JP2001524750 A JP 2001524750A JP 2000522619 A JP2000522619 A JP 2000522619A JP 2000522619 A JP2000522619 A JP 2000522619A JP 2001524750 A JP2001524750 A JP 2001524750A
Authority
JP
Japan
Prior art keywords
silicon
coating
oxide
exposing
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000522619A
Other languages
English (en)
Other versions
JP3733024B2 (ja
Inventor
タークアー,ランジール
パン,ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2001524750A publication Critical patent/JP2001524750A/ja
Application granted granted Critical
Publication of JP3733024B2 publication Critical patent/JP3733024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 異なる密度を有する酸化物をエッチングするための極めて選択的であるのみならず、均一なエッチングも生じる方法を提供するが、それは、基体の表面上に酸化被膜を与え、ハライド含有種を含む液体に該酸化被膜を暴露し、そしてハライド含有種を含む気相に該酸化被膜を暴露する工程を含む。望ましくは、例えば、半導体基体上にコンデンサー蓄積セルを形成する方法のような該方法を用いて、基体の表面がその第一部分上に第一酸化ケイ素および第二部分上に第二酸化ケイ素を含み、該第一酸化ケイ素は該第二酸化ケイ素より比較的稠密である基体表面を選択的にエッチングする。

Description

【発明の詳細な説明】
【0001】 発明の背景 本発明は、基体の表面上の1層またはそれ以上の酸化被膜を選択的にエッチン
グする方法、より詳しくは、半導体装置組立において酸化ケイ素をエッチングす
る方法に関する。
【0002】 半導体装置の製造において、ケイ素の酸化物は、多数の異なった形で且つ別々
の用途に用いられる。稠密な、熱生長するまたは化学的に沈着する酸化物は、誘
電体フィルムおよび絶縁被膜として用いることができる。このような酸化物を代
表するものは、オルトケイ酸テトラエチル(TEOS)誘導酸化物のクラスであ
る。
【0003】 他のあまり稠密でない形の酸化ケイ素も、平面化された絶縁被膜が望まれる半
導体装置組立において用いられる。これら種類の酸化物の例には、リンケイ酸ガ
ラス(PSG)、ホウケイ酸ガラス(BSG)、ホウリンケイ酸ガラス(BPS
G)、およびホウ素またはリンをドーピングされたTEOSなどのドーピングさ
れた酸化物が含まれる。スピンオンガラス(SOG)は、平面化が望まれる場合
に特に用いられるもう一つの多孔質酸化物である。
【0004】 多数の半導体製造法は、一つの形の酸化ケイ素(典型的には、BPSGのよう
なより多孔質の形)をもう一つの酸化ケイ素(典型的には、TEOSのような稠
密な形)または多の物質(ケイ素など)に優先して除去する選択的エッチングを
必要とする。異なった形の酸化ケイ素の選択的エッチングが望まれる場合、典型
的には、フッ化水素(HF)が主要エッチング剤として用いられる。しかしなが
ら、HFの水溶液を用いる湿式エッチングは極めて選択的ではなく、稠密な形の
酸化ケイ素も、より多孔質の形も、同様の速度でエッチングする。当該技術分野
は、より大きい選択性を得るために、蒸気相HFエッチング法の使用へと進んで
いる。
【0005】 例えば、Bergman, 米国特許第5,235,995号、同第5,238,50 0号および同第5,332,445号は、エッチング剤ガスとしてHFおよび水
蒸気の均一混合物を用いる蒸気エッチング法を示している。Grant ら,米国特許
第5,234,540号および同第5,439,553号は、HFおよびアルコ
ールまたは有機酸を用いる蒸気相エッチング法を示している。Mehta, 米国特許 第5,635,102号は、HFガスおよび不活性ガスの交互パルスに酸化ケイ
素を暴露して、稠密の酸化ケイ素被膜(TEOS)に優先して多孔質酸化ケイ素
被膜(BPSG)の選択的エッチングを生じる選択的エッチング法を示している
。しかしながら、このような方法は選択的でありうるが、多くは、酸化被膜の望
ましくない不均一エッチングを引き起こしている。
【0006】 異なった酸化ケイ素の選択的エッチングを必要とする半導体組立法の一つの例
は、高密度動的ランダム・アクセス・メモリー(DRAM)のような記憶装置中
で用いられる積重ねコンデンサー構造体の形成である。このような構造体は、基
体として大形シリコンウエファーを用いて形成される。これら装置の組立には、
極めて選択的なエッチング法のみならず、そのウェファーの表面にわたる酸化被
膜を均一にエッチングする方法が必要である。
【0007】 したがって、当該技術分野において、異なる密度を有する酸化物のための極め
て選択的であるのみならず、均一なエッチングを生じるエッチング法がなお要求
されている。
【0008】 発明の要旨 本発明は、異なる密度を有する酸化物をエッチングするための極めて選択的で
あるのみならず、均一なエッチングを生じる方法を提供することによってその要
求を満たす。本発明の一つの態様により、方法を提供するが、それは、基体の表
面上に酸化被膜を与え、ハライド含有種を含む液体にその酸化被膜を暴露し、そ
してハライド含有種を含む気相にその酸化被膜を暴露する工程を含む。好ましく
は、ハライド含有種は、HF、NF3、ClF3およびF2から成る群より選択さ れる。本発明の好ましい実施態様において、ハライド含有種はHFを含み、気相
はアルコールを含む。
【0009】 本発明の方法は、望ましくは、基体の表面がその第一部分上に第一酸化ケイ素
および第二部分上に第二酸化ケイ素を含み、その第一酸化ケイ素は第二酸化ケイ
素より比較的稠密である基体表面を選択的にエッチングするのに用いられる。こ
の方法において、ハライド含有種を含む液体に酸化物を暴露するおよびハライド
含有種を含む気相に酸化物を暴露する工程は、第二酸化ケイ素を第一酸化ケイ素
のエッチング速度より大きい速度で選択的にエッチングさせる。好ましい実施態
様において、第一酸化ケイ素はオルトケイ酸テトラエチル誘導酸化物を含み、第
二酸化ケイ素はホウリンケイ酸ガラスを含む。本発明の方法は、第二酸化ケイ素
が第一酸化ケイ素の上に重なっている場合に特に有用であり、第一酸化ケイ素は
エッチング停止被膜として作用する。
【0010】 本発明のもう一つの態様により、基体上の酸化ケイ素被膜をエッチングする方
法を提供するが、それは、基体の表面上に酸化ケイ素被膜を与え、フッ化水素酸
の水溶液を含む液体にその酸化ケイ素被膜を暴露し、そしてフッ化水素酸蒸気を
含む気相にその酸化ケイ素被膜を暴露する工程を含む。好ましい形態において、
その気相は、均一なエッチングを促進するメタノールなどのアルコールを含む。
【0011】 本発明のこの実施態様において、基体の表面は、好ましくは、その第一部分上
に第一酸化ケイ素および第二部分上に第二酸化ケイ素を含み、その第一酸化ケイ
素は第二酸化ケイ素より比較的稠密である。フッ化水素酸の水溶液を含む液体に
その酸化物を暴露するおよびフッ化水素酸蒸気を含む気相に酸化物を暴露する工
程は、第二酸化ケイ素を第一酸化ケイ素のエッチング速度より大きい速度で選択
的にエッチングさせる。第二酸化ケイ素が第一酸化ケイ素の上に重なっている場
合、第一酸化ケイ素はエッチング停止被膜として作用する。
【0012】 本発明の方法は、半導体装置の組立に用いられる。一つの実施態様において、
半球形グレーンシリコンを形成する方法を提供するが、それは、ポリシリコンま
たはアモルファスシリコン被膜を基体上に形成し、ハライド含有種を含む気相に
その被膜を、その上の酸化物を全て除去するのに充分な時間暴露する工程を含ん
で成る。次に、その被膜を酸素または酸素含有ガスに暴露することなく、その被
膜を高温でアニーリングして、ポリシリコンまたはアモルファスシリコンを半球
形グレーンシリコンに変換する。好ましくは、ハライド含有種は、HF、NF3 、ClF3およびF2から成る群より選択される。好ましい形態において、ハライ
ド含有種はHFを含み、気相はアルコールを含む。アニーリング工程は、約20
0℃を越える高温で行われる。
【0013】 本発明の好ましい実施態様において、その方法は、半導体基体上にコンデンサ
ー蓄積セルを形成するのに用いられるが、それは、その基体の表面上に第一酸化
ケイ素被膜を形成した後、その第一酸化ケイ素被膜上に第二酸化ケイ素被膜を形
成する工程を含み、その第一酸化ケイ素は第二酸化ケイ素より比較的稠密である
。その第一および第二酸化ケイ素被膜中に開口部を形成し、その開口部中に、概
して垂直方向の側壁を有するポリシリコンまたはアモルファスシリコン容器構造
体を形成する。その第二酸化ケイ素被膜の少なくとも一部分は、ハライド含有種
を含む液体に第二酸化ケイ素被膜を暴露することによって選択的に除去される。
第二酸化ケイ素被膜の残りの部分は、ハライド含有種を含む気相に第二被膜を暴
露することによって除去され、それによってその容器構造体の側壁を暴露させる
。その基体を酸素または酸素含有ガスに暴露することなく、容器壁を高温でアニ
ーリングして、ポリシリコンまたはアモルファスシリコンを半球形グレーンシリ
コンに変換する。その半球形グレーンシリコン壁に導電性ドーピングを行ってコ
ンデンサープレートを形成し、そのコンデンサープレート上にコンデンサー誘電
被膜を形成させる。最後に、第二導電性ケイ素被膜をそのコンデンサー誘電被膜
上に形成して、構造体を完成させる。
【0014】 したがって、本発明の特徴は、異なる密度を有する酸化物をエッチングするた
めの極めて選択的であるのみならず、均一なエッチングも生じる方法を提供する
ことである。本発明のこのおよび他の特徴および利点は、次の詳細な説明、添付
の図面および請求の範囲から明らかになるであろう。
【0015】 好ましい実施態様の詳細な説明 本発明は、基体の表面上の酸化被膜を選択的にエッチングする方法、そして好
ましくは、酸化ケイ素被膜を選択的にエッチングする工程を含めた半導体装置の
組立方法に関する。本明細書中で用いられる“基体”という用語は、物質への追
加被膜の適用に耐える充分な耐荷力および内部強度を有する任意の物質を意味す
る。この定義の範囲内に含まれるのは、金属、セラミックス、プラスチック、ガ
ラスおよび石英である。この定義の範囲内に更に含まれるのは、シリコンウェフ
ァーを含めたケイ素構造体;組立法におけるケイ素構造体;および組立法におけ
るシリコンウェファーである。“組立”という用語は、写真製版技術を用いて基
体上にパターンを形成する方法を意味する。“開口部”という用語には、基体中
のバイア、トレンチ、グルーブ、コンタクトホール等が含まれる。
【0016】 ここで、図1について、本発明の選択的エッチング方法を、半導体基体上のコ
ンデンサー蓄積セルの形成に関して記載する。しかしながら、本発明の方法を他
の半導体装置の組立に用いることができるということは当業者に明らかであろう
。示されているように、出発基体10は、その上に第一酸化ケイ素被膜12を付
着している。第一酸化被膜12は、化学的に沈着していてよいしまたは熱生長し
ていてよく、好ましくは、オルトケイ酸テトラエチル(TEOS)誘導酸化物を
含む。第二酸化被膜14は、第一被膜12の上に付着し且つ重なっている。好ま
しくは、第二酸化被膜14は、例えば、リンケイ酸ガラス(PSG)、ホウケイ
酸ガラス(BSG)、ホウリンケイ酸ガラス(BPSG)、ホウ素またはリンを
ドーピングされたTEOSのようなドーピングされた酸化物、およびスピンオン
ガラス(SOG)などのあまり稠密でない形の酸化ケイ素である。典型的には、
第一酸化被膜12は、約1500〜約3000Å、好ましくは、約2300Åの
厚みを有し、第二酸化被膜14は、約9000〜約11,000Å、好ましくは
、約10,000Åの厚みを有する。
【0017】 それら被膜を平面化した後、そこに開口部を形成して基体10へ到達させる。
その開口部は、当該技術分野において慣用的であり且つマスキングおよびエッチ
ング工程を含むことができる技法によって形成することができる。次に、当該技
術分野において慣用的である技法を再度用いて、容器構造体16を開口部内に形
成する。好ましくは、容器16は、多結晶性ケイ素(ポリシリコン)かまたはア
モルファスシリコンから形成される。容器構造体16は、概して垂直に立ってい
る側壁17および底面18を含む。
【0018】 図2について、図1の構造体に、ハライド種を含有するエッチング剤を用いる
湿式エッチング工程を周囲温度〜約100℃までの温度で行う。好ましくは、そ
のエッチング剤は、10:1かまたは100:1の水対HF比で希釈された水中
のフッ化水素酸である。このようなエッチング剤は、第二酸化ケイ素被膜14を
速やかにエッチングする。概して、湿式エッチング剤を用いて第二酸化被膜14
の厚みの約75〜90%、最も好ましくは、80%を速やかにエッチングするこ
とが望ましい。典型的には、第二被膜14が約10,000Åの厚みを有するB
PSGである場合、その湿式エッチングは、5分以内(約4.3Å/秒で10:
1)または40分以内(約0.5Å/秒で100:1)に約8000Åを除去す
るであろう。エッチング後、その基体を脱イオン水中で洗浄して、残留する微量
のエッチング剤を全て除去する。
【0019】 図3について、自然の酸化物19の薄い被膜(約20〜50Å厚み)は、最初
の湿式エッチング工程後、その基体の空気への暴露のために、容器壁上に生長す
る。次に、基体10に2回目の蒸気エッチングを密閉室中で施す。適当な密閉エ
ッチング室は、Grant ら,米国特許第5,234,540号に記載されており、
その開示は本明細書中に援用される。その方法のこのエッチング工程において、
基体は、ハライド含有種を含む気相エッチング剤に暴露される。好ましくは、そ
の気相エッチング剤は、HF蒸気、メタノールのようなアルコールとHFの混合
物、または酢酸とHFの混合物である。HF蒸気は、あまり稠密でない第二酸化
被膜14を、更には、自然の酸化物コーティング19を優先的に且つ選択的にエ
ッチングして、それら被膜を完全に除去するが、より稠密な第一酸化被膜12を
ほとんどエッチングしない。酢酸とHFの混合物は、BPSG第二被膜のエッチ
ング速度を増加させるが(酢酸含有の6.7Å/秒対酢酸不含の3.0Å/秒)
、HF/酢酸が容器側壁17の近くで不均一エッチングを生じることがありうる
ということが判っている。その理由のために、それは好ましくない。単独または
メタノールのようなアルコールとの混合物でのHFは、自然の酸化物および第二
酸化被膜の選択性も、極めて均一なエッチングも提供することが判っている。H
F蒸気は、100より大きい選択性を有するBPSG/熱酸化被膜をエッチング
し、20より大きい選択性を有するBPSG/TEOSをエッチングする。
【0020】 蒸気エッチングを用いて自然の酸化物および残りの第二酸化被膜を除去後、基
体10にアニーリング工程を施して、ポリシリコンまたはアモルファスシリコン
容器壁17および底面18の表面を、図3に示されたようなHSGシリコンに変
換する。容器壁の表面上に何か別の自然の酸化物が形成する可能性を避けるため
に、基体を酸素または酸素含有雰囲気への暴露から保護する。これは、第一密閉
室中で蒸気エッチング手順を行った後、その基体を、集合手段における急速熱化
学蒸着(RTCVD)室のような第二密閉室に移動させることによって行うこと
ができる。集合手段の使用は、蒸気エッチングおよび引き続きのHSGシリコン
への変換を制御環境中で行うことを可能にする。この技法は、最終のBPSGお
よび自然の酸化物のエッチングを一緒にし、HSG変換前の追加の自然の酸化物
清浄工程の必要性をなくす。
【0021】 先行技術には、HSGシリコンを形成するのに用いることができる多数の方法
があるが、好ましい方法は、本明細書中にその開示がそのまま援用される、共通
に譲渡された Weimer ら,米国特許第5,634,974号に示された方法であ
る。Weimer らは、最初に、水素化物ガスを播種物質として用いて容器構造体に 播種する、約100℃〜約1000℃の温度および約200トル未満の圧力で行
われる方法を示している。次に、播種された構造体に、約200℃〜約1500
0℃の温度および1x10-8トル〜1atmの圧力でアニーリング工程を施す。
そのアニーリング工程は、構造体の比較的平滑な容器壁を、図3に示されたよう
な粗面構造体に変換する。当然ながら、当業者は、他の方法を用いてそれら容器
壁を粗面HSG構造体に変換することができるということを理解するであろう。
【0022】 本発明のもう一つの実施態様において、その方法は、半導体基体上のコンデン
サー蓄積セルを組み立てるのに用いられる。図4〜6について、出発基体20を
慣用法で処理して、そこにあるワードライン21間に位置する拡散領域24を提
供する。第一の稠密な酸化ケイ素22、好ましくは、熱生長するまたは化学的に
沈着するオルトケイ酸テトラエチル(TEOS)の平面化された絶縁被膜を、基
体、拡散領域およびワードライン上に提供する。次に、第二のあまり稠密でない
酸化ケイ素を第一被膜22の上に形成させ、更に平面化させる。その第二酸化ケ
イ素被膜は、好ましくは、リンケイ酸ガラス(PSG)、ホウケイ酸ガラス(B
SG)、ホウリンケイ酸ガラス(BPSG)、ホウ素またはリンをドーピングさ
れたTEOS、およびスピンオンガラス(SOG)から成る群より選択される。
それら酸化ケイ素被膜中に開口部を形成して、拡散領域24へ到達させる。次に
、容器構造体23を開口部内に形成して、拡散領域24と接触するようにさせる
。好ましくは、その容器は、ポリシリコンかまたはアモルファスシリコンから形
成される。
【0023】 図4において、第二酸化ケイ素被膜が既にエッチング除去されて、その構造体
から概して垂直に延長した壁を有する容器構造体23を残して部分的に組み立て
られた構造体を示す。上記のように、そのエッチング手順は、最初の湿式エッチ
ング後、密閉室中での蒸気エッチングを含む。次に、図4の構造体は、好ましく
は、集合手段配列で、エッチング室からRTCVD室へ直接的に移動する。
【0024】 そこで、図5に示されたように、前に記載された播種およびアニーリング工程
を構造体23に施す。これは、容器壁23の比較的平滑なケイ素表面を、HSG
シリコンの粗面に変換させる。その粗HSG面に、アニーリング工程の前かまた
は後に導電性ドーピングを行って、DRAM蓄積セルの蓄積ノードセルプレート
を形成する。
【0025】 図6について、そのDRAM蓄積セルは、構造体23上にセル誘電被膜41を
形成後、典型的には導電性ドーピングされたポリシリコンまたは金属基剤被膜で
ある第二セルプレート42の形成によって完成する。次に、その構造体23は、
当該技術分野において慣用的である組立手順によって更に処理することができる
【0026】 若干の代表的な実施態様および詳細を、発明を詳しく説明するために示してき
たが、本明細書中に開示された方法および装置の様々な変更を、請求の範囲に定
義されている発明の範囲から逸脱することなく行うことができるということは当
業者に明らかであろう。
【図面の簡単な説明】
【図1】 本発明の方法を用いるコンデンサー蓄積セルの組立の開始段階を示す横断側面
図である。
【図2】 図1の蓄積容器セルに最初の選択的エッチングを施した後のセルの横断側面図
である。
【図3】 図2の蓄積容器セルの播種およびアニーリング工程を容器に施してHSGシリ
コンを形成した後の横断側面図である。
【図4】 本発明の方法を用いるコンデンサー蓄積セルの組立の開始段階を示す発明のも
う一つの実施態様の横断側面図である。
【図5】 図4の蓄積容器セルに選択的エッチングおよびアニーリング工程を施してHS
Gシリコンを形成した後のセルの横断側面図である。
【図6】 完成したDRAM容器蓄積セルを示す横断側面図である。
【手続補正書】
【提出日】平成12年11月29日(2000.11.29)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SZ,UG,ZW),EA(AM ,AZ,BY,KG,KZ,MD,RU,TJ,TM) ,AL,AM,AT,AU,AZ,BA,BB,BG, BR,BY,CA,CH,CN,CU,CZ,DE,D K,EE,ES,FI,GB,GE,GH,GM,HR ,HU,ID,IL,IS,JP,KE,KG,KP, KR,KZ,LC,LK,LR,LS,LT,LU,L V,MD,MG,MK,MN,MW,MX,NO,NZ ,PL,PT,RO,RU,SD,SE,SG,SI, SK,SL,TJ,TM,TR,TT,UA,UG,U Z,VN,YU,ZW (72)発明者 パン,ジェームズ アメリカ合衆国アイダホ州83706,ボイス, リバーストーン・レイン 1573,ナンバー 302 Fターム(参考) 5F004 AA01 AA03 AA11 BA19 DA00 DA17 DA20 DB00 DB03 DB04 DB05 DB06 EA23 EB08 FA07 5F043 AA31 BB22 DD30 5F058 BA20 BC02 BD04 BD06 BF04 BF07 BF25 BF52 BH01 BH11 BH12 BJ01 5F083 AD24 AD63 JA33 JA56 PR03 PR05

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 酸化物をエッチングする方法であって、基体の表面上に酸化
    被膜を与え、ハライド含有種を含む液体に該酸化被膜を暴露し、そしてハライド
    含有種を含む気相に該酸化被膜を暴露する工程を含む上記方法。
  2. 【請求項2】 前記ハライド含有種が、HF、NF3、ClF3およびF2か ら成る群より選択される請求項1に記載の方法。
  3. 【請求項3】 前記ハライド含有種がHFを含み、前記気相がアルコールを
    含む請求項1に記載の方法。
  4. 【請求項4】 前記基体の表面が、その第一部分上に第一酸化ケイ素および
    第二部分上に第二酸化ケイ素を含み、該第一酸化ケイ素は該第二酸化ケイ素より
    比較的稠密であり、そしてハライド含有種を含む液体に該酸化物を暴露するおよ
    びハライド含有種を含む気相に該酸化物を暴露する該工程が、該第二酸化ケイ素
    を該第一酸化ケイ素のエッチング速度より大きい速度で選択的にエッチングさせ
    る請求項1に記載の方法。
  5. 【請求項5】 前記第一酸化ケイ素がオルトケイ酸テトラエチル誘導酸化物
    を含み、前記第二酸化ケイ素がホウリンケイ酸ガラスを含む請求項4に記載の方
    法。
  6. 【請求項6】 前記第二酸化ケイ素が前記第一酸化ケイ素の上に重なってい
    る請求項5に記載の方法。
  7. 【請求項7】 基体上の酸化ケイ素被膜をエッチングする方法であって、基
    体の表面上に酸化ケイ素被膜を与え、フッ化水素酸の水溶液を含む液体に該酸化
    ケイ素被膜を暴露し、そしてフッ化水素酸蒸気を含む気相に該酸化ケイ素被膜を
    暴露する工程を含む上記方法。
  8. 【請求項8】 前記気相がメタノールを含む請求項7に記載の方法。
  9. 【請求項9】 前記基体の表面が、その第一部分上に第一酸化ケイ素および
    第二部分上に第二酸化ケイ素を含み、該第一酸化ケイ素は該第二酸化ケイ素より
    比較的稠密であり、そしてフッ化水素酸の水溶液を含む液体に該酸化物を暴露す
    るおよびフッ化水素酸蒸気を含む気相に該酸化物を暴露する該工程が、該第二酸
    化ケイ素を該第一酸化ケイ素のエッチング速度より大きい速度で選択的にエッチ
    ングさせる請求項7に記載の方法。
  10. 【請求項10】 前記第一酸化ケイ素がオルトケイ酸テトラエチル誘導酸化
    物を含み、前記第二酸化ケイ素がホウリンケイ酸ガラスを含む請求項9に記載の
    方法。
  11. 【請求項11】 前記第二酸化ケイ素が前記第一酸化ケイ素の上に重なって
    いる請求項10に記載の方法。
  12. 【請求項12】 半球形グレーンシリコンを形成する方法であって、 ポリシリコンまたはアモルファスシリコン被膜を形成し; ハライド含有種を含む気相に該被膜を、その上の酸化物を全て除去するのに充
    分な時間暴露し;そして 該被膜を酸素または酸素含有ガスに暴露することなく、該被膜を高温でアニー
    リングして、該ポリシリコンまたはアモルファスシリコンを半球形グレーンシリ
    コンに変換する工程を含む上記方法。
  13. 【請求項13】 前記ハライド含有種が、HF、NF3、ClF3およびF2 から成る群より選択される請求項12に記載の方法。
  14. 【請求項14】 前記ハライド含有種がHFを含み、前記気相がアルコール
    を含む請求項12に記載の方法。
  15. 【請求項15】 前記アニーリング工程の前に、前記被膜に水素化物ガスを
    播種する工程を行う請求項12に記載の方法。
  16. 【請求項16】 前記被膜をアニーリングする前記工程を、約200℃を越
    える温度で行う請求項12に記載の方法。
  17. 【請求項17】 半導体基体上にコンデンサー蓄積セルを形成する方法であ
    って、 該基体の表面上に第一酸化ケイ素被膜を形成し; 該第一酸化ケイ素被膜上に第二酸化ケイ素被膜を形成し、該第一酸化ケイ素は
    該第二酸化ケイ素より比較的稠密であり; 該第一および第二酸化ケイ素被膜中に開口部を形成し; 該開口部中に、概して垂直方向の側壁を有するポリシリコンまたはアモルファ
    スシリコン容器構造体を形成し; ハライド含有種を含む液体に該第二酸化ケイ素被膜を暴露することによって該
    第二酸化ケイ素被膜の少なくとも一部分を選択的に除去し; ハライド含有種を含む気相に該第二被膜を暴露することによって該第二酸化ケ
    イ素被膜の残りの部分を選択的に除去し、それによって該容器構造体の側壁を暴
    露させ; 該基体を酸素または酸素含有ガスに暴露することなく、該容器壁を高温でアニ
    ーリングして、該ポリシリコンまたはアモルファスシリコンを半球形グレーンシ
    リコンに変換し; 該半球形グレーンシリコン壁に導電性ドーピングを行ってコンデンサープレー
    トを形成し; 該コンデンサープレート上にコンデンサー誘電被膜を形成し;そして 該コンデンサー誘電被膜上に第二導電性ケイ素被膜を形成する工程を含む上記
    方法。
  18. 【請求項18】 前記ハライド含有種が、HF、NF3、ClF3およびF2 から成る群より選択される請求項17に記載の方法。
  19. 【請求項19】 前記ハライド含有種がHFを含み、前記気相がアルコール
    を含む請求項17に記載の方法。
  20. 【請求項20】 前記第一酸化ケイ素がオルトケイ酸テトラエチル誘導酸化
    物を含み、前記第二酸化ケイ素がホウリンケイ酸ガラスを含む請求項17に記載
    の方法。
  21. 【請求項21】 前記被膜をアニーリングする前記工程を、約200℃を越
    える温度で行う請求項17に記載の方法。
JP2000522619A 1997-11-24 1998-11-24 酸化物の高選択性エッチング法 Expired - Fee Related JP3733024B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/977,251 1997-11-24
US08/977,251 US6126847A (en) 1997-11-24 1997-11-24 High selectivity etching process for oxides
PCT/US1998/025091 WO1999027573A1 (en) 1997-11-24 1998-11-24 High selectivity etching process for oxides

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000362812A Division JP3464447B2 (ja) 1997-11-24 2000-11-29 半球形グレーンシリコンの形成方法

Publications (2)

Publication Number Publication Date
JP2001524750A true JP2001524750A (ja) 2001-12-04
JP3733024B2 JP3733024B2 (ja) 2006-01-11

Family

ID=25524965

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000522619A Expired - Fee Related JP3733024B2 (ja) 1997-11-24 1998-11-24 酸化物の高選択性エッチング法
JP2000362812A Expired - Fee Related JP3464447B2 (ja) 1997-11-24 2000-11-29 半球形グレーンシリコンの形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000362812A Expired - Fee Related JP3464447B2 (ja) 1997-11-24 2000-11-29 半球形グレーンシリコンの形成方法

Country Status (8)

Country Link
US (3) US6126847A (ja)
EP (1) EP1034563B1 (ja)
JP (2) JP3733024B2 (ja)
KR (1) KR100458658B1 (ja)
AT (1) ATE481733T1 (ja)
AU (1) AU1602299A (ja)
DE (1) DE69841902D1 (ja)
WO (1) WO1999027573A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6126847A (en) * 1997-11-24 2000-10-03 Micron Technology Inc. High selectivity etching process for oxides
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6762057B1 (en) * 1998-10-23 2004-07-13 Micron Technology, Inc. Separation apparatus including porous silicon column
US7115422B1 (en) 1998-10-23 2006-10-03 Micron Technology, Inc. Separation apparatus including porous silicon column
KR100434537B1 (ko) * 1999-03-31 2004-06-05 삼성전자주식회사 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
US6544842B1 (en) * 1999-05-01 2003-04-08 Micron Technology, Inc. Method of forming hemisphere grained silicon on a template on a semiconductor work object
KR100470165B1 (ko) * 1999-06-28 2005-02-07 주식회사 하이닉스반도체 반도체소자 제조 방법
US6635943B1 (en) * 1999-11-30 2003-10-21 Advanced Micro Devices, Inc. Method and system for reducing charge gain and charge loss in interlayer dielectric formation
KR100381011B1 (ko) * 2000-11-13 2003-04-26 한국전자통신연구원 멤즈소자 제조용 미세구조체를 고착없이 띄우는 방법
US6518117B2 (en) * 2001-03-29 2003-02-11 Micron Technology, Inc. Methods of forming nitrogen-containing masses, silicon nitride layers, and capacitor constructions
US7183201B2 (en) * 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
US6936183B2 (en) * 2001-10-17 2005-08-30 Applied Materials, Inc. Etch process for etching microstructures
US6768440B1 (en) * 2003-03-28 2004-07-27 Zilog, Inc. Digital-to-analog converters with reduced parasitics and associated methods
US7214978B2 (en) * 2004-02-27 2007-05-08 Micron Technology, Inc. Semiconductor fabrication that includes surface tension control
KR100771865B1 (ko) 2006-01-18 2007-11-01 삼성전자주식회사 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2218567A (en) * 1988-05-13 1989-11-15 Philips Electronic Associated A method of forming an epitaxial layer of silicon
US5235995A (en) * 1989-03-27 1993-08-17 Semitool, Inc. Semiconductor processor apparatus with dynamic wafer vapor treatment and particulate volatilization
DE68927726T2 (de) * 1988-07-20 1997-07-17 Hashimoto Chemical Ind Co Einrichtung zum Trockenätzen mit einem Generator zum Erzeugen von wasserfreiem Flusssäuregas
US5238500A (en) * 1990-05-15 1993-08-24 Semitool, Inc. Aqueous hydrofluoric and hydrochloric acid vapor processing of semiconductor wafers
US5332445A (en) * 1990-05-15 1994-07-26 Semitool, Inc. Aqueous hydrofluoric acid vapor processing of semiconductor wafers
DE4123228C2 (de) * 1991-07-12 1994-05-26 Siemens Ag Verfahren zur Dotierstoffkonzentrationsbestimmung mittels Ätzratenbestimmung in Borphosphorsilikatglasschichten für integrierte Halbleiter
US5228206A (en) * 1992-01-15 1993-07-20 Submicron Systems, Inc. Cluster tool dry cleaning system
US5234540A (en) * 1992-04-30 1993-08-10 Submicron Systems, Inc. Process for etching oxide films in a sealed photochemical reactor
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US5340765A (en) * 1993-08-13 1994-08-23 Micron Semiconductor, Inc. Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon
US5494841A (en) * 1993-10-15 1996-02-27 Micron Semiconductor, Inc. Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells
US5407534A (en) * 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
US5635102A (en) * 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
US5567332A (en) * 1995-06-09 1996-10-22 Fsi International Micro-machine manufacturing process
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US6126847A (en) * 1997-11-24 2000-10-03 Micron Technology Inc. High selectivity etching process for oxides

Also Published As

Publication number Publication date
ATE481733T1 (de) 2010-10-15
JP3464447B2 (ja) 2003-11-10
US6217784B1 (en) 2001-04-17
US20010006167A1 (en) 2001-07-05
JP2001210617A (ja) 2001-08-03
DE69841902D1 (de) 2010-10-28
US6126847A (en) 2000-10-03
KR100458658B1 (ko) 2004-12-03
EP1034563A1 (en) 2000-09-13
WO1999027573A1 (en) 1999-06-03
AU1602299A (en) 1999-06-15
US6355182B2 (en) 2002-03-12
EP1034563B1 (en) 2010-09-15
KR20010032412A (ko) 2001-04-16
JP3733024B2 (ja) 2006-01-11

Similar Documents

Publication Publication Date Title
US5801413A (en) Container-shaped bottom electrode for integrated circuit capacitor with partially rugged surface
US7754576B2 (en) Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
US7670903B2 (en) Method for fabricating a cylindrical capacitor using amorphous carbon-based layer
JP2001524750A (ja) 酸化物の高選択性エッチング法
JP3493627B2 (ja) 半球粒状ポリシリコン半導体構造の製造方法
US20060246679A1 (en) Forming integrated circuits using selective deposition of undoped silicon film seeded in chlorine and hydride gas
JP2002512435A (ja) 障壁層の形成を含む半導体製造方法
JP4799843B2 (ja) 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
US6867089B2 (en) Method of forming a bottle-shaped trench in a semiconductor substrate
US6417536B2 (en) Semiconductor device with memory capacitor having an electrode of Si1-x Gex
US6325676B1 (en) Gas etchant composition and method for simultaneously etching silicon oxide and polysilicon, and method for manufacturing semiconductor device using the same
US6884678B2 (en) Method for forming capacitor of semiconductor device
US6750147B2 (en) Process for integration of a trench for capacitors and removal of black silicon
US7052956B2 (en) Method for forming capacitor of semiconductor device
JPH09232529A (ja) 半導体記憶装置およびその製造方法
US20060234510A1 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
KR100470389B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH10223861A (ja) 半導体メモリデバイスの記憶セルで使用するための凹凸のあるポリシリコン構造体およびその製造方法
JP2000307076A (ja) コンデンサーの下部電極の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees