JP2001508018A - 多層電子部品の製造方法 - Google Patents

多層電子部品の製造方法

Info

Publication number
JP2001508018A
JP2001508018A JP52356999A JP52356999A JP2001508018A JP 2001508018 A JP2001508018 A JP 2001508018A JP 52356999 A JP52356999 A JP 52356999A JP 52356999 A JP52356999 A JP 52356999A JP 2001508018 A JP2001508018 A JP 2001508018A
Authority
JP
Japan
Prior art keywords
layer
side wall
layers
multilayer
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52356999A
Other languages
English (en)
Inventor
フリーデル レインホルト ウィンベルヘル
ペーター ポール クーツ
ブロイン ヨハン ヘリット デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001508018A publication Critical patent/JP2001508018A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/20Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/084Shaping or machining of piezoelectric or electrostrictive bodies by moulding or extrusion
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 導電層と絶縁層とを交互配置で積重ねて多層構造体としたセラミック多層部品を製造方法するに当り: 1)各々が結合剤及び粒状充填剤を有する3種類の押出し成形可能な高分子混合物を得る工程であって、この工程により(a)第1混合物が、セラミック充填剤を有し、(b)第2混合物が、金属充填剤及び第1結合剤を有し、(c)第3混合物が、金属充填剤及び第2結合剤を有するようにする工程と、; 2)層増倍素子を具えた押出し溝を有する押出し成形装置を用い、複数の基本ユニットabacを有する押出し成形多層積層体を製造する工程であって、これらの基本ユニットにおいて層(a、b、c)は、それぞれ第1、第2及び第3混合物に相当し、前記積層体は、互いに対向して位置する2つの側壁(1、2)を有し、これら側壁に沿って各層の一部が露出するようにする当該工程と、; 3)第1溶剤を用いて、多層積層体の第1側壁(1)に沿って露出する、各層(b)の部分を溶解除去する工程であって、この工程によって第1側壁(1)に沿って開口溝(5)を形成する当該工程と、; 4)第2溶剤を用いて、多層積層体の第2側壁(3)に沿って露出する、各層(c)の部分を溶解除去する工程であって、この工程によって第2側壁(3)に沿って開口溝(7)を形成する当該工程と、; 5)多層積層体を加熱し且つ焼結する工程と、; 6)双方の側壁(1、3)に沿って電気接点層(9、11)を設け、これら電気接点層を各側壁における露出層に接触させる工程とを行なうセラミック多層部品の製造方法。

Description

【発明の詳細な説明】 多層電子部品の製造方法 本発明は、導電層と絶縁層とを交互配置で積重ねて多層構造体としたセラミッ ク多層部品の製造方法に関するものである。このような部品の例には、セラミッ ク多層キャパシタと、アクチュエータと、変圧器とが含まれる。 上述したような方法は、例えば欧州特許出願公開第0777913号明細書か ら既知である。この欧州特許出願公開明細書で述べられている方法では、(セラ ミック粒子の乾燥スラリーを有機結合剤に入れたものである)グリーンセラミッ クテープのシートを用いて多層部品が製造されている。各シートは、約10μm程 度の厚み及び100×100mm2程度の横方向寸法を有する。スクリーン印刷技術を用 いて、各シートの一方の主表面に、(例えば、1μm程度の厚みを有する薄膜に 銀パラジウムインキを入れたものを有する)プレーナ金属電極体が設けられる。 多くのこのようなシートが、電極を順次の層で前後にずらして配列するように、 1枚1枚重ね合わせて配置されて多層積層体を得ている。その後、この積層体が 圧縮されて積層シートになり、それに続いて、この積層シートが複数の細条に切 断され、各細条が直線に配列した電極積層体を有するようにしている。細条を規 定する切断ラインは、各細条の長手側壁に沿って1つ置きの電極のみが露出する ように選択される。これら細条を焼結した後、これら側壁に電気接点を設けるこ とができる。 この既知の方法には多くの欠点がある。1つの欠点は、セラミックテープの層 が比較的肉厚であるということである(なぜならば、それらは自らの重量を支え る必要がある自己支持層であるためである)。その結果、完成部品の全(累積) 厚みを、一般に標準公差内に入れる必要があるので、部品の層数はかなり制限さ れている(代表的に最大約150個程度まで)。セラミック多層キャパシタの場合で は、この制限のためにキャパシタンスが制限される。キャパシタンスは積層体内 の層数に2次関数的に比例する。更に、n個の層の積層体の製造に必要な時間は 、nに対してほぼ直線的に増加する。従って、所定の生産処理量を維持しようと す れば、nをp倍するのにp倍の積層機器を使用する必要がある。他の欠点は、各 セラミックシートの比較的広い領域が電極で被覆されず、その他の領域が電極で 被覆されているので、積重ねる層数が多くなればなるほど累積厚みのずれ(段差 )が生じ、このような厚みのずれは、積層体を歪ませるおそれがあるということ である。更に、順次のシートの電極を前後にずらして配列する範囲は、代表的に 各電極幅の約50%である。このことは、各電極の比較的わずかな部分のみしか完 成部品に対する有効領域として寄与せず、このことが電極領域の相当の浪費につ ながるということを意味する。 本発明の目的は、これらの問題を緩和することにある。特に、本発明の目的は 、セラミックテープの自己支持層を用いない頭書に記載した方法を提供すること にある。更に、本発明の目的は、前記方法により、構成層の個数を著しく増大さ せ各層の厚みを著しく減少させたセラミック多層部品の製造を行なうようにする ことにある。更に、本発明の目的は、前記方法により、各電極の比較的広い部分 が完成部品の有効領域に寄与するようにすることにある。 これらの目的及びその他の目的は、本発明によれば、 1)各々が結合剤及び粒状充填剤を有する3種類の押出し成形可能な高分子混合 物を得る工程であって、この工程により (a)第1混合物が、セラミック充填剤を有し、 (b)第2混合物が、金属充填剤及び第1結合剤を有し、 (c)第3混合物が、金属充填剤及び第2結合剤を有する る工程と、 2)層増倍素子を具えた押出し溝を有する押出し成形装置を用い、複数の基本ユ ニットabacを有する押出し成形多層積層体を製造する工程であって、これら の基本ユニットにおいて層a、b、cは、それぞれ第1、第2及び第3混合物に 相当し、前記積層体は、互いに対向して位置する2つの側壁を有し、これら側壁 に沿って各層の一部が露出するようにする当該工程と、 3)第1溶剤を用いて、多層積層体の第1側壁に沿って露出する、各層bの部分 を溶解除去する工程であって、この工程によって第1側壁に沿って開口溝を形成 する当該工程と、 4)第2溶剤を用いて、多層積層体の第2側壁に沿って露出する、各層cの部分 を溶解除去する工程であって、この工程によって第2側壁に沿って開口溝を形成 する当該工程と、 5)多層積層体を加熱し且つ焼結する工程と、 6)双方の側壁に沿って電気接点層を設け、これら電気接点層を各側壁における 露出層に接触させる工程と を有することを特徴とする、頭書に記載した方法により達成される。 本発明による方法には種々の利点がある。1つの利点は、多層積層体の個々の 層をもはや自己支持型とする必要がないということである。その理由は、本発明 の方法では、層を一時に1枚づつ順次に重ね合わせるのではなく、且つセラミッ ク層は、もはや金属(電極)層のための基板として作用させる必要がないためで ある。その結果、これらの層を既知の方法を用いたものよりもずっと薄肉にしう る。更に、n個の層の積層体を製造するのに必要な時間はこの個数nに殆ど依存 しないため、本発明は、従来技術よりも本質的に高速の製造処理を提供する。更 に、工程(3)及び(4)では、各金属層の一部を溶解除去することによって形 成する溝をそれほど深くする必要がない(実際には、数10ミクロン程度とすれば 足りる)ため、各金属層bの大部分(代表的に95%を越える部分)が、隣接の各 金属層cと重なり合い、その結果比較的大きいキャパシタンスが得られる。更に 、工程(2)で形成する各層は積層体の全範囲にまたがって延在するので、完成 積層体の厚みのずれ(及び、これに伴なう歪み)を生じるおそれがない。 工程(2)で使用される装置は、場合に応じ、マルチフラックス押出し装置と 称され、その装置の動作原理は、例えば、米国特許第5094793号明細書及び文献 “Polymer Engineering and Science”37(1997)の第355〜362頁の論文(C.D.M ueller氏等著)に述べられている。基本的に、本発明での使用手順は、以下の通 りである。 I.押出し成形装置の4つの押出し入口にそれぞれ与えられた押出し成形可能な 混合物(a)、(b)、(a)、(c)から平坦な4層構造体abacを押出し成形し 、 II.層増倍素子によって、4層構造体を(少なくとも)2つの横方向部分に分割 し、これら横方向部分を積層体となるように再配置して8層構造abacab acを形成し、 III.工程IIを所望の回数繰り返し、これにより各回で、2m個の層の層構造体を (少なくとも)2つの横方向部分に分割し、これら横方向部分を積層体となる ように再配置して2m+1個の層の層構造体を形成する(最初の回での整数値m は3であり、この値は、次の各回毎に1づつ増える)。 又、以下の点に注意すべきである。 A)工程(2)での押出し成形処理によって生じた多層積層体の横方向寸法は、 使用されるマルチフラックス装置の押出し出口(つまり、押出し溝の出口)の 寸法によって決定される。一般に、(層a、b、cに対し平行で押出し方向に 対し垂直な)多層積層体の幅は、(層a、b、cに対し且つ押出し方向に対し 垂直な)多層積層体の高さよりも非常に大きく、例えば20mm:1mmである。工 程(3)に進む前に、押出された多層積層体を押出し方向に沿って平行に延在 する細条に切断でき、この場合各細条を工程(3)で処理する前に、これらの 細条が所望する完成部品の幅を有するようにする必要がある。もちろん、押出 された多層積層体の幅がすでに適切であれば、細条への再分割は必要でない。 B)所望に応じて、工程(2)での押出し成形処理は、比較的少数の層、例えば 16個の層又は32個の層又は64個の層を含む多数の“予備積層体”の製造に用い ることができる。その後、任意の個数のこのような予備積層体を互いに積重ね てより一層厚肉の積層体を形成することができ、その後工程(3)を実行する ことができる。 これらの変形(A)及び(B)は、請求の範囲1に入るとみなすべきである。 その理由は、これらの変形は請求の範囲の工程(2)の特定の実施例を表わすた めである。 本発明方法の工程(1)で得る押出し成形可能な混合物は、代表的に熱可塑性 材料[例えば、ポリメタクリル酸メチル(PMMA)、ポリスチレン(PS)又は 低密度ポリエテン(LDPE)]と、可塑剤[例えば、フタル酸ジオクチル、パラ フィンワックス又はステアリン酸]と、粒状充填剤[例えば、(金属)Ni粉末あ るいは(セラミック)BaTiO3粉末であり、充填剤内の微度は、例えば代表的に 約1μm程度かあるいはそれよりも小さくすることができ、層a、b、cが得ら れる最小の厚みを決定する]とを有することができる。 工程(3)及び(4)で用いることができる選択溶剤としては種々のものがあ り、例えば、ポリメタクリル酸メチル及びポリスチレンは、それぞれ、酢酸及び 高温のシクロヘキサン内で選択的に溶解しうる。超音波浴内に入れた溶剤を用い 、溶解路から剥離した粒状充填剤を振動させることにより、結合剤の溶解を促進 させることができる。 工程(5)での加熱処理により、多層積層体の種々の層内の揮発性材料の除去 する。層状構造体に対する層間剥離あるいは他の損傷を防ぐために、加熱は、最 終的には多層積層体の特定の組成及び厚みに依存するようにする制御方法で行な う必要がある。特に、使用される結合剤は、爆発的分解のおそれを避けるために 、加熱温度(代表的に約700℃程度)で著しい発熱分解をこうむらない物質とす る必要がある。加熱中、一般に多層構造体内の混合物(a)が柔化し、工程(3 )及び(4)で生じる溶解された溝を満たす。あるいは又、所望に応じて、加熱 前にこれらの溝に絶縁ペースト(例えば、工程(1)での混合物(a))を満た すことができ、その後、この絶縁ペーストが工程(5)中に乾燥する。加熱後、 多層積層体を(代表的に約1300℃程度の温度で)焼結する。 工程(5)で得られる部品は、殆どの場合細長い細条状になり、このような細 条は、これらの長さ方向に対して直角度で且つこの長さ方向に沿う種々の点でこ れらの細条を切断することによって、より小さなブロック状の部品に再分割する ことができることもちろんである。 工程(6)で述べた電気接点は、当該技術分野でそれ自体既知の種々の方法に よって設けることができる。これら電気接点は、例えば多層積層体の側壁上にス パッタリング堆積しうる。あるいは又、接点によって被覆すべきでない積層体の 部分にはマスクを行ない、その後、これら接点を化学蒸着法を用いて設けること ができる。次に、これらの2つの方法のどちらかで成長させた接点を、例えばガ ルヴァニック技術を用いて厚肉にすることができる。他の手段は、各側壁を金属 コーティング(例えば、溶融はんだあるいは金属インキ)の浴に浸漬することで ある。 本発明及びそれに伴う利点を、実施例及び添付の概略図を用いて更に説明する 。図中、 図1は、本発明による方法の工程(2)によって製造された多層積層体の一部 分の断面図であり、 図2は、図1の多層積層体に本発明による方法の工程(3)を実行した後の多 層積層体を示し、 図3は、図2の多層積層体に本発明による方法の工程(4)を実行した後の多 層積層体を示し、 図4は、図3の多層積層体に本発明による方法の工程(5)を実行した後の多 層積層体を示し、 図5は、図4の多層積層体に本発明による方法の工程(6)を実行した後の多 層積層体を示し、 図6は、マルチフラックス押出し成形装置の押出し溝内における層増倍素子の 特定の実施例の動作原理を示し、 図7は、層増倍素子の他の実施例の一部を示す斜視図である。 種々の図において同一の機能を示すものに同じ符号を付した。実施例1 図1〜図5は、本発明による方法の特定の実施例の工程を示す。 図1は、本発明方法の工程(2)で製造された多層積層体の一部の断面図であ る。この積層体は、基本層ユニットabacを複数繰り返したものを有し、積層 体の層aは、粒状セラミック充填剤と結合剤との混合物、例えば50容量%のBaTi O3粉末、40容量%の低密度ポリエテン(LDPE)及び10容量%のパラフィンワ ックスに相当し、層bは、粒状金属充填剤と第1結合剤との混合物、例えば50容 量%のNi粉末、33容量%のポリメタクリル酸メチル(PMMA)及び17容量%の フタル酸ジオクチルに相当し、層cは、粒状金属充填剤と第2結合剤との混合物 、例えば50容量%のNi粉末、35容量%のポリスチレン(PS)、15容量%のフタル 酸ジオクチルに相当する。この積層体は互いに対向する2つの側壁1及び3を有 し、これらの側壁に沿って層a、b、cの各層の一部が露出している。この特定 の場合では、積層体は128個の層(すなわち、27個の層)を 有する。(工程(2)における押出し出口の高さによって決定される)積層体の 全厚みは1mmである。従って、層a、b、cの各層の厚みは約7.8μmとなる。 積層体の幅は20mmである。 この積層体は、150℃の温度及び5mm/秒の速度でマルチフラックス押出し成 形装置から多層体を押出し成形することによって製造する。使用する装置の押出 し溝は、以下の実施例2及び3で説明するように、層増倍素子に適合させた。装 置の押出し出口の横方向寸法は20mm×1mmとした。積層体が押出し出口から出た 際に、この積層体を(多数の刃によって)10個の平行な細条に薄切りし、各細条 の幅を2mm、高さを1mmにした。 図2では、各金属層bの、側壁1に沿って露出する部分が溶解除去され、図2 の平面に対し垂直に延在する溝5が形成されている(本発明方法の工程(3))。こ の工程は、側壁1を室温で酢酸を含有する超音波浴内に浸漬することによって達 成される。溝5は10μmの深さまでエッチングする(この深さは浸漬時間及び酢 酸の強度によって決定され、10〜15μm/分程度の溶解速度が代表的である)。 側壁1に沿って露出した層a、cは、低密度ポリエテン/ポリスチレン結合剤が 酢酸内では溶解しないので影響を受けない。 図3では、各金属層cの、側壁3に沿って露出する部分が溶解除去され、図3 の平面に対し垂直に延在する溝7が形成されている(本発明方法の工程(4))。こ の工程は、側壁3を45℃の温度でシクロヘキサンを含有する超音波浴内に浸漬す ることによって達成される。溝7も、10μmの深さまでエッチングする。側壁3 に沿って露出した層a、bは、低密度ポリエテン/ポリメタクリル酸メチル結合 剤がサイクロヘキサン内では溶解されないので影響を受けない。 図4は、本発明による方法の工程(5)の結果を示したものである。この工程 (5)によれば、工程(4)から得られた構造体を加熱し、焼結する。加熱中、 混合物(a)は柔化し、流れ出し、溝5及び7を満たす。 図5では、本発明方法の工程(6)により、電気接点層9及び11が側壁1及 び3に沿ってそれぞれ設けられている。金属層cは電気接点層9のみに接触し、 一方、金属層bは電気接点層11のみに接触している。従って、これにより得られ る構造体は、重なった指合電極を有する2端子キャパシタとなる。電気接点層 9及び11は、例えば、 ※ 側壁1及び3の各々の上に例えばスパッタリング堆積あるいは蒸着法を用い て薄肉金属層を無電解堆積し、 ※ このように堆積された金属層をガルヴァニック技術により厚肉にすることに よって、設けることができる。あるいは又、側壁1及び3の各々を例えば溶融は んだあるいは銀パラジウムインキの浴内に浸すだけにすることもできる。 工程(6)での短絡の発生を防ぐために、工程(5)の前に積層体の上面に沿 って露出する金属層bに絶縁薄膜(例えば、セラミックスラリー)を被覆するこ とができる。あるいは又、工程(5)に続いて前記層bに絶縁樹脂等の薄肉層を 被覆することもできる。実施例2 図6は、本発明方法の工程(2)で使用することができる特定の層増倍素子の 動作原理を示したものである。その動作は、以下の通りである。 ※ 出発製品は、層a、b、a、cを有する4層積層体21とする。 ※ 次に、この積層体21を平坦化してその高さを半分にするとともにその幅を2 倍にし、これにより積層体211を形成する。 ※ その後、この平坦化された積層体211を、2つの横方向セグメント212A及び 212Bに分割し、続いて、これらを重ね合わせて積層体22を形成する。 ※ 次に、この積層体22を平坦化してその高さを半分にするとともにその幅を2 倍にし、これにより積層体221を形成する。 ※ その後、この平坦化した積層体221を2つの横方向セグメント222A及び222 Bに分割し、続いて、これらを重ね合わせて積層体23を形成する。 ※ 上述した処理を所望の回数繰り返し、各回で、積層体の層数を2倍にする。実施例3 図7は、他の層増倍素子30の動作原理を示したものである。層2倍素子の動作 に言及した図6の場合と異なり、図7は、層4倍にする動作を行なう素子30に関 するものである。この動作は、以下の通りである。 ※ 投入多層積層体311を位置31で4つの横方向セグメント311A、311B、311C 、311Dに分割する。 ※ 位置31及び32間でこれらのセグメントを相互に分岐させる。 ※ 位置32及び33間でこれらのセグメントを水平配置から垂直配置に再配置する 。 ※ 位置33及び34間でこれらのセグメントを相互の再集中させて単一積層体とす る。 ※ 位置35で、この再集中された積層体を平坦に広げ、その高さを4分の1にす るとともにその幅を4倍にし、従って、出口36から出る積層体321は、投入積層 体311と同一の横方向寸法を有する。 ※ 所望に応じて、この処理を所望の回数繰り返し、各回で、積層体の層数を4 倍にする。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デ ブロイン ヨハン ヘリット オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6 【要約の続き】 積層体の第2側壁(3)に沿って露出する、各層(c) の部分を溶解除去する工程であって、この工程によって 第2側壁(3)に沿って開口溝(7)を形成する当該工 程と、; 5)多層積層体を加熱し且つ焼結する工程 と、; 6)双方の側壁(1、3)に沿って電気接点層 (9、11)を設け、これら電気接点層を各側壁における 露出層に接触させる工程とを行なうセラミック多層部品 の製造方法。

Claims (1)

  1. 【特許請求の範囲】 1.導電層と絶縁層とを交互配置で積重ねて多層構造体としたセラミック多層部 品の製造方法において、 1)各々が結合剤及び粒状充填剤を有する3種類の押出し成形可能な高分子混 合物を得る工程であって、この工程により (a)第1混合物が、セラミック充填剤を有し、 (b)第2混合物が、金属充填剤及び第1結合剤を有し、 (c)第3混合物が、金属充填剤及び第2結合剤を有する ようにする工程と、 2)層増倍素子を具えた押出し溝を有する押出し成形装置を用い、複数の基本 ユニットabacを有する押出し成形多層積層体を製造する工程であって、こ れらの基本ユニットにおいて層a、b、cは、それぞれ第1、第2及び第3混 合物に相当し、前記積層体は、互いに対向して位置する2つの側壁を有し、こ れら側壁に沿って各層の一部が露出するようにする当該工程と、 3)第1溶剤を用いて、多層積層体の第1側壁に沿って露出する、各層bの部 分を溶解除去する工程であって、この工程によって第1側壁に沿って開口溝を 形成する当該工程と、 4)第2溶剤を用いて、多層積層体の第2側壁に沿って露出する、各層cの部 分を溶解除去する工程であって、この工程によって第2側壁に沿って開口溝を 形成する当該工程と、 5)多層積層体を加熱し且つ焼結する工程と、 6)双方の側壁に沿って電気接点層を設け、これら電気接点層を各側壁におけ る露出層に接触させる工程と を有することを特徴とするセラミック多層部品の製造方法。
JP52356999A 1997-10-29 1998-10-12 多層電子部品の製造方法 Pending JP2001508018A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97202567.0 1997-10-29
EP97202567 1997-10-29
PCT/IB1998/001593 WO1999021709A2 (en) 1997-10-29 1998-10-12 Method of manufacturing a multilayer electronic component

Publications (1)

Publication Number Publication Date
JP2001508018A true JP2001508018A (ja) 2001-06-19

Family

ID=8228658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52356999A Pending JP2001508018A (ja) 1997-10-29 1998-10-12 多層電子部品の製造方法

Country Status (4)

Country Link
US (1) US5997800A (ja)
EP (1) EP0964781A2 (ja)
JP (1) JP2001508018A (ja)
WO (1) WO1999021709A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003052182A (ja) * 2001-08-03 2003-02-21 Nec Tokin Corp 圧電アクチュエータ及びその製造方法
JP2006103318A (ja) * 2004-09-13 2006-04-20 Yamaha Livingtec Corp 樹脂含有積層体の製造方法
JP2007112645A (ja) * 2005-10-18 2007-05-10 Yamaha Livingtec Corp 焼成用成形体の製造方法および焼結体の製造方法
JP2012134141A (ja) * 2010-12-17 2012-07-12 Palo Alto Research Center Inc 交互嵌合型の電極構造
JP2013224030A (ja) * 2012-04-19 2013-10-31 Nordson Extrusion Dies Industries Llc 多層フィルムの製造システム及び方法並びに多層化装置
JP5763628B2 (ja) * 2010-05-25 2015-08-12 株式会社クラレ 複積層体の製造方法及びその製造装置、複積層体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099224A1 (en) 2000-06-16 2001-12-27 Paratek Microwave, Inc. Electronically tunable dielectric composite thick films
US20050082726A1 (en) * 2001-05-25 2005-04-21 Advanced Ceramics Research Inc Ceramic components having multilayered architectures and processes for manufacturing the same
US7777397B2 (en) 2007-03-12 2010-08-17 3M Innovative Properties Company Multilayer conductive elements
US9120245B1 (en) 2007-05-09 2015-09-01 The United States Of America As Represented By The Secretary Of The Air Force Methods for fabrication of parts from bulk low-cost interface-defined nanolaminated materials
US9162931B1 (en) 2007-05-09 2015-10-20 The United States Of America As Represented By The Secretary Of The Air Force Tailored interfaces between two dissimilar nano-materials and method of manufacture
US8617456B1 (en) * 2010-03-22 2013-12-31 The United States Of America As Represented By The Secretary Of The Air Force Bulk low-cost interface-defined laminated materials and their method of fabrication
BRPI0819575A2 (pt) * 2007-12-31 2015-05-05 3M Innovative Properties Co "bandagens médicas e kit de bandagem médica"
WO2009124100A1 (en) * 2008-04-04 2009-10-08 3M Innovative Properties Company Wound dressing with micropump
US9168180B2 (en) 2009-06-16 2015-10-27 3M Innovative Properties Company Conformable medical dressing with self supporting substrate
US9004001B2 (en) * 2010-12-17 2015-04-14 Palo Alto Research Center Incorporated Interdigitated finger coextrusion device
US10109413B2 (en) 2013-02-01 2018-10-23 The Trustees Of Dartmouth College Multilayer conductors with integrated capacitors and associated systems and methods
US9119289B2 (en) * 2013-02-25 2015-08-25 3M Innovative Properties Company Film constructions for interdigitated electrodes with bus bars and methods of making same
US10062505B1 (en) 2015-12-30 2018-08-28 Hrl Laboratories, Llc Laminated conductors
US11783986B2 (en) 2019-08-16 2023-10-10 The Trustees Of Dartmouth College Resonant coils with integrated capacitance
JP7188345B2 (ja) * 2019-09-30 2022-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法
US11130296B1 (en) 2020-03-24 2021-09-28 Prince Mohammad Bin Fahd University Method of forming electrically and thermally conductive polyolefin-perovskite nanomaterial composites having increased dielectric permittivity and breakdown-induced electrical and thermal conduction pathways

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899554A (en) * 1973-12-14 1975-08-12 Ibm Process for forming a ceramic substrate
US4469747A (en) * 1982-02-10 1984-09-04 Kureha Kagaku Kogyo Kabushiki Kaisha Dielectric films and process for preparing same
US4876140A (en) * 1987-06-24 1989-10-24 Fbk International Corporation Laminate conducting plastic
US5094793A (en) * 1990-12-21 1992-03-10 The Dow Chemical Company Methods and apparatus for generating interfacial surfaces
US5741842A (en) * 1991-07-10 1998-04-21 Bayer Aktiengesellschaft Thermoplastic moulding compounds, a process for their preparation and a process for the production of ceramic or metal moulded parts by sintering
US5481428A (en) * 1992-06-18 1996-01-02 Martin Marietta Energy Systems, Inc. Process for manufacturing multilayer capacitors
DE4300808C1 (de) * 1993-01-14 1994-03-17 Siemens Ag Verfahren zur Herstellung eines Vielschichtkondensators
IT1260928B (it) * 1993-07-16 1996-04-29 Fiat Auto Spa Procedimento per la realizzazione di lamiere metalliche e/o ceramiche tramite sinterizzazione di polveri e prodotto relativo.
WO1997001868A1 (en) * 1995-06-27 1997-01-16 Philips Electronics N.V. Method of manufacturing multilayer electronic components
DE19542365A1 (de) * 1995-11-14 1997-05-15 Philips Patentverwaltung Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils
GB9607718D0 (en) * 1996-04-13 1996-06-19 Apv Uk Plc Injection moulding processes especially metal imjection moulding processed

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003052182A (ja) * 2001-08-03 2003-02-21 Nec Tokin Corp 圧電アクチュエータ及びその製造方法
JP2006103318A (ja) * 2004-09-13 2006-04-20 Yamaha Livingtec Corp 樹脂含有積層体の製造方法
JP4633585B2 (ja) * 2004-09-13 2011-02-16 ヤマハリビングテック株式会社 樹脂含有積層体の製造方法
JP2007112645A (ja) * 2005-10-18 2007-05-10 Yamaha Livingtec Corp 焼成用成形体の製造方法および焼結体の製造方法
JP4563914B2 (ja) * 2005-10-18 2010-10-20 ヤマハリビングテック株式会社 焼成用成形体の製造方法および焼結体の製造方法
JP5763628B2 (ja) * 2010-05-25 2015-08-12 株式会社クラレ 複積層体の製造方法及びその製造装置、複積層体
JP2012134141A (ja) * 2010-12-17 2012-07-12 Palo Alto Research Center Inc 交互嵌合型の電極構造
JP2013224030A (ja) * 2012-04-19 2013-10-31 Nordson Extrusion Dies Industries Llc 多層フィルムの製造システム及び方法並びに多層化装置

Also Published As

Publication number Publication date
WO1999021709A2 (en) 1999-05-06
WO1999021709A3 (en) 1999-07-08
EP0964781A2 (en) 1999-12-22
US5997800A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
JP2001508018A (ja) 多層電子部品の製造方法
US3192086A (en) Methods for manufacturing multilayered monolithic ceramic bodies
CN1307668C (zh) 陶瓷电子元件的制造方法
JP5297011B2 (ja) 積層セラミックコンデンサ及びその製造方法
US5700548A (en) Multilayer film, multicolour screen-printing process for the manufacture of said multilayer film and the use of same
EP0078935B1 (de) Dickschichtkondensator in Druckschaltungstechnik
DE3750279T2 (de) Abbildungsverfahren für den Aufbau keramischer elektronischer Schaltkreise.
JP6769055B2 (ja) 積層セラミックコンデンサの製造方法
DE19542365A1 (de) Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils
EP0052451A2 (en) Capacitor and method of making same
IL45512A (en) Ceramic capacitors and circuit boards and matrices therefor
JP3725352B2 (ja) セラミック電子部品の製造方法
US6979486B2 (en) Multilayer ceramic capacitor
DE19643148C2 (de) Herstellverfahren für keramische Körper mit Mikrostruktur und Verwendungen
RU2002119403A (ru) Способ изготовления равномерной многослойной конструкции, в частности для электрических двухслойных конденсаторов, и устройство для этого
CN217544376U (zh) 层叠陶瓷电容器
JP3538758B2 (ja) コンデンサアレイおよびその製造方法
JPH0645185A (ja) 積層セラミックコンデンサ及びその製造方法
DE2657828A1 (de) Verfahren zur herstellung eines keramischen mehrschichtkondensators
CN100501887C (zh) 层压电容器及其制造方法
JPH03124011A (ja) 積層コンデンサの製造方法
JP3298575B2 (ja) セラミック電子部品とその製造方法
JP2003272947A (ja) セラミック電子部品及びその製造方法
JPS62131411A (ja) セラミックの製造方法、及びセラミック基板の製造方法
JPH02107436A (ja) 電子増倍装置用磁器成形体の製造方法