JP2001502050A - 精密なデジタル周波数の検出 - Google Patents

Abstract

(57)【要約】 信号波形と基準波形との間の任意の小さな位相変化をデジタル的に検出するデジタル周波数検出器（１０）および方法。基準波形と信号波形の双方が、クロック周波数ｆ_cに関連するレートでサンプルされ、シンプルな周波数検出器（１２，１４）で構成されている二つのアレイに別々に送られる。各アレイの各周波数検出器は、基準波形及び信号波形の両方に対して異なる開始位相を有する。基準波形とサンプリング周波数との間の位相スリップおよび、信号波形とサンプリング周波数との間の位相スリップが、検出器アレイ（１２，１４）で測定される。”スリップイベント”と呼される位相スリップが、基準波形と信号波形との間の位相スリップを示す出力を発生する回路（１６）で組み合わされる。この位相スリップ情報を用いて、信号波形と基準波形との間の瞬間的なな周波数の差を決定することができる。

Description

【発明の詳細な説明】 精密なデジタル周波数の検出 発明の分野 本発明は、デジタル周波数検出装置及び方法に関するものであり、限定される ものではないが、特に、信号方形波と基準波形との僅かな周波数の差を検出する 精密なデジタル周波数検出システムに関するものである。 発明の背景 方形波信号の周波数を測定する方法は数多くある。本明細書では、これらの方 法を （ａ）デジタル法 （ｂ）アナログ法 （ｃ）方形波のアナログ処理を行うアナログ−デジタルコンバータ （例えば方形波をサイン波に変換するフィルタリング）を用いた混 合法 の３つのクラスに分けることができる。 従来のデジタル法では、信号波と基準波間（典型的にはクロックサイクル全体 ）の大きな位相変化を検出できるだけであるか、あるいは、小さな位相変化を測 定するには信号波の周波数より高いクロックレートを必要としていた。信号波の クロックサイクル毎の周期を正確に測定する必要があり、これは、従来のデジタ ル法の適用を大きく妨げるものであった。高いクロッククレートを用いることな く信号波のクロックサイクル毎の周期を正確に測定するために遅延ライン時間デ ィジタイザを使用する方法もある。しかしながら、このような方法では、微少に かつ正確に遅延する遅延要素が必要であるため、高い信号波周波数へ応用するに は限界がある。更に、この方法は、アナログ集積回路技術の注文生産が可能な場 合にのみ経済的である。 アナログ法では、信号波と基準波間の小さな位相変化を検出することが可能で ある。このような例としてコードリ相関器（quadricorrelator）、ターンドフィ ルタあるいは時間遅れを使用した信号微分器を含む旧式のＦＭディスクリミネー タなどがある。これらの方法は、集積化が困難であると共に、製造の際に精密部 品が必要であり、および／または、チューニングが必要であるといった従来どお りのアナログ機器の欠点を有する。 アナログデジタル混合法の例では、周期をデジタル的に正確に測定できるより 低い周波数へ信号をヘテロダイニングする方法がある。ローパスフィルタで方形 波をサイン波に変換し、その波形をアナログ−デジタル変換器でデジタル化する 。サンプルを用いて信号波の周波数を決定することに関する文献がかなりある。 これらの方法は、少なくとも方形波のアナログ処理と、アナログ−デジタル変換 を必要とするものである。 発明の概要 本発明は、信号波形と基準波形間のわずかな位相変化を任意に検出することが でき、在庫があり容易に入手できる部品で構成しうるデジタル周波数検出装置お よびその方法を提供すべくなされたものである。 本発明は、信号波形と基準波形間の周波数のわずかな差を検出するデジタル周 波数検出装置において、該装置が： 基準波形とサンプリングクロック信号間の位相スリップを有効に示す基 準スリップイベントをデジタル的に発生する手段と； 信号波形とサンプルクロック信号間の位相スリップを有効に示す信号ス リップイベントをデジタル的に発生する手段と； 前記基準スリップイベントと前記信号スリップイベントをデジタル的に 組み合わせて、前記基準波形と前記信号波形間の位相スリップを示すデジタル出 力を発生する手段とを具え、 前記信号波形と基準波形間の周波数の差の大きさを単位時間ごとの位相 スリップの数から決定できることを特徴とする。 好適な実施例では、前記基準スリップイベント発生手段がシンプルなデジタル 周波数検出器で構成されたアレイを具え、この各周波数検出器は前記基準波形と 前記サンプルクロック信号間の大きな位相スリップを検出できるのみであり、前 記アレイを構成する各周波数検出器の開始位相が前記基準波形に対して異なるこ とを特徴とする。 代替として、前記基準スリップイベント発生手段が、あたかも基準波形が存在 するようにスリップイベントストリームを発生するように設計されたデジタル論 理回路を具えるようにしても良い。 前記信号スリップイベント発生手段が、シンプルなデジタル周波数検出器で構 成されたアレイを具え、各周波数検出器が信号波形とサンプリングクロック信号 間の大きな位相スリップを検出できるのみであり、前記アレイを構成する各周波 数検出器の開始位相が前記信号波形に対して異なることをが好ましい。 典型的には、前記組み合わせ手段が前記信号スリップイベントのストリームか ら基準スリップイベントのストリームを有効に取り出して、前記基準波形と信号 波形間の位相スリップを示す出力を発生する。 一実施例では、前記シンプルな周波数検出器が各々、前サンプルを格納するメ モリ要素と、反転端子付排他的ＯＲゲートを具え、スリップイベントが発生した か否かを決定する。典型的には、各周波数検出器の前記メモリ要素は、フェーズ ドクロック発生手段で発生するフェーズドクロック信号で所定の周期にクロック されるフリップフロップである。代替的な実施例では、単一の反転端子付排他的 ＯＲゲートが、すべてのシンプルな周波数検出器間で共用されており、メモリ要 素がシフトレジスタである。 本発明の他の特徴は、信号波形と基準波形間のわずかな周波数の差を検出する デジタル周波数検出方法において、該方法が： 前記基準波形とサンプリングクロック信号間の位相スリップを有効に示 す基準スリップイベントをデジタル的に発生し、 前記信号波形と、前記サンプリングクロック信号間の位相スリップを有 効に示す信号スリップイベントをデジタル的に発生し、 前記基準スリップイベントと、前記信号スリップイベントとをデジタル 的に組み合わせて前記基準波形と前記信号波形間の位相スリップを有効に示すデ ジタル出力を発生し、 信号波形と基準波形間の周波数の差の大きさを単位時間当たりの位相ス リップの数から決定することができることを特徴とする。 好適な実施例では、前記基準スリップイベントをデジタル的に発生するステッ プが、シンプルなデジタル周波数検出器で構成されたアレイを用いて行われ、各 周波数検出器は、前記基準波形とサンプリングクロック信号間との大きな位相ス リップを検出できるのみであり、前記アレイを構成する各シンプルな周波数検出 器の開始位相が前記基準波形に対して異なることを特徴とする。 代替的に、前記基準スリップイベントをデジタル的に発生するステップが、あ たかも基準波形が存在するようなスリップイベントをデジタル的に発生するステ ップを含むようにしても良い。 前記信号スリップイベントをデジタル的に発生するステップが、シンプルなデ ジタル周波数検出器で構成されたアレイを用いて実行され、各シンプルな周波数 検出器が前記信号波形と前記サンプリングクロック信号間の大きな位相スリップ を検出できるのみであり、前記アレイを構成する各シンプルな周波数検出器の開 始位相が、前記信号波形に対して異なることが好ましい。 典型的には、前記デジタル的に組み合わせるステップが、前記信号スリップイ ベントのストリームから前記基準スリップイベントのストリームを有効にとり出 して、前記基準波形と前記信号波形間の位相スリップを示す出力を発生する。 以下の記載は、主に、信号方形波と基準波形間のわずかな周波数の差の検出に 関するものであるが、本発明のデジタル周波数検出装置及び方法は、方形波に限 定されるものではなく、他の信号波形にも用いることができる。 図面の簡単な説明 本発明の理解を容易にするために、デジタル周波数検出システムのいくつかの 実施例を図面に基づいて詳細に説明する。 図１は、本発明に係るデジタル周波数検出器の一実施例のブロック図である。 図２は、本発明に係るデジタル周波数検出器の他の実施例のブロック図である 。 図３は、方形波における周波数の差によって生じるわずかな相対位相変化を測 定したグラフである。 図４は、方形波とサイン波の位相を示すグラフである。 図５は、スリップイベントの検出に使用されるサンプリング過程を示す図であ る。 図６は、ｋ番目のサンプルが使用されている点を除いて図５と同様のサンプリ ング過程を示す図である。 図７は、シンプルな周波数検出器の特性を示すグラフである。 図８は、シンプルな周波数検出器の変形例の特性を示すグラフである。 図９は、シンプルな周波数検出アレイを実現できるデジタル回路図である。 図１０は、シンプルな周波数検出アレイをより効果的に実現できるデジタル回 路図である。 図１１は、前記アレイの各周波数検出器の異なる開始位相を示すグラフである 。 図１２は、単一のアレイを構成する周波数検出器全部のスリップイベント時間 の瞬間を示す図である。 図１３は、基準波形と信号波形のそれぞれのアレイの周波数検出器のすべての スリップイベント時間の瞬間を示す図である。 図１４は、本発明にかかるデジタル周波数検出装置を実現できるデジタル回路 図である。 図１５は、デジタル周波数検出器の他の実施例のブロック図である。 図１６は、図１５に示すシンプルな周波数検出器すべてのスリップイベント時 間の瞬間を示すグラフである。 図１７は、デジタル周波数検出器の更に他の実施例を示すブロック図である。 図１８は、本発明の一実施例に係る周波数検出用の三角波形のサンプリングを 示す図である。 図１９は、ＰＡＭ／ＦＭ複合で使用されるデジタル周波数検出を実現する出力 を示す図である。 図２０は、図２０に示す出力のローパスフィルタを通したバージョンを示す図 である。 好適な実施例の詳細な説明 デジタル周波数検出装置及び方法の一実施例を図１に示す。デジタル周波数検 出器１０は、周波数ｆ_cのクロックでクロックされるデジタル部品で構成されて いる。信号基準波形ｆ_rおよび信号波形ｆ_sがデジタル周波数検出器１０に入力さ れる。基準波形と信号波形はｆ_cに関連するレートでサンプリングされる。この サンプルはシンプルな周波数検出器の各々が具えているアナログ−デジタルコン バータによってデジタル形式に変換される。最も基本的な形式では、入力信号が 方形波であり、サンプラとアナログ−デジタルコンバータがフリップフロップで ある。直列に接続したシンプルな周波数検出器で構成されたアレイ（図１４を参 照して後述する）においては、アナログ−デジタルコンバータを共用するように しても良い。デジタル化された基準波形のサンプルは、シンプルな周波数検出器 １２で構成されたアレイに送られる。このアレイを構成するシンプルな周波数検 出器は各々、基準波形に対して異なる開始位相を有する。同様に、デジタル化さ れた信号波形のサンプルがシンプルな周波数検出器１４で構成された別のアレイ に送られる。 デジタル周波数検出器１０の目的は、基準波形と信号波形間の周波数の差を正 確に測定することである。シンプルな周波数検出器１２で構成された第１のアレ イは、周波数ｆ_rの基準波形と周波数ｆ_cに関連するサンプリング周波数との位相 スリップを測定する。同様に、シンプルな周波数検出器１４で構成される第２の アレイは周波数ｆ_sの信号波形とｆ_cに関連するサンプリング周波数との位相スリ ップを測定する。 シンプルな周波数検出器で構成された二つのアレイから得たこれらの位相スリ ップ（以下本明細書中では、’スリップイベント’という）は回路１６で組み合 わされる。回路１６は、信号スリップイベントと基準スリップイベントを組み合 わせて、基準波形と信号波形との間の位相スリップを示す出力を生成する。この 位相スリップ情報を用いて、デジタル周波数検出器の出力を観察するシステム１ ０が、信号波形と基準波形間の瞬間的な周波数の差を決定することができる。出 力を観察するシステムは、位相スリップの方向から周波数の差の符号を決定し、 単位時間当たりの位相スリップ数から周波数差の大きさを決定することができる 。 多くの応用例において、信号基準波形が存在しない場合がある。このような場 合に、デジタル論理回路があたかも信号基準波形が存在するかのようなスリップ イベントストリームを発生する。図２に、デジタル周波数検出システムの代替実 施例を示す。この例では、周波数検出器で構成された第１のアレイ１２を、デジ タル論理回路１８に置き換えており、これが等価のスリップイベントを発生する 。 図３は、方形波用のデジタル周波数検出器のタスクを示す図である。方形波用 のデジタル周波数検出器の特別な実施例では、各シンプルな周波数検出器（１２ 、１４）は方形波間の２πの位相スリップを検出できるだけであるが、各周波数 検出器は測定される信号に対して異なる開始位相で検出を開始する。時刻ｔ₁に おいて、信号波はθだけ信号基準に先んじており、時刻ｔ₂においては、周波数 の差によって相対的な位相リードがθ＋δへわずかな量だけ増加している。方形 波用のデジタル周波数検出器１０はこれらのわずかな相対的な位相変化を検出し 、所望の周波数の差を出力することができなくてはならない。デジタル周波数検 出器 には、周波数ｆ_rの信号基準と周波数ｆ_sの信号波間の周波数の差がｆ_rに比較し て小さいと仮定される。即ち、 従って、信号基準と信号波間の位相スリップがいくつかの基準サイクルを越え て生じる。 方形波の位相を図４に示す。方形波がデジタル周波数検出器でサンプリングさ れるときの、−ＡとＡのレベルがそれぞれ論理レベル０と１に対応する。方形波 用のデジタル周波数検出器がレートｆ_cで方形波をサンプリングする。方形波用 のデジタル周波数検出器は、情報に関しての二つの別々の方形波のサンプルを有 し、二つのサンプル間に奇数のゼロクロス又は偶数のゼロクロスのいずれかがあ る。これに対して、サイン波の波形は、波形位相に関するより多くの情報を直接 に含んでいる（更なるアナログ処理を行うことなしに）。アナログ−デジタル変 換を用いて非連続時間でサンプルをとる時は、波形の位相に関する有意な情報を 得ることができる。 レートｆ_cで信号基準方形波をサンプリングするシステムを考える。 サンプリングの瞬間の位相は で与えられ、 基準方形波のスリップ通過時の位相は である。 ２πの位相スリップがθ_cおよびθ_r間に生じたときの検出を容易にするために 、基準周波数はフリップフロップを用いて二分される。これは、また、結果とし ての方形波のマーク対スペース比を確実に良好なものにする。図５にサンプリン グ処理を示す。サンプリング処理は時間ゼロで始まり、信号基準を だけリードしている。同定すべきイベントは、二つのサンプリングの瞬間が単一 の基準方形波の周期内に収まる時に生じる。これは、最後の二つのサンプルを単 にチェックして二つが同じ値であるかどうか（図５）を見ることによって同定さ れうる。これは、論理的には、反転端子付排他的ＯＲ機能でなし得る。論理値１ がシステムから出力され、これらのイベントの一つがいつ生じるかを報告する。 これらのイベントは以下に”スリップイベント”と呼ぶ。これらのスリップイベ ントは、θ_cスリップがθ_rを２πだけこえてスリップするときに生じる。このス リップイベントが発生する瞬間は、 で与えられる。 スリップイベントは、式（６）と（７）で与えられる時間的瞬間の後のサンプ リングの瞬間に報告されるであろう。システムは、周波数検出器として動作し、 出力パルスの周波数は、 で与えられる。ただし、システムはｆ_cとｆ_r間の２πの位相スリップに応答する だけである。 信号波基準のｋ番目のサンプルが使用され比較されているシステムを考えてみ る。このシステムを図６に示す。同定されるべきイベントは：ｋが奇数であり、 二つの連続したサンプルが同じ値を有する場合である。これも、論理的には反転 端子付排他的ＯＲ機能で行うことができる。ｋが偶数である場合については、二 つの連続したサンプルが異なる値を有する。これも、論理的には排他的ＯＲ機能 で行うことができる。パルスがシステムから出力されてこれらのスリップイベン トの一方が生じた時を報告する。 二つの周波数ｆ_c／ｋとｆ_r／ｋとが有効に比較されている。スリップイベント は、いつθ_c／ｋがθ_r／ｋを２π／ｋだけスリップして越えるかに関連し、スリ ップイベントが生じる時間的な瞬間は式（６）および（７）で与えられる。θ_c ／ｋとθ_r／ｋとの間の２π／ｋのスリップは、周期 で間隔が開いている。 システムは のサンプリング周期を有し、これはスペーシング周期（９）より大きい。これら の２π／ｋの奇数のスリップがｋ／ｆ_cのサンプリング周期中に（即ち、二つの 連続的なサンプル間に）生じると、スリップイベントが生じ、論理値１を出力す ることによって報告される。 ｐをサンプリング周期の分母を２π／ｋスリップ周期によって除した値として 定義すると、 ｐが偶数であり、サンプリング周期がｐ２π／ｋのスリップを含んでいれば、 従ってスリップイベントは報告されない。あるいは、時に、ｐ＋１を含み（奇数 ）スリップイベントが報告される。これらのスリップイベントの瞬間は、２π／ ｋの位相スリップ発生過程、（ω_c−ω_r）ｔ、が、サンプリング過程の位相ω_c ｔ／ｋを２πだけｐ回越えたときに生じる。これが生じる瞬間は、 で与えられる。 ｐが奇数であり、サンプリング周期がｐ２π／ｋのスリップを含んでいれば、 従ってスリップイベントが報告される。あるいは、時に、ｐ＋１ ２π／ｋを含 み（偶数）スリップイベントは報告されない。このスリップイベントが報告され ない瞬間は、２π／ｋのスリップ発生過程の位相、（ω_c−ω_r）ｔ、が、サンプ リング過程の位相ω_cｔ／ｋを２πだけｐ回越えたときに生じる。これが生じる 瞬間も式（１２）と式（１３）で与えられる。 このシステムは、シンプルな周波数検出器として動作し、ｆ_cとｆ_r間で２πの 位相スリップが生じる時を報告する。周波数検出器は のレンジ内でリニアであり、ｐが偶数の時は負のスロープを、ｐが奇数の時は正 のスロープを描く。周波数検出器特性のプロットを図７に示す。 方形波用のデジタル周波数検出器の好ましい実施例においては、各独立したシ ンプルな周波数検出器が若干変形されている。ｐが奇数であれば、スリップイベ ントを報告しない動作と、スリップイベントを報告する動作が入れ替わる。即ち 、サンプリング周期がｐ＋１ ２π／ｋのスリップを含むときにスリップイベン トが報告されｐ２π／ｋスリップを含むときには報告されない。このように、周 波数検出器特性は、図８に示すよう常に負のスロープを示す。 ｋ個のサンプルのうち一つだけが周波数検出器によって使用されており、従っ て同じサンプラとサンプリングレートを用いて、ｌ個の周波数検出器でできたア レイが構成され、このとき となる。 周波数検出器は、サンプラからの連続的なサンプルを用いてシーケンシャルに 作動する。各周波数検出器は、メモリ要素を具えており、現サンプルのｋサンプ ル前に発生した前サンプルを格納する。各周波数検出器の出力は、適当な時間で 観察されている。この周波数検出器アレイを実現できるな例を図９に示す。 図９を参照すると、分割された信号基準方形波がフリップフロップ２０でサン プルされる。独立した周波数検出器は各々、最後のサンプルを格納するための各 自のフリップフロップ２２を有する。これらの格納フリップフロップ２２は、ｋ 個のｆ_cクロック周期ごとに一回、フェーズドクロック発生ブロック２４で生じ るフェーズドクロックでクロックされる。反転端子付き排他的ＯＲゲート２６は 、スリップイベントが発生したかどうかを決定する。各周波数検出器の出力はサ ンプラが特別な周波数検出器用のサンプルをホールドしているとき、即ち、ｋ個 のｆ_cクロック周期のうちの一つのｆ_cクロック周期をホールドしているときにの み観察されることに留意すべきである。 シンプルな周波数検出器は、サンプラからのｌ個の連続したサンプルを用いる 場合に、図１０に示すようなよりハードウエア的に十分な装置を使用しうる。 ここでは、各周波数検出器は、スリップイベントを検出したかどうかを報告す るためにｋ個のｆ_cクロック周期ごとに一回ゲート２６を必要とするだけなので 、反転出力付きの排他的ＯＲゲート２６を、周波数検出器の間で共用している。 周波数検出器アレイの出力はビットストリームであり、周波数検出器がスリップ イベントを検出したかどうかを示す。メモリ要素はシフトレジスタ２８に含まれ て いる。ｌが大きい場合には、デンサ形式のメモリをより好適に使用できる。サン プラ２０は、分割された信号基準をサンプルする。周波数検出器アレイの出力が ｋ個のｆ_cクロック周期のうちのひとつの周期だけに観察されることに留意すべ きである。 アレイを構成する各周波数検出器の開始時刻（ｔ＝０）は、実際は、物理的に 異なる時間であり、各物理的な開始時間は、１／ｆ_c秒ずつ異なる（ｋ個のサン プリングの瞬間のｌ個がどのように選択されるかによって決まる）。したがって 、各周波数検出器のサンプリング過程の信号基準に対する開始位相、θ_initは異 なる。これらの異なる開始位相を図１１に示す。各周波数検出器のθ_initは、一 つの周波数検出器のθ_init、ｆ_rおよびｆ_c、および、ｋ個のサンプリング瞬間の うちのｌ個の選択方法が与えられれば決めることができる。一つの連続したサン プルが使用されている単純なケースの場合、開始位相は となる。 θ_init、は、０、２πラジアンにわたって分布される。ｌ、ｋ、ｆ_rおよびｆ_c を慎重に選択することによって、０、２πラジアンにわたってθ_initを比較的均 一に分布させることができる。各周波数検出器用のスリップイベントの瞬間は、 式（１２）で与えられる。アレイを構成するすべての周波数検出器に関するスリ ップイベントの時間的瞬間を図１２に示す。ここでは、各周波数検出器の開始時 間がゼロにおかれている。サンプリング周期ｋ／ｆ_cも図１２に示されており、 各周波数検出器についてのサンプリング周期の境界は時刻０で開始している。 周波数検出器アレイの出力を観察するシステムは、ｋ／ｆ_cサンプリング周期 におけるスリップイベントを報告するｌ個の周波数検出器の数を見ている。報告 さ れたスリップイベントの数が、図１２に示すように特別なサンプリング周期の２ つの境界間に含まれているスリップイベントの瞬間の数である。開始位相が０、 ２πラジアンにわたって均一に分布されている場合には、報告された各スリップ イベントが、信号がサンプリングクロックを２π／ｌラジアンだけスリップした 旨を示す。サンプリング周期当たりのスリップイベントの平均数は である。 ここで、検出器アレイＡと検出器アレイＢの二つの検出器アレイを考える。双 方ともに周波数ｆ_cの同じサンプリングクロックを使用している。検出器アレイ Ａは周波数ｆ_rの基準波形をサンプリングしており、検出器アレイＢは周波数ｆ_s で検出されるべき信号をサンプリングしている。最初の信号スリップイベントの 瞬間は、図１３に示すように最初の信号基準スリップイベントの瞬間に先行して いるものと仮定する。 検出器アレイＡからのスリップイベントストリームが、検出器アレイＢからの スリップイベントストリームと組み合わさって、次のように、−１、０、１の３ 元値を形成する。アレイＡがスリップイベントを示し、アレイＢが示さない場合 は−１が出力される。アレイＢがスリップイベントを示し、アレイＡが示さない 場合は１が出力される。両方のアレイＡおよびＢがスリップイベントを示すか、 あるいはスリップイベントを示さない場合は、０が出力される。従って、アレイ Ａからのスリップイベントストリームが有効に、検出器アレイＢからのスリップ イベントストリームから取り出される。この３元値は重ねられて数Ｎを形成する 。Ｎは、検出器アレイＡとＢ中のｌ個のシンプルな周波数検出器のすべてがスリ ップイベントを報告する機会を持った後に、ｋ／ｆ_cサンプリング周期の最後に 観察される。 ｆ_sがｆ_rに等しい場合は、サンプリング周期の境界がスリップ間でどのように 収まるかによって、Ｎは１か０のいずれかになる。 ｆ_sがｆ_rより僅かに小さい場合は、スリップイベント（式（１２））間の期間 が小さくなる。Ｎはいずれにせよ観察され、基準波が信号波を越えてゆっくりと スリップして行く際に２の値を持つ。２が観察されるより以前に生じたるあろう 信号を越える基準位相の増加は、サンプリング周期の境界がスリップイベント間 でどのように収まるかによって決まる。しかし、この増加は以下の範囲内にある 。 このことは、周波数検出器の開始位相が周波数の差によっては有意に変化しな いことを仮定する。従って、２のカウントは、信号と信号基準との間に約２π／ ｌの位相スリップが生じたことを示す。２が観察されると、スリップが表示され 、Ｎは１にリセットされる。２であるＮの引き続いての観察は、サンプリング周 期の境界が常にスリップイベント間の同じ場所に収まっていることを仮定して、 更にちようど２π／ｌの位相スリップが信号波と基準波との間に生じたことを示 す。 ｆ_sがｆ_rより僅かに大きい場合は、スリップイベント間の周期（式（１２）） が大きくなる。Ｎは、いずれにせよ観察されて、信号波が基準波を越えてゆっく りとスリップ通過して行く際にマイナス１の値をもつ。マイナス１が観察される より以前に生じるであろう基準波を越えた信号位相の増加は、サンプリング周期 の境界がスリップイベント間でどのように収まるかによって決まる。しかし、こ の増加は以下の範囲内にある。 このことは、周波数検出器の開始位相が周波数の差によっては有意に変化しな いことを仮定する。従って、マイナス１のカウントは、信号波と基準波との間に 約２π／ｌの位相スリップが生じたことを示す。マイナス１が観察されると、ス リップが表示され、Ｎは０にリセットされる。マイナス１であるＮの引き続いて の観察は、サンプリング周期の境界が常にスリップイベント間の同じ場所で収ま っていることを仮定した上で、更にちょうど２π／ｌの位相スリップが信号波と 基準波との間に生じたことを示す。 上述したように、信号波形と基準波形間の２π／ｌオーダの位相スリップを検 出することができる。デジタル周波数検出器の出力は、信号波形と基準波形間の 位相スリップに関するこの情報である。デジタル周波数検出器の出力を観察して いるシステムは、位相スリップの方向から周波数の差の符号を、また、単位時間 当たりのスリップの数から周波数の差の大きさを決定することができる。 信号スリップイベントが基準スリップイベントをリードしているという先にな された仮定が正しくない場合は、スタートアップ時に生じる位相スリップのエラ ー表示がある。Ｎがゼロにリセットされている状態にもかかわらずスタートアッ プした後は、信号スリップイベントが基準スリップイベントをリードしていると の仮定が真実となり、上述したとおり動作が継続する。 多くの場合、基準波形が存在しないことがある。この場合、方形波用のデジタ ル周波数検出器は、あたかも、周波数ｆ_rの信号基準と、式（５）で与えられる 。うな初期位相が存在するように、一秒あたり同じ数のスリップイベントを有す るスリップイベントストリームを単純に発生する。 方形波用の典型的なデジタル周波数検出器を実現できる装置を図１４に示すと 共に、上述した方形波用のデジタル周波数検出器１０のキー要素を示す。この装 置は図１０の周波数検出器アレイを取り入れている。典型的には、僅かな数に対 する不安定性のために、分割された信号をサンプルする単純なフリップフロップ ２０をフリップフロップシステムに代えて、間違いを少なくするようにする。し かし、その機能はフリップフロップ２０と同じである。シンプルな周波数検出器 アレイは、上述したとおり、シフトレジスタ２８と、反転出力付排他的ＯＲゲー トで構成されている。論理ゲート３０は、カウンタ３２で発生するスリップイベ ントから周波数検出器アレイのスリップイベントを減算するのに使用されている 。結果としての三元値はアキュムレータ３４でＮを形成する。 信号周波数は、基準周波数と異なって、周波数検出器の開始位相に有意な変化 を与え、おそらく開始位相が０、２πに亘って不均一に分布されることがある。 これが実際に生じた場合、方形波用のデジタル周波数検出器はもはや位相スリッ プの大きさを正確に表示しない。開始位相が信号周波数のレンジに確実に均一に 分布されるように、ｆ_cを慎重に選択することによって、方形波用のデジタル周 波数検出器をより広い周波数レンジに亘って使用できるようになる。 開始位相を均一に分配するべくｆ_cを選択した例を挙げる。公称周波数１０Ｍ Ｈｚの信号中には２π／１００の位相スリップが検出されるはずである。従って 、１００のシンプルな周波数検出器が周波数検出アレイに必要となる。周波数検 出器アレイは、１００の連続的なサンプルを使用する単純な方法をとる。１００ の開始位相を確実に均一に分配するためには、 の値が、以下の条件を満足しなければならない。 この特別なケースでは、条件（２３）と（２４）を満足するｆ_cの値は、１／ ９９ｎｓ、１／９７ｎｓ、１／９３ｎｓ、１／９１ｎｓ、１／８９ｎｓ、１／８ ７ｎｓなどである。 レートｆ_rでクロックできない方形波用のデジタル周波数検出器がわずかな位 相変化を検出できることは興味深い。もし、レートｆ_rでクロックされたら、独 立した周波数検出器間の開始位相の多様化は不可能であり、２πの位相スリップ のみが検出されうることになる。独立した周波数検出器は、式（１４）で規定さ れているようにリニア領域で動作する。従って、与えられているｋ、ｌ、ｆ_r、 および予想されるｆ_s、ｆ_cは、周波数検出器をリニア領域で維持するように選択 されなければならない。 方形波用のデジタル周波数検出器が位相スリップの発生を検出できる早さは、 サンプリング周期ｋ／ｆ_cである。 多くの場合、式（２）によってｆ_cに与えられる制限により、必要であるより 早い検出速度または検出周波数となる。このような場合、式（２）で与えられて いるレートよりも低いレートで方形波用のデジタル周波数検出器をクロックする ことが望まれる。ｎ回遅いレートｆ_cnで方形波用のデジタル周波数検出器を確実 にクロックするためには、検出されうる最も小さい位相スリップを決定する、整 数ｎは ｌは、所望の回数よりもｎ倍大きく選択される必要がある。ｆ_cnでクロックされ た方形波用のデジタル周波数検出器は、ｆ_cでクロックされている方形波用のデ ジタル周波数検出器と等価であるが、観察されているｎ番目毎のシンプルな周波 数検出器のみである。また、ｆ_cおよびｎは慎重に選択して、確実に１／ｎ個の 周波数検出器の開始位相が０、２πにわたって均一に分布されるようにしなけれ ばならない。 より高い位相スリップ検出周波数が求められる場合、方形波用デジタル周波数 検出器を式（２）で表されるよりも高いレートでクロックすることができる。よ り速いシステムについて以下に述べる。信号入力方形波のマークスペース比が十 分に良好である場合、例えば、信号がＩＦ（中間周波数）フィルタの出力である 場合、信号を二分することを省略しうる。この省略は、ｆ_rを効果的に２倍にし 、従ってｆ_cも２倍にする必要がある。 上述した方形波用のデジタル周波数検出器を直列に接続した装置では、２π／ ｋラジアンのオーダで信号基準と信号波との間の位相スリップを検出できるｋ個 のｆ_cクロックサイクルが必要である。いくつかの適用例では、周波数のより速 い測定が必要になる。デジタル周波数検出器のシンプルな周波数検出器は測定す る信号に対して開始位相を平均的に分布することが必要である。最後のセクショ ンにおいて、この開始位相はサンプリングクロックｆ_cと基準波ｆ_rとの周期性を 利用して分散される。分散された開始位相を得るこの他の技術は、アレイを構成 する独立した周波数検出器によってサンプルする前に、まざまな値で基準波形を 遅延させることである。この技術を実現できる装置を図１５に示す。 図１５を参照すると、ｑ個のシンプルな周波数検出器３６が、それぞれレート ｆ_cでクロックされている。ｆ_cイコールｆ_rとすることは可能であるが、ｆ_cがｆ_r からオフセットしているときに周波数検出器が大変効果的に実現され、ｆ_cが式 （２）を満足するように選択される。基準波は遅延要素３８によって遅延され、 様々な開始位相を得ることができる。各シンプルな周波数検出器３６は、他の周 波数検出器の開始位相に対する自身の開始位相θ_initiで時間０の時にスタート する。各周波数検出器の開始位相は、信号基準が遅延する時間に依存している。 この遅延は、開始位相が０、２πにわたって均等に分布するように選択される。 各周波数検出器についてｆ_cがｆ_rを越えて１サイクルだけスリップする瞬間が式 （６）で与えられている。図１６は図１５のアレイを構成する全周波数検出器に ついてのスリップイベントの瞬間を示す。 サンプルクロック周期ごとに報告されるスリップイベントの平均数は である。 ２π／ｑのオーダの基準波形（実際のあるいはちょうど発生したスリップイベ ント）と信号波形間の位相スリップの検出は、図１４に示される直列に接続した 装置における検出と同様である。異なる点は、各サンプルクロック周期でアキュ ムレートされている三元値ではなく、より大きな値がアキュムレートされている 点である。また、アキュムレータＮの状態は、ｋ個のサンプリングクロック周期 ごとではなく、各サンプリングクロック周期ごとに観察されている。また、式（ ２０）と（２１）のｌに変えてｑが使用される。 様々な値で基準波形を遅らせる代替スキームのひとつは、シンプルな周波数検 出器へのクロックを遅らせることである。このクロックの遅延は、確実に開始位 相を均一に分配するように選択する必要がある。操作は、上述した並列に接続し た装置の操作と同じである。従って、基準波形と信号波形との間の位相の若干の 変化を、一回のサンプリングクロック周期内で検出しうる。しかしながら、より 多くのハードウエアが必要であり、遅延要素を製造する精度が、通常、周波数検 出器の数ｑを制限することになる。 遅い直列法と速い並列装置との妥協案が、図１５に示すシンプルな周波数検出 器３６を上述の直列接続した検出器アレイで置き換えることである。この方法に よると、ｋ個のサンプリングクロック周期中に２π／（ｑｌ）のオーダの位相変 化を検出することが可能である。ここでも、ｑｌ個の周波数検出器すべての開始 位相が０と２πにわたって平均して分布されなくてはならない。いくつかのシス テムでは、サンプリングクロックレートｆ_cを信号基準周波数ｆ_rより速いレート で動作させることが可能である。これらのシステムでは、式（２）で与えられて いる制限よりｑ倍速くサンプルする事が可能である。一つの方法は、レートｑｆ ｃでクロックから取り出されるクロックを同調させて、ｑ個の並列周波数検出器 のサンプラをクロックすることである（図１７）。 図１７を参照すると、周波数ｆ_cで同調されたクロックがフェーズドクロック 発生器４０で発生する。サンプラ４２（通常は単にフリップフロップ）は、基準 波形をサンプルして、周波数ｆ_cの異なるフェーズドクロックでクロックされる 。サンプラの出力は、シンプルな周波数検出器３６に送られる。これらは、上述 した直列に接続された検出器アレイで置き換えて、より小さな位相変化を検出す るようにしても良い。代替的に波数検出器システム全体がこのより高い周波数ｑ ｆ_cで稼働できる場合は、方形波用のデジタル周波数検出器を直列に接続した装 置（図１４参照）を、ｑｆ_cのサンプリングクロックで使用することができる。 このサンプリング周期はｋｑ回のサンプリングクロック周期になる。 三角波用のデジタル周波数検出器の実施例について以下に述べる。周波数ｆ_r の三角波と、その三角波の量子化したバージョンを図１８に示す。量子化器はＷ レベルのものであり、この場合Ｗは８である。量子化された値の最小有意ビット （ＬＳＢ）を観察することによって周波数（Ｗ−１）ｆ_rの方形波を形成できる 。図１８に示すような三角波の振幅と、その量子化スレッシュホールドに対する 位置から、この方形波は、三角波の全周期みわたり５０／５０のマーク対スペー ス比を有する。 三角波用のデジタル周波数検出器に使用されるシンプルな周波数検出器は、ア ナログ−デジタル変換器（ＡＤＣ）を有しており、ディスクリート時間で三角波 をサンプルする。ディスクリートサンプル時間は、デジタル周波数検出器を駆動 する周波数ｆ_cのクロックに関係する。時間ｔ_lにおけるサンプルを図１８に示す 。このサンプルは本例ではＡＤＣで３ビットのバイナリ値に量子化されている。 残りのシンプルな周波数検出器は、量子化されたサンプルのＬＳＢを観察するだ けである。ＡＤＣとは別に、三角波はシンプルな周波数検出器に周波数２（Ｗ− １）ｆ_rの方形波のように現れる。（方形波は上述の例で行われているように２ つに分割できないため、２のファクタが生じる。そこで、上述した方形波の周波 数を検出するための方法と同じ方法を、残りの三角波用のデジタル周波数検出器 に使用することができる。 要約すると、三角波用のデジタル周波数検出器に用いられているシンプルな周 波数検出器は、三角波をサンプルし、量子化するのにＡＤＣが必要である。しか しながら、残りの三角波用のデジタル周波数検出器は、周波数２（Ｗ−１）ｆ_r の方形波用に設計された方形波用のデジタル周波数検出器と同じである。ｌ個の シンプルな周波数検出器で構成されたアレイを用いて、信号波形と基準三角波形 間の２π／２（Ｗ−１）ｌオーダの位相スリップが検出できる。 デジタル周波数検出器をいわゆる狭い帯域のＦＭ復号用に使用した例を以下に 述べる。 表１に示すように、特別な４レベルのＰＡＭ／ＦＭモデュレーションフォーマ ットが、４つの周波数のうちの一つを搬送して２ビットのシンボルを搬送する。 表１：シンボルアルファベット シンボルレートは３．１２５ｋｂａｕｄである。シンボルレートの１０倍のレ ートで２π／１００のオーダのＦＭ信号における位相変化を検出することが要求 されている。従って、サンプリングレートｆ_cnは３ＭＨｚのオーダでなくてはな らない。この特別なケースでは、ＩＦ周波数（ｆ_rにセットしてある）が１０Ｍ Ｈｚである。たとえＩＦ周波数がより高くても、デジタル周波数検出器は約３Ｍ Ｈｚでクロックされるにすぎない。ｌ／ｎは１００でなくてはならない。ｆ_cnは 、１／２９３、すなわち３．４１２９７ＭＨｚになるように選択される。ｋ／ｎ は１０７になるように選択される。ｎは３である。この復号を実行するデジタル 周波数検出器の装置は、図１４に示すものと同じである。デジタル周波数検出器 の出力が、図１９に示されており、この出力をローパスフィルタでろ波したバー ジョンを図２０に示す。開始位相が完全に分布されていないために、デジタル周 波数検出器の出力に多少リップルがある。 上述した方形波用のデジタル周波数検出器の実施例は、方形波の周波数を測定 する従来技術を上回る以下に述べる重要な利点を有する： （ｉ） 方形波用のデジタル周波数検出器をクロックするクロックレートに関係 なく、信号波形と基準方形波形間の任意の小さな位相変化を検出することができ る。 （ｉｉ） 方形波用のデジタル周波数検出器が全体的にデジタル部品で構成され ている。ほとんどのアプリケーションで、デジタル周波数検出器が周波数検出用 にアナログサブシステムあるいは高速アナログ−デジタル変換器を不要とする。 完全にデジタル化することは、精密部品あるいは製造時におけるチューニングを 不要にする。デジタル形式のデジタル周波数検出器の出力により、保存、処理が 容易になる。 （ｉｉｉ） 方形波用のデジタル周波数検出器を構成するのに必要とされる部品 は、論理ゲートやフリップフロップなどのように市場で入手可能なデジタル部品 である。従って、デジタル周波数検出器は、デジタル集積回路技術を用いて容易 に集積化されうる。 上述の例に加えて、本発明の基本的な発明コンセプトを外れない限り、デジタ ル通信あるいは電子技術の分野の当業者に様々な変形例が考えられる。例えば、 位相角を変調した信号の変調および復調、周波数同期、信号間の周波数差の正確 な測定を含む様々な電子技術の領域に本発明を変形して適用することができる。 上述の記載、および以下に述べる請求項から決定されるこれらの変形例すべては 、本発明の範囲内にあると考えられる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 １． 信号波形と基準波形との間の僅かな周波数の差を検出するデジタル周波数 検出装置において、該検出装置が： 基準波形とサンプルクロック信号との間の位相スリップを有効に示す基 準スリップイベントをデジタル的に発生する手段と； 信号波形とサンプリングクロック信号との間の位相スリップを有効に示 す信号スリップイベントをデジタル的に発生する手段と； 前記基準スリップイベントと前記信号スリップイベントをデジタル的に 組み合わせて、基準波形と信号波形との間の位相スリップを示すデジタル出力を 発生する手段とを具え、 前記信号波形と基準波形との間の周波数の差の大きさを単位時間当たり の位相スリップの数から決定できることを特徴とするデジタル周波数検出装置。 ２． 請求項１に記載のデジタル周波数検出装置において、前記基準スリップイ ベント発生手段が、シンプルなデジタル周波数検出器で構成されたアレイを具え 、各シンプルな周波数検出器は基準波形とサンプリングクロック信号間の大きな 位相スリップを検出できるのみであり、前記アレイを構成する各シンプルな周波 数検出器の開始位相が基準波形に対して異なることを特徴とするデジタル周波数 検出装置。 ３． クレーム１に記載のデジタル周波数検出装置において、前記基準スリップ イベント発生手段が、あたかも基準波形が存在するかのようなスリップイベント ストリームを発生するように設計されたデジタル論理回路を具えることを特徴と するデジタル周波数検出装置。 ４． 請求項１に記載のデジタル周波数検出装置において、前記信号スリップイ ベント発生手段が、シンプルなデジタル周波数検出器で構成されたアレイを具え 、各シンプルな周波数検出器が前記信号波形と前記サンプリングクロック信号間 の大きな位相スリップを検出できるのみであり、前記アレイを構成する各シンプ ルな周波数検出器の開始位相が信号波形に対して異なることを特徴とするデジタ ル周波数検出装置。 ５． 請求項４に記載のデジタル周波数検出装置において、前記組み合わせ手段 が前記信号スリップイベントのストリームから前記基準スリップイベントのスト リームを有効に取り出して、前記基準波形と前記信号波形間の位相スリップを示 す出力を発生することを特徴とするデジタル周波数検出装置。 ６． 請求項５に記載のデジタル周波数検出装置において、前記シンプルな周波 数検出器の各々が、前サンプルを格納するメモリ要素と、スリップイベントが発 生しているかどうかを決定する反転端子付排他的ＯＲゲートを具えることを特徴 とするデジタル周波数検出装置。 ７． 請求項６に記載のデジタル周波数検出装置において、各シンプルな周波数 検出器が具える前記メモリ要素が、フェーズドクロック発生手段で発生したフェ ーズドクロック信号で所定の周期にクロックされたフリップフロップであること を特徴とするデジタル周波数検出装置。 ８． 請求項４に記載のデジタル周波数検出装置において、単一の反転付き排他 的ＯＲゲートが据えてのシンプルな周波数発生器管で共用されており、前記メモ リ要素がシフトレジスタであることを特徴とする周波数検出装置。 ９． 請求項４に記載のデジタル周波数検出装置において、前記信号スリップイ ベント発生手段が更に、前記サンプリングクロック信号で決定された周波数で前 記信号波形をサンプリングするデジタルサンプリング回路を具えることを特徴と する周波数検出装置。 １０． 請求項４に記載のデジタル周波数検出装置において、前記信号スリップ イベント発生手段が、更に、前記アレイを構成するシンプルなデジタル周波数検 出器の各々に供給される信号波形を遅延させるように構成された複数のデジタル 遅延要素を具え、前記遅延要素が各々のシンプルな周波数検出器の開始位相を０ から２πにわたって均等に分配するように遅延支えるように選択されていること を特徴とするデジタル周波数検出装置。 １１． 信号波形と基準波形との間の小さな周波数の差を検出するデジタル周波 数検出方法において、該方法が： 基準波形とサンプルクロック信号との間の位相スリップを有効に示す基 準スリップイベントをデジタル的に発生する工程と； 信号波形とサンプルクロック信号との間の位相スリップを有効に示す信 号スリップイベントをデジタル的に発生する工程と； 前記基準スリップイベントを前記信号スリップイベントと組み合わせて 前記基準波形と前記信号波形との間の位相スリップを示すデジタル出力を発生す る工程と；を具え、 単位時間当たりの位相スリップの数から前記信号波形と前記基準波形と の間の周波数の差の大きさを決定できることを特徴とするデジタル周波数検出方 法。 １２． 請求項１１に記載のデジタル周波数検出方法において、前記デジタル的 に基準スリップイベントを発生するステップが、シンプルなデジタル周波数発生 器アレイを用いて実行され、各周波数発生器が前記基準波形と前記サンプリング クロック信号との間の大きな位相スリップを検出できるのみであり、前記アレイ を構成する各周波数発生器の開始位相が前記基準波形に対して異なることを特徴 とするデジタル周波数検出方法。 １３． 請求項１１に記載のデジタル周波数検出方法において、前記デジタル的 に基準スリップイベントを発生するステップが、あたかも基準波形が存在するか のようなスリップイベントをデジタル的な発生を含むことを特徴とするデジタル 周波数検出方法。 １４． 請求項１１に記載のデジタル周波数検出方法において、前記デジタル的 に信号スリップイベントを発生するステップが、シンプルなデジタル周波数検出 器で構成されたアレイを用いて実行され、各シンプルな周波数検出器が、前記信 号波形と前記サンプリングクロック間の大きな位相スリップを検出できるのみで あり、前記アレイを構成する各シンプルな周波数検出器の開始位相が前記信号波 形に対して異なることを特徴とするデジタル周波数検出方法。 １５． 請求項１１に記載のデジタル周波数検出方法において、前記デジタル的 に組み合わせるステップが、前記信号スリップイベントストリームから前記基準 スリップストリームを有効に取り出して、前記基準波形と前記信号波形との間の 位相スリップを有効に示す出力を発生する工程を含むことを特徴とするデジタル 周波数検出方法。