JP2001352142A - Ceramic circuit substrate - Google Patents
Ceramic circuit substrateInfo
- Publication number
- JP2001352142A JP2001352142A JP2000172000A JP2000172000A JP2001352142A JP 2001352142 A JP2001352142 A JP 2001352142A JP 2000172000 A JP2000172000 A JP 2000172000A JP 2000172000 A JP2000172000 A JP 2000172000A JP 2001352142 A JP2001352142 A JP 2001352142A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- wiring pattern
- circuit board
- wire bonding
- ceramic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、キャビティ内に少
なくとも１つの回路素子を搭載するセラミック回路基板
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board having at least one circuit element mounted in a cavity.
【０００２】[0002]
【従来の技術】従来より、図６に示すように、セラミッ
ク回路基板１１に形成したキャビティ１２内にＩＣチッ
プ１３を搭載し、このＩＣチップ１３の端子とセラミッ
ク回路基板１１のワイヤボンディングランド１４との間
をボンディングワイヤ１５で接続し、更に、回路構成に
よっては、２つのワイヤボンディングランド１４間を配
線パターン１６で接続して、ＩＣチップ１３の端子同士
を接続するようにしたものがある。このものでは、配線
パターン１６で接続する２つのワイヤボンディングラン
ド１４間に他のワイヤボンディングランド１４ａが存在
する場合は、当該ワイヤボンディングランド１４ａと配
線パターン１６とが交差しないようにする必要があり、
そのために、キャビティ１２の周辺にスルーホール導体
１７によって配線パターン１６を立体的に形成するよう
にしていた。2. Description of the Related Art Conventionally, as shown in FIG. 6, an IC chip 13 is mounted in a cavity 12 formed in a ceramic circuit board 11, and terminals of the IC chip 13 and wire bonding lands 14 of the ceramic circuit board 11 are connected to each other. Are connected by a bonding wire 15 and, depending on the circuit configuration, two wire bonding lands 14 are connected by a wiring pattern 16 to connect the terminals of the IC chip 13 to each other. In this case, when another wire bonding land 14a exists between two wire bonding lands 14 connected by the wiring pattern 16, it is necessary to prevent the wire bonding land 14a from intersecting with the wiring pattern 16.
Therefore, the wiring pattern 16 is formed three-dimensionally around the cavity 12 by the through-hole conductor 17.
【０００３】[0003]
【発明が解決しようとする課題】しかし、上記従来の構
成では、キャビティ１２の周辺にスルーホール導体１７
によって配線パターン１６を立体的に形成するため、セ
ラミック回路基板１１の積層数を増加したり、基板サイ
ズを大きくする必要があり、コストアップにつながると
共に、小型高密度実装化の要求を十分に満たせなくなっ
てきた。However, in the above-mentioned conventional structure, the through-hole conductor 17 is provided around the cavity 12.
Since the wiring pattern 16 is formed three-dimensionally, it is necessary to increase the number of layers of the ceramic circuit board 11 or increase the size of the board, which leads to an increase in cost and can sufficiently satisfy the demand for compact and high-density mounting. Is gone.
【０００４】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、キャビティ内のワイ
ヤボンディングランド間を接続する配線パターンの構造
を改良してコスト削減と小型高密度実装化を実現するこ
とができるセラミック回路基板を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and accordingly, it is an object of the present invention to improve the structure of a wiring pattern for connecting between wire bonding lands in a cavity to reduce cost and reduce the size and density of a high-density package. It is an object of the present invention to provide a ceramic circuit board capable of realizing integration.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１のセラミック回路基板は、キャビ
ティ内に搭載する同一の回路素子の端子同士又は異なる
回路素子の端子同士を接続する配線パターンをキャビテ
ィの側面に形成したものである。この構成では、従来の
未利用スペースであるキャビティ側面を配線スペースと
して有効に利用して配線パターンを形成するため、キャ
ビティの周辺に該配線パターンやそれを接続するスルー
ホール導体を形成する必要がなくなる。According to a first aspect of the present invention, there is provided a ceramic circuit board for connecting terminals of the same circuit element mounted in a cavity or terminals of different circuit elements. The wiring pattern to be formed is formed on the side surface of the cavity. In this configuration, since the wiring pattern is formed by effectively utilizing the side surface of the cavity, which is a conventional unused space, as a wiring space, there is no need to form the wiring pattern or a through-hole conductor connecting the wiring pattern around the cavity. .
【０００６】この場合、請求項２のように、配線パター
ンをキャビティの２以上の側面に跨がって形成しても良
い。このようにすれば、配線パターンで接続する端子
（ワイヤボンディングランド）の位置を問わず、本発明
を実施できる。In this case, the wiring pattern may be formed over two or more side surfaces of the cavity. With this configuration, the present invention can be implemented regardless of the positions of the terminals (wire bonding lands) connected by the wiring pattern.
【０００７】或は、請求項３のように、配線パターンの
途中に抵抗体を形成しても良い。このようにすれば、キ
ャビティ側面を有効に利用して抵抗体も形成することが
できると共に、配線パターンで接続する端子間（ワイヤ
ボンディングランド間）の抵抗値を調整できる。Alternatively, a resistor may be formed in the middle of the wiring pattern. With this configuration, the resistor can be formed by effectively utilizing the side surface of the cavity, and the resistance value between the terminals connected between the wiring patterns (between the wire bonding lands) can be adjusted.
【０００８】本発明のセラミック回路基板をグリーンシ
ート積層法で製造する場合は、請求項４のように、積層
前のセラミックグリーンシートに形成されたキャビティ
用開口部の側面に導体ペーストを吸引印刷法で印刷して
配線パターンを形成すると良い。このようにすれば、生
産性に優れた印刷手法を用いて本発明を実施することが
できる。When the ceramic circuit board of the present invention is manufactured by a green sheet laminating method, a conductive paste is suction-printed on a side surface of a cavity opening formed in a ceramic green sheet before laminating. To form a wiring pattern. In this way, the present invention can be implemented using a printing method with excellent productivity.
【０００９】[0009]
【発明の実施の形態】［実施形態（１）］以下、本発明
の実施形態（１）を図１乃至図４に基づいて説明する。
セラミック回路基板２１は、複数枚のセラミックグリー
ンシート２７ａ〜２７ｅ（図２参照）を積層して、その
積層体を焼成して製造したものであり、その中央部分に
はキャビティ２２が形成されている。キャビティ２２内
には、ＩＣチップ２３、コンデンサ等の回路素子が１個
又は複数個搭載されている。[Embodiment (1)] An embodiment (1) of the present invention will be described below with reference to FIGS.
The ceramic circuit board 21 is manufactured by laminating a plurality of ceramic green sheets 27a to 27e (see FIG. 2) and firing the laminated body, and a cavity 22 is formed in a central portion thereof. . One or a plurality of circuit elements such as an IC chip 23 and a capacitor are mounted in the cavity 22.
【００１０】キャビティ２２は段付き形状に形成され、
キャビティ２２内の段部上面には、複数のワイヤボンデ
ィングランド２４が厚膜法で形成されている。そして、
キャビティ２２内に搭載されたＩＣチップ２３等の回路
素子の端子とワイヤボンディングランド２４との間がボ
ンディングワイヤ２５で接続されている。The cavity 22 is formed in a stepped shape,
A plurality of wire bonding lands 24 are formed on the upper surface of the step in the cavity 22 by a thick film method. And
A terminal of a circuit element such as an IC chip 23 mounted in the cavity 22 and a wire bonding land 24 are connected by a bonding wire 25.
【００１１】更に、キャビティ２２の側面には、２つの
ワイヤボンディングランド２４を接続する配線パターン
２６が吸引印刷法で形成され、この配線パターン２６に
よってＩＣチップ２３の２つの端子間が接続されてい
る。本実施形態（１）では、配線パターン２６は、キャ
ビティ２２の２以上の側面に跨がって立体的に形成され
ている。この配線パターン２６で接続する２つのワイヤ
ボンディングランド２４間には、他のワイヤボンディン
グランド２４ａが形成されているが、配線パターン２６
をワイヤボンディングランド２４ａから少なくとも１層
分離れた層に形成することで、配線パターン２６とワイ
ヤボンディングランド２４ａとが交差しないようにして
いる。Further, on the side surface of the cavity 22, a wiring pattern 26 for connecting the two wire bonding lands 24 is formed by a suction printing method, and the two terminals of the IC chip 23 are connected by the wiring pattern 26. . In the embodiment (1), the wiring pattern 26 is formed three-dimensionally over two or more side surfaces of the cavity 22. Another wire bonding land 24a is formed between the two wire bonding lands 24 connected by the wiring pattern 26.
Is formed in a layer separated by at least one layer from the wire bonding lands 24a so that the wiring pattern 26 does not intersect with the wire bonding lands 24a.
【００１２】次に、上記構成のセラミック回路基板２１
の製造方法を説明する。まず、テープ成形された帯状の
セラミックグリーンシートを所定寸法の四角形に切断し
て、複数枚のセラミックグリーンシート２７ａ〜２７ｅ
（図２参照）を作製する。この際、セラミック回路基板
２１のキャビティ２２の底面部よりも上側に積層するセ
ラミックグリーンシート２７ｂ〜２７ｅの中央部分に
は、キャビティ用開口部２８を打ち抜き形成する。更
に、各セラミックグリーンシート２７ａ〜２７ｅの所定
位置には、層間を電気的に接続するためのスルーホール
（図示せず）を打抜き形成する。Next, the ceramic circuit board 21 having the above structure
Will be described. First, a tape-shaped belt-shaped ceramic green sheet is cut into a square having a predetermined size, and a plurality of ceramic green sheets 27a to 27e are cut.
(See FIG. 2). At this time, a cavity opening 28 is punched and formed at the center of the ceramic green sheets 27b to 27e laminated above the bottom surface of the cavity 22 of the ceramic circuit board 21. Further, through holes (not shown) for electrically connecting the layers are punched and formed at predetermined positions of the ceramic green sheets 27a to 27e.
【００１３】本実施形態（１）では、セラミックグリー
ンシート２７ａ〜２７ｅは、８００〜１０００℃で焼成
可能な低温焼成セラミックで成形され、低温焼成セラミ
ックとしては、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ
3 系ガラス５０〜６５重量％（好ましくは６０重量％）
とアルミナ５０〜３５重量％（好ましくは４０重量％）
との混合物を用いると良い。その他、例えば、ＭｇＯ−
ＳｉＯ2 −Ａｌ2 Ｏ3−Ｂ2 Ｏ3 系ガラスとアルミナと
の混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミナとの
混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミ
ナとの混合物、コージェライト系結晶化ガラス等の８０
０〜１０００℃で焼成できる低温焼成セラミックを用い
ても良い。In this embodiment (1), the ceramic green sheets 27a to 27e are formed of a low-temperature fired ceramic that can be fired at 800 to 1000 ° C., and the low-temperature fired ceramic is CaO—SiO 2 —Al 2 O 3 —. B 2 O
3 series glass 50 to 65% by weight (preferably 60% by weight)
And alumina 50 to 35% by weight (preferably 40% by weight)
It is preferable to use a mixture with In addition, for example, MgO-
Mixture of SiO 2 —Al 2 O 3 —B 2 O 3 glass and alumina, mixture of SiO 2 —B 2 O 3 glass and alumina, PbO—SiO 2 —B 2 O 3 glass and alumina 80 of mixture, cordierite-based crystallized glass, etc.
A low-temperature fired ceramic that can be fired at 0 to 1000 ° C. may be used.
【００１４】打抜き工程終了後、各セラミックグリーン
シート２７ａ〜２７ｅのスルーホールに、Ａｇ系、Ａｕ
系、Ｃｕ系等の低融点金属の導体ペーストを穴埋め印刷
すると共に、各セラミックグリーンシート２７ａ〜２７
ｄの上面に、低融点金属の導体ペーストで内層導体パタ
ーン（図示せず）をスクリーン印刷する。更に、キャビ
ティ２２内の段部上面となるセラミックグリーンシート
２７ｂのキャビティ用開口部２８の周辺には、低融点金
属の導体ペーストでワイヤボンディングランド２４，２
４ａをスクリーン印刷する。After completion of the punching step, Ag-based, Au-based ceramic green sheets 27a to 27e are formed in the through holes.
And a conductor paste of a low-melting-point metal such as Cu-based and Cu-based.
On the upper surface of d, an inner conductor pattern (not shown) is screen-printed with a conductor paste of a low melting point metal. Further, around the cavity opening 28 of the ceramic green sheet 27b serving as the upper surface of the step in the cavity 22, wire bonding lands 24, 2 are formed of a conductor paste of a low melting point metal.
4a is screen printed.
【００１５】更に、キャビティ２２内の段部よりも上側
に積層するセラミックグリーンシート２７ｃ，２７ｄの
キャビティ用開口部２８の側面に、２つのワイヤボンデ
ィングランド２４を接続する配線パターン２６を吸引印
刷法で次のようにして印刷する。図３に示すように、セ
ラミックグリーンシート２７ｄ（又は２７ｃ）を吸着板
２９上にセットすると共に、セラミックグリーンシート
２７ｄ上にスクリーンマスク３０をセットする。この場
合、スクリーンマスク３０は、例えばメッシュマスクを
使用し、配線パターン２６を印刷する位置には開口部３
１が形成されている（図４参照）。これにより、セラミ
ックグリーンシート２７ｄのキャビティ用開口部２８の
側面のうち、配線パターン２６を印刷する部分のみがス
クリーンマスク３０の開口部３１内に露出し、それ以外
の部分がスクリーンマスク３０で覆われた状態となる。
また、吸着板２９には、スクリーンマスク３０の開口部
３１とほぼ同じ形状の吸引孔３２が形成され、スクリー
ンマスク３０の開口部３１が吸着板２９の吸引孔３２の
真上に位置するようにセットされる。Further, a wiring pattern 26 for connecting the two wire bonding lands 24 is formed by suction printing on the side surface of the cavity opening 28 of the ceramic green sheets 27c and 27d stacked above the step in the cavity 22 by suction printing. Print as follows. As shown in FIG. 3, the ceramic green sheet 27d (or 27c) is set on the suction plate 29, and the screen mask 30 is set on the ceramic green sheet 27d. In this case, the screen mask 30 uses, for example, a mesh mask, and the opening 3 is formed at the position where the wiring pattern 26 is printed.
1 are formed (see FIG. 4). As a result, of the side surfaces of the cavity opening 28 of the ceramic green sheet 27d, only the portion where the wiring pattern 26 is printed is exposed in the opening 31 of the screen mask 30, and the other portions are covered with the screen mask 30. State.
Further, the suction plate 29 is formed with a suction hole 32 having substantially the same shape as the opening 31 of the screen mask 30 so that the opening 31 of the screen mask 30 is located directly above the suction hole 32 of the suction plate 29. Set.
【００１６】この状態で、スクリーンマスク３０上に、
粘度が１０００〜２０００ｐｓ程度の低融点金属の導体
ペーストを供給し、吸着板２９の下面に設けられた吸着
ボックス３３の吸入口３４から空気を吸引して、吸着板
２９の吸引孔３２からキャビティ用開口部２８内に空気
吸引力を作用させながら、スクリーンマスク３０の上面
に沿ってスキージ３５を例えば４５〜６０°傾けた状態
で２０〜１５０ｍｍ／ｓｅｃの速度でスキージングす
る。これにより、スクリーンマスク３０上の導体ペース
トをスクリーンマスク３０の開口部３１からキャビティ
用開口部２８内に押し出して、該キャビティ用開口部２
８の側面に配線パターン２６を印刷する。In this state, on the screen mask 30,
A conductive paste of a low melting point metal having a viscosity of about 1000 to 2000 ps is supplied, air is sucked from a suction port 34 of a suction box 33 provided on a lower surface of the suction plate 29, and a suction hole 32 of the suction plate 29 is used for a cavity. The squeegee 35 is squeezed along the upper surface of the screen mask 30 at a speed of 20 to 150 mm / sec while being inclined, for example, by 45 to 60 ° while applying an air suction force to the opening 28. As a result, the conductive paste on the screen mask 30 is extruded from the openings 31 of the screen mask 30 into the openings 28 for the cavities.
The wiring pattern 26 is printed on the side surface of No. 8.
【００１７】この際、セラミックグリーンシート２７ｄ
のキャビティ用開口部２８の上下の開口は、それぞれ導
体ペーストを印刷しない部分がスクリーンマスク３０と
吸着板２９で塞がれ、導体ペーストを印刷する部分のみ
に空気吸引力が集中的に作用する。そのため、スキージ
３５でスクリーンマスク３０の開口部３１からセラミッ
クグリーンシート２７ｄのキャビティ用開口部２８内に
押し出された導体ペーストは、キャビティ用開口部２８
内で横方向に広がらずにほぼ真っ直ぐに下方に吸引され
るようになる。これにより、キャビティ用開口部２８の
側面に所定長さの配線パターン２６が精度良く印刷され
る。At this time, the ceramic green sheet 27d
The upper and lower openings of the cavity opening 28 are covered with the screen mask 30 and the suction plate 29, respectively, where the conductor paste is not printed, and the air suction force acts intensively only on the portion where the conductor paste is printed. Therefore, the conductive paste extruded from the opening 31 of the screen mask 30 into the cavity opening 28 of the ceramic green sheet 27d by the squeegee 35 is applied to the cavity opening 28.
It is sucked downward almost straight without spreading in the inside. As a result, the wiring pattern 26 having a predetermined length is printed on the side surface of the cavity opening 28 with high accuracy.
【００１８】尚、配線パターン２６の長さ寸法の誤差が
ある程度許容される場合は、吸着板２９の吸引孔３２を
スクリーンマスク３０の開口部３１よりも大きくしても
良く、また、吸着板２９の吸引孔３２の形状をスクリー
ンマスク３０の開口部３１の形状に一致させる必要もな
い。If an error in the length of the wiring pattern 26 is allowed to some extent, the suction holes 32 of the suction plate 29 may be made larger than the openings 31 of the screen mask 30. It is not necessary to make the shape of the suction hole 32 match the shape of the opening 31 of the screen mask 30.
【００１９】印刷工程後、複数枚のセラミックグリーン
シート２７ａ〜２７ｅを積層して加熱圧着し、これを８
００〜１０００℃で焼成する。これにより、セラミック
グリーンシート２７ａ〜２７ｅの積層体と導体部分（配
線パターン２６、ワイヤボンディングランド２４，２４
ａ、内層導体パターン、スルーホール導体）とを同時焼
成して、セラミック回路基板２１を作製する。After the printing step, a plurality of ceramic green sheets 27a to 27e are laminated, heated and pressed, and
Bake at 00-1000 ° C. As a result, the laminate of the ceramic green sheets 27a to 27e and the conductor portion (the wiring pattern 26, the wire bonding lands 24, 24) are formed.
a, an inner layer conductor pattern and a through-hole conductor) are simultaneously fired to produce a ceramic circuit board 21.
【００２０】以上説明した実施形態（１）によれば、セ
ラミック回路基板２１のキャビティ２２の側面に、２つ
のワイヤボンディングランド２４を接続する配線パター
ン２６を形成するようにしたので、キャビティ２２の周
辺に該配線パターン２６やそれを接続するスルーホール
導体を形成する必要がなくなる。その結果、セラミック
回路基板２１の積層数を従来よりも１層少なくできると
共に、キャビティ２２の周辺のスペースを内層導体パタ
ーン等の配線スペースとして有効に利用できて、その
分、基板サイズを小型化することができ、コスト削減と
小型高密度実装化を実現することができる。According to the embodiment (1) described above, since the wiring pattern 26 connecting the two wire bonding lands 24 is formed on the side surface of the cavity 22 of the ceramic circuit board 21, the periphery of the cavity 22 is formed. In this case, there is no need to form the wiring pattern 26 and the through-hole conductor connecting it. As a result, the number of stacked ceramic circuit boards 21 can be reduced by one layer as compared with the related art, and the space around the cavity 22 can be effectively used as a wiring space for the inner-layer conductor pattern, and the board size can be reduced accordingly. As a result, cost reduction and high-density packaging can be realized.
【００２１】［実施形態（２）］図５に示す本発明の実
施形態（２）では、セラミック回路基板２１のキャビテ
ィ２２の側面に、２つのワイヤボンディングランド２４
を接続する配線パターン２６を形成すると共に、該配線
パターン２６の途中に、例えばＲｕＯ2 系の抵抗体ペー
ストで抵抗体４１を形成している。この抵抗体４１は、
配線パターン２６と同じく、吸引印刷法で形成すれば良
い。その他の構成は、前記実施形態（１）と同じであ
る。[Embodiment (2)] In an embodiment (2) of the present invention shown in FIG. 5, two wire bonding lands 24 are formed on the side surfaces of the cavity 22 of the ceramic circuit board 21.
Are formed, and a resistor 41 is formed in the middle of the wiring pattern 26 using, for example, a RuO 2 -based resistor paste. This resistor 41 is
Like the wiring pattern 26, it may be formed by a suction printing method. Other configurations are the same as those in the embodiment (1).
【００２２】この構成では、セラミック回路基板２１の
キャビティ２２の側面を有効に利用して抵抗体４１も吸
引印刷法で形成することができると共に、配線パターン
２６で接続する端子間（ワイヤボンディングランド２４
間）の抵抗値を調整することができる。In this configuration, the resistor 41 can be formed by the suction printing method by effectively utilizing the side surface of the cavity 22 of the ceramic circuit board 21 and between the terminals connected by the wiring pattern 26 (the wire bonding land 24).
Can be adjusted.
【００２３】［その他の実施形態］セラミック回路基板
２１のキャビティ２２の側面に、２本以上の配線パター
ンを分離して形成しても良い。この場合、同一層に２本
以上の配線パターンを形成しても良いし、或は、異なる
層に２本以上の配線パターンを形成しても良い。但し、
２本以上の配線パターンを上下に配置する場合は、隣接
する２本の配線パターン間に少なくとも１層分の間隔を
あける必要がある。[Other Embodiments] Two or more wiring patterns may be formed separately on the side surface of the cavity 22 of the ceramic circuit board 21. In this case, two or more wiring patterns may be formed on the same layer, or two or more wiring patterns may be formed on different layers. However,
When two or more wiring patterns are arranged vertically, it is necessary to leave an interval of at least one layer between two adjacent wiring patterns.
【００２４】また、セラミック回路基板２１のキャビテ
ィ２２内に複数の回路素子を搭載する構成のものでは、
異なる回路素子の端子同士を接続する配線パターンをキ
ャビティ２２の側面に形成しても良い。In a configuration in which a plurality of circuit elements are mounted in the cavity 22 of the ceramic circuit board 21,
A wiring pattern for connecting terminals of different circuit elements may be formed on the side surface of the cavity 22.
【００２５】また、ワイヤボンディングランド２４を他
の層の導体パターンに接続する場合は、スルーホールの
代わりに、キャビティ２２の側面に導体パターンを吸引
印刷法で形成して、この側面導体パターンを他の層の導
体パターンに接続するようにしても良い。これにより、
スルーホールの数を更に削減することができる。When connecting the wire bonding land 24 to a conductor pattern of another layer, a conductor pattern is formed on the side surface of the cavity 22 by a suction printing method instead of the through hole, and this side surface conductor pattern is formed by another method. May be connected to the conductor pattern of the second layer. This allows
The number of through holes can be further reduced.
【００２６】また、セラミック回路基板２１を、アルミ
ナ、ＡｌＮ等、１６００℃前後で焼成するセラミックグ
リーンシートで形成しても良い。この場合は、Ｗ、Ｍｏ
等の高融点金属の導体ペーストを用いて配線パターンを
形成すれば良い。その他、本発明は、セラミック回路基
板２１の積層数を適宜変更しても良い等、種々変形して
実施できることは言うまでもない。The ceramic circuit board 21 may be formed of a ceramic green sheet, such as alumina or AlN, which is fired at about 1600 ° C. In this case, W, Mo
The wiring pattern may be formed using a conductor paste of a high melting point metal such as. In addition, it goes without saying that the present invention can be implemented in various modifications, for example, the number of stacked ceramic circuit boards 21 may be appropriately changed.
【００２７】[0027]
【発明の効果】以上の説明から明らかなように、本発明
の請求項１のセラミック回路基板では、キャビティ内の
ワイヤボンディングランド間を接続する配線パターンを
キャビティの側面に形成するようにしたので、セラミッ
ク回路基板の積層数を従来よりも１層少なくできると共
に、基板サイズを小型化することができ、コスト削減と
小型高密度実装化を実現することができる。As is apparent from the above description, in the ceramic circuit board according to the first aspect of the present invention, the wiring pattern connecting the wire bonding lands in the cavity is formed on the side surface of the cavity. The number of stacked ceramic circuit boards can be reduced by one layer as compared with the related art, and the board size can be reduced, so that cost reduction and compact high-density mounting can be realized.
【００２８】更に、請求項２では、配線パターンをキャ
ビティの２以上の側面に跨がって形成するようにしたの
で、配線パターンで接続する端子（ワイヤボンディング
ランド）の位置が遠く離れていても、それらを接続する
配線パターンをキャビティの側面に形成することができ
る。Furthermore, in the second aspect, the wiring pattern is formed so as to extend over two or more side surfaces of the cavity. Therefore, even if the positions of the terminals (wire bonding lands) connected by the wiring pattern are far apart. A wiring pattern connecting them can be formed on the side surface of the cavity.
【００２９】また、請求項３では、配線パターンの途中
に抵抗体を形成したので、配線パターンで接続する端子
間の抵抗値を調整できる。According to the third aspect, since the resistor is formed in the middle of the wiring pattern, the resistance value between the terminals connected by the wiring pattern can be adjusted.
【００３０】また、請求項４では、積層前のセラミック
グリーンシートに形成されたキャビティ用開口部の側面
に導体ペーストを吸引印刷法で印刷して配線パターンを
形成するようにしたので、キャビティ側面に配線パター
ンを能率良く且つ精度良く形成することができる。According to the fourth aspect of the present invention, the conductive paste is printed on the side surface of the cavity opening formed in the ceramic green sheet before lamination by a suction printing method to form a wiring pattern. Wiring patterns can be formed efficiently and accurately.
【図１】本発明の実施形態（１）を示すセラミック回路
基板の斜視図FIG. 1 is a perspective view of a ceramic circuit board according to an embodiment (1) of the present invention.
【図２】積層前のセラミックグリーンシートの斜視図FIG. 2 is a perspective view of a ceramic green sheet before lamination.
【図３】セラミックグリーンシートのキャビティ用開口
部の側面に配線パターンを印刷する方法を説明する縦断
面図FIG. 3 is a longitudinal sectional view for explaining a method of printing a wiring pattern on a side surface of a cavity opening of a ceramic green sheet.
【図４】スクリーンマスクの開口部の形状を示す平面図FIG. 4 is a plan view showing the shape of an opening of a screen mask.
【図５】本発明の実施形態（２）を示すセラミック回路
基板の斜視図FIG. 5 is a perspective view of a ceramic circuit board according to the embodiment (2) of the present invention.
【図６】従来のセラミック回路基板の斜視図FIG. 6 is a perspective view of a conventional ceramic circuit board.
２１…セラミック回路基板、２２…キャビティ、２３…
ＩＣチップ（回路素子）、２４，２４ａ…ワイヤボンデ
ィングランド、２５…ボンディングワイヤ、２６…配線
パターン、２２ａ〜２７ｃ…セラミックグリーンシー
ト、２９…吸着板、３０…スクリーンマスク、３１…開
口部、３２…吸引孔、３３…吸着ボックス、３４…吸入
口、３５…スキージ、４１…抵抗体。21: ceramic circuit board, 22: cavity, 23:
IC chip (circuit element), 24, 24a: wire bonding land, 25: bonding wire, 26: wiring pattern, 22a to 27c: ceramic green sheet, 29: suction plate, 30: screen mask, 31: opening, 32 ... Suction hole, 33: suction box, 34: suction port, 35: squeegee, 41: resistor.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/16 Ｈ０１Ｌ 23/12 Ｄ Ｆターム(参考） 4E351 AA07 BB01 BB05 BB23 BB24 BB31 CC12 DD32 GG01 5E336 AA08 AA11 BB03 BB18 BC26 BC34 CC31 EE05 GG30 5E338 AA03 AA18 BB03 BB04 BB19 BB25 BB28 BB75 CC01 CD01 EE23 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H05K 1/16 H01L 23/12 DF term (Reference) 4E351 AA07 BB01 BB05 BB23 BB24 BB31 CC12 DD32 GG01 5E336 AA08 AA11 BB03 BB18 BC26 BC34 CC31 EE05 GG30 5E338 AA03 AA18 BB03 BB04 BB19 BB25 BB28 BB75 CC01 CD01 EE23
Claims (4)
子を搭載するセラミック回路基板において、 同一の回路素子の端子同士又は異なる回路素子の端子同
士を接続する配線パターンを前記キャビティの側面に形
成したことを特徴とするセラミック回路基板。1. A ceramic circuit board having at least one circuit element mounted in a cavity, wherein a wiring pattern for connecting terminals of the same circuit element or terminals of different circuit elements is formed on a side surface of the cavity. Characteristic ceramic circuit board.
２以上の側面に跨がって形成されていることを特徴とす
る請求項１に記載のセラミック回路基板。2. The ceramic circuit board according to claim 1, wherein the wiring pattern is formed over two or more side surfaces of the cavity.
形成されていることを特徴とする請求項１又は２に記載
のセラミック回路基板。3. The ceramic circuit board according to claim 1, wherein a resistor is formed in the middle of the wiring pattern.
層して、その積層体を焼成して製造したセラミック回路
基板であって、 前記配線パターンは、積層前のセラミックグリーンシー
トに形成されたキャビティ用開口部の側面に導体ペース
トを吸引印刷法で印刷して形成したことを特徴とする請
求項１乃至３のいずれかに記載のセラミック回路基板。4. A ceramic circuit board produced by laminating a plurality of ceramic green sheets and firing the laminated body, wherein the wiring pattern is formed in a cavity opening formed in a ceramic green sheet before lamination. 4. The ceramic circuit board according to claim 1, wherein a conductive paste is printed on the side surface of the portion by a suction printing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172000A JP2001352142A (en) | 2000-06-05 | 2000-06-05 | Ceramic circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172000A JP2001352142A (en) | 2000-06-05 | 2000-06-05 | Ceramic circuit substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001352142A true JP2001352142A (en) | 2001-12-21 |
Family
ID=18674469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000172000A Pending JP2001352142A (en) | 2000-06-05 | 2000-06-05 | Ceramic circuit substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001352142A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048797A (en) * | 2005-08-08 | 2007-02-22 | Sumitomo Metal Electronics Devices Inc | Ceramic multilayer substrate and manufacturing method therefor |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200352A (en) * | 1989-12-27 | 1991-09-02 | Ngk Insulators Ltd | Semiconductor package and manufacture thereof |
| JPH0697629A (en) * | 1992-09-17 | 1994-04-08 | Fujitsu Ten Ltd | Manufacture of printed wiring board |
| JPH06181268A (en) * | 1992-12-15 | 1994-06-28 | Matsushita Electric Works Ltd | Semiconductor device |
| JPH06188534A (en) * | 1992-12-17 | 1994-07-08 | Ibiden Co Ltd | Electronic component mounting board and production thereof |
| JPH11342584A (en) * | 1998-06-01 | 1999-12-14 | Micro Tec Kk | Work depositing jig, manufacture thereof, and screen printer |
| JPH11354679A (en) * | 1998-06-10 | 1999-12-24 | Hitachi Ltd | Semiconductor device |
| JP2000059003A (en) * | 1998-08-12 | 2000-02-25 | Taiyo Yuden Co Ltd | Hybrid module |
| JP2000133934A (en) * | 1998-10-23 | 2000-05-12 | Matsushita Electric Ind Co Ltd | Device for filling conductor into ceramic board |
-
2000
- 2000-06-05 JP JP2000172000A patent/JP2001352142A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200352A (en) * | 1989-12-27 | 1991-09-02 | Ngk Insulators Ltd | Semiconductor package and manufacture thereof |
| JPH0697629A (en) * | 1992-09-17 | 1994-04-08 | Fujitsu Ten Ltd | Manufacture of printed wiring board |
| JPH06181268A (en) * | 1992-12-15 | 1994-06-28 | Matsushita Electric Works Ltd | Semiconductor device |
| JPH06188534A (en) * | 1992-12-17 | 1994-07-08 | Ibiden Co Ltd | Electronic component mounting board and production thereof |
| JPH11342584A (en) * | 1998-06-01 | 1999-12-14 | Micro Tec Kk | Work depositing jig, manufacture thereof, and screen printer |
| JPH11354679A (en) * | 1998-06-10 | 1999-12-24 | Hitachi Ltd | Semiconductor device |
| JP2000059003A (en) * | 1998-08-12 | 2000-02-25 | Taiyo Yuden Co Ltd | Hybrid module |
| JP2000133934A (en) * | 1998-10-23 | 2000-05-12 | Matsushita Electric Ind Co Ltd | Device for filling conductor into ceramic board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048797A (en) * | 2005-08-08 | 2007-02-22 | Sumitomo Metal Electronics Devices Inc | Ceramic multilayer substrate and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09153679A (en) | Stacked glass ceramic circuit board | |
| US5256836A (en) | Thick film hybrid circuit board device and method of manufacturing the same | |
| JPH05218653A (en) | Ceramic multilayer circuit board | |
| JP2873645B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JP2712295B2 (en) | Hybrid integrated circuit | |
| JP2001352142A (en) | Ceramic circuit substrate | |
| JPH10294565A (en) | Multilayer circuit substrate | |
| JP3913094B2 (en) | Thick film multilayer wiring board | |
| JPS5999794A (en) | Thick film circuit device | |
| JP2943773B2 (en) | IC package | |
| KR100661639B1 (en) | Low temperature cofired ceramic module package fuctioning as surface mounted device and method of producing the same | |
| JPH03280496A (en) | Electronic copmponent mounting structure and method of packaging | |
| US6801439B2 (en) | Multiple network electronic component | |
| JP2001189550A (en) | Circuit board | |
| JP2528436B2 (en) | Manufacturing method of circuit board device | |
| JPH0427155Y2 (en) | ||
| JPH06851Y2 (en) | Ceramic multilayer wiring board | |
| JPH10261874A (en) | Multilayer printed circuit board | |
| JP3184090B2 (en) | Substrate for mounting integrated circuits | |
| JPS59119794A (en) | Hybrid thick film integrated circuit | |
| JPH1065342A (en) | Multilayer circuit board and manufacture thereof | |
| KR20020065261A (en) | ceramic piled components and method of manufacturing thereof | |
| JP2004095690A (en) | Manufacturing method of ceramic substrate | |
| JPH118475A (en) | Multilayered printed wiring board for mounting semiconductor package | |
| JPH10261873A (en) | Multilayer printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
| A977 | Report on retrieval |
Effective date: 20091001 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100824 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20101215 Free format text: JAPANESE INTERMEDIATE CODE: A02 |