JP2001351923A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP2001351923A
JP2001351923A JP2001044743A JP2001044743A JP2001351923A JP 2001351923 A JP2001351923 A JP 2001351923A JP 2001044743 A JP2001044743 A JP 2001044743A JP 2001044743 A JP2001044743 A JP 2001044743A JP 2001351923 A JP2001351923 A JP 2001351923A
Authority
JP
Japan
Prior art keywords
pattern
insulating film
interlayer insulating
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001044743A
Other languages
English (en)
Other versions
JP3429279B2 (ja
Inventor
Hitoshi Ishii
仁 石井
Katsuyuki Machida
克之 町田
Yoshiji Yagi
祥次 八木
Tadao Nagatsuma
忠夫 永妻
Oku Kuraki
億 久良木
Kunio Saito
國夫 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2001044743A priority Critical patent/JP3429279B2/ja
Publication of JP2001351923A publication Critical patent/JP2001351923A/ja
Application granted granted Critical
Publication of JP3429279B2 publication Critical patent/JP3429279B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 平坦化をCMPで行うダマシン法を用いて、
従来より短時間に半導体装置やマイクロマシンを形成で
きるようにする。 【解決手段】 レジストパターン121を除去した後、
化学的機械的研磨(CMP)法により、金属パターン1
05の層間絶縁膜102表面上に突出している部分を研
削研磨し、層間絶縁膜102上を平坦化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置やマイ
クロマシン装置において用いられる配線などの微細なパ
ターンを形成するパターン形成方法に関する。
【0002】
【従来の技術】半導体装置において、素子をより小さな
面積により高密度に集積するためには、素子や配線をよ
り微細に形成するとともに、配線を多層に形成する多層
構造を用いることが必要となる。また、マイクロマシン
装置においても、3次元構造を実現するために、多層構
造を用いることになる。これら多層構造では、全ての層
が膜厚の均一な平らな層ではなく、様々なパターンが形
成された複雑な凹凸のある層も存在する。例えば、LS
Iなどでは、シリコン基板上に形成された複数の素子間
を、これらの上に多層に形成された複数の配線層で接続
して回路を形成している。このような多層配線構造で
は、配線層の凹凸を層間絶縁膜で吸収して平坦な状態を
形成し、つぎの配線層を形成するようにしている。
【0003】凹凸が存在している上で層間絶縁膜などを
平坦に形成する技術としては、まず、凹凸上に層間絶縁
膜を形成した後、凹凸を反映した層間絶縁膜表面の凸の
部分を選択的に削除して平坦化するものがある。また、
平坦に形成された層間絶縁膜に溝を形成し、この溝に配
線などのパターンを形成する材料を充填して配線層など
のパターン層を形成し、配線層が形成された時点で平坦
化がされている状態にするダマシン法といわれる技術も
ある。ダマシン法では、溝に配線電極が充填された状態
を形成するために、化学的機械的研磨法(CMP法)が
よく用いられる。
【0004】ダマシン法による多層配線構造の形成に関
して簡単に説明する。まず、図3(a)に示すように、
基板301上に絶縁膜302を形成し、絶縁膜302の
所定箇所に溝303を形成する。つぎに、図3(b)に
示すように、溝303内を含めた絶縁膜302表面に、
メッキ用のシード層304を形成し、この後、図3
(c)に示すように、溝303内を含めた絶縁膜302
表面にメッキを施すことで、シード層304を介して配
線金属膜305を形成する。
【0005】最後に、図3(d)に示すように、配線金
属膜305をCMP法により絶縁膜302表面が露出す
るまで研削研磨し、溝303内にのみ配線金属膜を残す
ことで、配線層306を形成する。このCMPでは、絶
縁膜に対して金属膜を選択的に研削研磨する条件とする
ことで、絶縁膜302表面が露出したところで、研削研
磨を停止することが可能となる。ダマシン法では、この
配線層が形成された時点で、配線層上面と絶縁膜上面と
が同一平面を形成して平坦化されているので、絶縁膜表
面の平坦化は必要がない。ダマシン法による多層配線構
造の形成では、「絶縁膜形成−溝形成−配線層形成」を
所定回数繰り返すことになる。
【0006】
【発明が解決しようとする課題】上記のダマシン法に用
いるCMPは、研磨対象の膜と非研磨対象の膜との間に
研磨の選択比が十分に確保できる場合には、非常に有効
な手段である。また、研磨の選択比が十分に確保できな
くても、非研磨対象の膜が1μm程度と薄い場合は、平
坦化の手段として有効である。しかしながら、マイクロ
マシンの形成など、CMPによる研磨の対象が10μm
程度と厚い膜の場合、終点判定が非常に困難なため、研
磨速度を遅くせざるをえなく、研磨に時間がかかるとい
う問題があった。
【0007】膜厚が10μmと厚くなると、膜厚のムラ
も大きくなるため、CMPで研削研磨した場合、ある領
域では終点となっていても、他の領域には研磨対象の膜
が残っている状況となるため、終点判定が非常に困難に
なる。したがって、従来では、最初に荒削りを行い、最
後に、研磨速度を非常に遅くして研磨の選択比を向上さ
せた状態の仕上げ削りを行うようにしていた。このよう
に、ダマシン法を用いてマイクロマシン形成するときな
ど、10μm程度の厚膜をCMP法により切削研磨して
平坦化する場合、従来では、非常に時間がかかるという
問題があった。
【0008】本発明は、以上のような問題点を解消する
ためになされたものであり、平坦化をCMPで行うダマ
シン法を用いて、従来より短時間に半導体装置やマイク
ロマシンを形成できるようにすることを目的とする。
【0009】
【課題を解決するための手段】本発明のパターン形成方
法は、基板上に層間絶縁膜を形成し、層間絶縁膜に凹部
を形成し、凹部を中心とした凹部より広い領域が開口し
たレジストパターンを層間絶縁膜上に形成し、レジスト
パターンの開口領域内に金属を充填し、凹部および層間
絶縁膜上のレジストパターン開口内を埋める第1の金属
パターンを形成し、レジストパターンを除去した後、第
1の金属パターンの層間絶縁膜上に突出した部分をCM
P法により選択的に研削研磨し、層間絶縁膜とともに1
つの表面を形成するように凹部内が上記金属からなる第
2の金属パターンで充填された状態にしようとしたもの
である。上記の凹部は、例えば、層間絶縁膜上で所定方
向に延在する溝である。この発明によれば、製造途中の
層間絶縁膜の表面上には、第1の金属パターンが部分的
に存在し、この部分的に存在する第1の金属パターンが
CMP法による研削研磨対象となる。
【0010】上記発明において、凹部内部を含む層間絶
縁膜表面にシード層を形成した後でレジストパターンを
形成し、シード層を一方の電極とした電解メッキにより
第1の金属パターンを形成すれば、レジストパターンの
開口内に選択的に金属が充填される。また、凹部内部を
含む層間絶縁膜表面にバリア膜を形成した後でシード層
を形成し、バリア膜はシード層の拡散を抑制する材料か
ら構成すれば、金属が層間絶縁膜に拡散するのが抑制さ
れる。また、金属は例えば銅または金から構成されたも
のである。また、金属は、銀またはニッケルから構成さ
れたものである。
【0011】本発明のパターン形成方法は、基板上に層
間絶縁膜を形成する工程と、層間絶縁膜に凹部を形成す
る工程と、凹部を中心とした凹部より広い領域が開口し
たレジストパターンを層間絶縁膜上に形成する工程と、
レジストパターンの開口領域内に導電性材料を充填し、
凹部および層間絶縁膜上のレジストパターン開口内を埋
める第1の導電性材料パターンを形成する工程と、レジ
ストパターンを除去した後、第1の導電性材料パターン
の層間絶縁膜上に突出した部分をCMP法により選択的
に研削研磨し、層間絶縁膜とともに実質的に1つの平面
を形成するように凹部内が導電性材料からなる第2の導
電性材料パターンで充填された状態とする工程とを備え
たものである。この発明によれば、製造途中の層間絶縁
膜の表面上には、第1の導電性材料パターンが部分的に
存在し、この部分的に存在する第1の導電性材料パター
ンがCMP法による研削研磨対象となる。
【0012】上記発明において、凹部内部を含む層間絶
縁膜表面に、導電性材料の拡散を抑制する材料からなる
バリア膜を形成した後でレジストパターンを形成しても
よい。また、導電性材料は、金,銅,銀,アルミニウ
ム,タングステン,チタン,白金,ニッケル,クロム,
モリブデンのいずれか、あるいはこれらの合金,もしく
は各金属のシリサイドのいずれかである。また、凹部
は、所定方向に延在する溝である。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。まず、図1(a)に示すよう
に、シリコンからなる基板101上に層間絶縁膜102
を膜厚2μm程度に形成し、層間絶縁膜102に深さ1
μm程度に溝103を形成する。層間絶縁膜102の形
成は、CVD法で酸化シリコンを堆積することで形成す
ればよい。例えば、モノシラン(SiH4)ガスと酸素
ガスとをソースガスとし、基板温度を400℃程度とし
たプラズマCVD法により、基板101上に酸化シリコ
ン膜を堆積することで、層間絶縁膜102が形成でき
る。
【0014】また、溝103は、公知のフォトリソグラ
フィ技術とエッチング技術を用いればよい。例えば、層
間絶縁膜102上に溝形成部が開放したレジストパター
ンをフォトリソグラフィ技術により形成する。この後、
酸素とCF4との混合ガスのプラズマによる形成したレ
ジストパターンをマスクとしたドライエッチングで、層
間絶縁膜102を選択的に所定量エッチングすれば、溝
103が形成できる。
【0015】つぎに、図1(b)に示すように、溝10
3の両側面や底部を含めた層間絶縁膜102表面に、窒
化チタンからなる膜厚0.1μmのバリア膜104aを
形成し、バリア膜104a表面に銅からなる膜厚0.1
μmのシード層104bを形成する。窒化チタンや,銅
は、スパッタ法や蒸着法で膜を形成することができる。
バリア膜は、配線材料と層間絶縁膜との密着性を向上さ
せるためや、配線材料の層間絶縁膜中への拡散を抑制す
るために形成する。なお、本実施の形態では、バリア膜
として窒化チタンを用いるようにしたが、バリア性や密
着性が得られれば、他の材料を用いるようにしてもよ
い。また、本実施の形態では、バリア膜を単一材料から
構成したが、バリア膜は、窒化チタンの層とチタンの層
とからなる2層構造や多層構造の膜としてもよい。
【0016】つぎに、図1(c)に示すように、溝10
3形成領域を含む溝103形成領域より若干広い領域が
開口したレジストパターン121を、層間絶縁膜102
上に形成する。レジストパターン121は、ポジ型フォ
トレジストを用いたフォトリソグラフィ技術により形成
すればよい。ポジ型フォトレジストを所定の膜厚に形成
した後、溝103形成領域を中心として溝103形成領
域より若干広い領域に選択的に光(紫外線)を照射し、
この後アルカリ溶液で現像することで、レジストパター
ン121が形成できる。
【0017】図1(c)にも示すように、レジストパタ
ーン121の開口領域は、溝103の幅より広くしてお
く。この場合、層間絶縁膜102表面にはバリア膜10
4aとシード層104bが形成されているので、レジス
トパターン121は、バリア膜104aとシード層10
4bを介して層間絶縁膜102上に形成されていること
になり、層間絶縁膜102とレジストパターン121と
の間には、バリア膜104aとシード層104bが介在
している。
【0018】つぎに、シード層104bを一方の電極と
した電解メッキにより、レジストパターン121開口領
域でシード層104bが露出している領域のみに選択的
に銅膜を15μm程度形成し、図1(d)に示すよう
に、溝103内およびレジストパターン121の開口領
域を埋める金属パターン(第1の金属パターン)105
を形成する。なお、金属パターン105は、銅から構成
するものに限るものではなく、金,銀,ニッケルなどか
ら構成してもよい。
【0019】つぎに、図2(e)に示すように、レジス
トパターン121のみを除去し、隣り合う領域に空間が
形成され、層間絶縁膜102(シード層104b)上
で、非連続的に存在する金属パターン105が形成され
た状態とする。金属パターン105を形成したことによ
り、層間絶縁膜102上において、以降に説明するCM
Pで除去する金属(導電性材料)の部分が、凸状に存在
することになる。
【0020】この後、化学的機械的研磨(CMP)法に
より、金属パターン105の層間絶縁膜102表面上に
突出している部分を研削研磨し、層間絶縁膜102上を
平坦化した。この結果、図2(f)に示すように、銅か
らなる配線パターン(第2の金属パターン)105a
が、バリア膜104aとシード層104bを介して層間
絶縁膜102の溝103内に形成された状態となる。配
線パターン105aは、層間絶縁膜102とともに1つ
の表面(実質的に平坦な面)を形成するように溝103
内に形成されている。
【0021】このCMP法による平坦化研磨では、アル
ミナと過酸化水素水とからなるスラリーを用いた。この
CMPにより、約22分で、金属パターン105の層間
絶縁膜102上に突出部分と、層間絶縁膜102の溝1
03以外の領域表面に形成されていたバリア膜104a
およびシード層104bとが研削研磨できる。研磨終点
は、溝103以外の層間絶縁膜102表面の露出が、目
視で確認できる時点とすればよい。上記CMP法による
研削研磨では、無機絶縁材料はあまり研磨できないの
で、層間絶縁膜102表面が露出されると研磨の進行が
非常に遅くなり、終点検出が容易である。
【0022】本実施の形態とは異なり、金属パターン1
05を形成せず、従来のように、層間絶縁膜上全域に金
属膜が形成された状態で平坦化のためのCMPを行う場
合は、最初に荒削りを15分間行い、つぎに仕上げ研磨
を行うことになる。前述したように、膜を厚く形成した
場合、膜厚のバラツキも大きくなるため、研磨終点が近
くなると、金属膜がまだ厚く残っている領域と、金属膜
がほとんど残っていない領域とが存在している。仕上げ
研磨では、この膜厚バラツキや、金属膜だけでなく、バ
リア膜と絶縁膜との研磨選択比を考慮する必要があり、
研磨速度を非常に遅くして行うことになる。この結果、
仕上げ研磨には、300分程度必要としていた。
【0023】上記の従来技術に比較し、本実施の形態に
よれば、約15分の1以下にCMP法による研削研磨の
時間を短縮することができたことになる。本実施の形態
では、CMP法による研磨対象が凸状となっており、研
磨の量が少なく、また形状効果として研磨されやすいこ
とが、約22分と迅速な平坦化研磨を可能にしたものと
考えられる。例えば、研磨対象が凸パターンの場合、三
次元的に研磨が進行するが、平坦な膜を研磨する場合、
研磨は平面的にしか進行しないと考えられ、このことが
研磨速度の差となるものと考えられる。
【0024】また、CMPでは、一般に研磨速度Rは、
研磨面に加わる圧力Pと、研磨パッドと被研磨面との相
対的な早さVの積に比例するとされている。すなわち、
R=k×P×Vと表される。ここで、kは比例定数であ
る。なお、kは、スラリーなどの化学的条件の関数とな
っており、例えば、使用するスラリーによって変化す
る。前述した実施の形態に示したように、凸部を形成し
て研削研磨することは、研磨面積を小さくして被研磨面
に加わる圧力を大きくすることに相当しており、このこ
とによっても研磨速度が倍加するものと考えられる。
【0025】したがって、金属パターン105が、例え
ば導電性材料である金,銀,銅,アルミニウム,タング
ステン,チタン,白金,ニッケル,クロム,モリブデン
のいずれか、あるいはこれらの合金、またはこれら金属
のシリサイドであっても、これら研削研磨対象に凸部を
形成すれば、前述した実施の形態と同様に、均一な平坦
化を高速に行うことができる。これらの導電性材料のパ
ターンを形成する場合、前述の実施の形態では、メッキ
法を用いるようにしたが、蒸着法やスパッタ法を用いる
ようにしても良い。
【0026】蒸着法やメッキ法を用いる場合、つぎに示
すようにして導電性材料のパターンを形成すればよい。
この場合、シード層104bは必要なく、まず、バリア
膜104aを形成した後、図1(d)に示したように、
レジストパターン121を形成する。これらの上に上記
導電性材料をスパッタ法や蒸着法により堆積して膜を形
成した後、レジストパターン121をリフトオフして、
図2(e)に示した状態と同様に、導電性材料のパター
ンを形成すればよい。
【0027】本実施の形態による研磨速度の向上につい
て、より詳細に説明するとつぎのようになる。まず、
0.3μm径のアルミナが純水に分散された一般に市販
されているスラリーに、30〜35%濃度の過酸化水素
を、体積比1:1で加えて新たなスラリーを作製する。
このスラリーを用い、銅の全面を研磨した場合と、銅の
凸部を研磨した場合で研磨速度を比較した。この結果、
銅の全面を研磨した場合では、研磨速度が0.15μm
/minであるのに対し、銅の凸部を研磨した場合で
は、研磨速度が1.5μm/minという高速の研磨が
可能であった。
【0028】また、本実施の形態によれば、研磨の終点
が容易であり、研磨対象の金属,バリア膜と層間絶縁膜
との間の研磨選択比も十分に確保しやすいため、均一性
良く平坦化ができる。本実施の形態では、研磨対象が少
なく、かつ三次元的に研磨されるために研磨速度が速く
なるので、従来の状態では研磨速度を遅くした条件でも
研磨が速く進行する。したがって、本実施の形態によれ
ば、異なる材料間での研磨選択比を向上させるために研
磨速度が遅くなるような条件としても、実際の研磨速度
は遅くならない。この結果、上記のように、実際の研磨
速度を犠牲にすることなく、研磨選択比を十分に確保し
た上で、均一性良く平坦化ができるようになる。
【0029】
【発明の効果】以上説明したように、本発明によれば、
製造途中の層間絶縁膜の表面上には、導電性材料からな
る例えば金属パターンが部分的に存在し、この部分的に
存在する金属パターンがCMP法による研削研磨対象と
なるので、研磨の量が少なく、また形状効果として研磨
されやすくなるなどにより、平坦化をCMPで行うダマ
シン法を用いて、従来より短時間に半導体装置やマイク
ロマシンを形成できるようになるという優れた効果が得
られる。
【図面の簡単な説明】
【図1】 本発明の実施の形態におけるパターン形成方
法を説明するための工程図である。
【図2】 図1に続く、本発明の実施の形態におけるパ
ターン形成方法を説明するための工程図である。
【図3】 従来よりあるパターン形成方法を説明するた
めの工程図である。
【符号の説明】
101…基板、102…層間絶縁膜、103…溝、10
4a…バリア膜、104b…シード層、105…金属パ
ターン(第1の金属パターン)、105a…配線パター
ン(第2の金属パターン)、121…レジストパター
ン。
フロントページの続き (72)発明者 八木 祥次 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 (72)発明者 永妻 忠夫 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 (72)発明者 久良木 億 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 (72)発明者 斎藤 國夫 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5F033 HH07 HH08 HH11 HH13 HH14 HH17 HH18 HH19 HH20 HH25 HH26 HH27 HH28 HH29 HH30 HH33 MM01 MM12 MM13 PP15 PP19 PP27 QQ09 QQ48 RR04 SS01 SS02 SS15 VV13 XX01 XX33

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 基板上に層間絶縁膜を形成する工程と、 前記層間絶縁膜に凹部を形成する工程と、 前記凹部を中心とした前記凹部より広い領域が開口した
    レジストパターンを前記層間絶縁膜上に形成する工程
    と、 前記レジストパターンの開口領域内に金属を充填し、前
    記凹部および前記層間絶縁膜上の前記レジストパターン
    開口内を埋める第1の金属パターンを形成する工程と、 前記レジストパターンを除去した後、前記第1の金属パ
    ターンの前記層間絶縁膜上に突出した部分をCMP法に
    より選択的に研削研磨し、前記層間絶縁膜とともに1つ
    の表面を形成するように前記凹部内が前記金属からなる
    第2の金属パターンで充填された状態とする工程とを備
    えたことを特徴とするパターン形成方法。
  2. 【請求項2】 請求項1記載のパターン形成方法におい
    て、 前記凹部内部を含む前記層間絶縁膜表面にシード層を形
    成した後で前記レジストパターンを形成し、前記シード
    層を一方の電極とした電解メッキにより前記第1の金属
    パターンを形成することを特徴とするパターン形成方
    法。
  3. 【請求項3】 請求項2記載のパターン形成方法におい
    て、 前記凹部内部を含む前記層間絶縁膜表面にバリア膜を形
    成した後で前記シード層を形成し、 前記バリア膜は前記シード層の拡散を抑制する材料から
    構成することを特徴とするパターン形成方法。
  4. 【請求項4】 請求項3記載のパターン形成方法におい
    て、 前記金属は銅または金から構成されたものであることを
    特徴とするパターン形成方法。
  5. 【請求項5】 請求項1〜3のいずれか1項に記載のパ
    ターン形成方法において、 前記凹部は、前記層間絶縁膜上で所定方向に延在する溝
    であることを特徴とするパターン形成方法。
  6. 【請求項6】 請求項3記載のパターン形成方法におい
    て、 前記金属は、銀またはニッケルから構成されたものであ
    ることを特徴とするパターン形成方法。
  7. 【請求項7】 基板上に層間絶縁膜を形成する工程と、 前記層間絶縁膜に凹部を形成する工程と、 前記凹部を中心とした前記凹部より広い領域が開口した
    レジストパターンを前記層間絶縁膜上に形成する工程
    と、 前記レジストパターンの開口領域内に導電性材料を充填
    し、前記凹部および前記層間絶縁膜上の前記レジストパ
    ターン開口内を埋める第1の導電性材料パターンを形成
    する工程と、 前記レジストパターンを除去した後、前記第1の導電性
    材料パターンの前記層間絶縁膜上に突出した部分をCM
    P法により選択的に研削研磨し、前記層間絶縁膜ととも
    に実質的に1つの平面を形成するように前記凹部内が前
    記導電性材料からなる第2の導電性材料パターンで充填
    された状態とする工程とを備えたことを特徴とするパタ
    ーン形成方法。
  8. 【請求項8】 請求項7記載のパターン形成方法におい
    て、 前記凹部内部を含む前記層間絶縁膜表面にバリア膜を形
    成した後で前記レジストパターンを形成し、 前記バリア膜は前記導電性材料の拡散を抑制する材料か
    ら構成することを特徴とするパターン形成方法。
  9. 【請求項9】 請求項8記載のパターン形成方法におい
    て、前記導電性材料は、金,銅,銀,アルミニウム,タ
    ングステン,チタン,白金,ニッケル,クロム,モリブ
    デンのいずれか、あるいはこれらの合金,もしくは各金
    属のシリサイドのいずれかであることを特徴とするパタ
    ーン形成方法。
  10. 【請求項10】 請求項7〜9のいずれか1項に記載の
    パターン形成方法において、前記凹部は、所定方向に延
    在する溝であることを特徴とするパターン形成方法。
JP2001044743A 2000-04-04 2001-02-21 パターン形成方法 Expired - Fee Related JP3429279B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001044743A JP3429279B2 (ja) 2000-04-04 2001-02-21 パターン形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000102290 2000-04-04
JP2000-102290 2000-04-04
JP2001044743A JP3429279B2 (ja) 2000-04-04 2001-02-21 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2001351923A true JP2001351923A (ja) 2001-12-21
JP3429279B2 JP3429279B2 (ja) 2003-07-22

Family

ID=26589438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001044743A Expired - Fee Related JP3429279B2 (ja) 2000-04-04 2001-02-21 パターン形成方法

Country Status (1)

Country Link
JP (1) JP3429279B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008100342A (ja) * 2006-10-17 2008-05-01 Samsung Electronics Co Ltd マイクロアクチュエータのコイル製造方法
JP2011096705A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd 基板製造方法及び基板
US8691699B2 (en) 2011-04-08 2014-04-08 Fujitsu Limited Manufacturing method of semiconductor device and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008100342A (ja) * 2006-10-17 2008-05-01 Samsung Electronics Co Ltd マイクロアクチュエータのコイル製造方法
JP2011096705A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd 基板製造方法及び基板
US8691699B2 (en) 2011-04-08 2014-04-08 Fujitsu Limited Manufacturing method of semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP3429279B2 (ja) 2003-07-22

Similar Documents

Publication Publication Date Title
JP4049978B2 (ja) メッキを用いた金属配線形成方法
US5753967A (en) Damascene process for reduced feature size
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US20020175419A1 (en) Electropolishing metal layers on wafers having trenches or vias with dummy structures
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US6417093B1 (en) Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6132292A (en) Chemical mechanical polishing method suitable for highly accurate planarization
JP2007335890A (ja) 化学・機械的研磨(cmp)中における銅のディッシングを防止するための局部領域合金化
JP2002026122A (ja) 半導体装置の製造方法
US6930033B2 (en) Treating surface of low-dielectric constant material to achieve good mechanical strength
JPH08148563A (ja) 半導体装置の多層配線構造体の形成方法
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
US6468895B2 (en) Pattern forming method
JP2005500687A (ja) 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成
JP2000208516A (ja) 多層配線構造をもつ半導体装置およびその製造方法。
JPH0969522A (ja) 埋め込み導電層の形成方法
US6503828B1 (en) Process for selective polishing of metal-filled trenches of integrated circuit structures
KR20010082972A (ko) 반도체 장치의 배선 및 이의 제조 방법
CN110911292B (zh) 一种半导体的制造方法
JP2573621B2 (ja) 電気的相互接続部の製造方法
JP2001351923A (ja) パターン形成方法
JP2002299343A (ja) 半導体装置の製造方法
JPH09167768A (ja) 半導体装置の製造方法
JPH08222632A (ja) 多層配線形成方法および構造
JPH0982616A (ja) 絶縁膜の平坦化方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees