JP2001345024A - 電極基板および電極基板の作製方法 - Google Patents

電極基板および電極基板の作製方法

Info

Publication number
JP2001345024A
JP2001345024A JP2001012526A JP2001012526A JP2001345024A JP 2001345024 A JP2001345024 A JP 2001345024A JP 2001012526 A JP2001012526 A JP 2001012526A JP 2001012526 A JP2001012526 A JP 2001012526A JP 2001345024 A JP2001345024 A JP 2001345024A
Authority
JP
Japan
Prior art keywords
insulating film
transparent conductive
conductive film
organic insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001012526A
Other languages
English (en)
Other versions
JP4052804B2 (ja
Inventor
Takashi Fujikawa
隆 藤川
Masafumi Ogura
雅史 小倉
Yoshiharu Kataoka
義晴 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001012526A priority Critical patent/JP4052804B2/ja
Priority to TW90106764A priority patent/TW521227B/zh
Priority to US09/814,168 priority patent/US6568978B2/en
Priority to KR1020010015455A priority patent/KR20010095001A/ko
Publication of JP2001345024A publication Critical patent/JP2001345024A/ja
Application granted granted Critical
Publication of JP4052804B2 publication Critical patent/JP4052804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】 【課題】 有機絶縁膜上に形成された透明導電膜と無機
絶縁膜上に形成される透明導電膜を同時に精度良くエッ
チングする。 【解決手段】 本発明の電極基板の作製方法は、同一面
側に有機絶縁膜49からなる有機絶縁膜領域と無機絶縁
膜144からなる無機絶縁膜領域とを有する該電極基板
において、該有機絶縁膜領域および該無機絶縁膜領域に
接して透明導電膜を形成し、該有機絶縁膜領域に接する
該透明導電膜の結晶粒径を20nm以上50nm以下に
する工程と、該有機絶縁膜領域および該無機絶縁膜領域
に接する該透明導電膜を同時にエッチングする工程と、
を包含する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電極基板および電
極基板の作製方法に関する。さらに詳しくは、無機絶縁
膜からなる無機絶縁膜領域および有機絶縁膜からなる有
機絶縁膜領域の両方に接する透明導電膜が形成される電
極基板および電極基板の作製方法に関する。
【0002】
【従来の技術】ITO(インジウムスズ酸化物)を含む
透明導電膜は、光を透過させ,且つ、光を制御する電極
として利用可能である。そのような特性を有する透明導
電膜を使用した電極基板は、エレクトロルミネセンス表
示装置などの表示装置だけでなくタッチパネル、太陽電
池などの用途への実用化が進められている。
【0003】有機絶縁膜および無機絶縁膜の両方の上に
透明導電膜を形成した電極基板を使用した表示装置とし
て液晶表示装置が挙げられる。液晶表示装置は、CRT
に替わるフラットパネルディスプレイの一つとして盛ん
に研究が行われており、とくに消費電力が小さく、薄型
であるという特徴を活かして、電池駆動の超小型テレビ
やノートブック型のパーソナルコンピュータの表示装置
としてすでに実用化されている。ここでは、有機絶縁膜
および無機絶縁膜の両方の上に透明導電膜を形成した電
極基板を使用した表示装置としての具体例として液晶表
示装置を説明する。
【0004】図1は液晶表示装置100の基本的な構成
を模式的に示す。液晶表示装置100は、薄膜トランジ
スタ(以下TFTと記す)をスイッチング素子に用いた
アクティブマトリクス型TFTアレイタイプであり、こ
れは高表示品質が望まれる場合に有利である。
【0005】図1に示されるように液晶表示装置100
は、上側基板102と下側基板(電極基板)101との
間に液晶層(図示せず)が設けられており、液晶層が上
側基板102上の上側電極104と下側基板101上の
複数の画素電極103とにより制御されるようになって
いる。下側基板101において、複数の画素電極103
のそれぞれはスイッチング素子(TFT)108を介し
てソース配線105に接続され、TFT108のゲート
はゲート配線106にそれぞれ接続されている。
【0006】図2は液晶表示装置の下側基板101(電
極基板)の上面図を示す。ここで、液晶表示装置とし
て、透過型アクティブマトリクスの液晶表示装置を想定
している。ただし、液晶表示装置は、透過型に限定され
ず、透過/反射両用型液晶表示装置の透過領域も同様に
考えることができる。
【0007】電極基板101は、絶縁性基板20とその
上に形成される構成要素全体を指す。電極基板101
は、表示領域150および周辺領域160の2つの領域
に分けられる。図2において、表示領域150を斜線で
示す。表示領域150では、複数の画素電極103およ
び複数の各画素電極103を制御する複数のTFT10
8が設けられる。画素電極103は透明導電膜により形
成される。電極基板101を透過型液晶表示装置に使用
する場合、絶縁性基板20の少なくとも一部を透明材料
で形成し、表示側の反対側からの光(一般に光源)を利
用して表示を行うために電極を透明導電膜により形成す
ることで、光の透過および制御を行う。
【0008】一方、周辺領域160には、複数のゲート
接続端子部110、複数のソース接続端子部120、複
数のコモン接続端子部130が設けられる。各ゲート接
続端子部110、ソース接続端子部120、コモン接続
端子部130にそれぞれ対応するゲート配線105、ソ
ース配線106、コモン配線107が、周辺領域160
から表示領域150にわたって形成されている。本明細
書において、ゲート接続端子部110、ソース接続端子
部120、コモン接続端子部130を総称して、周辺端
子部と名付ける。
【0009】図3は、電極基板101の表示領域150
を拡大した上面図を示す。図3において、破線で囲まれ
る領域が1つの画素電極103に相当する。各ゲート配
線105と各コモン配線107とはそれぞれ平行に設け
られ、各ゲート配線105および各コモン配線107と
それぞれ直交するように複数のソース配線106がそれ
ぞれ設けられている。図3に示されるように、各ゲート
配線105と各ソース配線106とのそれぞれの交差部
では、各ゲート配線105およびソース配線106は、
スイッチング素子であるTFT108のゲート電極また
はソース電極と少なくとも接続するように分岐されてい
る。TFT108のドレイン電極に接続される接続電極
48はコモン配線107と一部が重なるように設けら
れ、さらに、接続電極48とコモン配線107とが重な
る領域の一部にコンタクトホール50が設けられる。
【0010】図4は、図3のA−A’線に沿った電極基
板101の表示領域150の断面図を示す。図4におい
て、左側(A側)にTFT108、右側(A’側)にコ
ンタクトホール50が示される。ここで、図4のA側を
TFT部、A’側をコンタクトホール部とよぶ。
【0011】TFT部において、絶縁性基板20上にゲ
ート配線105の分岐部分が形成され、ゲート絶縁膜4
4がそれらを覆うように設けられている。ゲート絶縁膜
44としてはシリコンナイトライド(SiNx)が使用
され得る。ゲート絶縁膜44上にアモルファス半導体層
45が形成され、アモルファス半導体層45の左側上方
にソース電極46a、アモルファス半導体層45の右側
上方にドレイン電極46bが形成される。ソース電極4
6aはソース配線106と接続され、ドレイン電極46
bは接続電極48と接続されている。このように形成さ
れたTFT108は透明材料からなる有機絶縁膜49で
覆われ、平坦化された有機絶縁膜49は透明導電膜から
なる画素電極103で覆われている。
【0012】コンタクト部において、絶縁性基板20上
にコモン配線107が形成され、ゲート絶縁膜44がそ
れらを覆うように設けられている。ゲート絶縁膜44は
接続電極48で覆われている。コンタクトホール部にお
いて、接続電極48上に有機絶縁膜49が形成され、有
機絶縁膜49は画素電極103で覆われている。ただ
し、接続電極48と画素電極103とが直接的に接続す
るコンタクトホール50が設けられている。
【0013】電極基板101の表示領域150を上述し
たように形成することで、主に2つの利点により高開口
率が得られる。第1の理由は、表面が平坦化された有機
絶縁膜49上に画素電極103が形成されるので、画素
電極103の段差部分により生じていた液晶層内の液晶
分子(図示せず)の配向乱れによる表示不良(ドメイン
現象)を無くすことができ、液晶層内の表示有効面積を
増やすことができるためである。第2の理由は、0.3
μmから2μmの比較的膜厚の厚い有機絶縁膜49を形
成して、その上に画素電極103を形成することによっ
て、有機絶縁膜103の基板側にあるゲート配線105
・ソース配線106と上面側(表示側)にある画素電極
103との間の電気的短絡を生じることがないためであ
る。したがって、表示を目視する側から見た場合、ゲー
ト配線105・ソース配線106などの配線にオーバー
ラップさせるような広い面積で画素電極103を形成す
ることが可能となる。
【0014】一方、周辺端子部では、実装部材との接続
不良などを生じるリワーク時の信頼性が欠けるため、一
般的に、電極となる無機絶縁膜上に透明導電膜が形成さ
れる。透明導電膜の形成は、周辺端子部の電極が酸化
し、その結果、電極が高抵抗化することを防ぐ。周辺端
子部の電極材料を有機絶縁膜上に形成することも考えら
れるが、有機絶縁膜の上に透明導電膜を形成すること
は、信頼性の観点から好ましいものではない。
【0015】透明導電膜の成膜後のエッチングは、一般
にウエットエッチングを行う。なぜなら、ドライエッチ
ングを行うと有機絶縁膜が変質し、絶縁性が脆化してし
まうからである。また、電極基板を液晶表示装置に適用
する場合、ドライエッチングに起因して液晶層が汚染さ
れ、表示品位の劣化が引き起こされる可能性がある。し
たがって、本明細書において、特に言及しない限り「エ
ッチング」はウエットエッチングを意味する。
【0016】
【課題を解決するための手段】上述したように有機絶縁
膜および無機絶縁膜の両方の上に形成された透明導電膜
をエッチングする場合、同時にエッチングすることがで
きるように考えられるが、実際には両者のエッチングシ
フトは異なる。本明細書において、エッチングシフトと
は、エッチングによって除去される膜の長さを意味す
る。また、単位時間あたりのエッチングシフトを「エッ
チングレート」と規定する。有機絶縁膜上の透明導電膜
と無機絶縁膜上の透明導電膜とを実質的に同じサイズで
設計して、同じようなエッチングを行う場合、エッチン
グシフトが異なることにより、両者の透明導電膜の大き
さにずれが生じる。すなわち、エッチングレートが異な
る。したがって、透明導電膜をエッチングした際に、図
5に示すように、一方の透明導電膜の設計寸法と仕上寸
法との間に差が生じてしまう。したがって、有機絶縁膜
上の透明導電膜と無機絶縁膜上の透明導電膜は、同時に
エッチングすることができない。
【0017】ここで、図6を参照して、図2に示す液晶
表示装置の電極基板の作製方法を説明する。図6は、工
程(a)〜(g)によりTFT部の画素電極103、ゲ
ート接続端子部110・コモン接続端子部130、ソー
ス接続端子部120(図2参照)を形成する方法を示
す。図6では、TFT部の画素電極103の形成工程を
示すが、画素電極103の形成工程はTFT部に特に限
定されるものではなく、表示領域150内の画素電極1
03は同じように形成されると考えられる。
【0018】工程(a)において、透明導電膜155
(例えばITO)を、TFT部および周辺領域160
(図2参照)の周辺端子部に同時に成膜する。
【0019】TFT部の画素電極103となる透明導電
膜155は、平坦に形成された有機絶縁膜49上に形成
される。
【0020】ゲート・コモン接続端子部110、130
では、絶縁性基板20上にゲート配線105またはコモ
ン配線107を形成し、ゲート配線105またはコモン
配線107の上の中央部を除去した状態で、無機絶縁膜
144が形成される。ゲート配線105またはコモン配
線107の上の中央部は電極154が設けられている。
電極154上には、安定した接続抵抗をもつ透明電極1
57となる透明導電膜155を成膜する。
【0021】ソース接続端子部120では、絶縁性基板
20を覆うように無機絶縁膜144を形成し、無機絶縁
膜144上にソース配線106を設けて,それらを覆う
ように、透明電極157となる透明導電膜155を成膜
する。
【0022】工程(b)において、周辺端子部のフォト
レジストパターニングを行う。周辺端子部において、透
明導電膜155を残す部分(すなわち、透明電極157
を形成する部分)上に第1のレジスト165を形成す
る。第1のレジスト165は、例えば、東京応化製のノ
ボラック樹脂のポジ型レジストを用いる。工程(b)の
際、TFT部の透明導電膜155上全面に第1のレジス
ト165を形成する。
【0023】工程(c)において、ウエットエッチング
を行い、周辺端子部の不必要な透明導電膜155を除去
する。
【0024】工程(d)において、第1のレジスト16
5を剥離する。この時、周辺端子部において透明導電膜
155よりなる透明電極157が形成される一方で、T
FT部の透明導電膜155は全面に形成されたままであ
る。
【0025】工程(e)において、画素電極103のフ
ォトレジストパターニングを行う。透明導電膜155を
残す部分(すなわち、画素電極103となる部分)上に
第2のレジスト167を形成する。第2のレジスト16
7は、例えば、東京応化製のノボラック樹脂のポジ型レ
ジストを用いる。工程(e)の際、周辺端子部全面に第
2のレジスト167を形成する。
【0026】工程(f)において、ウエットエッチング
を行い、TFT部の不必要な透明導電膜155を除去す
る。
【0027】工程(g)において、第2のレジスト16
7を剥離することで、画素電極103が形成される。
【0028】このように、電極基板101は形成される
が、上述したように、無機絶縁膜144上の透明導電膜
155のエッチング(図6の(c))と有機絶縁膜49
上の透明導電膜155のエッチング(図6の(f))と
は、それぞれエッチングレートが異なるため別々に行う
必要がある。
【0029】本発明は、このような現状に鑑みてなされ
たものであり、その目的は、有機絶縁膜上に形成された
透明導電膜と無機絶縁膜上に形成される透明導電膜を同
時に精度良くエッチングすることができる、電極基板お
よび電極基板の作製方法を提供することである。
【0030】
【課題を解決するための手段】本発明の電極基板の作製
方法は、同一面側に有機絶縁膜からなる有機絶縁膜領域
と無機絶縁膜からなる無機絶縁膜領域とを有する該電極
基板において、該有機絶縁膜領域および該無機絶縁膜領
域に接して透明導電膜を形成し、該有機絶縁膜領域に接
する該透明導電膜の結晶粒径を20nm以上50nm以
下にする工程と、該有機絶縁膜領域および該無機絶縁膜
領域に接する該透明導電膜を同時にエッチングする工程
と、を包含する。
【0031】前記有機絶縁膜領域に接する前記透明導電
膜の結晶粒径が20nm以上40nm以下であってもよ
い。
【0032】前記有機絶縁膜に接する前記透明導電膜を
形成する前に、前記有機絶縁膜にプラズマ処理を行って
もよい。
【0033】本発明の電極基板は、有機絶縁膜からなる
有機絶縁膜領域と、該有機絶縁膜領域と同一面側に設け
られる無機絶縁膜からなる無機絶縁膜領域と、該有機絶
縁膜領域と該無機絶縁膜領域にそれぞれ接するように設
けられた透明導電膜と、を備える電極基板であって、該
有機絶縁膜領域に接する透明導電膜の結晶粒径の大きさ
は、該有機絶縁膜領域に接する透明導電膜のエッチング
レートと該無機絶縁膜に接する透明導電膜のエッチング
レートとがほぼ同程度になるように設定されている。
【0034】前記有機絶縁膜領域に接する透明導電膜の
結晶粒径は、20nm以上50nm以下であってもよ
い。
【0035】前記有機絶縁膜領域に接する透明導電膜の
結晶粒径は、20nm以上40nm以下であってもよ
い。
【0036】
【発明の実施の形態】本願発明者らは、上記の課題を解
決するために、すなわち、無機絶縁膜からなる無機絶縁
膜領域に接する透明導電膜と、有機絶縁膜からなる有機
絶縁膜領域に接する透明導電膜のエッチングレートを同
程度にするために、透明導電膜の結晶粒径の制御を行え
ばよいことを見出した。
【0037】尚、ここでいう有機絶縁膜領域とは、透明
導電膜に接する層または膜として、例えば、図10に示
される有機絶縁膜49、図11に示される有機絶縁膜1
449が形成された領域、または、図12に示されるプ
ラスチック基板1420において、無機絶縁膜が形成さ
れていない領域を示す。また、無機絶縁膜領域とは、透
明導電膜に接する層または膜として、図10に示される
無機絶縁膜144、図11または図12に示される無機
絶縁膜1444が形成された領域を示す。
【0038】図7は、透明導電膜をウエットエッチング
する時間(分)とエッチングシフト(μm)との関係を
示すグラフである。図7のグラフにおいて、有機絶縁膜
上の透明導電膜の結晶粒径が約40nmの場合の結果を
●、およびその線形補間を太線で示す。また、無機絶縁
膜上の透明導電膜の結果を■、およびその線形補間を細
線で示す。ここで、有機絶縁膜としてアクリル樹脂、透
明導電膜としてITO、無機絶縁膜としてSiNxを使
用した。図7のグラフに示されるように、エッチング時
間が3〜5分の場合、有機絶縁膜上の透明導電膜のエッ
チングシフトは、1.5μmより小さく、無機絶縁膜上
の透明導電膜のエッチングシフトは1.0μmより小さ
い。したがって、有機絶縁膜上の透明導電膜のエッチン
グシフトと無機絶縁膜上の透明導電膜のエッチングシフ
トとの差が比較的小さいため、所定のエッチング時間で
有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜
とを同時にエッチングすることが可能である。
【0039】図7のグラフでは、有機絶縁膜上の透明導
電膜の結晶粒径は約40nmの場合を示したが、有機絶
縁膜上の透明導電膜の結晶粒径が20nm以上50nm
以下の範囲であれば、同様に、有機絶縁膜上の透明導電
膜と無機絶縁膜上の透明導電膜とのエッチングシフトの
差は小さく、両者を同時にエッチングすることができ
る。
【0040】比較のために、有機絶縁膜上の透明導電膜
の結晶粒径が約100nmの場合の透明導電膜をウエッ
トエッチングする時間(分)とエッチングシフト(μ
m)との関係を示すグラフを図8に示す。図8に示され
るように、無機絶縁膜上の透明導電膜の結晶は、有機絶
縁膜上の透明導電膜のエッチングシフトは、エッチング
時間が3分〜5分の場合、2.0μm以上であり、無機
絶縁膜上の透明導電膜のエッチングシフトと比べて大き
く、その差も大きい。したがって、両者を同時にエッチ
ングすることは困難である。
【0041】なお、図7および図8に示されるグラフ
は、有機絶縁膜が形成される有機絶縁膜領域の透明導電
膜の結晶粒径を調整するための処理を、無機絶縁膜が形
成される無機絶縁膜領域に対しても同様に行った結果を
示している。図7および図8のグラフの比較から理解さ
れるように、無機絶縁膜上の透明導電膜のエッチングシ
フトは、有機絶縁膜上の透明導電膜の結晶粒径を制御す
るための処理を行ってもほぼ一定である。一般に無機絶
縁膜上の透明導電膜の結晶粒径は透明導電膜の成膜条件
によってほぼ決定される。
【0042】有機絶縁膜上の透明導電膜の結晶粒径は、
例えば、有機絶縁膜上に透明導電膜を成膜する前にプラ
ズマ処理を行うことによって制御され得る。有機絶縁膜
上の透明導電膜を成膜する前に酸素プラズマ処理または
CF4プラズマ処理を長時間行うと、有機絶縁膜表面が
荒れるため、その上に形成される透明導電膜の結晶粒径
が大きくなる傾向がある。また、透明導電膜の成膜前に
Arプラズマ処理を行うと有機絶縁膜の表面粗さが緩和
されるため、その上に形成される透明導電膜の結晶粒径
が小さくなる傾向がある。
【0043】図9は、有機絶縁膜上の透明導電膜のウエ
ットエッチング時間とエッチングシフトとの関係を示す
グラフである。有機絶縁膜としてアクリル樹脂、透明導
電膜としてITOを使用し、ウエットエッチング時間は
3.0分とした。図9に示されるように、有機絶縁膜上
の透明導電膜の結晶粒径が20nm以上50nm以下で
あれば、エッチングシフトは1.0μm以下であり、無
機絶縁膜上の透明導電膜のエッチングシフト(約0.2
μm、図7参照)との差が小さいため、所定のエッチン
グ時間で同時エッチングができる。有機絶縁膜上の透明
導電膜の結晶粒径が20nm以上40nm以下であれ
ば、さらにエッチングシフトが小さいため、有機絶縁膜
上の透明導電膜の制御性は改善される。また、発明者ら
は、有機絶縁膜上の透明導電膜表面の結晶粒径が60n
m以上の場合、図8に示されるようにエッチングシフト
は大きく増大し、有機絶縁膜上の透明導電膜と無機絶縁
膜上の透明導電膜とのエッチングレートが大きく異なる
ため、同時エッチングパターニングができなくなること
を確認している。
【0044】本発明による電極基板の適用例として液晶
表示装置を、従来技術の電極基板を適用した液晶表示装
置と対比して説明する。ただし、液晶表示装置は、単な
る例示にすぎず、本発明は有機絶縁膜および無機絶縁膜
の両方の上に透明導電膜を形成した電極基板であればど
のような形態であっても適用できる。例えば、エレクト
ロルミネッセンス素子において、発光領域内では有機絶
縁体からなる基板上に陽極として透明導電膜を形成し、
他方、端子領域においては無機絶縁体上に透明導電膜を
形成するような場合にも本発明を適用することができ
る。
【0045】本発明による電極基板を作製する方法を示
す図10は、従来の電極基板の形成方法を説明する図6
に対応する。
【0046】具体的には、図10の工程(a)におい
て、表示領域150内の有機絶縁膜49上、ならびに周
辺領域160の無機絶縁膜144上に透明導電膜155
を成膜する。プラズマ処理を行う場合、透明導電膜15
5を形成する前に、有機絶縁膜49および、有機絶縁膜
49と無機絶縁膜144の両方に適切なプラズマ処理を
行い、すくなくとも有機絶縁膜49上の透明導電膜15
5の結晶粒径を20nm以上50nm以下にする。プラ
ズマ処理は、例えば、Arガス290sccm、1.7
Paの雰囲気で、RF power1.0kwにて30
秒行われる。
【0047】工程(b)において、画素電極および周辺
端子部のフォトレジストパターニングを行う。周辺端子
部において、透明導電膜155を残す部分(すなわち、
画素電極103または透明電極157を形成する部分)
上にレジスト169を形成する。レジスト169は、例
えば、東京応化製のノボラック樹脂のポジ型レジストを
用いる。
【0048】工程(c)において、ウエットエッチング
を行い、画素電極および周辺端子部の不必要な透明導電
膜155を除去する。ウエットエッチングは、例えば4
0℃の第2塩化鉄をウエットエッチング液として、18
0秒間行う。エッチング液としては、液温40℃のFe
Cl3とHClの混合液が使用される。
【0049】工程(d)において、レジスト169を剥
離する。この時、周辺端子部において透明導電膜155
よりなる透明電極157が形成され、表示領域150内
において画素電極103が形成される。
【0050】すなわち、本発明により、図6に示す工程
(b)〜(d)と(e)〜(g)とを同時に行うことが
できる。したがって、製造プロセスが短縮され、その結
果、製造コストを下げ、また、製造現場の生産能力を向
上させることができる。さらに、フォトレジストパター
ニング工程が減少するため、パターン不良による歩留ま
り低下を回避することができ、また、レジストおよび剥
離液の使用量が減少する。さらに、有機絶縁膜を剥離液
に晒す回数が減少するため、有機絶縁膜の膨潤を少なく
することができ、その結果、パネルの品質信頼性が向上
する。
【0051】また、一般に透明導電膜の結晶粒径が20
nm以上50nm以下である場合、透明導電膜は電極と
して機能するのに好適な電気抵抗を有する。しかし、逆
に透明導電膜の結晶粒径が20nmより小さい場合、透
明導電膜の粒径が小さすぎて電気抵抗が高くなり、その
結果、電極として有効に機能しなくなる。また、このよ
うに透明導電膜の抵抗が大きい電極基板を液晶表示装置
に適用すると、表示領域の画素電極、および、周辺領域
のゲート接続端子部、コモン接続端子部、ソース接続端
子部の電気抵抗が増加する。とくに、周辺領域のゲート
接続端子部、コモン接続端子部、ソース接続端子部の電
気抵抗の増加は、高精細・大型液晶表示装置を製造する
際に望ましくない。
【0052】図11の工程(a)〜(e)を参照して本
発明の概略を模式的に説明する。
【0053】工程(a)において、絶縁性基板1420
上に、無機絶縁膜1444を形成する。絶縁性基板14
20として、透明ガラスのほかにプラスチック基板を使
用できる。プラスチック基板の材料としてポリイミド、
ポリエチレンテレフタレート、ポリアクリレート、ポリ
エチレンなどが使用される。無機絶縁膜1444として
は、例えば、SiO2、SiNxまたはTaO2を使用
し、500〜5000Åの厚さで形成する。
【0054】工程(b)において、絶縁性基板1420
上の別の領域に有機絶縁膜1449を形成する。有機絶
縁膜1449としては、例えば、エポキシ樹脂、アクリ
ル樹脂、ポリカーボネートなどを使用し、100Å〜1
mmの厚さで形成する。
【0055】プラズマ処理によって、後に形成される透
明導電膜1455の結晶粒径の制御を行う場合、プラズ
マ処理のガスとして、Ar、CF4または酸素を使用し
て、少なくとも有機絶縁膜1449表面をプラズマ処理
する。
【0056】工程(c)において、透明導電膜1455
をスパッタなどで、絶縁性基板1420、無機絶縁膜1
444、有機絶縁膜1449を覆うように成膜する。透
明導電膜1455として、ITOを使用してもよい。透
明導電膜1455は、厚さ500〜3000Åで形成す
る。上述のプラズマ処理を行った場合、少なくとも有機
絶縁膜1449透明導電膜1455の結晶粒径は、20
nm以上50nm以下である。
【0057】工程(d)において、フォトレジスト14
65をパターニングした後、ウエットエッチングを行
い、透明導電膜1455のパターニングを行う。フォト
レジスト1465はノボラック樹脂を使用してもよく、
ウエットエッチングのエッチング液として、FeCl3
とHClの混合液またはHBrを使用してもよい。
【0058】工程(e)において、無機絶縁膜144
4、有機絶縁膜1449上に所望の形状の透明導電膜1
455が形成され、電極基板1700が完成する。この
時、無機絶縁膜1444上の透明導電膜1455と有機
絶縁膜1449上の透明導電膜1455とのエッチング
シフトの差は、2μm以下であることが望ましいが、こ
れに限定されない。
【0059】無機絶縁膜1444、有機絶縁膜1449
の成膜方法は、材料によって適切に選択される。具体的
な方法としては、凸版印刷、スクリーン印刷、スピンコ
ータなどがある。また、成膜後、さらに熱処理または紫
外線照射を行ってもよい。
【0060】このように形成された透明導電膜1455
と無機絶縁膜1444の密着性ならびに透明導電膜14
55と有機絶縁膜1449との密着性は、ピールテスト
の結果、良好であることがわかった。
【0061】上述の説明では、絶縁性基板1420上に
無機絶縁膜1444および有機絶縁膜1449を形成す
る電極基板1700を示した。しかし、本発明はこれに
限定されるものではなく、図18に示すように、絶縁性
基板1420としてプラスチック基板を使用し、その一
部の領域に無機絶縁膜1444を形成し、無機絶縁膜1
444とプラスチック基板1420上の一部に透明導電
膜1455を形成する電極基板1800も範囲に含む。
このような電極基板1800は、無機絶縁膜1444上
にスイッチング素子等を含む集積回路を組み込み、透明
導電膜1455は制御を行う電極だけでなく配線として
も利用可能である。
【0062】
【発明の効果】本発明によれば、透明導電膜の結晶粒径
の制御を行うことにより、有機絶縁膜領域に接するよう
に形成された透明導電膜と無機絶縁膜領域に接するよう
に形成された透明導電膜を同時にエッチング処理でき、
工程の短縮が可能となる。これにより、電極基板の製造
コストを低減することが出来る。
【図面の簡単な説明】
【図1】液晶表示装置の構成を模式図である。
【図2】電極基板の上面図である。
【図3】図2の電極基板の表示領域の拡大図である。
【図4】図3のA−A’線に沿った断面図である。
【図5】設計寸法と仕上寸法との差をあらわす図であ
る。
【図6】従来の電極基板の作製方法を説明する図であ
る。
【図7】有機絶縁膜上の透明導電膜の結晶粒径が約40
nmの場合のエッチング時間とエッチングシフトとの関
係を示すグラフである
【図8】有機絶縁膜上の透明導電膜の結晶粒径が約10
0nmの場合のエッチング時間とエッチングシフトとの
関係を示すグラフである。
【図9】有機絶縁膜上の透明導電膜の結晶粒径とエッチ
ングシフトとの関係を示すグラフである。
【図10】本発明による電極基板の作製方法を説明する
図である。
【図11】本発明の電極基板作製の概略を説明する図で
ある。
【図12】本発明の別の実施形態による電極基板を示す
図である。
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) 特許法第30条第1項適用申請有り 2000年9月25日〜28 日 Society for Information Display主催の「20TH INTERNATI ONAL DISPLAY RESEARCH CON FERENCE」において文書をもって発表 (72)発明者 片岡 義晴 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電極基板の作製方法であって、 同一面側に有機絶縁膜からなる有機絶縁膜領域と無機絶
    縁膜からなる無機絶縁膜領域とを有する該電極基板にお
    いて、該有機絶縁膜領域および該無機絶縁膜領域に接し
    て透明導電膜を形成し、該有機絶縁膜領域に接する該透
    明導電膜の結晶粒径を20nm以上50nm以下にする
    工程と、 該有機絶縁膜領域および該無機絶縁膜領域に接する該透
    明導電膜を同時にエッチングする工程と、を包含する電
    極基板の作製方法。
  2. 【請求項2】 前記有機絶縁膜領域に接する前記透明導
    電膜の結晶粒径が20nm以上40nm以下である、請
    求項1に記載の電極基板の作製方法。
  3. 【請求項3】 前記有機絶縁膜に接する前記透明導電膜
    を形成する前に、前記有機絶縁膜にプラズマ処理を行
    う、請求項1に記載の電極基板の作製方法。
  4. 【請求項4】 有機絶縁膜からなる有機絶縁膜領域と、 該有機絶縁膜領域と同一面側に設けられる無機絶縁膜か
    らなる無機絶縁膜領域と、 該有機絶縁膜領域と該無機絶縁膜領域にそれぞれ接する
    ように設けられた透明導電膜と、を備える電極基板であ
    って、 該有機絶縁膜領域に接する透明導電膜の結晶粒径の大き
    さは、該有機絶縁膜領域に接する透明導電膜のエッチン
    グレートと該無機絶縁膜に接する透明導電膜のエッチン
    グレートとがほぼ同程度になるように設定されている、
    電極基板。
  5. 【請求項5】 前記有機絶縁膜領域に接する透明導電膜
    の結晶粒径は、20nm以上50nm以下である、請求
    項4に記載の電極基板。
  6. 【請求項6】 前記有機絶縁膜領域に接する透明導電膜
    の結晶粒径は、20nm以上40nm以下である、請求
    項5に記載の電極基板。
JP2001012526A 2000-03-31 2001-01-19 電極基板および電極基板の作製方法 Expired - Fee Related JP4052804B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001012526A JP4052804B2 (ja) 2000-03-31 2001-01-19 電極基板および電極基板の作製方法
TW90106764A TW521227B (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same and display device including the same
US09/814,168 US6568978B2 (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same, and display device including the same
KR1020010015455A KR20010095001A (ko) 2000-03-31 2001-03-24 전극 기판, 전극 기판 제조 방법 및 전극 기판을 포함한표시 장치

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000-99933 2000-03-31
JP2000099934 2000-03-31
JP2000-99935 2000-03-31
JP2000-99934 2000-03-31
JP2000099933 2000-03-31
JP2000099935 2000-03-31
JP2001012526A JP4052804B2 (ja) 2000-03-31 2001-01-19 電極基板および電極基板の作製方法

Publications (2)

Publication Number Publication Date
JP2001345024A true JP2001345024A (ja) 2001-12-14
JP4052804B2 JP4052804B2 (ja) 2008-02-27

Family

ID=27481182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001012526A Expired - Fee Related JP4052804B2 (ja) 2000-03-31 2001-01-19 電極基板および電極基板の作製方法

Country Status (1)

Country Link
JP (1) JP4052804B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012657B2 (en) 2002-10-25 2006-03-14 Nec Lcd Technologies, Ltd. Method of fabricating liquid crystal display device
US7342177B2 (en) 2003-02-04 2008-03-11 Seiko Epson Wiring board, electro-optical device and electronic instrument

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012657B2 (en) 2002-10-25 2006-03-14 Nec Lcd Technologies, Ltd. Method of fabricating liquid crystal display device
US7046314B2 (en) 2002-10-25 2006-05-16 Nec Lcd Technologies Ltd. Method of fabricating liquid crystal display device
US7110058B2 (en) 2002-10-25 2006-09-19 Nec Lcd Technologies Method of fabricating liquid crystal display device
US7342177B2 (en) 2003-02-04 2008-03-11 Seiko Epson Wiring board, electro-optical device and electronic instrument

Also Published As

Publication number Publication date
JP4052804B2 (ja) 2008-02-27

Similar Documents

Publication Publication Date Title
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4052631B2 (ja) アクティブマトリクス型表示装置
JP4967631B2 (ja) 表示装置
US9502577B2 (en) Oxide thin film transistor, display device, and method for manufacturing array substrate
JP2005242372A (ja) 液晶表示装置および液晶表示装置の製造方法
KR100421480B1 (ko) 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
JP2005049880A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
JP6899487B2 (ja) Tft基板及びその製造方法
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
JP2007027710A (ja) コンタクトホール形成方法及びこれ用いた薄膜トランジスタ基板の製造方法
US20050158981A1 (en) Method of fabricating display panel
US20160336360A1 (en) Array substrate and manufacturing method thereof
US6568978B2 (en) Electrode substrate, method for producing the same, and display device including the same
JP4800236B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP3724787B2 (ja) 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置
JP2009289890A (ja) 半導体装置の製造方法及び半導体装置
JP2001345024A (ja) 電極基板および電極基板の作製方法
JP2009054836A (ja) Tft基板及びその製造方法
JP3724710B2 (ja) 電極基板の作製方法
JP2004165289A (ja) アクティブマトリクス基板、その製造方法および表示装置
JP3187004B2 (ja) 液晶表示装置およびその製造方法
JP4062825B2 (ja) 電気光学装置の製造方法
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
JPS61145867A (ja) マトリクス型薄膜トランジスタ基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051101

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees