JP2001339453A - キャリア同期方法及び回路、並びに信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＢＳディジタル放送のＢＰＳＫ変調信号のよ
うに、キャリア同期のためのバースト信号部分のバース
ト長が異なるような信号に対して、高速かつ安定なキャ
リア同期を実現する。 【解決手段】 切換スイッチ２１で第１のバースト長の
キャリア同期用信号部分を取り出して、増幅器２２，２
６等から成る第１のキャリア再生ループ系に送り、切換
スイッチ２２で第２のバースト長のキャリア同期用信号
部分を取り出して、増幅器４２，４６等から成る第２の
キャリア再生ループ系に送る。第１のキャリア再生ルー
プ系にはループゲイン調整用の増幅器２７が挿入され、
この増幅器２７のゲインは、各バースト長の逆数の比に
調整されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャリア同期方法
及び回路、並びに信号処理装置に関し、特にＢＳ（放送
衛星）を介して伝送された信号を受信する受信装置にお
けるキャリア同期方法及び回路、並びに信号処理装置に
関するものである。

【０００２】

【従来の技術】近年において、ビデオ信号及びオーディ
オ信号等を符号化し、通信衛星（ＣＳ：Communication
Satelite）や放送衛星（ＢＳ：Broadcasting Satelit
e） 等を介して伝送し、受信側においてこれを復調する
ようにしたシステム、いわゆるディジタル放送システム
が開発され普及しつつある。

【０００３】上記ＢＳやＣＳのディジタル放送システム
においては、変調方式として、ＢＰＳＫ（Binary Phase
Shift Keying） 方式やＱＰＳＫ（Quadrature Phase S
hiftKeying） 方式が用いられ、さらにＢＳディジタル
放送では、ＱＰＳＫ変調方式よりも伝送効率の高いＴＣ
８ＰＳＫ（Trellis-Coded ８ Phase Shift Keying）方
式等も用いられるようになっている。すなわち、例えば
ＢＳ信号には、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、
及びＴＣ８ＰＳＫ変調信号が時分割多重化されて混在し
ている。

【０００４】ここで、ＢＳディジタル放送において伝送
するビットストリームとしては、ＣＳ、地上波、ケーブ
ル等の他のメディアとの整合性を図る観点から、ＭＰＥ
Ｇ（Moving Picture Image Coding Experts Group） ２
で規定された、いわゆるトランスポートストリーム（Ｔ
Ｓ：Transport Stream）を基本としている。このＴＳ
は、１バイトの同期バイトを含んだ１８８バイトのパケ
ットで構成されているが、ＣＳディジタル多チャンネル
放送、地上波ディジタル放送、ケーブルディジタル放送
等では、これに誤り訂正用の１６バイトのパリティを付
加したリードソロモン符号（ＲＳ符号）が用いられてい
ることから、ＢＳディジタル放送でも、ＴＳにＲＳ符号
化、具体的にはＲＳ（２０４，１８８）符号化を行うよ
うにしている。

【０００５】図９は、このような現在提案されているＢ
Ｓディジタル放送の送信装置の構成例を表している。１
８８バイトのＴＳパケットには、ＲＳ（２０４，１８
８）符号化により、１６バイトのパリティが付加され
る。このパケットが４８個集められて１フレームとされ
る。

【０００６】各フレームの４８個のパケットの先頭の１
バイトの同期バイトは、順次、連続して読み出され、フ
レーム同期およびＴＭＣＣ発生回路２０１に入力され
る。フレーム同期およびＴＭＣＣ発生回路２０１は、最
初の２つのＴＳパケットの同期バイトをフレーム同期信
号にすげ替える。また、フレーム同期およびＴＭＣＣ発
生回路２０１は、第３番目以降のＴＳパケットの同期バ
イトをＴＭＣＣ（Transmission Multiplexing Configur
ation Control） 信号にすげ替える。このＴＭＣＣ信号
には、後述する主信号の変調方式や符号化率などの伝送
制御情報が含まれる。これにより、１フレームを構成す
る４８個のパケットのうちの最初の２つのパケットの２
個の同期バイトが、フレーム同期信号にすげ替えられ、
第３番目以降のパケットの同期バイトが、ＴＭＣＣ信号
にすげ替えられることになる。フレーム同期およびＴＭ
ＣＣ発生回路２０１で発生されたフレーム同期信号とＴ
ＭＣＣ信号は、ＢＰＳＫマッピング回路２０２に入力さ
れ、所定の信号点にマッピングされる。１フレームのう
ちの最初の２個のＴＳパケットの主信号は、低階層用の
画像信号ＬＱとされ、この信号は、この２個のＴＳパケ
ットの範囲内でインタリーブ回路２０３によりインタリ
ーブされ、さらに、畳み込み符号化回路２０４に入力さ
れ、１／２の符号化率で畳み込み符号化される。そして
畳み込み符号化された信号はパンクチャリング処理され
て符号化率３／４とされてＱＰＳＫマッピング回路２０
５に供給される。ＱＰＳＫマッピング回路２０５におい
て、ＱＰＳＫ方式で、所定の信号点にマッピングされ
る。

【０００７】一方、１フレームを構成する４８個のパケ
ットのうち、残りの４６個のＴＳパケットの主信号は、
高階層用の画像信号ＨＱとされ、この信号は、インタリ
ーブ回路２０６に入力され、インタリーブされた後、２
／３トレリス符号化回路２０７において符号化され、さ
らに８ＰＳＫマッピング回路２０８において、信号点に
マッピングされる。この２／３トレリス符号化回路２０
７において、いわゆるプラグマティックトレリス符号化
を行うようにすると、畳み込み符号化回路２０４と２／
３トレリス符号化回路２０７は、共通の回路とすること
ができる。

【０００８】位相基準バースト発生回路２０９は、受信
側での安定したキャリア再生を可能とするために、放送
信号の予め定められた位置に挿入するＢＰＳＫ変調信号
を発生するものであり、具体的には、主信号の２０３シ
ンボル毎に４シンボルの基準バーストを間欠的に多重す
るためのものである。

【０００９】多重化回路２１０は、ＢＰＳＫマッピング
回路２０２、ＱＰＳＫマッピング回路２０５、８ＰＳＫ
マッピング回路２０８、及び位相基準バースト発生回路
２０９からの出力を、フレーム単位で多重化し、出力す
る。従って、多重化回路２１０より出力される各フレー
ムの信号は、最初に、ＢＰＳＫ変調されたフレーム同期
信号とＴＭＣＣ信号が配置され、その次に、ＱＰＳＫ変
調された低階層用の主信号ＬＱが配置され、最後に８Ｐ
ＳＫ変調された高階層用の主信号ＨＱが配置されたフォ
ーマットとなる。また、主信号には所定周期で位相基準
バースト発生回路２０９からの基準バーストが間欠的に
多重される。

【００１０】図１０は、ＢＳの伝送信号中のキャリア同
期用のＢＰＳＫ変調信号の部分（図中の斜線部）の具体
例を示すものであり、フレームの先頭から順に、３２シ
ンボルのＢＰＳＫ変調されたフレーム同期信号、１２８
シンボルのＴＭＣＣ信号、３２シンボルのＢＰＳＫ変調
されたフレーム同期信号が配置され、これらの１９２シ
ンボルは全てＢＰＳＫ変調信号である。これに続く主信
号は、上述したように、ＢＰＳＫ変調信号、ＱＰＳＫ変
調信号、ＴＣ８ＰＳＫ変調信号のいずれかであるが、主
信号の２０３シンボル毎に、位相基準バースト発生回路
２０９からの４シンボルのＢＰＳＫ変調信号が配置さ
れ、これらの主信号と位相基準信号とが２０７シンボル
周期で繰り返される。なお、ＴＭＣＣ信号近傍部分の１
９２シンボルは、前フレームの位相基準バースト信号部
分の４シンボルから連続して配置されるから、これらの
合計１９６シンボルがバースト状のＢＰＳＫ信号部分と
して現れることになる。

【００１１】このようなＢＳ信号を受信する受信側で
は、キャリアの同期を確立し、受信信号系列を監視する
ことでＢＰＳＫ変調されたフレーム同期信号を検出し、
上述したＴＭＣＣ信号の内容を解釈することにより、Ｔ
ＭＣＣ信号に続いて伝送されてくるペイロード情報を伝
送する主信号部のシンボルの変調方式や符号化率等の伝
送制御情報を知って、適切な復調、復号動作を行うよう
にしている。

【００１２】

【発明が解決しようとする課題】ところで、上述したよ
うに、例えばＢＳ信号には、ＢＰＳＫ変調信号、ＱＰＳ
Ｋ変調信号、及びＴＣ８ＰＳＫ変調信号が時分割多重化
されて混在している。このようなＢＳ信号を受信してデ
ィジタル信号を復号するためには、キャリア同期回路に
よるキャリア再生が必要であるが、各変調信号について
は、ＢＰＳＫ＞ＱＰＳＫ＞ＴＣ８ＰＳＫの変調波の順に
安定したキャリア再生が行える。このため、キャリア同
期をとる場合には、一般的に上記ＢＰＳＫ変調信号の部
分が用いられるが、このＢＰＳＫ変調信号の部分は連続
しておらず、間欠的に、いわゆるバースト的に現れるこ
とになる。また、上記ＢＳ信号のＢＰＳＫ変調信号の部
分は、上記図１０と共に説明したように、ＴＭＣＣ信号
及びフレーム同期信号の近傍の１９６シンボルと、２０
７シンボル周期で現れる４シンボルの位相基準バースト
信号の部分とがあり、バースト長及びバースト周期が互
いに異なっている。

【００１３】このようなバースト状に現れるキャリア信
号のバースト長及びバースト周期が異なる場合には、キ
ャリア再生用ＰＬＬ又はコスタスループ等のループゲイ
ンが変化してキャリア同期が不安定になって同期捕捉に
時間がかかってしまう問題があった。また、Ｃ／Ｎ（キ
ャリア／ノイズ比）が低い場合や、受信機のフロントエ
ンド部での雑音が多い場合等に、同期外れを起こしやす
い問題があった。

【００１４】本発明は、このような実情に鑑みてなされ
たものであって、バースト長及びバースト周期が互いに
異なるようなキャリア信号に対して安定にかつ高速にキ
ャリア同期が行えるようなキャリア同期方法及び回路、
並びに信号処理装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】上述のような課題を解決
するために、本発明に係るキャリア同期方法及び回路
は、キャリア同期のためのキャリア同期用信号部分を含
み、該キャリア同期用信号部分の持続時間であるバース
ト長が互いに異なる第１、第２のバースト長を有する入
力信号が供給され、上記入力信号の上記第１のバースト
長のキャリア同期用信号部分と、上記入力信号の上記第
２のバースト長のキャリア同期用信号部分とをそれぞれ
選択して取り出し、取り出された第１、第２のキャリア
同期用信号部分が入力されて、それぞれキャリア再生用
の第１、第２のキャリア再生ループ系を構成し、上記第
１、第２のキャリア再生ループ系の各ループゲインに対
して、上記第１、第２のバースト長に応じてバースト長
が長いほど小さい重みを付けることを特徴とするもので
ある。

【００１６】また、本発明に係る信号処理装置は、情報
信号が複数の変調方式のいずれかで変調されて送信され
た信号を受信し、得られた受信信号中の所定の変調方式
の部分に対応する第１、第２のバースト長を有するキャ
リア同期信号部分に基づきキャリア信号を再生するキャ
リア同期手段と、上記キャリア同期手段からのキャリア
信号に基づいて上記受信信号を復号処理して上記情報信
号を得る復号手段とを有し、上記キャリア同期手段は、
上記受信信号の上記第１のバースト長のキャリア同期用
信号部分と、上記受信信号の上記第２のバースト長のキ
ャリア同期用信号部分とをそれぞれ選択して取り出す選
択手段と、上記選択手段で取り出された第１、第２のキ
ャリア同期用信号部分が入力されて、それぞれキャリア
再生用のループを構成する第１、第２のキャリア再生ル
ープ系と、上記第１、第２のキャリア再生ループ系の各
ループゲインに対して、上記第１、第２のバースト長に
応じてバースト長が長いほど小さい重みを付ける重み付
け手段とを有してなることを特徴とするものである。

【００１７】本発明によれば、互いに異なるバースト長
の各バースト部分毎にキャリア再生ループを設け、それ
ぞれのループゲインをバースト長に対応して、バースト
長が長いほどループゲインを小さくするように、好まし
くは各ループゲインに対してバースト長の逆数の比の重
みを付けることにより、高速で安定したキャリア同期が
行える。

【００１８】

【発明の実施の形態】以下、本発明に係るキャリア同期
方法及び回路の好ましい実施の形態について、図面を参
照しながら詳細に説明する。

【００１９】図１は本発明を適用したキャリア同期回路
の構成例を示すブロック図である。

【００２０】この図１において、入力端子１０１には、
上述したようなＢＳディジタル放送の受信信号（ＢＳ信
号）が入力されるが、ここでは説明を簡略化するため
に、正弦波の複素信号、例えば実数部（リアルパート）
が図２に示すような正弦波、虚数部（イマジナリパー
ト）が図３に示すような余弦波の複素信号が入力される
ものとする。また、このキャリア信号は、例えば図４の
（Ａ）の斜線部に示すようにバースト的に現れるものと
する。

【００２１】すなわち、図４の（Ａ）に示すキャリア信
号は、先頭位置の２２シンボルのバースト部分と、４０
シンボル周期で２シンボルのバースト部分とが合成され
たものである。これは、上述したＢＳ信号のＴＭＣＣ信
号及びフレーム同期信号の部分と、位相基準バースト部
分とに対応するものであり、互いにバースト長が異なる
ようなバースト状キャリア信号の一例を示すものであ
る。

【００２２】図１の入力端子１０１に入力された図４の
（Ａ）に示すようなバースト状キャリア信号の複素信号
は、複素乗算器１１を介して、振幅／位相分離回路１２
に送られ、振幅成分と位相成分とに分離される。振幅成
分は端子１０４を介して終端（ターミネート）され、位
相成分は、切換スイッチ２１の被選択端子ａ及び切換ス
イッチ４１の被選択端子ａにそれぞれ送られる。切換ス
イッチ２１の被選択端子ｂには、端子１０３からのゼロ
レベル信号“０”が入力されており、この切換スイッチ
２１は、入力端子１０２からの図４の（Ｃ）に示す信号
により切換制御される。また、切換スイッチ４１の被選
択端子ｂには、端子１０８からのゼロレベル信号“０”
が入力されており、この切換スイッチ４１は、入力端子
１０７からの図４の（Ｄ）に示す信号により切換制御さ
れる。すなわち、切換スイッチ２１では、図４の（Ａ）
に示すようなバースト状キャリア信号の先頭位置の２２
シンボルのバースト部分を抜き出して次段の回路系に送
っており、また、切換スイッチ４１では、図４の（Ａ）
の信号中の４０シンボル周期で２シンボルのバースト部
分を抜き出して次段の回路系に送っている。

【００２３】切換スイッチ２１からの信号は、増幅度
（ゲイン）がω_n ²の増幅器２２及び増幅度が２ｄ_pω_nの
増幅器２６にそれぞれ送られる。ここで、ω_n は、２次
のＰＬＬ（Phase Locked Loop） における自然角周波数
を、ｄ_p は、２次のＰＬＬにおけるダンピングファクタ
をそれぞれ表している。増幅器２２からの信号は、加算
器２３に送られて、この加算器２３からの出力を単位遅
延素子２４で遅延した信号と加算される。すなわち、加
算器２３と単位遅延素子２４とで積分器を構成してい
る。加算器２３からの出力は、増幅器２７を介して加算
器２５に送られる。ここで、増幅器２７側の経路では位
相が検出されるのに対して、増幅器２２側の経路では、
位相が積分されて周波数検出が行われる。この周波数検
出部側の増幅器２７は、上述した図４の各バースト状キ
ャリア信号の互いに異なるバースト長の部分を切換スイ
ッチ２１，４１でそれぞれ取り出すことによる各バース
ト長に応じたループゲイン調整用の増幅器である。加算
器２５には、増幅器２７からの信号の他に、増幅器２６
からの信号、及び後述する加算器４５からの信号が供給
されている。

【００２４】次に、切換スイッチ４１からの信号は、増
幅度がω_n ²の増幅器４２及び増幅度が２ｄ_pω_nの増幅器
４６にそれぞれ送られる。増幅器４２からの信号は、加
算器４３に送られて、この加算器４３からの出力を単位
遅延素子４４で遅延した信号と加算される。加算器４３
からの出力は加算器４５に送られ、増幅器４６からの出
力と加算される。この加算器４５からの出力は、加算器
２５に送られて、上記増幅器２６からの出力及び増幅器
２７からの出力と加算される。

【００２５】加算器２５からの出力は、いわゆるＰＬＬ
誤差信号であり、加算器３１を介してモジュロ部３２に
送られ、このモジュロ部３２からの出力が単位遅延素子
３３で遅延されて加算器３１に送られている。モジュロ
部３２は、入力ｕを２πで割った余り（剰余）である r
em（ｕ，２π）を出力する。すなわち、モジュロ部３２
は、入力位相を０〜２πの範囲の値に変換して出力して
いる。モジュロ部３２からの出力は、単位遅延素子３４
を介して、再び複素信号に変換するための変換部３５に
送られる。変換部３５は、入力された信号のエクスポネ
ンシャル（exponential） をとる、すなわち、入力位相
ｘを単位円上の複素数 exp（ｊｘ）に変換するものであ
る。変換部３５からの複素信号は、複素共役（Conjugat
e） 部３６に送られて位相が反転され、上記入力側の複
素乗算器１１に送られることによって、ＰＬＬのループ
が形成される。なお、加算器２５からのＰＬＬ誤差信号
は、端子１０６を介して取り出されるようになってい
る。

【００２６】ここで、上記切換スイッチ２１，４１で互
いに異なるバースト長の部分がそれぞれ取り出されて各
キャリア再生ループ系（図１の例では２次のＰＬＬルー
プ）に送られているが、本発明の実施の形態において
は、これらのキャリア再生ループ系のループゲインに対
してバースト長が長いほど小さい重みを付けるようにし
ている。具体的には、切換スイッチ２１側のキャリア再
生ループ系の上述した周波数検出部側に重み付け用の増
幅器２７を挿入接続して、この増幅器２７のゲイン（利
得）を１よりも小さくしている。これらの各キャリア再
生ループ系のループゲインに対する重みは、各バースト
長の比の逆数の比とすることが好ましく、この実施の形
態では、図４の例における各バースト長の比２２：２に
応じて、増幅器２７の利得（ゲイン）を１／１１に設定
している。すなわち、切換スイッチ２１側の系と、切換
スイッチ４１側の系とについて、各バースト長の比２
２：２の逆数の比である１：１１が各ループゲインの比
となるように、増幅器２７の利得を１／１１に設定して
いる。

【００２７】ところで、図５は、本発明の説明に共する
ための従来のキャリア同期回路の構成例を示しており、
この図５の入力端子１０１にも、上述した図４の（Ａ）
に示すようなバースト状のキャリア信号が入力されるも
のとする。

【００２８】この図５の例においては、入力端子１０１
から複素乗算器１１１を介し、振幅／位相分離回路１１
２で分離された位相成分が切換スイッチ１２１の被選択
端子ａに送られている。この切換スイッチ１２１の切換
制御端子１０９には、上述した図４の（Ａ）に示すよう
なバースト状のキャリア信号の全てのバースト部分を選
択するための、図４の（Ｂ）に示すような切換制御信号
が供給されている。

【００２９】すなわち、図５において、振幅／位相分離
回路１１２からの振幅成分は端子１０４を介して終端
（ターミネート）され、位相成分は、切換スイッチ１２
１の被選択端子ａに送られる。切換スイッチ１２１の被
選択端子ｂには、端子１０３からのゼロレベル信号
“０”が入力されており、この切換スイッチ１２１は、
入力端子１０９からの図４の（Ｂ）に示す信号により切
換制御される。切換スイッチ１２１では、図４の（Ａ）
の信号中の最初の２２シンボルのバースト部分、及び４
０シンボル周期で２シンボルのバースト部分の全てを抜
き出して次段の回路系に送っている。

【００３０】切換スイッチ１２１からの信号は、増幅度
（ゲイン）がω_n ²の増幅器１２２及び増幅度が２ｄ_pω_n
の増幅器１２６にそれぞれ送られる。増幅器１２２から
の信号は、加算器１２３に送られて、この加算器１２３
からの出力を単位遅延素子１２４で遅延した信号と加算
される。すなわち、加算器１２３と単位遅延素子１２４
とで積分器を構成している。加算器１２３からの出力、
及び増幅器１２６からの出力は加算器１２５に送られて
加算される。この加算器１２５からの出力信号は、いわ
ゆるＰＬＬ誤差信号として、加算器１３１を介してモジ
ュロ部１３２に送られ、このモジュロ部１３２からの出
力が単位遅延素子１３３で遅延されて加算器１３１に送
られている。モジュロ部１３２では入力を０〜２πの範
囲の値に変換して出力している。モジュロ部１３２から
の出力は、単位遅延素子１３４を介して、変換部１３５
に送られて再び複素信号に変換された後、複素共役（Co
njugate） 部１３６に送られて位相が反転され、上記入
力側の複素乗算器１１１に送られることによって、ＰＬ
Ｌのループが形成される。なお、加算器１２５からのＰ
ＬＬ誤差信号は、端子１０６を介して取り出されるよう
になっている。

【００３１】この図５の構成においては、図４の（Ａ）
に示すようなバースト状キャリア信号の互いにバースト
長が異なるバースト部分の全てに対して、１つのＰＬＬ
回路系によるキャリア再生を行うようにしているため、
キャリア同期に時間がかかってしまう問題がある。

【００３２】これに対して、本発明の実施の形態となる
図１の構成によれば、互いに異なるバースト長の各バー
スト部分毎にキャリア再生ループを設け、それぞれのル
ープゲインをバースト長に対応して、バースト長が長い
ほどループゲインを小さくするように、好ましくは各ル
ープゲインに対してバースト長の逆数の比の重みを付け
ることにより、高速で安定したキャリア同期が行える。

【００３３】すなわち、図６は、本発明の実施の形態と
なる図１の構成を用いるときの端子１０６からのＰＬＬ
誤差（ＰＬＬエラー）を示し、図７は、図５に示した従
来のキャリア同期回路の構成例を用いるときの端子１０
６からのＰＬＬ誤差を示している。

【００３４】これらの図６、図７を比較すれば、従来の
図５の構成を用いたキャリア同期回路では、図７に示す
ようにキャリア同期に時間がかかっていたのに対して、
本発明の実施の形態のキャリア同期回路では、図６に示
すようにキャリア同期の時間が短縮され、高速でかつ安
定なキャリア同期が行えることが明らかである。

【００３５】次に、図８は、上述したような本発明の実
施の形態となるキャリア同期回路を用いて、ＢＳ信号を
受信する受信装置を構成する場合のいわゆるフロントエ
ンド部を概略的に示すブロック図である。

【００３６】この図８において、入力端子２２１を介し
て入力された受信信号は、分離部２２２に送られ、同相
成分Ｉ信号と直交成分Ｑ信号とに分離される。これは、
複素入力信号を実部（リアルパート：Ｉ信号）と虚部
（イマジナリパート：Ｑ信号）とに分離することに相当
する。これらのＩ信号及びＱ信号は、それぞれナイキス
トフィルタ（Raised Cosine Filter）２２３及び２２４
に送られた後、合成部２２５に送られて、再び複素信号
に戻される。フィルタ２２３及び２２４は、ルートロー
ルオフフィルタであり、入力されたＩ信号及びＱ信号を
帯域制限して出力する。合成部２２５からの出力信号は
乗算部２２６に送られ、この乗算部２２６は供給された
信号を２乗して出力する。乗算部２２６からの出力信号
は、端子２４１を介してキャリア同期部２４０に送られ
る。また、乗算部２２６からの出力信号は、デマッピン
グ部２２７に送られる。

【００３７】キャリア同期部２４０では、上記ＢＳ信号
中のキャリア再生が行われ、再生されたキャリア信号が
端子２４２を介してデマッピング部２２７に送られる。
このキャリア同期部２４０は、具体的には上記図１と共
に説明したような２つのキャリア再生ループ系を有する
構成となっており、ＢＳ信号中のＢＰＳＫ変調部分に相
当する互いに異なる第１，第２のバースト長の部分をそ
れぞれ選択して取り出して第１，第２のキャリア再生ル
ープ系に送り、これらのキャリア再生ループ系の各ルー
プゲインの重みがそれぞれのバースト長の逆数の比とな
るようにゲイン調整を行っている。ここで、ＢＳ信号中
のＢＰＳＫ変調部分は、上記図１０と共に説明したよう
に、ＴＭＣＣ信号近傍の１９６シンボル長の第１の部分
と、位相基準バーストの４シンボル長の第２の部分とが
あることから、第１の部分が入力される第１のキャリア
再生ループ系に、利得が４／１９６＝１／４９の増幅器
を挿入接続すればよい。

【００３８】デマッピング部２２７では、上記送信側に
おけるＢＰＳＫ、ＱＰＳＫ、ＴＣ８ＰＳＫの変調の際に
マッピングされた信号点を検出するようなデマッピング
処理を行い、その信号点に対応するメトリックを発生し
て、ビタビ復号部２２８に送る。ビタビ復号部２２８で
は、デマッピング部２２７からの信号を畳み込み復号処
理し、デインターリーブ部２２９に送る。デインターリ
ーブ部２２９は、上記送信側でのインターリーブに対応
するデインターリーブ処理を行い、その出力をリードソ
ロモン復号部２３０に送る。リードソロモン復号部２３
０では、上述したＲＳ（２０４，１８８）符号の復号処
理を行う。このリードソロモン復号部２３０からの出力
信号は、端子２３１を介して図示しないＭＰＥＧ復号部
に送られる。

【００３９】受信側では搬送波やクロックの同期を確立
した後、受信信号系列を監視することでＢＰＳＫ変調さ
れたフレーム同期信号を検出し、フレーム同期を確立す
る。このフレーム同期信号の後には、ＢＰＳＫ変調され
たＴＭＣＣが続いているので、フレーム同期が確立すれ
ば、フレーム同期信号の次の信号をＢＰＳＫ信号として
受信、復調し、ＴＭＣＣ信号を得ることができる。この
ＴＭＣＣ信号の内容を解釈することにより、ＴＭＣＣ信
号の後に引き続き伝送されてくるペイロード情報を伝送
する主信号部のシンボルの変調方式や符号化率等の伝送
制御情報を知ることができるので、これに基づいて、主
信号の受信および内符号の復号を行うことができる。

【００４０】その後、復調信号中のフレーム同期信号と
ＴＭＣＣ信号は、元のように、ＴＳの同期信号に置き換
えられ、１バイトの同期信号と２０３バイトの主信号と
からなるＲＳ（２０４，１８８）符号化されたＴＳに戻
され、さらにこのＲＳ符号を復号することにより、送信
されたＴＳを得ることができる。

【００４１】以上説明したような本発明の実施の形態に
よれば、キャリア同期用バースト信号部分のバースト長
やバースト周期が異なるものにキャリア同期する場合、
キャリア再生用ＰＬＬ又はコスタスループ等のループゲ
インを、バースト長やバースト周期に対応したループゲ
インに調整することによって、高速でかつ安定なキャリ
ア同期を実現できる。また、ＢＳディジタル放送信号の
変調信号のように、複数の変調方式（ＢＰＳＫ、ＱＰＳ
Ｋ、ＴＣ８ＰＳＫ）が混在した信号において、低Ｃ／Ｎ
（キャリア／ノイズ比）時の誤り率が良い変調信号、例
えばＢＰＳＫ変調信号を選んで、それをバースト信号と
みなしてキャリア同期回路が構成できる。

【００４２】なお、本発明は上述した実施の形態のみに
限定されるものではなく、例えば上述した実施の形態で
はＰＬＬループを例示したが、この他コスタスループ等
の種々のキャリア再生ループを使用できることは勿論で
ある。

【００４３】

【発明の効果】本発明によれば、互いに異なる第１、第
２のバースト長を有するキャリア同期用バースト信号を
含む入力信号が供給され、入力信号の上記第１のバース
ト長のキャリア同期用信号部分と、上記入力信号の上記
第２のバースト長のキャリア同期用信号部分とをそれぞ
れ選択して取り出し、取り出された第１、第２のキャリ
ア同期用信号部分がそれぞれキャリア再生用の第１、第
２のキャリア再生ループ系に送られて、これらの第１、
第２のキャリア再生ループ系の各ループゲインに対し
て、バースト長が長いほど小さい重みを付けることによ
り、キャリア同期に要する時間が短縮され、高速で安定
なキャリア同期回路を提供できる。

【図面の簡単な説明】

【図１】本発明の実施の形態となるキャリア同期回路の
構成を示すブロック図である。

【図２】入力複素信号の一例の実部となる正弦波を示す
図である。

【図３】入力複素信号の一例の虚部となる余弦波を示す
図である。

【図４】バースト状のキャリア信号及び切換制御信号の
一例を示す図である。

【図５】従来のキャリア同期回路の一例を示すブロック
図である。

【図６】本発明の実施の形態におけるキャリア同期の際
のＰＬＬ誤差信号を示す図である。

【図７】従来のキャリア同期回路におけるキャリア同期
の際のＰＬＬ誤差信号を示す図である。

【図８】本発明の実施の形態のキャリア同期回路を用い
て構成される受信装置の一例を示すブロック図である。

【図９】ＢＳディジタル放送の送信装置の一例を示す図
である。

【図１０】ＢＳディジタル放送信号中のキャリア同期用
のＢＰＳＫ変調信号の部分の一例を示す図である。

【符号の説明】

１１ 複素乗算器、 １２ 振幅／位相分離回路、 ２
１，４１ 切換スイッチ、 ２２，２６，４２，４６
増幅器、 ２３，２５，３１，４３，４５ 加算器、
２４，３３，３４，４４ 単位遅延素子、 ２７ ルー
プゲイン調整用の増幅器

Claims (12)

【特許請求の範囲】
1. 【請求項１】 キャリア同期のためのキャリア同期用信
   号部分を含み、該キャリア同期用信号部分の持続時間で
   あるバースト長が互いに異なる第１、第２のバースト長
   を有する入力信号が供給され、 上記入力信号の上記第１のバースト長のキャリア同期用
   信号部分と、上記入力信号の上記第２のバースト長のキ
   ャリア同期用信号部分とをそれぞれ選択して取り出し、 上記取り出された第１、第２のキャリア同期用信号部分
   が入力されて、それぞれキャリア再生用の第１、第２の
   キャリア再生ループ系を構成し、 上記第１、第２のキャリア再生ループ系の各ループゲイ
   ンに対して、上記第１、第２のバースト長に応じてバー
   スト長が長いほど小さい重みを付けることを特徴とする
   キャリア同期方法。
2. 【請求項２】 上記第１、第２のキャリア再生ループ系
   の各ループゲインに対する上記重みは、上記第１、第２
   のバースト長の逆数の比とすることを特徴とする請求項
   １記載のキャリア同期方法。
3. 【請求項３】 上記第１、第２のキャリア再生ループ系
   は、それぞれ周波数検出部と位相検出部とを有し、上記
   重み付けは周波数検出部側で行うことを特徴とする請求
   項１記載のキャリア同期方法。
4. 【請求項４】 キャリア同期のためのキャリア同期用信
   号部分を含み、該キャリア同期用信号部分の持続時間で
   あるバースト長が互いに異なる第１、第２のバースト長
   を有する入力信号が供給され、 上記入力信号の上記第１のバースト長のキャリア同期用
   信号部分と、上記入力信号の上記第２のバースト長のキ
   ャリア同期用信号部分とをそれぞれ選択して取り出す選
   択手段と、 上記選択手段で取り出された第１、第２のキャリア同期
   用信号部分が入力されて、それぞれキャリア再生用のル
   ープを構成する第１、第２のキャリア再生ループ系と、 上記第１、第２のキャリア再生ループ系の各ループゲイ
   ンに対して、上記第１、第２のバースト長に応じてバー
   スト長が長いほど小さい重みを付ける重み付け手段とを
   有することを特徴とするキャリア同期回路。
5. 【請求項５】 上記第１、第２のキャリア再生ループ系
   の各ループゲインに対する上記重みは、上記第１、第２
   のバースト長の逆数の比とすることを特徴とする請求項
   ４記載のキャリア同期回路。
6. 【請求項６】 上記選択手段により選択された上記入力
   信号の上記第１のバースト長のキャリア同期用信号部分
   に対してキャリア信号を検出する第１のキャリア検出回
   路と、 上記選択手段により選択された上記入力信号の上記第２
   のバースト長のキャリア同期用信号部分に対してキャリ
   ア信号を検出する第２のキャリア検出回路とを有し、 上記第１、第２のキャリア検出回路の少なくとも一方に
   上記重み付けのための増幅器を設けることを特徴とする
   請求項４記載のキャリア同期回路。
7. 【請求項７】 上記第１、第２のキャリア検出回路は、
   それぞれ周波数検出部と位相検出部とを有し、上記重み
   付けのための増幅器は周波数検出部側に設けることを特
   徴とする請求項６記載のキャリア同期回路。
8. 【請求項８】 上記第１、第２のキャリア検出信号に対
   する上記重みは、上記第１、第２のバースト長の逆数の
   比とすることを特徴とする請求項６記載のキャリア同期
   回路。
9. 【請求項９】 情報信号が複数の変調方式のいずれかで
   変調されて送信された信号を受信し、得られた受信信号
   中の所定の変調方式の部分に対応する第１、第２のバー
   スト長を有するキャリア同期信号部分に基づきキャリア
   信号を再生するキャリア同期手段と、 上記キャリア同期手段からのキャリア信号に基づいて上
   記受信信号を復号処理して上記情報信号を得る復号手段
   とを有し、 上記キャリア同期手段は、 上記受信信号の上記第１のバースト長のキャリア同期用
   信号部分と、上記受信信号の上記第２のバースト長のキ
   ャリア同期用信号部分とをそれぞれ選択して取り出す選
   択手段と、 上記選択手段で取り出された第１、第２のキャリア同期
   用信号部分が入力されて、それぞれキャリア再生用のル
   ープを構成する第１、第２のキャリア再生ループ系と、 上記第１、第２のキャリア再生ループ系の各ループゲイ
   ンに対して、上記第１、第２のバースト長に応じてバー
   スト長が長いほど小さい重みを付ける重み付け手段とを
   有してなることを特徴とする信号処理装置。
10. 【請求項１０】 上記第１、第２のキャリア再生ループ
    系の各ループゲインに対する上記重みは、上記第１、第
    ２のバースト長の逆数の比とすることを特徴とする請求
    項９記載の信号処理装置。
11. 【請求項１１】 上記第１、第２のキャリア再生ループ
    系は、それぞれ周波数検出部と位相検出部とを有し、上
    記重み付けは周波数検出部側で行うことを特徴とする請
    求項９記載の信号処理装置。
12. 【請求項１２】 上記情報信号はＢＳディジタル放送信
    号であり、上記所定の変調方式はＢＰＳＫ変調方式であ
    ることを特徴とする請求項９記載の信号処理装置。