JP2001332662A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2001332662A JP2001332662A JP2000149195A JP2000149195A JP2001332662A JP 2001332662 A JP2001332662 A JP 2001332662A JP 2000149195 A JP2000149195 A JP 2000149195A JP 2000149195 A JP2000149195 A JP 2000149195A JP 2001332662 A JP2001332662 A JP 2001332662A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing material
- resin
- inner lead
- peak temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 はんだ実装におけるような過酷な条件下にお
いてもリードフレームのインナーリード部にはく離を生
ずることなく、高い信頼性を備えたＱＦＰ、ＳＯＰ等の
樹脂封止型半導体装置を提供する。 【解決手段】 少なくとも１つの半導体素子をリードフ
レームのダイボンドパッド上にダイボンド材を介して実
装し封止材で封止した半導体装置において、封止材の特
性Ｆとσｅの比Ｆ／σｅが０．１４以上になるよう設定
する。 Ｆ：はんだ実装時のピーク温度におけるインナーリード
部と封止材の単位面積当たりのせん断接着力 σｅ：Ｅｅ×（αｅ−αｍ）×△Ｔ Ｅｅ：はんだ実装時のピーク温度における封止材の曲げ
弾性係数 αｅ：半導体装置の成形温度からはんだ実装時のピーク
温度までの封止材の平均熱膨張係数 αｍ：半導体装置の成形温度からはんだ実装時のピーク
温度までのリードフレームの平均熱膨張係数 △Ｔ：半導体装置の成形温度とはんだ実装時のピーク温
度の差
いてもリードフレームのインナーリード部にはく離を生
ずることなく、高い信頼性を備えたＱＦＰ、ＳＯＰ等の
樹脂封止型半導体装置を提供する。 【解決手段】 少なくとも１つの半導体素子をリードフ
レームのダイボンドパッド上にダイボンド材を介して実
装し封止材で封止した半導体装置において、封止材の特
性Ｆとσｅの比Ｆ／σｅが０．１４以上になるよう設定
する。 Ｆ：はんだ実装時のピーク温度におけるインナーリード
部と封止材の単位面積当たりのせん断接着力 σｅ：Ｅｅ×（αｅ−αｍ）×△Ｔ Ｅｅ：はんだ実装時のピーク温度における封止材の曲げ
弾性係数 αｅ：半導体装置の成形温度からはんだ実装時のピーク
温度までの封止材の平均熱膨張係数 αｍ：半導体装置の成形温度からはんだ実装時のピーク
温度までのリードフレームの平均熱膨張係数 △Ｔ：半導体装置の成形温度とはんだ実装時のピーク温
度の差
Description
【０００１】
【発明の属する技術分野】本発明は、はんだ実装性に優
れた樹脂封止型半導体装置に係り、特にリードフレーム
を用いた半導体装置に関するものである。
れた樹脂封止型半導体装置に係り、特にリードフレーム
を用いた半導体装置に関するものである。
【０００２】
【従来の技術】ＬＳＩ等の半導体素子は、外部環境から
の保護を目的に、封止材により封止されている。これら
パッケージの代表例としては、デュアルインラインパッ
ケージ（ＤＩＰ）がある。このＤＩＰは、ピン挿入型で
あり、実装基板にピンを挿入することにより半導体装置
を取り付ける。最近、ＬＳＩの高集積化や高速化に加え
て、電子装置の小型化や高機能化の要求から高密度実装
化が進んでいる。このため、ＤＩＰのようなピン挿入型
のパッケージに加えて、表面実装型パッケージが主流に
なってきている。これらパッケージの代表例としては、
クアッドフラットパッケージ（ＱＦＰ）がある。このＱ
ＦＰは、実装基板表面に直接はんだ等によって固定する
ようになっており、パッケージを薄くできるとともに、
実装基板に対して両面実装が可能であり、占有面積を小
さくできるという利点を備えている。
の保護を目的に、封止材により封止されている。これら
パッケージの代表例としては、デュアルインラインパッ
ケージ（ＤＩＰ）がある。このＤＩＰは、ピン挿入型で
あり、実装基板にピンを挿入することにより半導体装置
を取り付ける。最近、ＬＳＩの高集積化や高速化に加え
て、電子装置の小型化や高機能化の要求から高密度実装
化が進んでいる。このため、ＤＩＰのようなピン挿入型
のパッケージに加えて、表面実装型パッケージが主流に
なってきている。これらパッケージの代表例としては、
クアッドフラットパッケージ（ＱＦＰ）がある。このＱ
ＦＰは、実装基板表面に直接はんだ等によって固定する
ようになっており、パッケージを薄くできるとともに、
実装基板に対して両面実装が可能であり、占有面積を小
さくできるという利点を備えている。
【０００３】
【発明が解決しようとする課題】上記のような表面実装
型パッケージを用いた半導体装置において、パッケージ
自体が吸湿している場合には、はんだ実装時にリードフ
レームのインナーリード部と封止材の界面がはく離す
る。すなわち、図１に示すような半導体装置においては
んだ実装を行なう際に、封止材が吸湿したこと及び加熱
による熱応力によって、インナーリード部と封止材の接
着力が低下し、図２に示すようなはく離が発生する。は
んだ実装時にインナーリード部と封止材の界面がはく離
した場合、その後の繰り返しの温度サイクルによって、
図３に示すような金ワイヤの亀裂が発生し、最悪の場
合、断線することがある。このような問題に対する解決
策として、吸湿による接着力の低下を抑えるために、半
導体素子をパッケージで封止した後、得られる半導体装
置を防湿梱包し、表面実装の直前に開封して使用する方
法や、表面実装の直前に上記半導体装置を１００℃で２
４時間乾燥させ、その後はんだ実装を行なう方法が提案
され、すでに実施されている。しかしながら、このよう
な前処理方法によれば、製造工程が長くなる上、手間が
かかるという問題がある。本発明は、このような問題を
解決するためのものであって、電子機器への実装に際し
て前処理を要せず、かつはんだ実装時の加熱に耐えうる
低応力性及び高接着性に優れ、従来のＱＦＰの欠点を克
服し、はんだ実装時におけるインナーリード部の信頼性
が高い樹脂封止型半導体装置を提供することを目的とす
る。
型パッケージを用いた半導体装置において、パッケージ
自体が吸湿している場合には、はんだ実装時にリードフ
レームのインナーリード部と封止材の界面がはく離す
る。すなわち、図１に示すような半導体装置においては
んだ実装を行なう際に、封止材が吸湿したこと及び加熱
による熱応力によって、インナーリード部と封止材の接
着力が低下し、図２に示すようなはく離が発生する。は
んだ実装時にインナーリード部と封止材の界面がはく離
した場合、その後の繰り返しの温度サイクルによって、
図３に示すような金ワイヤの亀裂が発生し、最悪の場
合、断線することがある。このような問題に対する解決
策として、吸湿による接着力の低下を抑えるために、半
導体素子をパッケージで封止した後、得られる半導体装
置を防湿梱包し、表面実装の直前に開封して使用する方
法や、表面実装の直前に上記半導体装置を１００℃で２
４時間乾燥させ、その後はんだ実装を行なう方法が提案
され、すでに実施されている。しかしながら、このよう
な前処理方法によれば、製造工程が長くなる上、手間が
かかるという問題がある。本発明は、このような問題を
解決するためのものであって、電子機器への実装に際し
て前処理を要せず、かつはんだ実装時の加熱に耐えうる
低応力性及び高接着性に優れ、従来のＱＦＰの欠点を克
服し、はんだ実装時におけるインナーリード部の信頼性
が高い樹脂封止型半導体装置を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の樹脂封止型半導体装置は、封止材の特性Ｆ
とσｅの比Ｆ／σｅが０．１４以上に設定してある。 Ｆ：はんだ実装時のピーク温度におけるインナーリード
部と封止材の単位面積当たりのせん断接着力（ＭＰａ） σｅ：Ｅｅ×（αｅ−αｍ）×△Ｔ ・……（ＭＰａ） Ｅｅ：はんだ実装時のピーク温度における封止材の曲げ
弾性係数（ＭＰａ） αｅ：半導体装置の成形温度からはんだ実装時のピーク
温度までの封止材の平均熱膨張係数（１／℃） αｍ：半導体装置の成形温度からはんだ実装時のピーク
温度までのリードフレームの平均熱膨張係数（１／℃） △Ｔ：半導体装置の成形温度とはんだ実装時のピーク温
度の差（℃）
め、本発明の樹脂封止型半導体装置は、封止材の特性Ｆ
とσｅの比Ｆ／σｅが０．１４以上に設定してある。 Ｆ：はんだ実装時のピーク温度におけるインナーリード
部と封止材の単位面積当たりのせん断接着力（ＭＰａ） σｅ：Ｅｅ×（αｅ−αｍ）×△Ｔ ・……（ＭＰａ） Ｅｅ：はんだ実装時のピーク温度における封止材の曲げ
弾性係数（ＭＰａ） αｅ：半導体装置の成形温度からはんだ実装時のピーク
温度までの封止材の平均熱膨張係数（１／℃） αｍ：半導体装置の成形温度からはんだ実装時のピーク
温度までのリードフレームの平均熱膨張係数（１／℃） △Ｔ：半導体装置の成形温度とはんだ実装時のピーク温
度の差（℃）
【０００５】エポキシ樹脂を主成分とする封止材を用い
てトランスファー成形により封止された半導体パッケー
ジは、プリント配線板（ＰＣＢ）にはんだ実装される。
はんだ実装には、赤外線リフロー装置等が用いられ、半
導体パッケージは最高で２１５℃から２４５℃に加熱さ
れる。はんだ実装に用いられるはんだは、錫−鉛共晶は
んだが広く用いられている。最近において、鉛は環境に
悪影響を及ぼすことから、鉛を使用しない鉛フリーはん
だの開発が進められている。この鉛フリーはんだは、錫
−鉛共晶はんだに比べ融点が高いために、はんだ実装時
に半導体パッケージは最高で２４５℃から２８０℃に加
熱される。はんだ実装時に発生するインナーリード部の
はく離は、（ａ）封止材が吸湿することによるインナー
リード部と封止材の接着力、（ｂ）封止材とリードフレ
ームの材料物性の相違により生じる熱応力に影響を受け
ると考えられる。本発明者らは、これら２つの影響に着
目し、これらを中心に研究を重ねた結果、吸湿後のイン
ナーリード部と封止材の接着力と、封止材とリードフレ
ームの材料物性の相違により生じる熱応力が一定の関係
を満足することにより、はんだ実装時におけるインナー
リード部の耐はく離性を向上できることを突き止めた。
さらに、高接着力、低熱応力であるための封止材組成に
ついて研究を重ねた結果、下記の一般式（Ｉ）で表され
るエポキシ樹脂と無機質充填剤を必須として含み、無機
質充填剤の含有量を全体の８０〜９５重量％に設定する
ことにより、高い接着力を確保し、熱応力を低減できる
ことを突き止め本発明に至った。
てトランスファー成形により封止された半導体パッケー
ジは、プリント配線板（ＰＣＢ）にはんだ実装される。
はんだ実装には、赤外線リフロー装置等が用いられ、半
導体パッケージは最高で２１５℃から２４５℃に加熱さ
れる。はんだ実装に用いられるはんだは、錫−鉛共晶は
んだが広く用いられている。最近において、鉛は環境に
悪影響を及ぼすことから、鉛を使用しない鉛フリーはん
だの開発が進められている。この鉛フリーはんだは、錫
−鉛共晶はんだに比べ融点が高いために、はんだ実装時
に半導体パッケージは最高で２４５℃から２８０℃に加
熱される。はんだ実装時に発生するインナーリード部の
はく離は、（ａ）封止材が吸湿することによるインナー
リード部と封止材の接着力、（ｂ）封止材とリードフレ
ームの材料物性の相違により生じる熱応力に影響を受け
ると考えられる。本発明者らは、これら２つの影響に着
目し、これらを中心に研究を重ねた結果、吸湿後のイン
ナーリード部と封止材の接着力と、封止材とリードフレ
ームの材料物性の相違により生じる熱応力が一定の関係
を満足することにより、はんだ実装時におけるインナー
リード部の耐はく離性を向上できることを突き止めた。
さらに、高接着力、低熱応力であるための封止材組成に
ついて研究を重ねた結果、下記の一般式（Ｉ）で表され
るエポキシ樹脂と無機質充填剤を必須として含み、無機
質充填剤の含有量を全体の８０〜９５重量％に設定する
ことにより、高い接着力を確保し、熱応力を低減できる
ことを突き止め本発明に至った。
【０００６】
【化２】 本発明は、半導体装置の外形寸法が７ｍｍ×７ｍｍ以上
であって、厚みが０．５ｍｍ以上であると好ましい樹脂
封止型半導体装置であり、封止材によって封止されるリ
ードフレームの少なくとも１本のインナーリード長が
２．５ｍｍ以上、インナーリード先端部の幅が０．１ｍ
ｍ以上、インナーリード部の厚みが０．１ｍｍ以上であ
ると好ましい。また、リードフレームの材質が銅合金、
鉄−ニッケル合金からなると好ましく、リードフレーム
表層のめっきが銀、金、パラジウムを含むと好ましい。
更に、はんだ実装時のピーク温度における封止材の曲げ
弾性係数が６５０ＭＰa以下であると好ましく、半導体
装置の成形温度からはんだ実装時のピーク温度までの封
止材の平均熱膨張係数が５．０×１０-5／℃以下である
と好ましい。また、はんだ実装時のピーク温度における
インナーリード部と封止材の単位面積当たりのせん断接
着力が０．１ＭＰa以上であると好ましい樹脂封止型半
導体装置である。
であって、厚みが０．５ｍｍ以上であると好ましい樹脂
封止型半導体装置であり、封止材によって封止されるリ
ードフレームの少なくとも１本のインナーリード長が
２．５ｍｍ以上、インナーリード先端部の幅が０．１ｍ
ｍ以上、インナーリード部の厚みが０．１ｍｍ以上であ
ると好ましい。また、リードフレームの材質が銅合金、
鉄−ニッケル合金からなると好ましく、リードフレーム
表層のめっきが銀、金、パラジウムを含むと好ましい。
更に、はんだ実装時のピーク温度における封止材の曲げ
弾性係数が６５０ＭＰa以下であると好ましく、半導体
装置の成形温度からはんだ実装時のピーク温度までの封
止材の平均熱膨張係数が５．０×１０-5／℃以下である
と好ましい。また、はんだ実装時のピーク温度における
インナーリード部と封止材の単位面積当たりのせん断接
着力が０．１ＭＰa以上であると好ましい樹脂封止型半
導体装置である。
【０００７】
【発明の実施の形態】次に、本発明を詳細に説明する。
はんだ実装時におけるインナーリード部と封止材の界面
に発生する熱応力σは、封止材の弾性係数をＥｅ、熱膨
張係数をαｅ、リードフレームの熱膨張係数をαｍとす
ると次式で表される。 σ＝ｋ×σｅ ・ ・ ・ ・ ・ （１） σｅ＝Ｅｅ×αｄ×ΔＴ ・ ・ ・ ・ ・ （２） αｄ＝αｅ−αｍ ・ ・ ・ ・ ・ （３） ここで、ｋはパッケージ構造やリードフレーム構造によ
って決まる係数、σｅは構成材料の物性によって表され
る熱応力の指標となる特性、αｄは封止材とリードフレ
ームとの熱膨張係数差、ΔＴはパッケージの成形温度と
はんだ実装時のピーク温度の差である。（１）式からイ
ンナーリード部に発生する熱応力は、係数ｋと特性σｅ
に比例する。係数ｋは、半導体パッケージの外形寸法や
厚みに大きく影響を受ける。しかしながら、半導体パッ
ケージの外形寸法が７ｍｍ×７ｍｍより小さく、厚みが
０．５ｍｍより薄くなると係数ｋは非常に小さくなり熱
応力の影響は小さい。このため、熱応力の影響を考慮す
べきパッケージの外形寸法は７ｍｍ×７ｍｍ以上、パッ
ケージの厚みは０．５ｍｍ以上に限定されるとともに、
半導体装置の高密度化の観点から、パッケージの外形寸
法は３２ｍｍ×３２ｍｍ以下、パッケージの厚みは３ｍ
ｍ以下が好ましい。係数ｋは、リードフレームのインナ
ーリードの長さや幅や厚みにも大きく影響を受ける。し
かしながら、インナーリード長が２．５ｍｍより短く、
幅が０．１ｍｍより小さく、厚みが０．１ｍｍより小さ
くなると係数ｋは非常に小さくなり熱応力の影響は小さ
い。このため、熱応力の影響を考慮すべきインナーリー
ド長は２．５ｍｍ以上、幅は０．１ｍｍ以上、厚みは
０．１ｍｍ以上に限定されるとともに、半導体装置の高
密度化の観点から、インナーリード長は２５ｍｍ以下、
幅は３ｍｍ以下、厚みは０．５ｍｍ以下が好ましい。パ
ッケージの成形時とリフロー時の温度差ΔＴは、特に制
限されるものではない。以上、熱応力の影響を考慮すべ
き範囲でパッケージ構造やリードフレーム構造が固定さ
れた場合、インナーリード部に発生する熱応力σは特性
σｅのみに比例する。半導体パッケージに用いられるリ
ードフレーム材は、一般に銅合金、鉄−ニッケル合金が
広く用いられており、それらの熱膨張係数は、それぞれ
１．７×１０ -5／℃、０．５×１０-5／℃と異なる。イ
ンナーリード部に発生する熱応力は（１）式で表される
ため、リードフレーム材は、特に制限されるものではな
い。
はんだ実装時におけるインナーリード部と封止材の界面
に発生する熱応力σは、封止材の弾性係数をＥｅ、熱膨
張係数をαｅ、リードフレームの熱膨張係数をαｍとす
ると次式で表される。 σ＝ｋ×σｅ ・ ・ ・ ・ ・ （１） σｅ＝Ｅｅ×αｄ×ΔＴ ・ ・ ・ ・ ・ （２） αｄ＝αｅ−αｍ ・ ・ ・ ・ ・ （３） ここで、ｋはパッケージ構造やリードフレーム構造によ
って決まる係数、σｅは構成材料の物性によって表され
る熱応力の指標となる特性、αｄは封止材とリードフレ
ームとの熱膨張係数差、ΔＴはパッケージの成形温度と
はんだ実装時のピーク温度の差である。（１）式からイ
ンナーリード部に発生する熱応力は、係数ｋと特性σｅ
に比例する。係数ｋは、半導体パッケージの外形寸法や
厚みに大きく影響を受ける。しかしながら、半導体パッ
ケージの外形寸法が７ｍｍ×７ｍｍより小さく、厚みが
０．５ｍｍより薄くなると係数ｋは非常に小さくなり熱
応力の影響は小さい。このため、熱応力の影響を考慮す
べきパッケージの外形寸法は７ｍｍ×７ｍｍ以上、パッ
ケージの厚みは０．５ｍｍ以上に限定されるとともに、
半導体装置の高密度化の観点から、パッケージの外形寸
法は３２ｍｍ×３２ｍｍ以下、パッケージの厚みは３ｍ
ｍ以下が好ましい。係数ｋは、リードフレームのインナ
ーリードの長さや幅や厚みにも大きく影響を受ける。し
かしながら、インナーリード長が２．５ｍｍより短く、
幅が０．１ｍｍより小さく、厚みが０．１ｍｍより小さ
くなると係数ｋは非常に小さくなり熱応力の影響は小さ
い。このため、熱応力の影響を考慮すべきインナーリー
ド長は２．５ｍｍ以上、幅は０．１ｍｍ以上、厚みは
０．１ｍｍ以上に限定されるとともに、半導体装置の高
密度化の観点から、インナーリード長は２５ｍｍ以下、
幅は３ｍｍ以下、厚みは０．５ｍｍ以下が好ましい。パ
ッケージの成形時とリフロー時の温度差ΔＴは、特に制
限されるものではない。以上、熱応力の影響を考慮すべ
き範囲でパッケージ構造やリードフレーム構造が固定さ
れた場合、インナーリード部に発生する熱応力σは特性
σｅのみに比例する。半導体パッケージに用いられるリ
ードフレーム材は、一般に銅合金、鉄−ニッケル合金が
広く用いられており、それらの熱膨張係数は、それぞれ
１．７×１０ -5／℃、０．５×１０-5／℃と異なる。イ
ンナーリード部に発生する熱応力は（１）式で表される
ため、リードフレーム材は、特に制限されるものではな
い。
【０００８】一方、インナーリード部と封止材の単位面
積当たりのせん断接着力Ｆは、封止材をリードフレーム
上にトランスファープレスにより所定の大きさに硬化成
形したものを吸湿させた後、接着力測定装置を用いて測
定することによって得られる。半導体パッケージをはん
だ実装する際に生じるインナーリード部のはく離を抑え
るためには、せん断接着力Ｆを高く、特性σｅを低くす
ることが必要となる。しかしながら、せん断接着力Ｆが
高い場合においても特性σｅが高ければインナーリード
部ははく離し、せん断接着力Ｆが低い場合においても特
性σｅが低ければインナーリード部ははく離しないこと
から、せん断接着力Ｆと特性σｅをバランス良く設定す
ることが重要となる。せん断接着力Ｆと特性σｅの関係
について研究を重ねた結果、上記せん断接着力Ｆと特性
σｅの比Ｆ／σｅを０．１４以上に設定することによっ
て、半導体パッケージをはんだ実装する際に生じるイン
ナーリード部のはく離を抑え、インナーリード部の耐は
く離性を確保できることが分かった。上記せん断接着力
Ｆと特性σｅの比Ｆ／σｅを０．１４以上に設定するた
めの封止材の曲げ弾性係数、熱膨張係数及びインナーリ
ード部と封止材の単位面積当たりのせん断接着力は、そ
れぞれ６５０ＭＰa以下、５．０×１０-5／℃以下、
０．１ＭＰa以上が望ましい。封止材の曲げ弾性係数が
６５０ＭＰa、熱膨張係数が５．０×１０-5／℃より大
きく、インナーリード部と封止材の単位面積当たりのせ
ん断接着力が０．１ＭＰaより小さくなると、せん断接
着力Ｆと特性σｅの比Ｆ／σｅが０．１４以下となるか
らである。インナーリード部と封止材のせん断接着力
は、リードフレーム表層のめっきによって変化する。め
っきが異なる場合においてもインナーリード部の耐はく
離性は、上記せん断接着力Ｆと特性σｅの比Ｆ／σｅで
説明できることから、リードフレーム表層のめっきは特
に制限するものでなく、一般的に銀、金、パラジウムを
含むめっきが用いられる。
積当たりのせん断接着力Ｆは、封止材をリードフレーム
上にトランスファープレスにより所定の大きさに硬化成
形したものを吸湿させた後、接着力測定装置を用いて測
定することによって得られる。半導体パッケージをはん
だ実装する際に生じるインナーリード部のはく離を抑え
るためには、せん断接着力Ｆを高く、特性σｅを低くす
ることが必要となる。しかしながら、せん断接着力Ｆが
高い場合においても特性σｅが高ければインナーリード
部ははく離し、せん断接着力Ｆが低い場合においても特
性σｅが低ければインナーリード部ははく離しないこと
から、せん断接着力Ｆと特性σｅをバランス良く設定す
ることが重要となる。せん断接着力Ｆと特性σｅの関係
について研究を重ねた結果、上記せん断接着力Ｆと特性
σｅの比Ｆ／σｅを０．１４以上に設定することによっ
て、半導体パッケージをはんだ実装する際に生じるイン
ナーリード部のはく離を抑え、インナーリード部の耐は
く離性を確保できることが分かった。上記せん断接着力
Ｆと特性σｅの比Ｆ／σｅを０．１４以上に設定するた
めの封止材の曲げ弾性係数、熱膨張係数及びインナーリ
ード部と封止材の単位面積当たりのせん断接着力は、そ
れぞれ６５０ＭＰa以下、５．０×１０-5／℃以下、
０．１ＭＰa以上が望ましい。封止材の曲げ弾性係数が
６５０ＭＰa、熱膨張係数が５．０×１０-5／℃より大
きく、インナーリード部と封止材の単位面積当たりのせ
ん断接着力が０．１ＭＰaより小さくなると、せん断接
着力Ｆと特性σｅの比Ｆ／σｅが０．１４以下となるか
らである。インナーリード部と封止材のせん断接着力
は、リードフレーム表層のめっきによって変化する。め
っきが異なる場合においてもインナーリード部の耐はく
離性は、上記せん断接着力Ｆと特性σｅの比Ｆ／σｅで
説明できることから、リードフレーム表層のめっきは特
に制限するものでなく、一般的に銀、金、パラジウムを
含むめっきが用いられる。
【０００９】なお、前記曲げ弾性係数は、封止材硬化体
を作製し、２４５℃（はんだ実装時のピーク温度におけ
る曲げ弾性係数）雰囲気下、ＪＩＳ−Ｋ−６９１１に準
じて試験を行うことによって得られる。前記熱膨張係数
は、封止材硬化体を作製し、熱機械分析装置を用いて測
定を行ない、パッケージの成形温度からはんだ実装時の
ピーク温度までの傾きから求められる。このようにして
得られる半導体装置は、前記特性を有する封止材により
封止されているため、はんだ実装におけるような高温下
でのリードフレームのインナーリード部と封止材の界面
の耐はく離性に優れる。
を作製し、２４５℃（はんだ実装時のピーク温度におけ
る曲げ弾性係数）雰囲気下、ＪＩＳ−Ｋ−６９１１に準
じて試験を行うことによって得られる。前記熱膨張係数
は、封止材硬化体を作製し、熱機械分析装置を用いて測
定を行ない、パッケージの成形温度からはんだ実装時の
ピーク温度までの傾きから求められる。このようにして
得られる半導体装置は、前記特性を有する封止材により
封止されているため、はんだ実装におけるような高温下
でのリードフレームのインナーリード部と封止材の界面
の耐はく離性に優れる。
【００１０】本発明に用いる封止材は、通常、粉末状も
しくはタブレット状になっている。封止材の主剤は、特
に制限するものでなく、通常用いられているものが挙げ
られる。なかでも、ビフェニル型エポキシ樹脂やクレゾ
ールノボラック型エポキシ樹脂等が好適に用いられる。
その他下記の一般式（Ｉ）で表されるエポキシ樹脂は高
温下での曲げ弾性係数が小さく、インナーリード部の熱
応力を低減することができる。
しくはタブレット状になっている。封止材の主剤は、特
に制限するものでなく、通常用いられているものが挙げ
られる。なかでも、ビフェニル型エポキシ樹脂やクレゾ
ールノボラック型エポキシ樹脂等が好適に用いられる。
その他下記の一般式（Ｉ）で表されるエポキシ樹脂は高
温下での曲げ弾性係数が小さく、インナーリード部の熱
応力を低減することができる。
【００１１】
【化３】 このエポキシ樹脂を用いる場合は、封止材の樹脂成分全
体の１０重量％以上に設定するのが好ましい。特に好ま
しくは２０重量％以上である。１０重量％を下回ると十
分な低弾性化が図れずインナーリード部の熱応力を低減
することができないからである。封止材は、主剤以外に
硬化剤、硬化促進剤、無機質充填剤が含有され、必要に
応じて難燃剤、カップリング剤、ワックス等が併せて用
いられる。本発明で使用する封止材中の無機質充填剤の
配合量は封止材全体の８０重量％以上に設定するのが好
ましい。特に好適なのは８５重量％から９０重量％の範
囲である。８０重量％を下回ると封止材の飽和吸水率が
増加することによって吸湿後のインナーリード部と封止
材のせん断接着力が低下するとともに、熱膨張係数が大
きくなるため熱応力が増加するからである。一方、９５
重量％を超えるとトランスファー成形時の封止材の粘度
が高くなることによりワイヤー流れや成形不良が生じ易
くなるとともに、封止材硬化体の曲げ弾性係数が大きく
なるため熱応力が増加するからである。本発明に用いら
れる封止材には、上記以外にシリコーンオイル及びシリ
コーンゴム、合成ゴム等の低応力化剤を配合したりイオ
ントラップ剤を配合してもよい。低応力化剤を配合した
場合、封止材の弾性係数を小さくできることからインナ
ーリード部の熱応力を低減できる。低応力化剤の配合量
はエポキシ樹脂成分全体の５重量％以上に設定するのが
好ましい。このような封止材を用いての半導体素子の封
止は、特に制限するものではなく、通常のトランスファ
ー成形等に見られるような公知のモールド方法により行
なうことができる。このようにして得られる半導体装置
は、前記特性を有する封止材により封止されているた
め、はんだ実装におけるような高温下でのリードフレー
ムのインナーリード部と封止材の界面における耐はく離
性に優れる。
体の１０重量％以上に設定するのが好ましい。特に好ま
しくは２０重量％以上である。１０重量％を下回ると十
分な低弾性化が図れずインナーリード部の熱応力を低減
することができないからである。封止材は、主剤以外に
硬化剤、硬化促進剤、無機質充填剤が含有され、必要に
応じて難燃剤、カップリング剤、ワックス等が併せて用
いられる。本発明で使用する封止材中の無機質充填剤の
配合量は封止材全体の８０重量％以上に設定するのが好
ましい。特に好適なのは８５重量％から９０重量％の範
囲である。８０重量％を下回ると封止材の飽和吸水率が
増加することによって吸湿後のインナーリード部と封止
材のせん断接着力が低下するとともに、熱膨張係数が大
きくなるため熱応力が増加するからである。一方、９５
重量％を超えるとトランスファー成形時の封止材の粘度
が高くなることによりワイヤー流れや成形不良が生じ易
くなるとともに、封止材硬化体の曲げ弾性係数が大きく
なるため熱応力が増加するからである。本発明に用いら
れる封止材には、上記以外にシリコーンオイル及びシリ
コーンゴム、合成ゴム等の低応力化剤を配合したりイオ
ントラップ剤を配合してもよい。低応力化剤を配合した
場合、封止材の弾性係数を小さくできることからインナ
ーリード部の熱応力を低減できる。低応力化剤の配合量
はエポキシ樹脂成分全体の５重量％以上に設定するのが
好ましい。このような封止材を用いての半導体素子の封
止は、特に制限するものではなく、通常のトランスファ
ー成形等に見られるような公知のモールド方法により行
なうことができる。このようにして得られる半導体装置
は、前記特性を有する封止材により封止されているた
め、はんだ実装におけるような高温下でのリードフレー
ムのインナーリード部と封止材の界面における耐はく離
性に優れる。
【００１２】
【実施例】次に、実施例について具体的に説明する。ま
ず、実施例に先立って、表１に示す原材料を用いて、表
２に示す配合で封止材を準備した。
ず、実施例に先立って、表１に示す原材料を用いて、表
２に示す配合で封止材を準備した。
【００１３】
【表１】
【００１４】
【表２】
【００１５】表２の封止材を用いて半導体素子を１７５
℃、６．９ＭＰａ、９０秒のトランスファー成形でモー
ルドし、１７５℃、５時間のアフターキュアを行なうこ
とにより、半導体装置を得た。この半導体装置は、８０
ピンＱＦＰで外形寸法が１４ｍｍ×２０ｍｍ、厚みが
１．４ｍｍのものを用い、リードフレームは材質が銅合
金、熱膨張係数が１．７×１０-5／℃、インナーリード
先端部に銀めっき、最大インナーリード長が５．６ｍ
ｍ、幅が０．１８５ｍｍ、厚みが０．１５ｍｍのものを
用いた。このようにして得られた半導体装置を吸湿させ
た後、はんだ実装性試験を行ない、超音波探査映像装置
で、インナーリード部のはく離を観察した。はんだ実装
性試験は、ＪＥＤＥＣ（Joint Electron Device Engine
ering Council）に準拠し、ピーク温度２４５℃で行な
った。表３に半導体装置の吸湿条件を示す。
℃、６．９ＭＰａ、９０秒のトランスファー成形でモー
ルドし、１７５℃、５時間のアフターキュアを行なうこ
とにより、半導体装置を得た。この半導体装置は、８０
ピンＱＦＰで外形寸法が１４ｍｍ×２０ｍｍ、厚みが
１．４ｍｍのものを用い、リードフレームは材質が銅合
金、熱膨張係数が１．７×１０-5／℃、インナーリード
先端部に銀めっき、最大インナーリード長が５．６ｍ
ｍ、幅が０．１８５ｍｍ、厚みが０．１５ｍｍのものを
用いた。このようにして得られた半導体装置を吸湿させ
た後、はんだ実装性試験を行ない、超音波探査映像装置
で、インナーリード部のはく離を観察した。はんだ実装
性試験は、ＪＥＤＥＣ（Joint Electron Device Engine
ering Council）に準拠し、ピーク温度２４５℃で行な
った。表３に半導体装置の吸湿条件を示す。
【００１６】
【表３】
【００１７】せん断接着力試験片は、外形寸法が８．４
ｍｍ×１０．４ｍｍ、厚みが０．１５ｍｍ、表面に銀め
っきを施したリードフレーム上に封止材を１７５℃、
６．９ＭＰａ、９０秒のトランスファー成形でモールド
することにより厚み０．６２５ｍｍの円板に硬化成形し
た後、１７５℃、５時間のアフターキュアを行なうこと
によって図４に示す試験片を得た。なお、せん断接着力
試験片の厚みは、半導体装置のインナーリード表面から
封止材表面までの厚みに加工した。図４の試験片を表４
の条件で吸湿させた後、図５に示す接着力測定装置を用
いて、表５の測定条件でせん断接着力を測定した。
ｍｍ×１０．４ｍｍ、厚みが０．１５ｍｍ、表面に銀め
っきを施したリードフレーム上に封止材を１７５℃、
６．９ＭＰａ、９０秒のトランスファー成形でモールド
することにより厚み０．６２５ｍｍの円板に硬化成形し
た後、１７５℃、５時間のアフターキュアを行なうこと
によって図４に示す試験片を得た。なお、せん断接着力
試験片の厚みは、半導体装置のインナーリード表面から
封止材表面までの厚みに加工した。図４の試験片を表４
の条件で吸湿させた後、図５に示す接着力測定装置を用
いて、表５の測定条件でせん断接着力を測定した。
【００１８】
【表４】
【００１９】
【表５】
【００２０】表６に、はんだ実装試験後のインナーリー
ド部のはく離を測定した結果を示した。半導体装置の吸
湿条件は表３記載のＬＥＶＥＬ２である。
ド部のはく離を測定した結果を示した。半導体装置の吸
湿条件は表３記載のＬＥＶＥＬ２である。
【００２１】
【表６】
【００２２】表７に、はんだ実装試験後のインナーリー
ド部のはく離を測定した結果を示す。半導体装置の吸湿
条件は表３記載のＬＥＶＥＬ１である。
ド部のはく離を測定した結果を示す。半導体装置の吸湿
条件は表３記載のＬＥＶＥＬ１である。
【００２３】
【表７】
【００２４】表６、７の結果から、インナーリード部の
はく離は単一の物性値、例えば、封止材の曲げ弾性係数
のみで説明できるものではなく、はんだ実装時のピーク
温度における封止材の特性Ｆとσｅの比Ｆ／σｅで考え
る必要があり、比Ｆ／σｅが０．１４以下、つまりＦが
小さくσｅが大きい場合にはく離が発生し、比Ｆ／σｅ
が０．１４以上、つまりＦが大きくσｅが小さい場合に
耐はく離性に優れていることが分かる。また、下記の一
般式（Ｉ）で表されるエポキシ樹脂と無機質充填剤を含
み、無機質充填剤の含有量が全体の８０から９５重量％
に設定されている封止材を用いることにインナーリード
部の耐はく離性を向上できることが分かる。
はく離は単一の物性値、例えば、封止材の曲げ弾性係数
のみで説明できるものではなく、はんだ実装時のピーク
温度における封止材の特性Ｆとσｅの比Ｆ／σｅで考え
る必要があり、比Ｆ／σｅが０．１４以下、つまりＦが
小さくσｅが大きい場合にはく離が発生し、比Ｆ／σｅ
が０．１４以上、つまりＦが大きくσｅが小さい場合に
耐はく離性に優れていることが分かる。また、下記の一
般式（Ｉ）で表されるエポキシ樹脂と無機質充填剤を含
み、無機質充填剤の含有量が全体の８０から９５重量％
に設定されている封止材を用いることにインナーリード
部の耐はく離性を向上できることが分かる。
【００２５】
【化４】
【００２６】
【発明の効果】以上のように、本発明の半導体装置は、
はんだ実装における過酷な条件下においてもリードフレ
ームのインナーリード部の界面にはく離を生じることな
く、優れた耐はく離性を備えている。特にＱＦＰのよう
な表面実装型パッケージのはんだ実装において高い信頼
性を有し最適である。また、本発明から、封止材の物性
と接着性から信頼性結果を予測することができ、樹脂封
止型半導体装置用封止材の開発サイクルを大幅に短縮で
きる。
はんだ実装における過酷な条件下においてもリードフレ
ームのインナーリード部の界面にはく離を生じることな
く、優れた耐はく離性を備えている。特にＱＦＰのよう
な表面実装型パッケージのはんだ実装において高い信頼
性を有し最適である。また、本発明から、封止材の物性
と接着性から信頼性結果を予測することができ、樹脂封
止型半導体装置用封止材の開発サイクルを大幅に短縮で
きる。
【図１】 従来の半導体装置を説明する縦断面図であ
る。
る。
【図２】 従来の半導体装置におけるインナーリード部
のはく離を説明する縦断面図である。
のはく離を説明する縦断面図である。
【図３】 従来の半導体装置における金ワイヤ亀裂を説
明する縦断面図である。
明する縦断面図である。
【図４】 接着力測定用試験片を説明する正面図であ
る。
る。
【図５】 接着力の測定方法を示す正面図である。
１．半導体素子 ２．ダイボンド材 ３．封止材 ４．金ワイヤ ５．ダイボンドパッド ６．インナーリード ７．はく離部 ８．亀裂部 ９．銀めっき付きリードフレーム １０．ヒートブロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河田 達男 茨城県結城市大字鹿窪1772−１ 日立化成 工業株式会社下館事業所内 Ｆターム(参考） 4J002 CD051 CD061 FD016 GQ05 4M109 AA01 BA02 CA21 DA01 EA02 EB02 EB04 EB06 EB07 EB09 EB12 EB18 EB19 EC05 EC09 FA10 GA10 5F067 AA06 AB03 BB01 DC11 EA02 EA04
Claims (9)
- 【請求項１】 少なくとも１つの半導体素子をリードフ
レームのダイボンドパッド上にダイボンド材を介して実
装し封止材で封止した半導体装置において、封止材の特
性Ｆとσｅの比Ｆ／σｅが０．１４以上であることを特
徴とする樹脂封止型半導体装置。 Ｆ：はんだ実装時のピーク温度におけるインナーリード
部と封止材の単位面積当たりのせん断接着力（ＭＰａ） σｅ：Ｅｅ×（αｅ−αｍ）×△Ｔ Ｅｅ：はんだ実装時のピーク温度における封止材の曲げ
弾性係数（ＭＰａ） αｅ：半導体装置の成形温度からはんだ実装時のピーク
温度までの封止材の平均 熱膨張係数（１／℃）αｍ：半導体装置の成形温度から
はんだ実装時のピーク温度までのリードフレームの平均
熱膨張係数（１／℃） △Ｔ：半導体装置の成形温度とはんだ実装時のピーク温
度の差（℃） - 【請求項２】 半導体装置の外形寸法が７ｍｍ×７ｍｍ
以上、厚みが０．５ｍｍ以上である請求項１に記載の樹
脂封止型半導体装置。 - 【請求項３】 封止材によって封止されるリードフレー
ムの少なくとも１本のインナーリード長が２．５ｍｍ以
上、インナーリード先端部の幅が０．１ｍｍ以上、イン
ナーリード部の厚みが０．１ｍｍ以上である請求項１ま
たは請求項２に記載の樹脂封止型半導体装置。 - 【請求項４】 リードフレームの材質が銅合金、鉄−ニ
ッケル合金からなる請求項１ないし請求項３のいずれか
に記載の樹脂封止型半導体装置。 - 【請求項５】 リードフレーム表層のめっきが銀、金、
パラジウムを含む請求項１ないし請求項４のいずれかに
記載の樹脂封止型半導体装置。 - 【請求項６】 はんだ実装時のピーク温度における封止
材の曲げ弾性係数が６５０ＭＰa以下である請求項１な
いし請求項５のいずれかに記載の樹脂封止型半導体装
置。 - 【請求項７】 半導体装置の成形温度からはんだ実装時
のピーク温度までの封止材の平均熱膨張係数が５．０×
１０-5／℃以下である請求項１ないし請求項６のいずれ
かに記載の樹脂封止型半導体装置。 - 【請求項８】 はんだ実装時のピーク温度におけるイン
ナーリード部と封止材の単位面積当たりのせん断接着力
が０．１ＭＰa以上である請求項１ないし請求項７のい
ずれかに記載の樹脂封止型半導体装置。 - 【請求項９】 封止材が、下記の一般式（Ｉ）で表され
るエポキシ樹脂と無機質充填剤を必須として含み、か
つ、無機質充填剤の含有量が全体の８０〜９５重量％に
設定されていることを特徴とする請求項１ないし請求項
８のいずれかに記載の樹脂封止型半導体装置。 【化１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149195A JP2001332662A (ja) | 2000-05-22 | 2000-05-22 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149195A JP2001332662A (ja) | 2000-05-22 | 2000-05-22 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332662A true JP2001332662A (ja) | 2001-11-30 |
Family
ID=18655087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000149195A Pending JP2001332662A (ja) | 2000-05-22 | 2000-05-22 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014148586A (ja) * | 2013-01-31 | 2014-08-21 | Sumitomo Bakelite Co Ltd | 封止用エポキシ樹脂組成物、電子装置、自動車および電子装置の製造方法 |
| EP3686232A1 (en) | 2019-01-21 | 2020-07-29 | Shin-Etsu Chemical Co., Ltd. | Resin composition, resin film, semiconductor laminate, method for producing semiconductor laminate and method for producing semiconductor device |
-
2000
- 2000-05-22 JP JP2000149195A patent/JP2001332662A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014148586A (ja) * | 2013-01-31 | 2014-08-21 | Sumitomo Bakelite Co Ltd | 封止用エポキシ樹脂組成物、電子装置、自動車および電子装置の製造方法 |
| EP3686232A1 (en) | 2019-01-21 | 2020-07-29 | Shin-Etsu Chemical Co., Ltd. | Resin composition, resin film, semiconductor laminate, method for producing semiconductor laminate and method for producing semiconductor device |
| KR20200090607A (ko) | 2019-01-21 | 2020-07-29 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 수지 조성물, 수지 필름, 반도체 적층체, 반도체 적층체의 제조 방법 및 반도체 장치의 제조 방법 |
| US11161932B2 (en) | 2019-01-21 | 2021-11-02 | Shin-Etsu Chemical Co., Ltd. | Resin composition, resin film, semiconductor laminate, method for producing semiconductor laminate and method for producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0959498B1 (en) | Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film | |
| US4897508A (en) | Metal electronic package | |
| JP3702877B2 (ja) | 樹脂封止型半導体装置、これに用いるダイボンド材および封止材 | |
| JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
| JP2000049171A (ja) | 接着剤と封入剤の同時硬化によるエレクトロニックパッケ―ジの製造方法 | |
| KR20080065153A (ko) | 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법 | |
| JP4161544B2 (ja) | 半導体素子搭載用接着フィルム | |
| JP2677632B2 (ja) | 超薄型表面実装樹脂封止半導体装置 | |
| JP3617504B2 (ja) | 半導体素子搭載用接着フィルム | |
| US8023277B2 (en) | Electronic component integrated module | |
| JPH03185741A (ja) | 半導体装置及びその製造方法 | |
| JP2001332662A (ja) | 樹脂封止型半導体装置 | |
| JP2006245478A (ja) | 半導体装置 | |
| KR20000048963A (ko) | 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법, 접착제, 및 양면 접착 필름 | |
| WO2000007234A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001332661A (ja) | 樹脂封止型半導体装置 | |
| JPH05218107A (ja) | 樹脂封止型半導体装置 | |
| JP3080892B2 (ja) | 銅リードフレームを用いた信頼性の高い薄型プラスチック半導体パッケージ | |
| JP3070929B2 (ja) | パッケージの組立方法とパッケージ | |
| JP2008141220A (ja) | 半導体装置 | |
| JP4213601B2 (ja) | 半導体装置 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JP2000124361A (ja) | 接着剤塗布Ｃｕ条、高放熱性リードフレーム及び高放熱性パッケージ | |
| CA1304172C (en) | Metal electronic package | |
| JP2001210769A (ja) | 半導体装置 |