JP2001320234A - 発振器の電源電圧低下補償回路 - Google Patents
発振器の電源電圧低下補償回路Info
- Publication number
- JP2001320234A JP2001320234A JP2000139139A JP2000139139A JP2001320234A JP 2001320234 A JP2001320234 A JP 2001320234A JP 2000139139 A JP2000139139 A JP 2000139139A JP 2000139139 A JP2000139139 A JP 2000139139A JP 2001320234 A JP2001320234 A JP 2001320234A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- voltage
- circuit
- diode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
の動作維持出来る電源電圧低下補償回路を提供すること
を目的とする。 【解決手段】発振器1の電源端子VCCと電池2の正電圧
端子+との間にスイッチ3を直列に挿入し、電池2の負
電圧端子−と発振器1の接地端子GNDとの間に、抵抗
器R1とコンデンサC1と、及び、ダイオードD1のカ
ソードとダイオードD2のアノードを直列に接続したも
のとを夫々並列に挿入して、更に、発振器1の出力と信
号出力端子との間にハイブリッドトランス4を挿入し、
ハイブリッドトランス4の分岐出力をコンデンサC2を
介して、前記ダイオードD1のカソードとダイオードD
2のアノードとの接続点に接続して成る。又、抵抗R
1、コンデンサC1、C2、ダイオードD1、D2によ
り構成した回路は、負電圧生成回路5である。
Description
下補償回路に関し、特に発振器の信号出力電圧を分岐し
整流を行なうことにより直流電圧を生成し、この直流電
圧を発振器の電源電圧に重畳して発振器への印加電圧を
増加させることにより動作を安定化させる発振器の電源
電圧低下補償回路に関する。
携帯端末機の小型化及び低消費電力化が進み、携帯端末
機を構成する回路は、低電圧動作するように設計されて
きている。その構成回路の一つである発振器は、携帯端
末機に使用している電池で駆動されるため、電池が消耗
して電池電圧が低下した場合でも可能な限り安定に動作
することが要求される。図3(a)は、従来の発振器に
対する電源供給回路の例を示す構成図であり、同図
(b)は、電源電圧対発振器出力電圧の関係を示す動作
点ヒステリシス曲線図である。図3(a)の構成は、発
振器1の電源端子VCCと電池2の正電圧端子+との間に
スイッチ3を直列に挿入し、電池2の負電圧端子−と発
振器1の接地端子GNDとを接続して成る。
がら説明する。スイッチ3をオンとして、発振器1の電
源端子VCCと接地端子GNDとの間に電池2の直流電圧
VDSを印加した時、発振器1が動作を開始するに必要な
VDSの最低電圧値を最低動作開始電圧VONとし、一方、
一旦動作した後で動作を終了するに必要なVDSの最高電
圧値を最高動作終了電圧VOFFと定義する。図3(b)
に示すような従来例においては、VON及びVOFFは夫々
1.0V及び0.9Vであり、動作開始点と動作終了点
との間にヒステリシス特性を持っている。これは、一般
的に発振器を構成する回路には、出力信号の帰還回路が
設けられており、動作開始前と動作開始後の発振器の動
作条件が異なることによる。即ち、この発振器1に加わ
る印加電圧は、スイッチ3をオンした場合、電池2の直
流電圧VDSが瞬時に0Vから加わりVON=1.0Vにな
る時点で、発振器1は動作を開始して所定の周波数とレ
ベルの信号を出力し、又、スイッチ3をオフとすると発
振器1は、VOFF=0.9Vまで動作を持続し、それ以
下に電圧が低下すると動作を終了して信号の出力を停止
する。
たような従来の発振器に対する電源回路では、発振器の
動作開始点と動作終了点との間における印加電圧のヒス
テリシス特性が小さいため、発振器が最低動作開始電圧
VON近傍の電池電圧VDSで動作している時、電池電圧V
DSが若干低下し最高動作終了電圧VOFF以下となると、
この発振器を使用している機器は、通話、又は、データ
通信等の動作が中断される。従って、この様な事態を避
けるため、電池容量を初めから大きなものを使用する
か、又は、電池電圧VDSを最低動作開始電圧である1.
0Vよりも高い電圧に予め設定しておき、電池電圧低下
警報を早めに出力して使用者に電池交換を促す必要等が
あり、小型軽量化に不向きで電池の本来使用可能な容量
範囲を十分使用しきれないという問題が生じていた。本
発明は、上述したような従来の発振器に対する電源回路
に係わる諸問題を解決するためになされたものであっ
て、機器及びシステム構成を複雑にすることなく、発振
器の最高動作終了電圧を従来より低くすることを可能と
することにより、電池電圧が低下しても十分な余裕を持
ち発振器の動作維持出来る電源電圧低下補償回路を提供
することを目的とする。
に本発明に係る発振器の電源電圧低下補償回路は、以下
の構成をとる。請求項1に記載した発振器の電源電圧低
下補償回路は、発振器に備えた電源供給端子の接地側
に、前記発振器出力の一部をダイオードにより整流しコ
ンデンサ及び抵抗により平滑して得られる直流電圧を印
加し、発振器動作後の最高動作終了電圧を低下させるよ
う構成する。請求項2に記載した発振器の電源電圧低下
補償回路は、増幅用トランジスタに接続した水晶振動子
を含む水晶発振回路において、前記増幅用トランジスタ
に接続する接地側ベースバイアス抵抗に、前記水晶発振
器出力の一部をダイオードにより整流しコンデンサ及び
抵抗により平滑して得られる直流電圧を印加し、前記増
幅用トランジスタのベースバイアス電位を制御すること
により、水晶発振器動作後の最高動作終了電圧を低下さ
せるよう構成する。
本発明を詳細に説明する。図1(a)は、本発明に係わ
る発振器の電源電圧低下補償回路の一実施例を示す回路
構成図であり、同図(b)は、電源電圧対発振器出力電
圧の関係を示す動作点ヒステリシス曲線図である。図1
(a)の構成は、発振器1の電源端子VCCと電池2の正
電圧端子+との間にスイッチ3を直列に挿入し、電池2
の負電圧端子−と発振器1の接地端子GNDとの間に、
抵抗器R1とコンデンサC1と、及び、ダイオードD1
のカソードとダイオードD2のアノードを直列に接続し
たものとを夫々並列に挿入して、更に、発振器1の出力
と信号出力端子との間にハイブリッドトランス4を挿入
し、ハイブリッドトランス4の分岐出力をコンデンサC
2を介して、前記ダイオードD1のカソードとダイオー
ドD2のアノードとの接続点に接続して成る。又、抵抗
R1、コンデンサC1、C2、ダイオードD1、D2に
より構成した回路は、負電圧生成回路5である。
がら説明する。スイッチ3をオンとして、発振器1のV
CCから負電圧生成回路5の接地間に電池2の直流電圧V
DSを印加すると、コンデンサC1には発振器1を介して
充電が開始する。この時、発振器1は、電源端子VCCと
接地端子GND間の電圧が最低動作開始電圧VON=1.
0Vに達すれば動作を開始して信号を出力する。発振器
1が信号を出力すると、この信号は、ハイブリッドトラ
ンス4の分岐出力端子からコンデンサC2を介して負電
圧生成回路5に供給される。負電圧生成回路5は、発振
器1が出力する信号の負の半サイクルをダイオードD1
とダイオードD2とにより半波整流し、コンデンサC1
と抵抗R1とにより平滑して発振器1の接地端子GND
に負の直流電圧を供給する。
子について説明すると、発振器1が動作を開始する前
は、コンデンサC1の両端には、直流電圧VDSを発振器
1の電源端子VCCと接地端子GNDとの間の内部抵抗R
iと、抵抗R1により分割した電圧が印加される。ダイ
オードD1及びダイオードD2の夫々の飽和電圧を加算
した電圧以下である。そこで、本実施例においては、発
振器1の電源端子VCCと接地端子GNDとの間に所定の
最低動作開始電圧を印加するためには、直流電圧V DSを
(最低動作開始電圧)+(R1の両端電圧)とする必要
があり、従って、R1の両端電圧は小さいほうが望まし
く、抵抗R1の値は極力小さくするよう設定する。一
方、発振器1が動作後、コンデンサC1には発振器1が
出力する負電圧の出力信号が充電され、コンデンサC1
と放電用抵抗R1とによる時定数で平滑するが、抵抗R
1は極力小さくしているので、時定数を十分確保するた
めコンデンサC1は大きな値をとる必要がある。そこ
で、図1(b)に示すように、例えば、発振器1の接地
端子GNDに加わる負電圧を0.4Vとなるように設計
すると、最高動作終了電圧VOFFは0.9Vから0.5
Vに低下する。以上説明したように、負電圧生成回路5
により負電圧を生成し、発振器1の接地端子GNDに印
加することにより、発振器1に加わる電源電圧は負電圧
分増加し、発振器1の動作後においては、直流電圧VDS
が低下しても動作マージンが十分確保される。
補償回路を水晶発振器に適用した場合について説明す
る。図2(a)は、本発明に係わる水晶発振器の電源電
圧低下補償回路の一実施例を示す回路構成図であり、同
図(b)は、電源電圧対発振器出力電圧の関係を示す動
作点ヒステリシス曲線図である。図2(a)の回路構成
は、コルピッツ型水晶発振回路であり、水晶振動子X1
をトランジスタQ1のベース−エミッタ間に接続し、発
振周波数により決定するコンデンサC3、C4を夫々前
記トランジスタQ1のベース−接地間、コレクタ−接地
間に接続している。トランジスタQ1のコレクタには、
電源電圧を印加する抵抗R4と、コンデンサC5を付加
して所望の出力周波数に同調し信号を出力するハイブリ
ッドトランスT1と、高周波バイパス用のコンデンサC
6とを接続する。一方、トランジスタQ1のエミッタは
接地し、ベースにはトランジスタを増幅器として動作さ
せるためのバイアス抵抗としてR2を電源側に、R3を
接地側に接続する。さらに、水晶発振回路の電源動作マ
ージンを増加させるため、前記ハイブリッドトランスT
1により分岐した信号出力をダイオードD3のアノード
に接続し、カソードには充電用コンデンサC7と放電用
抵抗R5を接続して、この接続点を正電圧生成回路6の
出力として前記バイアス抵抗R3に接続する。
おいては、正電圧生成回路6から水晶発振回路に印加す
る直流電圧は、正電圧で且つバイアス抵抗R3に対して
のみとしている。図1(a)に示した第一の実施例にお
いては、発振器が動作後、負電圧生成回路が出力する負
電圧により発振器全体の接地電位を負電位に低下させ、
発振器の最高動作終了電圧低下させたが、この場合、負
電圧生成回路は、発振器全体が消費する電流を供給すこ
とが必要で所要の電力が必要となる。一方、第二の実施
例に拠れば、正電圧生成回路が出力する正電圧により水
晶発振回路のバイアス電位を正電位に補正することによ
り、わずかな電力で電源電圧低下補償回路が実現出来る
という特徴がある。水晶発振回路は、トランジスタ回路
を安定化させるため、帰還抵抗R2により負帰還を施し
ているので、水晶発振回路が動作を開始するとトランジ
スタのベースには負帰還がかかることによりベース電位
が低下している。そこで、水晶発振回路に印加されてい
る電源電圧が低下した時に、正電圧生成回路6からバイ
アス抵抗R3に正電圧を印加し、ベース電位を上昇させ
ることによりトランジスタに加わるバイアス電圧を維持
し、最高動作終了電圧を低下させるよう動作させる。正
電圧は、ハイブリッドトランスT1により分岐した信号
出力を、ダイオードD3により半波整流し、コンデンサ
C7と抵抗R5とにより平滑することにより生成する。
そこで、図2(b)に示すように、電源電圧低下補償す
る前に最高動作終了電圧VOFF=0.9Vであったもの
が、電源電圧低下補償後は最高動作終了電圧=0.5V
に低下する。
の電源電圧低下補償回路は、発振器の信号出力の一部か
ら負の電圧を生成して、発振器の接地端子に重畳するも
ので、発振器の最高動作終了電圧を低下することが出
来、又、請求項2記載の電源電圧低下補償回路は、発振
器の信号出力の一部から正の電圧を生成して、発振器を
構成しているトランジスタのバイアス電圧に重畳するの
で、同じく発振器の最高動作終了電圧を低下させること
が出来、共に電源として電池を使用した際に、電池電圧
の低下に対する動作マージンが向上し、携帯端末機等の
運用を行なう上で大きな効果を発揮することが可能とな
る。
下補償回路の一実施例を示す回路構成図であり、(b)
は、電源電圧対発振器出力電圧の関係を示す動作点ヒス
テリシス曲線図である。
圧低下補償回路の一実施例を示す回路構成図であり、
(b)は、電源電圧対発振器出力電圧の関係を示す動作
点ヒステリシス曲線図である。
の例を示す構成図であり、同図(b)は、電源電圧対発
振器出力電圧の関係を示す動作点ヒステリシス曲線図で
ある。
スイッチ、 4・・ハイブリッドトラン
ス、5・・負電圧生成回路、 6・・正電圧生
成回路 C1、C2、C3、C4、C5、C6、C7・・コンデ
ンサ、D1、D2、D3・・ダイオード、Q1・・トラ
ンジスタ、R1、R2、R3、R4、R5・・抵抗、T
1・・ハイブリッドトランス、X1・・水晶振動子
Claims (2)
- 【請求項1】発振器に備えた電源供給端子の接地側に、
前記発振器出力の一部をダイオードにより整流しコンデ
ンサ及び抵抗により平滑して得られる直流電圧を印加
し、発振器動作後の最高動作終了電圧を低下させたこと
を特徴とする発振器の電源電圧低下補償回路。 - 【請求項2】増幅用トランジスタに接続した水晶振動子
を含む水晶発振回路において、前記増幅用トランジスタ
に接続する接地側ベースバイアス抵抗に、前記水晶発振
器出力の一部をダイオードにより整流しコンデンサ及び
抵抗により平滑して得られる直流電圧を印加し、前記増
幅用トランジスタのベースバイアス電位を制御すること
により、水晶発振器動作後の最高動作終了電圧を低下さ
せたことを特徴とする発振器の電源電圧低下補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139139A JP4516664B2 (ja) | 2000-05-11 | 2000-05-11 | 発振器の電源電圧低下補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139139A JP4516664B2 (ja) | 2000-05-11 | 2000-05-11 | 発振器の電源電圧低下補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320234A true JP2001320234A (ja) | 2001-11-16 |
JP4516664B2 JP4516664B2 (ja) | 2010-08-04 |
Family
ID=18646640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000139139A Expired - Lifetime JP4516664B2 (ja) | 2000-05-11 | 2000-05-11 | 発振器の電源電圧低下補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4516664B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004003913A1 (ja) * | 2002-06-28 | 2004-01-08 | Fujitsu Limited | 情報記憶装置 |
JP2008098776A (ja) * | 2006-10-06 | 2008-04-24 | Anasem Inc | パルス発生回路 |
JP2013251920A (ja) * | 2002-05-01 | 2013-12-12 | Interdigital Technology Corp | 無線通信システムにおける高速共有チャネルを用いたポイントツーマルチポイントサービス |
-
2000
- 2000-05-11 JP JP2000139139A patent/JP4516664B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251920A (ja) * | 2002-05-01 | 2013-12-12 | Interdigital Technology Corp | 無線通信システムにおける高速共有チャネルを用いたポイントツーマルチポイントサービス |
WO2004003913A1 (ja) * | 2002-06-28 | 2004-01-08 | Fujitsu Limited | 情報記憶装置 |
US7373529B2 (en) | 2002-06-28 | 2008-05-13 | Fujitsu Limited | Performing a power supply check for an information storage device to increase power consumption in a stepwise manner |
JP2008098776A (ja) * | 2006-10-06 | 2008-04-24 | Anasem Inc | パルス発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4516664B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6150798A (en) | Voltage regulator | |
US6850047B2 (en) | Switching regulator and power supply using the same | |
US7123490B2 (en) | Synchronous rectifying switching power source circuit | |
KR101167349B1 (ko) | 전력 변환기, 모바일 장치 및 무선 송신 시스템 | |
JP2002171748A (ja) | Dc/dcコンバータ | |
US6433443B2 (en) | Switching power supply having two or more DC outputs with switching circuit provided between the outputs | |
KR101084411B1 (ko) | 용량적으로 결합된 전력 공급기 | |
JP2812824B2 (ja) | 直流−直流変換器 | |
JPH1075119A (ja) | 発振器 | |
KR100268201B1 (ko) | 스위칭전원장치 | |
JPH11296235A (ja) | 電源回路及びこれを用いた電気機器 | |
JP4516664B2 (ja) | 発振器の電源電圧低下補償回路 | |
JP2004312594A (ja) | D級増幅回路 | |
US6703890B2 (en) | Voltage supply circuit with parasitic oscillation compensation | |
US5999426A (en) | Circuitry for voltage pole reversal | |
JP3579677B2 (ja) | 同期整流型dc−dcコンバータ | |
US5237261A (en) | Voltage step up regulator | |
JP3619712B2 (ja) | 水晶発振器 | |
JPH09265328A (ja) | アクティブダミー回路 | |
JP3276921B2 (ja) | Dc−dcコンバータを用いた電源回路 | |
JP2003259639A (ja) | スイッチング電源装置 | |
JP3066091U (ja) | スイッチング電源 | |
JP2004007036A (ja) | 2出力型水晶発振器 | |
JP2004234903A (ja) | 燃料電池の出力制御装置 | |
JPH1014236A (ja) | 自励式スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050929 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4516664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |