JP2001313324A - 半導体デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ＬＳＩウェハの製造工程において、ウェハを処
理する前と後とでウエハ上に発生した欠陥を種類毎に比
較することにより、欠陥を的確に判別することができる
半導体デバイスの製造方法を提供する 【解決手段】半導体デバイスの製造方法において、所定
の処理工程で処理する前の被処理基板を撮像して得た画
像から欠陥を検出し、この検出した欠陥を分類し、この
分類した欠陥の情報を記憶し、被処理基板を所定の処理
工程で処理し、この処理した後の被処理基板を撮像して
得た画像から欠陥を検出し、この検出した欠陥を分類
し、この分類した欠陥の情報と記憶した欠陥の情報とを
用いて所定の処理工程の前に被処理基板上に発生してい
た欠陥と所定の処理工程で処理することにより被処理基
板上に発生した欠陥とを識別するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩウェハを複
数の工程で処理することにより半導体装置を製造する被
処理基板の検査方法及びその装置に関する。

【０００２】

【従来の技術】従来の半導体装置の検査方法及びその装
置においては、ＬＳＩウエハの回路パターンの異物、変
色欠陥、形状欠陥等の欠陥を外観から検出する外観欠陥
検査装置は、半導体の製造ラインから切り離されたいわ
ゆるオフラインで用いられていた。このようにして用い
られていた外観検査装置としては、例えば、信学技報Ｖ
ＯＬ．87，Ｎｏ.132（1987）第３１頁から第３８頁に記
載されたものが知られている。即ち図２３において、ラ
ンプ２で照明したウェハ１上の回路パターンを対物レン
ズ３を介してイメージセンサ４で拡大検出し、回路パタ
ーンの濃淡画像を得る。欠陥判定回路６において、検出
した濃淡画像を画像メモリ５に記憶してある一つ前のチ
ップ７ａ（隣接チップ）の画像と比較し、欠陥判定を行
う。検出した画像は、同時に画像メモリ５に格納し（記
憶画像）、次のチップ７ｂの比較検査に用いる。

【０００３】図２４に欠陥判定の１例を示す。位置合せ
回路６ａにおいて、検出画像と記憶画像を位置合せを
し、差画像検出回路６ｂにより位置合せされた検出画像
と記憶画像の差画像を検出する。これを２値化回路６ｃ
により２値化することにより、欠陥を検出する。上記構
成により検出画像に存在する欠け８ｄが検出される。

【０００４】また、この種の装置として関連するものに
例えばエス・ピー・アイ・イー，オプティカル マイク
ロリソグラフィＶＩ（1987年）第248頁から第255頁（Ｓ
ＰＩＥ Ｖｏｌ．772 Ｏptical Ｍicrolithography
ＶＩ（1987）ｐｐ248−255）等が挙げられる。

【０００５】

【発明が解決しようとする課題】上記従来技術は、対応
するパターンの不一致を欠陥として検出するものであ
り、従って検出した欠陥を他の観察手段、例えば光学顕
微鏡やＳＥＭにより観察しなければ、形状欠陥、変色、
異物といった欠陥の種類を識別することができず、欠陥
の発生源となるウエハ処理装置を細かく管理することが
できないという課題があった。

【０００６】本発明の目的は、ＬＳＩウェハの製造工程
において、ウェハを処理する前と後とでウエハ上に発生
した欠陥を種類毎に比較することにより、欠陥を的確に
判別することができる被処理基板の検査方法及びその装
置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、被処理基板を撮像する撮像手段と、こ
の撮像手段で撮像して得た画像に基いて被処理基板上の
欠陥を検出する欠陥検出手段と、この欠陥検出手段で検
出した欠陥を記憶する第１の記憶手段と、この第１の記
憶手段に記憶した欠陥を分類する欠陥分類手段と、この
欠陥分類手段で分類した欠陥の情報を記憶する第２の記
憶手段とを備えた被処理基板の検査装置に、所定の処理
工程で処理する前の被処理基板を撮像手段で撮像して得
た画像から欠陥検出手段で検出して第１の記憶手段に記
憶した欠陥を欠陥分類手段で分類して第２の記憶手段に
記憶した欠陥の情報と、所定の処理工程で処理した後の
被処理基板を撮像手段で撮像して得た画像から欠陥検出
手段で検出して第１の記憶手段に記憶した欠陥を欠陥分
類手段で分類して得た欠陥の情報とを用いて、被処理基
板上の欠陥を判定する欠陥判定手段を更に備えて構成し
た。

【０００８】また、上記目的を達成するために、本発明
では、所定の処理工程で処理する前の被処理基板を撮像
して第１の画像を得、この第１の画像を処理して欠陥を
検出し、この検出した欠陥を記憶し、この記憶した欠陥
を呼び出して欠陥を分類し、分類した欠陥の情報を記憶
し、所定の処理工程で処理した後の被処理基板を撮像し
て第２の画像を得、この第２の画像を処理して欠陥を検
出し、この検出した欠陥を記憶し、この記憶した欠陥を
呼び出して分類し、この分類した欠陥の情報と先に記憶
しておいた欠陥の情報とを用いて被処理基板上の欠陥を
判定するようにした。

【０００９】

【発明の実施の形態】以下、本発明による半導体製造シ
ステムに用いる外観検査装置の一実施例を、図１を用い
て説明する。Ｘｅランプ１２で照明したウェハ１上の回
路パターンを対物レンズ３を介してＴＶカメラ１３で拡
大検出する。ＴＶカメラの出力はＡ／Ｄ変換器１４によ
りディジタル信号に変換される。光電変換器としては、
ＴＶカメラ、リニアイメージセンサ等いかなるものでも
使用可能であるが、リニアイメージセンサの場合は、セ
ンサの自己走査及びそれと直角方向に移動するｘｙテー
ブルによりウェハの２次元パターンを検出する。検出し
た濃淡画像は、画像メモリ１５ａに記憶されている一つ
前のチップの画像と比較され、欠陥判定が行われる。即
ち、図２に示すように、ウェハ上のチップ７内部の位置
７ｄの回路パターンを検出し、これを画像メモリ１５ａ
に記憶した隣のチップの対応する位置７ｃの回路パター
ンと比較することにより、欠陥を検出する。

【００１０】まず、図１の位置合せ回路１６で、図３に
図示するような検出画像（ａ）、記憶画像（ｂ）を位置
合せし（図３（ｃ））、図１の差画像検出回路１７によ
り位置合せされた検出画像と記憶画像の差画像を検出す
る（図３の差画像（ｄ））。

【００１１】この差画像（ｄ）を図１の２値化回路１８
により２値化することにより、図３の２値画像（ｅ）を
得る。これにより、検出画像（ａ）に存在するパターン
の断線８ｂを欠陥として検出する。位置７ｄの回路パタ
ーンを検出して得た画像は、新たに画像メモリ１５ａに
記憶され、次のチップの位置７ｅの検査に用いられる。

【００１２】図２において、欠陥が７ｄの位置にある場
合、７ｃと７ｄの比較においても、７ｄと７ｅの比較に
おいても、欠陥が検出されるので、それぞれの２チップ
比較結果を照合すれば、どのチップに欠陥があったかを
特定することができる。図１のＣＰＵ３１により、この
照合が行われる。

【００１３】２値化回路１８からの信号により、位置７
ｄに欠陥があると判定された場合、ウェハを上下に移動
するＺ制御回路１９によりウェハを移動し、各Ｚ位置で
欠陥部７ｄの画像を検出して、画像を画像メモリ１５ａ
に記憶する。ウェハのｘｙ方向の移動はｘｙ制御回路２
０により行い、欠陥部に対応する良品部例えば位置７ｃ
にウェハを移動し、欠陥部７ｄと同様に各Ｚ位置で良品
部の画像を検出して、画像を画像メモリ１５ｂに記憶す
る。位置合せ回路２１ａでは画像メモリ１５ａに記憶さ
れたＺ＝Ｚ1での欠陥部の画像と画像メモリ１５ｂに記
憶されたＺ＝Ｚ1での良品部の画像を位置合せする。差
画像検出回路２２ａでは、位置合せされた画像の差画像
を検出し、最大値検出回路２３ａにより差画像の欠陥部
の濃淡値が検出される。

【００１４】図４に、この様子を示す。欠陥部の画像
（ａ）と良品部の画像（ｂ）は、位置合せされ、差画像
（ｃ）が得られる。最大値検出回路２３ａにより、差画
像（ｃ）における濃淡の最大値が検出される。欠陥８ｂ
は、良品部との濃淡差が大きいので、上記最大値検出回
路２３ａにより、欠陥８ｂの、良品部との濃淡差を検出
することができる。

【００１５】同様に、画像メモリ１５ａ，１５ｂに記憶
された各Ｚ2〜Ｚｎ位置での欠陥部と良品部の画像を位
置合せ回路２１ｂ…２１ｎで位置合せし、差画像検出回
路２２ｂ…２２ｎで差画像を検出し、最大値検出回路２
３ｂ…２３ｎで差画像の欠陥部の濃淡値が検出される。
画像メモリ１５ａ，１５ｂには、例えば１０２４×１０
２４画素の濃淡画像を、それぞれｎ枚分記憶する。

【００１６】なお、画像メモリ１５ａは、上記多重焦点
画像記憶用以外に、通常の欠陥判定用に、濃淡画像１枚
分を記憶できる容量をもつ。これにより、後述する、欠
陥判定と欠陥分類を交互に行うシーケンスを実現するこ
とが可能になる。

【００１７】また、Ｚ＝Ｚ0での欠陥部の画像と良品部
の画像を位置合せ回路２４で位置合せし、１次微分回路
２５ａでそれぞれの画像の１次微分をとり、これらの差
画像を差画像検出回路２６ａでとった後最大値検出回路
２７ａで差画像の欠陥部の濃淡値を検出する。同様に、
２次微分回路２５ｂで欠陥部の画像と良品部の画像の２
次微分をとり、差画像検出回路２６ｂでこれらの差画像
を検出、最大値検出回路２７ｂで差画像の濃淡値を検出
する。

【００１８】これらの検出値を全て欠陥分類回路３０に
入力する。欠陥分類回路３０では、図１５及び図１７に
基づいて図５に示すように欠陥の種類の判別を行う。こ
れらはソフトウェアにより実現される。

【００１９】次に、上記外観検査装置の動作を説明す
る。

【００２０】対物レンズ３は、そのＮＡが例えば０．８
〜０．９５といった大きな値をもつものとし、解像度は
高く、焦点深度は浅いものを選ぶ。欠陥が検出される
と、この焦点深度の浅い対物レンズを利用して、ウェハ
を上下に例えば０．２μｍきざみで移動させ、ある平面
内にだけ焦点の合った画像を検出する。±０．６μｍの
範囲で画像を検出すると、７組の画像が検出される。

【００２１】欠陥部と良品部の画像の位置合せは、位置
合せ回路１６，２１ａ〜２１ｎ，２４で行われるが、こ
れは例えば信学技報ＶｏＬ、87，Ｎｏ．132（1987）第
３１頁から第３８頁に記載されている方法で実現でき
る。位置合せされた７組の画像の差画像を検出した後、
その濃淡値を検出すると、欠陥が異物の場合は図１６に
示すように合焦面Ｚ0より上側のＺ1，Ｚ2でも比較的大
きな濃淡値をもち、従って欠陥分類回路３０において例
えば図５に示すフローに従って、容易に異物かどうかの
判定ができる。

【００２２】画像の微分は、微分回路２５で行われる
が、例えば２次微分は図６に示すように、４種のエッジ
オペレータ〔１ −２ １〕を画像に施し、それらの最
大値を検出することにより実現できる。

【００２３】図７に、２次微分回路２５ｂの具体構成を
示す。図７（ａ）において、位置合せ回路２４からの、
例えば８ｂｉｔのディジタル画像信号を３段のシフトレ
ジスタ２５０で受け、初段及び第３段の出力は加算器２
５１に、第２段の出力はゲイン２の増幅器２５２にそれ
ぞれ供給される。加算器２５１の出力及び増幅器２５２
の出力は、減算器２５３に加えられる。シフトレジスタ
２５０、加算器２５１、増幅器２５２及び減算器２５３
で、“１，−２，１”なるオペレータが構成されてい
る。

【００２４】図７（ｂ）は、縦、横、斜めの８方向で微
分するための回路で、位置合せ回路２４の出力を３×３
切出し回路２５４に加え、縦、横、斜めの３画素を選択
して４つのオペレータＯＰ１〜ＯＰ４に加え、画像信号
を微分する。各オペレータは、図７（ａ）に図示したも
のと同一でよい。４つのオペレータ出力は、最大値検出
回路２５５に加えられ、これらのうちから最大値が検出
される。

【００２５】微分した後、差画像を検出すると、その濃
淡値は図１７に示すような波形となり、欠陥が変色の場
合は濃淡値が小さくなるので、欠陥分類回路３０により
図５に示すフローに従って容易に変色かどうかの判定が
できる。

【００２６】図１８に、処理のフローを示す。横軸は時
間を示している。同図において画像検出、欠陥判定を繰
返し行い、検査が行われる。画像検出は、図１に示すＴ
Ｖカメラ１３，Ａ／Ｄ変換器１４、画像メモリ１５ａに
より行い、欠陥判定は、位置合せ回路１６、差画像検出
回路１７、２値化回路１８、及び欠陥位置の特定を行う
ＣＰＵ３１により行われる。欠陥が検出された場合、上
記検査を中断し、欠陥部及び対応する良品部の多重焦点
画像を検出する。この画像検出はＴＶカメラ、Ａ／Ｄ変
換器１４、画像メモリ１５ａ，１５ｂを用いて行われ
る。次に、これらの画像の差画像、最大値検出を行う。
これらは、位置合せ回路２１ａ，…，２１ｎ，２４、差
画像検出回路２２ａ，…，２２ｎ，２６ａ，２６ｂ、微
分回路２５ａ，２５ｂ、最大値検出回路２３ａ，…，２
３ｎ，２７ａ，２７ｂにより実現される。各Ｚ位置での
最大値及び微分画像の差画像の最大値がすべて検出され
ると、欠陥分類が行われ、欠陥分類回路３０により異
物、変色、形状欠陥に分類される。そして、再び画像検
出、欠陥判定か、欠陥が検出されるまで繰返し行われ
る。

【００２７】このようにウェハ上の被検査対象パターン
上に存在する欠陥を図２２に示す。

【００２８】即ち、検出対象欠陥は、回路パターンのふ
くれ８ａ、断線８ｂ、ショート８ｃ、欠け８ｄなどの形
状欠陥８、変色欠陥９及び異物１０である。

【００２９】本実施例において用いる外観検査装置で
は、欠陥を検出しては分類するという検査シーケンスを
説明したが、図１９に示すように例えば１枚のウェハに
ついて欠陥を全て検出して、欠陥の位置座標をＣＰＵ３
１にすべて記憶しておき、これに基づいて検査後順次欠
陥を呼び出して欠陥分類を行っても良い。

【００３０】また、欠陥検出と欠陥分類を図２１に示す
ように別の光学系で行い、欠陥検出は低倍で高速に、欠
陥分類は高倍で正確に行うことも可能である。また、照
明はいかなる構成のものであっても適用可能である。

【００３１】図８に、本発明による半導体製造システム
に用いる外観検査装置における多重焦点画像検出の別の
実施例を示す。Ｚ制御回路１９によりウェハ１を上下移
動する代わりに、複数のＴＶカメラ１３ａ，１３ｂ…を
用意し、これを少しずつ光路上離して設置することによ
り、合焦面がＺ3，…，Ｚ-3…の複数の画像を同時に得
ることも可能である。

【００３２】図９に、上記した図８の多重焦点画像検出
の別の実施例を用いた外観検査装置の全体構成を示す。
同図において、合焦点の画像は、カメラ１３ａによって
得られ、Ａ／Ｄ変換器１４ａを経た後、欠陥判定に用い
るべく、画像メモリ１５ａ、及び位置合せ回路１６に入
力される。欠陥分類時は、カメラ１３ａ〜１３ｎによっ
て得られる全ての画像が、画像メモリ１５ａ，１５ｂに
同時に入力される。従って、画像メモリは、ｎ枚の画像
を同時にｗｒｉｔｅ可能であるものとする。ただし、ｒ
ｅａｄは画像を１枚ずつ読み出せれば良い。

【００３３】変色については別の構成により判別するこ
ともでき、図１では変色を判別するため画像を微分した
が、画像認識論（コロナ社）１７頁、１８頁に記載され
ているように、画像をフーリエ変換し、これにフィルタ
をかけた後逆フーリエ変換することにより、回路パター
ンのエッジを強調することもできる。これを用いて、欠
陥部と良品部の差画像を検出し、濃淡値の大小により変
色欠陥を判別することが可能である。

【００３４】また、光学的手段により変色欠陥を判別す
ることも可能である。図１０において、暗視野照明系と
してランプ３２、コンデンサレンズ３３、暗視野照明用
波長選定のための狭帯域フィルタ３４（波長λ1）、リ
ング状開口スリット３５、リング状ミラー３６、放物凹
面鏡３７、また明視野照明系としてランプ３８、コンデ
ンサレンズ３９、波長選定フィルタ４０（波長λ2）、
円形開口スリット４１、ハーフミラー４２、対物レンズ
４３、波長分離ミラー４４、及び暗視野検出用ＴＶカメ
ラ４５、明視野像検出用ＴＶカメラ４６により構成され
た画像検出系において、暗視野照明はフィルタ３４によ
り波長λ1に限定され、放物凹面鏡３７によりパターン
上に周囲斜め方向から照明される。明視野照明はフィル
タ４０により波長λ2に限定され、上方から照明され
る。欠陥部の暗視野画像と良品部の暗視野画像を検出
し、これを図１１に図示する位置合せ回路２４ａで位置
合せし、差画像検出回路２６ａで差画像を検出する。

【００３５】同様に、欠陥部の明視野画像と良品部の明
視野画像を検出し、これを位置合せ回路２４ｂで位置合
せし、差画像検出回路２６ｂで差画像を検出する。最大
値検出回路２７ａ，２７ｂでこれらの差画像の濃淡値を
検出すると、図１２に示すように、欠陥が変色の場合は
形状欠陥、異物に比べ、暗視野照明時の濃淡値が小さく
なり、欠陥分類回路３０において容易に変色が判別でき
る。なお、同図において、位置合せ回路１６、差画像検
出回路１７、２値化回路１８は通常の欠陥判定用のもの
である。

【００３６】また、別の実施例として、上記暗視野画像
の検出の代りに図１３に示す構成要素を用いてもよい。

【００３７】図１３において、Ｓ偏光レーザ４７ａ，４
７ｂにより、Ｓ偏光レーザ光をウェハ１上に角度ψで照
射する。ψは約１度である。ここで照射レーザ光とウェ
ハ法線のなす面に、垂直に振動する偏光をＳ偏光、平行
に振動する偏光をＰ偏光と呼ぶ。このとき、ウェハ上の
回路パターンのうち低段差のものは、その散乱光は偏光
方向が変化せず、実線で示すＳ偏光のまま対物レンズ４
８のほうに進むが、異物或いは高段差の回路パターンに
当ったレーザ光は偏光方向が変化するため、点線で示す
Ｐ偏光成分を多く含んでいる。

【００３８】そこで、対物レンズ４８の後方にＳ偏光を
遮断する偏光板４９を設け、これを通過した光を光電素
子５０で検出することにより、異物及び高段差の回路パ
ターンエッジからの散乱光を検出する。この散乱光信号
をＡ／Ｄ変換回路１４によりディジタル信号に変換す
る。検出した信号を、画像メモリ１５ａに記憶されてい
る一つ前のチップの信号と比較する。即ち、位置合せ回
路２４ａでこれらの信号を位置合せし、差信号検出回路
２６ａで差信号を検出する。

【００３９】高段差の回路パターンエッジからの散乱光
信号は２つの信号に共通に含まれるので、差信号には異
物からの散乱光信号だけが含まれる。この差信号を２値
化回路２７ａにより２値化することにより異物が検出で
き、欠陥分類を行うことができる。

【００４０】次に、上記した本発明による外観検査装置
を用いた半導体装置の製造システムについて、図１４を
用いて説明する。

【００４１】ウェハ上の回路パターンは複数の装置Ａ，
Ｂ，…Ｅにより順次形成される。本構成をもつ外観検査
装置により、ウェハを追跡し、各装置毎に検査及び欠陥
分類を行う。欠陥の座標をチェックすることにより、欠
陥が各装置を経てどのように発生するかが調べられる。
例えば、装置Ｂによる処理を経たウェハを検査し、検出
した欠陥は、前装置Ａからの持込み欠陥と装置Ｂ内で発
生した欠陥からなり、装置Ａによる処理を経た時に検査
して得た欠陥データと照合すれば、装置Ｂ内で発生した
欠陥か前装置からの持込み欠陥かどうかがわかる。ここ
で、前装置Ａからの持込み欠陥のうち、異物については
装置Ｂで形状欠陥或いは変色を引き起こさないものもあ
り、致命的な異物の付着したパターンは必ず次以降の装
置で形状欠陥或いは変色となるが、致命的でない異物の
付着したパターンは以降の装置を経ても形状欠陥等にな
らず、良品である。従って、本構成をもつ外観検査装置
により異物と分類された欠陥について、その座標を記憶
しておき、そのウェハが次の装置を経た後に、再度欠陥
検出、分類を行うことにより、異物の致命性を判定する
ことが可能になる。これにより、製造装置の状態をより
的確に把握することが可能になる。

【００４２】図２０に、上記した本発明による半導体製
造システムにおいて、外観検査装置により異物の致命性
判定を行う構成を示す。同図において、欠陥判定部４０
により欠陥を検出し、その座標を欠陥属性記憶部４２に
より記憶する。検出した欠陥部について、欠陥分類部４
１により欠陥を異物とそれ以外の種類に分類し、欠陥属
性記憶部４２にその座標と対で記憶する。次に、次工程
を経た上記と同一ウェハを検査し、同様に欠陥判定、欠
陥分類を行い、欠陥座標、種類を欠陥属性記憶部４２に
記憶する。前工程で異物と判定された欠陥について、致
命性判定部４３において、その座標を調べ、次工程で形
状欠陥、変色と分類された欠陥を致命性と判定する。

【００４３】以上、本発明の半導体製造システムに用い
る外観検査装置のいくつかの実施例を説明したが、対象
とするウェハの画像を検出し、位置合せすることによ
り、欠陥判定、欠陥分類を行っている。従って、ウェハ
上の回路パターン密度が小さい場所では、位置合せする
２枚の画像の隅に一方でパターンが入り、他方に入らな
いケースが生じ、画像の位置合せが正確にできない場合
がある。そこで、パターンのないエリアについて、ダミ
ーパターンを作り込み、検出した画像に必ずパターンが
入るようにして位置合せできるようにする。ダミーパタ
ーンはいかなる形状であってもよい。このようにして、
ウェハを検査、欠陥分類することにより、プロセス・設
備の歩留り管理に大きく寄与することができる。

【００４４】上記実施例ではウェハについて説明した
が、ＴＦＴや薄膜磁気ヘッド等の半導体製品等について
も適用可能である。

【００４５】

【発明の効果】以上説明したように、本発明によれば外
観検査装置において検出した欠陥を自動で分類し、検出
した異物の致命性を判定できるので、プロセス・設備の
歩留り管理に大きく寄与することができ、ＬＳＩの生産
を高い歩留りで安定に維持することが可能になる。

【図面の簡単な説明】

【図１】本発明による半導体製造システムに用いる被検
査対象パターンの欠陥検出装置の一実施例を示す全体構
成図。

【図２】図１に示す装置において隣接するウェハ上のチ
ップ内部の位置の回路パターンを比較する状態を示す
図。

【図３】図１に示す装置において得られる検出画像、記
憶画像、位置合せ画像、差画像及び２値画像を示す図。

【図４】図１に示す装置においてＺ＝Ｚ1での欠陥部の
画像、良品部の画像、これら位置合せされた差画像及び
該差画像の濃淡波形を示す図。

【図５】図１に示す欠陥分類回路により欠陥の種類の判
別を行うフローを示す図。

【図６】図１に示す微分回路によって行なわれる画像微
分を示す図。

【図７】図１に示す２次微分回路の具体的構成を示す
図。

【図８】図１とは異なる多重焦点画像検出の一実施例を
示す図。

【図９】図８に示す多重焦点画像検出を適用した本発明
による半導体製造システムに用いる被検査対象パターン
の欠陥検出装置の全体構成を示す図。

【図１０】図１と異なり、光学的手段により変色欠陥を
判別する一実施例を示す図。

【図１１】図１０に示す一実施例を適用した全体構成を
示す図。

【図１２】各種欠陥における明視野照明及び暗視野照明
と差画像の濃淡値との関係を示した図。

【図１３】図１０に示す暗視野画像検出とは異なる他の
一実施例を示した概略構成図。

【図１４】本発明による半導体製造システムを示す図。

【図１５】被検査対象パターンに対する合焦点位置関係
を示した図。

【図１６】各種欠陥における合焦点面のＺ位置と差画像
の濃淡値との関係を示す図。

【図１７】各種欠陥における微分の次数と差画像の濃淡
値との関係を示す図。

【図１８】図１に示す装置における処理の一実施例を示
すフロー図。

【図１９】図１８と異なる処理の一実施例を示すフロー
図。

【図２０】外観検査装置を用いて異物の致命性判定を行
う装置の具体的構成を示す図。

【図２１】欠陥検出と欠陥分類とを別の光学系で行う一
実施例を示した概略構成図。

【図２２】被検査対象パターンに存在する各種の欠陥を
示した図。

【図２３】従来技術の被検査対象パターンの欠陥検出装
置の一例を示した図。

【図２４】従来技術の被検査対象パターンの欠陥検出装
置の他の一例を示した図。

【符号の説明】

１…ウェハ、 １３…ＴＶカメラ、 １５…画像メ
モリ、 １６，２１，２４…位置合せ回路、 １
７，２２，２６…差画像検出回路、 ２３，２７…最
大値検出回路、 ２５…微分回路、 ３０…欠陥分
類回路。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年３月３０日（２００１．３．３
０）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、半導体デバイスの製造方法において、
所定の処理工程で処理する前の被処理基板を撮像して得
た画像から欠陥を検出し、この検出した欠陥を分類し、
この分類した欠陥の情報を記憶し、被処理基板を所定の
処理工程で処理し、この処理した後の被処理基板を撮像
して得た画像から欠陥を検出し、この検出した欠陥を分
類し、この分類した欠陥の情報と記憶した欠陥の情報と
を用いて所定の処理工程の前に被処理基板上に発生して
いた欠陥と所定の処理工程で処理することにより被処理
基板上に発生した欠陥とを識別するようにした。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００8】また、上記目的を達成するために、本発明
では、半導体デバイスの製造方法において、所定の処理
装置を用いて処理する前の被処理基板を検査して欠陥を
検出し、この検出した欠陥を分類して記憶し、被処理基
板を所定の処理装置を用いて処理し、この処理した被処
理基板を検査して欠陥を検出し、この検出した欠陥を分
類し、この分類した欠陥の情報と記憶した欠陥の情報と
を用いて所定の処理装置で処理する前に被処理基板上に
発生していた欠陥と所定の処理装置での処理を経たこと
により被処理基板上に発生した欠陥とを識別して所定の
処理装置における欠陥の発生の状態を検出するようにし
た。更に、上記目的を達成するために、本発明では、半
導体デバイスの製造方法において、所定の処理工程で処
理する前に被処理基板を検査して欠陥を検出し、この検
出した処理する前の欠陥を分類して記憶し、被処理基板
を所定の処理工程で処理し、この処理後の被処理基板を
検査して欠陥を検出し、この検出した処理後の欠陥を分
類し、分類した処理前の欠陥の情報と処理後の欠陥の情
報とから被処理基板上の処理工程への持ち込み欠陥と処
理工程内で発生した欠陥とを識別するようにした。更
に、上記目的を達成するために、本発明では、半導体デ
バイスの製造方法において、被処理基板を検査して欠陥
を検出し、該検出した処理する前の欠陥を分類してこの
欠陥の位置情報と共に記憶し、被処理基板を所定の処理
工程で処理し、この処理をした被処理基板を検査して欠
陥を検出すると共にこの欠陥の位置情報を得、この検出
した処理をした後の欠陥を分類し、分類して位置情報と
共に記憶した所定の処理工程で処理する前に検出した欠
陥の情報と処理した後に検出した欠陥の情報とを用いて
所定の処理工程での欠陥の発生の状態を監視するように
した。更に、上記目的を達成するために、本発明では、
半導体デバイスの製造方法において、被処理基板を検査
して欠陥を検出し、この検出した処理する前の欠陥をこ
の欠陥の位置情報と共に記憶し、被処理基板を所定の処
理工程で処理し、この処理をした被処理基板を検査して
欠陥を検出し、記憶した所定の処理工程で処理する前に
検出した欠陥の情報と処理した後に検出した欠陥の情報
とを照合して処理した後に検出した欠陥の致命性を判定
することにより所定の処理工程の欠陥の発生の状態を監
視するようにした。更に、上記目的を達成するために、
本発明では、半導体デバイスの製造方法において、被処
理基板を検査して欠陥を検出し、この検出した欠陥のう
ちの異物欠陥の位置情報を記憶し、被処理基板を所定の
処理工程で処理し、この処理をした被処理基板を検査し
て欠陥を検出すると共にこの検出した欠陥の位置情報を
得、記憶した所定の処理工程で処理する前に検出した異
物欠陥の位置情報と処理した後に検出した欠陥の位置情
報とを照合して処理する前に検出した異物欠陥のうち処
理を経ることにより致命的になった欠陥を判定すること
により所定の処理工程の欠陥の発生の状態を監視するよ
うにした。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｔ 7/00 ３００ Ｇ０６Ｔ 7/00 ３００Ｅ

Claims (6)

【特許請求の範囲】
1. 【請求項１】所定の処理工程で処理する前の被処理基板
   を撮像して得た画像から欠陥を検出し、該検出した欠陥
   を分類し、該分類した欠陥の情報を記憶し、前記被処理
   基板を前記所定の処理工程で処理し、該処理した後の前
   記被処理基板を撮像して得た画像から欠陥を検出し、該
   検出した欠陥を分類し、該分類した欠陥の情報と前記記
   憶した欠陥の情報とを用いて前記所定の処理工程の前に
   前記被処理基板上に発生していた欠陥と前記所定の処理
   工程で処理することにより前記被処理基板上に発生した
   欠陥とを識別することを特徴とする半導体デバイスの製
   造方法。
2. 【請求項２】前記所定の処理工程の前に前記被処理基板
   上に発生していた欠陥と前記所定の処理工程で処理する
   ことにより前記被処理基板上に発生した欠陥とを識別す
   ることを、前記分類した欠陥のうちの特定の分類の欠陥
   について行うことを特徴とする請求項１記載の半導体デ
   バイスの製造方法。
3. 【請求項３】所定の処理装置を用いて処理する前の被処
   理基板を検査して欠陥を検出し、該検出した欠陥を分類
   して記憶し、前記被処理基板を前記所定の処理装置を用
   いて処理し、該処理した前記被処理基板を検査して欠陥
   を検出し、該検出した欠陥を分類し、該分類した欠陥の
   情報と前記記憶した欠陥の情報とを用いて前記所定の処
   理装置で処理する前に前記被処理基板上に発生していた
   欠陥と前記所定の処理装置での処理を経たことにより前
   記被処理基板上に発生した欠陥とを識別して前記所定の
   処理装置における欠陥の発生の状態を検出することを特
   徴とする半導体デバイスの製造方法。
4. 【請求項４】前記所定の処理装置で処理する前に前記被
   処理基板上に発生していた欠陥と前記所定の処理装置で
   の処理を経たことにより前記被処理基板上に発生した欠
   陥とを識別して前記所定の処理装置における欠陥の発生
   の状態を検出することを、特定の分類の欠陥の情報に基
   づいて行うことを特徴とする請求項３記載の半導体デバ
   イスの製造方法。
5. 【請求項５】所定の処理工程で処理する前に被処理基板
   を検査して欠陥を検出し、該検出した処理する前の欠陥
   を分類して記憶し、前記被処理基板を前記所定の処理工
   程で処理し、該処理後の前記被処理基板を検査して欠陥
   を検出し、該検出した処理後の欠陥を分類し、前記分類
   した処理前の欠陥の情報と処理後の欠陥の情報とから前
   記被処理基板上の前記処理工程への持ち込み欠陥と前記
   処理工程内で発生した欠陥とを識別することを特徴とす
   る半導体デバイスの製造方法。
6. 【請求項６】前記所定の工程が複数の処理装置を備えて
   いることを特徴とする請求項５記載の半導体デバイスの
   製造方法。