JP2001308131A - 半導体集積回路、そのボンディング方法およびその組立方法 - Google Patents
半導体集積回路、そのボンディング方法およびその組立方法Info
- Publication number
- JP2001308131A JP2001308131A JP2000122642A JP2000122642A JP2001308131A JP 2001308131 A JP2001308131 A JP 2001308131A JP 2000122642 A JP2000122642 A JP 2000122642A JP 2000122642 A JP2000122642 A JP 2000122642A JP 2001308131 A JP2001308131 A JP 2001308131A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- pad
- tab
- pads
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【課題】ＩＣのパッド幅を狭め、ＩＣに実装するパッド
数を多くし、且つ隣接するワイヤ同士のショート不良を
低減出来るようにする。 【解決手段】ＴＡＢボンディング方式とワイヤボンディ
ング方式のボンディングを同時に実施し、各々を交互に
配線する事によって、ＴＡＢボンディングを接続するパ
ッド１，３の幅を狭くしてパッド数を増加させ、又隣接
するワイヤボンディング方式のワイヤ６，８の間にＴＡ
Ｂ方式のワイヤ５，７を配線することによって、ワイヤ
間隔を広くしショート不良を防いでいる。
数を多くし、且つ隣接するワイヤ同士のショート不良を
低減出来るようにする。 【解決手段】ＴＡＢボンディング方式とワイヤボンディ
ング方式のボンディングを同時に実施し、各々を交互に
配線する事によって、ＴＡＢボンディングを接続するパ
ッド１，３の幅を狭くしてパッド数を増加させ、又隣接
するワイヤボンディング方式のワイヤ６，８の間にＴＡ
Ｂ方式のワイヤ５，７を配線することによって、ワイヤ
間隔を広くしショート不良を防いでいる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路（Ｉ
Ｃ）、そのボンディング方法、およびそのレイアウト方
法に閑し、特にＴＡＢ方式を加えたワイヤボンディング
方式を有する半導体集積回路に関する。
Ｃ）、そのボンディング方法、およびそのレイアウト方
法に閑し、特にＴＡＢ方式を加えたワイヤボンディング
方式を有する半導体集積回路に関する。
【０００２】
【従来の技術】一般に、この種のＩＣの組立に於けるワ
イヤボンディングでは、隣接する信号線とのショート不
良を起こさないことが重要な要素の一つとなっている。
この目的のために、通常はＩＣの隣接するパッド間隔を
８０μｍないしは１２４μｍ以上とる必要があり、その
パッド間隔でのワイヤボンディング方法が採用されてい
る。
イヤボンディングでは、隣接する信号線とのショート不
良を起こさないことが重要な要素の一つとなっている。
この目的のために、通常はＩＣの隣接するパッド間隔を
８０μｍないしは１２４μｍ以上とる必要があり、その
パッド間隔でのワイヤボンディング方法が採用されてい
る。
【０００３】図３は従来例のワイヤボンディングを説明
するＩＣの平面図である。すなわち、ＩＣチップ９に
は、ワイヤボンディング用のパッド３１〜３４が設けら
れ、これらパッド３１〜３４からリードフレームのイン
ナーリード（１０：図示せず）に対してワイヤボンディ
ング用のワイヤ３５〜３８がそれぞれ接続される。
するＩＣの平面図である。すなわち、ＩＣチップ９に
は、ワイヤボンディング用のパッド３１〜３４が設けら
れ、これらパッド３１〜３４からリードフレームのイン
ナーリード（１０：図示せず）に対してワイヤボンディ
ング用のワイヤ３５〜３８がそれぞれ接続される。
【０００４】しかしながら、このワイヤボンディング方
法では、リードフレームのインナーリード側とパッド３
１〜３４とをワイヤ３５〜３８でボンディングする際の
自由度がなく、パッド３１〜３４の上に乗せ、かつ隣接
する信号線とショートしないという技術を要求されるこ
ととなっており、さらにワイヤボンディングによる為に
パッドサイズが決定されてしまう（具体例の寸法）。こ
のため、ＩＯバッファなどが小型化され、その横幅減少
に対しパッドのサイズが追従できず、多ピンＩＣの設計
に関し、十分とは言えない。
法では、リードフレームのインナーリード側とパッド３
１〜３４とをワイヤ３５〜３８でボンディングする際の
自由度がなく、パッド３１〜３４の上に乗せ、かつ隣接
する信号線とショートしないという技術を要求されるこ
ととなっており、さらにワイヤボンディングによる為に
パッドサイズが決定されてしまう（具体例の寸法）。こ
のため、ＩＯバッファなどが小型化され、その横幅減少
に対しパッドのサイズが追従できず、多ピンＩＣの設計
に関し、十分とは言えない。
【０００５】そこで、例えばＴＡＢ方式のボンディング
がある。図４は従来例のＴＡＢボンディングを説明する
ＩＣの平面図である。すなわち、ＴＡＢ用のパッド４１
〜４４が設けられ、これらパッド４１〜４４からリード
フレームのインナーリード１１〜１４に対して、ＴＡＢ
テープ１０に形成されたワイヤ４５〜４８がそれぞれ接
続される。
がある。図４は従来例のＴＡＢボンディングを説明する
ＩＣの平面図である。すなわち、ＴＡＢ用のパッド４１
〜４４が設けられ、これらパッド４１〜４４からリード
フレームのインナーリード１１〜１４に対して、ＴＡＢ
テープ１０に形成されたワイヤ４５〜４８がそれぞれ接
続される。
【０００６】このＴＡＢ方式の技術は、インナーリード
１１〜１４とハッド４１〜４４間のワイヤ４５〜４８に
よるボンディングの中間をＴＡＢテープ１０にて固定し
ているので、隣接する信号線とのショート不良を防ぐこ
とにおいて一応の効果を奏している（具体例の寸法の追
加）。
１１〜１４とハッド４１〜４４間のワイヤ４５〜４８に
よるボンディングの中間をＴＡＢテープ１０にて固定し
ているので、隣接する信号線とのショート不良を防ぐこ
とにおいて一応の効果を奏している（具体例の寸法の追
加）。
【０００７】
【発明が解決しようとする課題】しかしながら、ＴＡＢ
方式のボンディングは、逆にテープ設計を行い作成し、
ストックしておかなくてはならず、コストの点において
ワイヤボンディングと比べて割高になってしまうという
問題をもたらしている。
方式のボンディングは、逆にテープ設計を行い作成し、
ストックしておかなくてはならず、コストの点において
ワイヤボンディングと比べて割高になってしまうという
問題をもたらしている。
【０００８】しかも、ワイヤボンディングのみでの組立
への適応を考えてみると、ＴＡＢ方式のワイヤが太い
（具体例の寸法）ために隣接する信号線とのショート不
良が起こり、組立歩留まりが低下するという問題を発生
する。
への適応を考えてみると、ＴＡＢ方式のワイヤが太い
（具体例の寸法）ために隣接する信号線とのショート不
良が起こり、組立歩留まりが低下するという問題を発生
する。
【０００９】また、この太いワイヤは、パッドへの接続
の際にも多くの面積を必要とする為に、パッドを小さく
設計できず、パッド数を増やすことができないというよ
うな問題がある。
の際にも多くの面積を必要とする為に、パッドを小さく
設計できず、パッド数を増やすことができないというよ
うな問題がある。
【００１０】本発明の主な目的は、ＴＡＢ方式のボンデ
ィング方法とワイヤ方式のボンディング方法を同時に用
い、それぞれのボンディング方法により交互にパッドと
リードフレーム間の接続を行い、隣接するワイヤ同士の
間隔を広げることにより、隣接するワイヤ同士のショー
ト不良をなくした組立方法を提供することにある。
ィング方法とワイヤ方式のボンディング方法を同時に用
い、それぞれのボンディング方法により交互にパッドと
リードフレーム間の接続を行い、隣接するワイヤ同士の
間隔を広げることにより、隣接するワイヤ同士のショー
ト不良をなくした組立方法を提供することにある。
【００１１】本発明の他の目的は、ワイヤボンディング
の間隔を広げることにより、パッド間隔を狭くし、パッ
ド数を増加させ、また千鳥パッドの場合は外側パッドに
ＴＡＢを接続することにより、パッドサイズを小さく
し、小さいチップ面積としたＩＣを提供することにあ
る。
の間隔を広げることにより、パッド間隔を狭くし、パッ
ド数を増加させ、また千鳥パッドの場合は外側パッドに
ＴＡＢを接続することにより、パッドサイズを小さく
し、小さいチップ面積としたＩＣを提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
の構成は、ＴＡＢテープ方式によるＩＣ組立時のボンデ
ィングと、ワイヤボンディングによるＩＣ組立時のボン
ディングとを同時に有することを特徴とする。
の構成は、ＴＡＢテープ方式によるＩＣ組立時のボンデ
ィングと、ワイヤボンディングによるＩＣ組立時のボン
ディングとを同時に有することを特徴とする。
【００１３】本発明において、ＴＡＢテープによる接続
とワイヤボンディングによる接続を交互に配設すること
により、隣接するパッドの間隔を狭くすることができ、
またＴＡＢテープのパッド側を千鳥パッドチップの外側
パッドに接続し、ワイヤボンディングのパッド側を千鳥
パッドチップの内側パッドに接続することにより、前記
外側パッドの面積を小さくすることができる。
とワイヤボンディングによる接続を交互に配設すること
により、隣接するパッドの間隔を狭くすることができ、
またＴＡＢテープのパッド側を千鳥パッドチップの外側
パッドに接続し、ワイヤボンディングのパッド側を千鳥
パッドチップの内側パッドに接続することにより、前記
外側パッドの面積を小さくすることができる。
【００１４】本発明の半導体集積回路のボンディング方
法は、ＴＡＢテープ方式によるＩＣ組立時のボンディン
グと、ワイヤボンディングによるＩＣ組立時のボンディ
ングとを同時に実施することを特徴とする。
法は、ＴＡＢテープ方式によるＩＣ組立時のボンディン
グと、ワイヤボンディングによるＩＣ組立時のボンディ
ングとを同時に実施することを特徴とする。
【００１５】本発明において、ＴＡＢテープの隣接する
信号線の片方を削除するとともにその削除した信号線の
位置にワイヤボンディングを実施することもでき、ま
た、ＴＡＢテープのパッド側を千鳥パッドチップの外側
パッドに接続し、ワイヤボンディングのパッド側を千鳥
パッドチップの内側パッドに接続することにより、前記
外側パッドの面積を小さくすることができる。
信号線の片方を削除するとともにその削除した信号線の
位置にワイヤボンディングを実施することもでき、ま
た、ＴＡＢテープのパッド側を千鳥パッドチップの外側
パッドに接続し、ワイヤボンディングのパッド側を千鳥
パッドチップの内側パッドに接続することにより、前記
外側パッドの面積を小さくすることができる。
【００１６】本発明によるＩＣの組立方法の構成は、パ
ッドとリードフレームのインナーリードを接続するとい
う際に、ＴＡＢボンディング方式のワイヤとワイヤボン
ディング方式のワイヤをそれぞれ２種類を同時にしかも
交互に使用することを特徴としている。
ッドとリードフレームのインナーリードを接続するとい
う際に、ＴＡＢボンディング方式のワイヤとワイヤボン
ディング方式のワイヤをそれぞれ２種類を同時にしかも
交互に使用することを特徴としている。
【００１７】さらに、本発明によれば、隣接するワイヤ
ボンディング方式のワイヤ同士の間隔が、それぞれのあ
いだにＴＡＢ方式のワイヤ配線を入れることにより、こ
れら配線間が広くなるということを特徴とする。
ボンディング方式のワイヤ同士の間隔が、それぞれのあ
いだにＴＡＢ方式のワイヤ配線を入れることにより、こ
れら配線間が広くなるということを特徴とする。
【００１８】このように本発明によれば、隣り合うワイ
ヤボンディングのワイヤの間にＴＡＢによるボンディン
グを設けている。このＴＡＢ方式のワイヤ配線は、隣接
するワイヤボンディングの間隔を広げることにより、組
立時のワイヤ同士のショート不良を防ぐという役目があ
り、従って、組立歩留まりの低下防止という効果が得ら
れる。
ヤボンディングのワイヤの間にＴＡＢによるボンディン
グを設けている。このＴＡＢ方式のワイヤ配線は、隣接
するワイヤボンディングの間隔を広げることにより、組
立時のワイヤ同士のショート不良を防ぐという役目があ
り、従って、組立歩留まりの低下防止という効果が得ら
れる。
【００１９】また、ＴＡＢ方式を採用した結果として、
ＴＡＢを接続するパッドの幅がワイヤ接続用パッドの幅
よりも狭くできることにより、ワイヤボンディング方式
のみのパッド数より多くのパッドを配置できることとな
る。従って、パッド幅の減少においては、ＩＣ上のパッ
ド数の増加による使用可能信号ピンの増加という効果も
ある。
ＴＡＢを接続するパッドの幅がワイヤ接続用パッドの幅
よりも狭くできることにより、ワイヤボンディング方式
のみのパッド数より多くのパッドを配置できることとな
る。従って、パッド幅の減少においては、ＩＣ上のパッ
ド数の増加による使用可能信号ピンの増加という効果も
ある。
【００２０】
【発明の実施の形態】次に、図面を参照しながら本発明
の実施形態を以下に詳述する。図１は本発明の一実施形
態のボンディング後の部分平面図である。本実施形態
は、ＩＣチップ１上のパッドとして、ＴＡＢ配線用パッ
ド１，３とワイヤボンディング用パッド２，４とを交互
に、千鳥状に設ける。このＴＡＢ配線用パッド１，３に
は、それぞれＴＡＢテープ１０に形成されたＴＡＢ用ワ
イヤ（配線）５，７の一端が接続され、これらワイヤ
５，７の他端にはリードフレーム１１，１３が接続され
る。そして、ＴＡＢテープの間に配置されたパッド２，
４とリードフレーム１２，１３との間はワイヤボンディ
ング用ワイヤ６，８により接続される。
の実施形態を以下に詳述する。図１は本発明の一実施形
態のボンディング後の部分平面図である。本実施形態
は、ＩＣチップ１上のパッドとして、ＴＡＢ配線用パッ
ド１，３とワイヤボンディング用パッド２，４とを交互
に、千鳥状に設ける。このＴＡＢ配線用パッド１，３に
は、それぞれＴＡＢテープ１０に形成されたＴＡＢ用ワ
イヤ（配線）５，７の一端が接続され、これらワイヤ
５，７の他端にはリードフレーム１１，１３が接続され
る。そして、ＴＡＢテープの間に配置されたパッド２，
４とリードフレーム１２，１３との間はワイヤボンディ
ング用ワイヤ６，８により接続される。
【００２１】本実施形態のＩＣの組立方法は、パッド１
〜４ととリードフレーム１１〜１４とを接続する場合
に、ＴＡＢボンディング方式によるワイヤ５，７とワイ
ヤボンディングによるワイヤ６，８との２種類の配線、
両方を同時にしかも交互に使用することを特徴としてい
る。
〜４ととリードフレーム１１〜１４とを接続する場合
に、ＴＡＢボンディング方式によるワイヤ５，７とワイ
ヤボンディングによるワイヤ６，８との２種類の配線、
両方を同時にしかも交互に使用することを特徴としてい
る。
【００２２】さらに、本実施形態によれば、隣接するワ
イヤ６，８同士の間隔が、それぞれの間にＴＡＢボンデ
ィングによるワイヤ７を入れることにより、広くなると
いう配線効果が得られる。
イヤ６，８同士の間隔が、それぞれの間にＴＡＢボンデ
ィングによるワイヤ７を入れることにより、広くなると
いう配線効果が得られる。
【００２３】このように、隣り合うワイヤボンディング
の間にＴＡＢによるボンディングを設け、このＴＡＢ配
線は、隣接するワイヤボンディングの間隔を広げること
により、組立時のワイヤ同士のショート不良を防ぐとい
う役目を果たす。
の間にＴＡＢによるボンディングを設け、このＴＡＢ配
線は、隣接するワイヤボンディングの間隔を広げること
により、組立時のワイヤ同士のショート不良を防ぐとい
う役目を果たす。
【００２４】また、ＴＡＢ方式を採用した結果として、
ＴＡＢを接続するパッド１，３の幅がワイヤ接続用パッ
ド２，４よりも狭くできることにより、ワイヤ方式のみ
のパッド数より多くのパッドを配置できることになる。
従って、パッド幅の減少においては、ＩＣ上のパッド数
の増加による使用可能信号ピンの増加という効果を奏す
る。
ＴＡＢを接続するパッド１，３の幅がワイヤ接続用パッ
ド２，４よりも狭くできることにより、ワイヤ方式のみ
のパッド数より多くのパッドを配置できることになる。
従って、パッド幅の減少においては、ＩＣ上のパッド数
の増加による使用可能信号ピンの増加という効果を奏す
る。
【００２５】この配線方法においては、ワイヤ間隔は、
間にＴＡＢテープ２０が入ることにより、広くなってい
るので、隣接するワイヤ同士のショート不良が低減され
る。 （具体例の寸法）従って、組立時の歩留まり低下を防ぐ
という効果がもたらされる。また、本実施形態によるＴ
ＡＢによるボンディングの存在により、パッド１，３の
幅を狭く設計できる。従って、ＩＣチップ９のパッド数
という点において、自由度が格段に向上していることが
分かる。しかも、本実施形態では、ＴＡＢでのボンディ
ングの後、ワイヤでのボンディングを行うこととなって
いるので、お互いのボンディングに邪魔にならないとい
う効果が得られる。
間にＴＡＢテープ２０が入ることにより、広くなってい
るので、隣接するワイヤ同士のショート不良が低減され
る。 （具体例の寸法）従って、組立時の歩留まり低下を防ぐ
という効果がもたらされる。また、本実施形態によるＴ
ＡＢによるボンディングの存在により、パッド１，３の
幅を狭く設計できる。従って、ＩＣチップ９のパッド数
という点において、自由度が格段に向上していることが
分かる。しかも、本実施形態では、ＴＡＢでのボンディ
ングの後、ワイヤでのボンディングを行うこととなって
いるので、お互いのボンディングに邪魔にならないとい
う効果が得られる。
【００２６】図２は本発明の第２の実施形態の部分平面
図である。本実施形態においては、図１のＩＣチップ９
上の千鳥状パッド１〜４を単列パッドに構成するように
したものである。本実施形態では、パッド２１〜２４が
単列に並んでいる。この場合も、千鳥パッドと同じく、
ＴＡＢボンディング用ワイヤ５，７をＴＡＢテープ（１
０：図示せず）を用いたＴＡＢボンディングに変えるこ
とにより、ＴＡＢ用パッド２１，２３の幅が狭く設計で
きる（具体例の寸法の追加）。
図である。本実施形態においては、図１のＩＣチップ９
上の千鳥状パッド１〜４を単列パッドに構成するように
したものである。本実施形態では、パッド２１〜２４が
単列に並んでいる。この場合も、千鳥パッドと同じく、
ＴＡＢボンディング用ワイヤ５，７をＴＡＢテープ（１
０：図示せず）を用いたＴＡＢボンディングに変えるこ
とにより、ＴＡＢ用パッド２１，２３の幅が狭く設計で
きる（具体例の寸法の追加）。
【００２７】従ってＩＣのパッド数の増加につながり、
パッド数という点において自由度が向上していることが
わかる。従って、本発明の目的が達成されることが明ら
かである。
パッド数という点において自由度が向上していることが
わかる。従って、本発明の目的が達成されることが明ら
かである。
【００２８】なお、本発明は上記各実施例に限定され
ず、本発明の技術思想の範囲内において、各実施例は適
宜変更され得ることは明らかである。
ず、本発明の技術思想の範囲内において、各実施例は適
宜変更され得ることは明らかである。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ＩＣの組立時におけるボンディング方式として、ＴＡＢ
方式・ワイヤボンディング方式を同時に採用するという
基本構成に基づき、端子間ショート不良の低減と、ＰＡ
Ｄ数の増加とを実現することが出来るという効果があ
る。
ＩＣの組立時におけるボンディング方式として、ＴＡＢ
方式・ワイヤボンディング方式を同時に採用するという
基本構成に基づき、端子間ショート不良の低減と、ＰＡ
Ｄ数の増加とを実現することが出来るという効果があ
る。
【図１】本発明の第１の実施形態の平面図である。
【図２】本発明の第２の実施形態の平面図である。
【図３】従来例のワイヤボンディング方式を説明する平
面図である。
面図である。
【図４】従来例のＴＡＢボンディング方式を説明する平
面図である。
面図である。
１，３，２１，２３，４１〜４４ ＴＡＢ用パッド ２，４，２２，２４，３１〜３４ ワイヤ用パッド ５，７，４５〜４８ ＴＡＢ用ワイヤ ６，８ ３５〜３８ ボンディングワイヤ ９ ＩＣチップ １０ ＴＡＢテープ １１〜１４ インナーリード
Claims (7)
- 【請求項１】 ＴＡＢテープ方式によるＩＣ組立時のボ
ンディングと、ワイヤボンディングによるＩＣ組立時の
ボンディングとを同時に有することを特徴とする半導体
集積回路。 - 【請求項２】 ＴＡＢテープによる接続とワイヤボンデ
ィングによる接続を交互に配設することにより、隣接す
るパッドの間隔を狭くした請求項１記載の半導体集積回
路。 - 【請求項３】 ＴＡＢテープのパッド側を千鳥パッドチ
ップの外側パッドに接続し、ワイヤボンディングのパッ
ド側を千鳥パッドチップの内側パッドに接続することに
より、前記外側パッドの面積を小さくした請求項１記載
の半導体集積回路。 - 【請求項４】 ＴＡＢテープ方式によるＩＣ組立時のボ
ンディングと、ワイヤボンディングによるＩＣ組立時の
ボンディングとを同時に実施することを特徴とする半導
体集積回路のボンディング方法。 - 【請求項５】 ＴＡＢテープの隣接する信号線の片方を
削除するとともにその削除した信号線の位置にワイヤボ
ンディングを実施する請求項１記載の半導体集積回路の
ボンディング方法。 - 【請求項６】 ＴＡＢテープのパッド側を千鳥パッドチ
ップの外側パッドに接続し、ワイヤボンディングのパッ
ド側を千鳥パッドチップの内側パッドに接続することに
より、前記外側パッドの面積を小さくした請求項１記載
の半導体集積回路のボンディング方法。 - 【請求項７】 ＴＡＢテープの信号線を間引きすること
により、そのＴＡＢの設計の自由度を上げたことを特徴
とする半導体集積回路の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122642A JP2001308131A (ja) | 2000-04-24 | 2000-04-24 | 半導体集積回路、そのボンディング方法およびその組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122642A JP2001308131A (ja) | 2000-04-24 | 2000-04-24 | 半導体集積回路、そのボンディング方法およびその組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308131A true JP2001308131A (ja) | 2001-11-02 |
Family
ID=18633094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122642A Pending JP2001308131A (ja) | 2000-04-24 | 2000-04-24 | 半導体集積回路、そのボンディング方法およびその組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308131A (ja) |
-
2000
- 2000-04-24 JP JP2000122642A patent/JP2001308131A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3898350B2 (ja) | 半導体装置 | |
| JP3493118B2 (ja) | 半導体素子及び半導体装置 | |
| US6091089A (en) | Semiconductor integrated circuit device | |
| JPH1131717A (ja) | 半導体チップ及びそれを備えた表示装置 | |
| JP3985016B2 (ja) | 半導体装置 | |
| JP3504837B2 (ja) | 半導体集積回路装置 | |
| JP2001308131A (ja) | 半導体集積回路、そのボンディング方法およびその組立方法 | |
| JP2014175665A (ja) | ボンドワイヤのためのブレース | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP2830637B2 (ja) | Ｌｏｃ型半導体装置 | |
| JP3646970B2 (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JP2004221260A (ja) | 半導体装置 | |
| JPS6018944A (ja) | 半導体集積回路装置のリ−ドフレ−ム | |
| JP3971025B2 (ja) | 半導体装置及び半導体装置のレイアウト方法 | |
| JP4745205B2 (ja) | 半導体装置 | |
| JP2728052B2 (ja) | 半導体装置 | |
| JP2001215893A (ja) | 表示装置 | |
| JP4221019B2 (ja) | 半導体装置 | |
| JPS6141246Y2 (ja) | ||
| JPH0547819A (ja) | 半導体装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| JPH05121631A (ja) | リードフレーム | |
| JP3887620B2 (ja) | 半導体素子及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030422 |