JP2001307619A - 電界放出素子及びこれを用いた平面ディスプレイ装置 - Google Patents

電界放出素子及びこれを用いた平面ディスプレイ装置

Info

Publication number
JP2001307619A
JP2001307619A JP2001102984A JP2001102984A JP2001307619A JP 2001307619 A JP2001307619 A JP 2001307619A JP 2001102984 A JP2001102984 A JP 2001102984A JP 2001102984 A JP2001102984 A JP 2001102984A JP 2001307619 A JP2001307619 A JP 2001307619A
Authority
JP
Japan
Prior art keywords
substrate
emitter
emitter electrode
conductive film
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001102984A
Other languages
English (en)
Other versions
JP3471327B2 (ja
Inventor
Yoshiaki Akama
善昭 赤間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001102984A priority Critical patent/JP3471327B2/ja
Publication of JP2001307619A publication Critical patent/JP2001307619A/ja
Application granted granted Critical
Publication of JP3471327B2 publication Critical patent/JP3471327B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】 エミッション電流の放出効率が高い電界放出
素子を提供する。 【構成】 導電成膜17よりもエミッタ電極21が突出
しているマイクロエミッタアレイ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、真空素子の一
種であるマイクロエミッタ(電界放出素子)及びこれを
用いた平面ディスプレイ装置に関する。
【0002】
【従来の技術】従来、真空を電荷輸送媒体とする真空素
子が研究されており、この真空素子の一つとしてマイク
ロエミッタ(電界放出素子)が在る。そして、このマイ
クロエミッタの作製方法には、エッチングプロセスを利
用して微細加工を行う方法や、成膜材料をスパッタして
斜入射堆積する方法が知られている。
【0003】代表的なマイクロエミッタに、スピント型
と楔型とが在る。スピント型の場合は、エミッタ電極が
四角錐や円錐の形状を呈している。スピント型のマイク
ロエミッタの作製のために、正方形や円形のレジストマ
スクが用いられ、Si基板が異方性エッチング或いは等
方性エッチングされる。そして、この作製技術は、例え
ば、以下の参考文献1に示されている。
【0004】参考文献1:電学誌、 112巻4号、平
成4年、pp257−262 また、楔型の場合、面内が三角形の飛び込み板状を呈し
ており、作製のためにエッチングプロセスが実行され
る。この楔型のマイクロエミッタの作製技術は、例え
ば、以下の参考文献2に記載されている。 参考文献2:OPTRONICS, 1991, N
o.1, pp193−198
【0005】
【発明が解決しようとする課題】ところで、スピント型
のマイクロエミッタにおいては、個々のエミッタ電極の
先端は楔型に比べて尖鋭であるが、複数個のエミッタ電
極をばらつきなく尖鋭化することは容易ではない。ま
た、エミッション電流は、エミッタ電極の頂角が小さい
ほど効率良く放出できるが、異方性エッチングにて作製
する場合には、面方位で頂角が決定されるため、エミッ
タ電極を自由に尖鋭化することはできない。さらに、等
方性エッチングにて作製する場合には、頂角を制御する
ことは更に困難である。
【0006】一方、楔型のマイクロエミッタにおいて
は、頂角の尖鋭化は、エッチングマスク(レジストマス
クなど)のパタ−ニング精度に依存するため、パタ−ニ
ング装置の解像度によって制限される。
【0007】各発明は上述のような課題を解決するため
になされたものである。
【0008】この発明の目的とするところは、エミッシ
ョン電流の放出効率が高い電界放出素子を提供すること
にある。
【0009】
【課題を解決するための手段および作用】請求項1の発
明は、基板と、前記基板上に順次積層される絶縁膜およ
び導電性膜と、前記導電性膜表面に開口している複数の
凹部と、前記各凹部の底面をなす前記基板から成長して
おり、先端が前記導電成膜よりも突出しているエミッタ
電極とを備えることを特徴とするマイクロエミッタアレ
イである。
【0010】また、請求項2の発明は、エミッタ電極を
複数備えるマイクロエミッタアレイにおいて、前記エミ
ッタ電極はゲート電極よりも突出していることを特徴と
するマイクロエミッタアレイである。
【0011】この発明によれば、エミッション電流の放
出効率が高い電界放出素子が提供される。
【0012】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1〜図8は本発明の一実施例を示している。
さらに、図1中の符号1は、マイクロエミッタのエミッ
タ電極(針状物質)を作製するための装置である。この
エミッタ電極作製装置1には、光源2、第1の光学系
3、マスク基板4、第2の光学系5、及び、チャンバ6
が備えられている。
【0013】これらのうち光源2は、励起ビ−ムとして
光ビ−ム7を出力する。光ビ−ム7は充分に大きい口径
の円形ビ−ムであるとともに、充分に高いエネルギを有
している。さらに、光ビ−ム7のエネルギ分布(光強度
分布)形状は、図中右側のグラフ8に示すようにガウス
分布形状を呈している。また、第1の光学系3は、下段
のグラフ9に示すように光ビ−ム7のエネルギ分布を一
様にする。この第1の光学系として、例えば一般的なガ
ウス補償板やカライドスコ−プ等を利用することが可能
である。
【0014】マスク基板4においては、図2中に一部を
示すように、ガラス板10の上に、複数の丸孔11…を
残して遮光膜12がパタ−ニングされている。ガラス板
10は光透過性を有しており、丸孔11…は、作製され
るエミッタ電極の配置に合わせて、規則的に配設されて
いる。第1の光学系3を通過してマスク基板4に達した
光ビ−ム7の一部は、遮光膜12によって遮断される。
丸孔11…を介してガラス板10に達した光ビ−ムは、
複数の光ビ−ム(マルチビ−ム)7b…に細分化され、
第2の光学系5に平行に入射する。その際、各光ビ−ム
7bは丸孔11…のエッジの働きによりガウシアン強度
分布を有することとなる。
【0015】第2の光学系5はレンズ等を組合わせてな
るもので、光ビ−ム7b…のビ−ム径と間隔を所定の比
率で縮小する。そして、縮小された光ビ−ム7c…はチ
ャンバ6に導かれ、チャンバ6に収容されたマイクロエ
ミッタアレイ用の基板13(後述する)に照射される。
チャンバ6内には、所定の導電性物質の分子を含むガス
(例えばWF6 など)が導入されており、図3中に示
すように雰囲気中の導電性物質を含む分子14…は光ビ
−ム7cによって励起・分解される。
【0016】前記マイクロエミッタアレイ用の基板(以
下、アレイ基板と称する)13は、図5(a)及び
(b)に示すように、Si基板15に絶縁膜16と導電
性膜17とを積層してなるものである。本実施例では、
絶縁膜16の材質としてSiO2が採用されており、導
電性膜17の材質としてWSiが採用されている。
【0017】Si基板15の形状は真円状であり、Si
基板15の板面は高精度な平坦に加工されている。アレ
イ基板13にはエミッタ電極作製用の凹部18…が複数
形成されており、これら凹部18…は規則的に配設され
ている。凹部18…は導電性膜17に真円状に開口して
いる。さらに、凹部18…は、導電性膜17と絶縁性膜
16とを貫通しており、凹部18…の底にはSi基板1
5の板面が露出している。
【0018】このアレイ基板13は以下のようにして作
製されている。先ず、アレイ基板13の作製のために、
略真円形のレジストパタ−ンを有するマスクが使用され
る。レジストパタ−ンは、作製されるエミッタ電極の数
に応じて多数形成されており、凹部18…の配置に対応
した間隔で配設されている。図6(a)に示すように、
先ず、レジスト19を利用して異方性エッチング(RI
Eなど)が行われ、(b)に示すように絶縁膜16が加
工される。
【0019】さらに、(c)に示すように導電性膜17
が成膜(スパッタ、CVDなど)され、(d)に示すよ
うに、レジスト20がパタ−ニング(重ね合わせ)され
る。そして、異方性エッチング及び等方性エッチング
(CDEなど)が行われ、(e)に示すように、絶縁膜
16と導電性膜17とが加工される。
【0020】つぎに、上述のエミッタ電極作製装置1及
びアレイ基板13を利用したエミッタ電極の作製方法を
説明する。まず、光源2から出力された光ビ−ム7が第
1の光学系3を通過し、光ビ−ム7のエネルギ分布形状
が、ガウス分布形状(上段のグラフ8)から均一分布形
状(下段のグラフ9)に変換される。この変換は、次に
なされる光ビ−ム7aの細分化の際に光ビ−ム7b…の
各々を略均一なガウシアン分布形状とするために行われ
る。つぎに、第1の光学系3から出射した光ビ−ム7a
がマスク基板4によって細分化され、ガウシアン強度分
布をもつようになり、第2の光学系5が細分化された光
ビ−ム7b…をそのままの強度分布で縮小する。そし
て、縮小された光ビ−ム7c…はチャンバ6内に導か
れ、アレイ基板13に達する。光ビ−ム7c…は、アレ
イ基板13の凹部18…の中央に入射し、Si基板15
に垂直に照射される。
【0021】光ビ−ム7c…の配置はアレイ基板13の
凹部18…の配置と一致しており、各光ビ−ム7cのビ
−ム径D1 は、各凹部18の直径よりも小さく設定さ
れている。
【0022】チャンバ6内には導電性物質の分子を含む
ガスが導入されているので、図3中に示すように、雰囲
気中の導電性物質を含む分子14…(この場合はW)が
光ビ−ム7cによって励起・分解される。分解された導
電性分子14…は光ビ−ム7cに沿ってSi基板14の
上に堆積する。光ビ−ム7bをSi基板15に照射し続
けることによって、堆積物は徐々に成長する。さらに、
ガス分子14…が堆積する範囲は、光ビ−ム7bの照射
範囲に略一致する。この結果、Si基板15上に、導電
性の材料からなる針状物質及び針状電極としてのエミッ
タ電極21が形成される。多数の光ビ−ム7c…が各凹
部17…に収束するので、同時に多数のエミッタ電極2
1…が作製される。この際に、光ビ−ム7cのガウシア
ン強度分布が、その積分値が同一であるもので比較する
と、半値幅が小さな値である程、鋭利なエミッタ電極2
1が形成されることとなる。
【0023】各エミッタ電極21の断面形状は、光ビ−
ム7cのスポット形状と等しく真円形である。また、エ
ミッタ電極21の直径D2 は、光ビ−ム7cのビ−ム
径D1に略一致している。各エミッタ電極21の長さ
(Si基板15からの突出量)は、光ビ−ム7cの照射
時間に比例して増大する。
【0024】さらに、各エミッタ電極21の先端22の
形状は光ビ−ム7bのエネルギ密度分布の形状と相関を
有しており、図4(a)及び(b)に示すように、先端
22の曲率半径はエネルギ密度分布曲線23の曲率と略
相似の関係にある。そして、先端22の曲率半径は、光
ビ−ム7bのビ−ム径D1 の1/10になる。本実施
例においては、先端22の曲率半径を、例えば1000
オングストロ−ムよりも小さく設定することが可能であ
る。
【0025】このようにして、アレイ基板13の各凹部
18にエミッタ電極21が一つずつ形成される。そし
て、図7に示すように、各エミッタ電極21はそれぞれ
マイクロエミッタ24を構成しており、図8に示すよう
に、複数のマイクロエミッタ24…が一つのマイクロエ
ミッタアレイ25を構成している。一つのマイクロエミ
ッタアレイ25に形成されるマイクロエミッタ24…の
数は、マスク基板4の丸孔11…の数や、光ビ−ム7の
口径によって決まる。
【0026】また、マイクロエミッタ24…の形成間隔
の密度を高くするには、丸孔11の形成間隔の密度を高
めるか、第2の光学系5の絞り角を大きくして光ビ−ム
7Cの存在密度を高くすることで達成される。更に、マ
スク基板4に代えて光ファイバやレンズを用い、ここで
光ビ−ム7bをマルチモ−ドの強度分布としたり、第2
の光学系7で光ビ−ム7cをマルチモ−ドの強度分布に
することでも達成される。その際、各エミッタ電極21
の大きさが小さくなってしまうのは、光源の出力を上げ
ることで防ぐことができる。
【0027】上述のようなエミッタ電極の作製方法によ
れば、従来のエミッタ電極の作製方法に比べて以下の
(1)〜(4) のような利点がある。 (1) 多数個のエミッタ電極の先端形状の類似性 従
来のエミッタ電極の作製方法においては、エミッタ電極
の形状精度がマスクパタ−ニングの精度に依存してい
る。このため、形状の均一なエミッタ電極を作製するこ
とが難しい。そして、各エミッタ電極の形状が不均一な
場合には、多数のエミッタ電極に同じ電界を与えても、
各エミッション電流の値が異なる。
【0028】これに対して本実施例のエミッタ電極作製
方法によれば、エミッタ電極21の先端22の形状が光
ビ−ム7c…のエネルギ密度分布に依存するため、マス
ク基板4のパタ−ニング精度に影響されることなく、尖
鋭な先端22を有するエミッタ電極21が他数個同時に
作製される。さらに、光ビ−ム7は第1の光学系3とマ
スク基板4とにより均等に細分化されてアレイ基板13
に照射される。したがって、形状精度のばらつきが少な
く、均一な形状のエミッタ電極21…が得られる。そし
て、多数のエミッタ電極の先端形状の類似性が高い。 (2) 電界放出特性 一般に、エミッション電流を高めるのに必要な要素は、
エミッタ電極の頂角が小さいこと、エミッタ電極の先端
が引出し電極(ゲ−ト電極=本実施例では二層目の導電
性膜17)よりも適度に突き出ていること、及び、先端
の曲率半径が小さいことである。従来のスピント型のマ
イクロエミッタにおいては、エミッタ電極の頂角が大き
いとともに、エミッタ電極の先端を引出し電極よりも突
き出させることができない。また、従来の楔型のマイク
ロエミッタにおいては、電子を真上に放出することは難
しい。
【0029】これに対して本実施例のエミッタ電極作製
方法によれば、光ビ−ム7c…のエネルギ密度分布によ
ってエミッタ電極21の先端22の曲率を調節できるの
で、先端22を尖鋭に加工することが容易である。ま
た、エミッタ電極21の長さは、光ビ−ム7cの照射時
間によって決まるので、エミッタ電極21を容易に導電
性膜17よりも突出させることができる。したがって、
エミッション電流の放出効率が高く、高い値のエミッシ
ョン電流を容易に得ることができる。 (3) エミッション電流密度 一般に、エミッション電流密度は、所定の範囲内でエミ
ッタ電極の数が多い程高い。従来のマイクロエミッタに
おいては、エミッタ電極の頂角の微小化に限界があるた
め、エミッタ電極同士を接近させにくく、エミッション
電流が、隣接するエミッタ電極の距離に制約される。特
に、スピント型のマイクロエミッタの場合、基板と引出
し電極との距離が大きい程エミッション電流が高くなる
ため、エミッタの底辺も大きく設定される。この結果、
エミッタ電極の先端の距離は大きくなる。
【0030】これに対して本実施例のエミッタ電極作製
方法によれば、エミッタ電極21の形状が針状であると
ともに、先端22の曲率半径を1000オングストロ−
ムよりも小さく設定できる。このため、エミッタ電極2
1…同士を従来よりも(導電性膜17のパタ−ニング限
界まで)接近させることが可能であり、高いエミッショ
ン電流を得ることができる。 (4) プロセスの容易性 本実施例のエミッタ電極作製方法によれば、エミッタ電
極作製後のエッチバックが必要ないので、作製プロセス
の工程数が少ない。また、光ビ−ム7c…がアレイ基板
13の凹部18…に導かれるので、凹部18の深さに関
係なく、エミッタ電極21を作製できる。したがって、
アスペクト比の高い部分にエミッタ電極21を形成でき
る。
【0031】なお、本発明は、要旨を逸脱しない範囲で
種々に変形することが可能である。上記の実施例におい
ては、マスク基板4を用いて光ビ−ム7aを光ビ−ム7
bに細分化しているが、マスク基板4に代えて、丸孔1
1に対応する数のレンズや光ファイバを用いても効果は
同じである。その際にも光ビ−ム7bはガウシアン強度
分布を持つこととなる。
【0032】本実施例では、導電性分子としてWが用い
られているが、励起ビ−ムによる励起・分解が可能であ
れば、種々の導電性物質を含む分子を適用できる。例え
ば、Reの酸化物を採用すれば、チャンバ6への付着を
防止できる。
【0033】また、本実施例では励起ビ−ムとして光ビ
−ム7が用いられているが、例えば図9の作製装置31
のように、イオンビ−ム32を用いてもよい。すなわ
ち、この作製装置31には、イオンビ−ム源33と導電
性基板34とが備えられている。イオンビ−ム32の口
径は充分に大きく設定されており、且つ、そのエネルギ
も充分に高く設定されている。また、図中の右側のグラ
フ35に示すように、イオンビ−ム32のエネルギ分布
(イオンエネルギ分布)は略均一である。導電性基板3
4には、図10に一部を示すように複数の丸孔36…が
形成されており、これらの丸孔36…は、作製されるエ
ミッタ電極の配置に合わせて、規則的に配設されてい
る。
【0034】イオンビ−ム32は導電性基板34を通さ
れて、複数に細分化される。細分化されたイオンビ−ム
32はガウシアン強度分布をもつ。導電性基板34には
電源37が接続されており、印加電圧の値に応じてイオ
ンビ−ム32が加速・減速される。細分化されたイオン
ビ−ム32a…はチャンバ6に導かれ、アレイ基板13
に達する。そして、イオンビ−ム32a…はSi基板1
4に照射され、Si基板14に多数個のエミッタ電極2
1…が同時に作製される。
【0035】なお、イオンビ−ム源33として、例えば
カウフマン型イオンソ−スを用いることが可能である。
また、導電性基板34を複数枚使用し、イオンビ−ム源
33とチャンバ6との間に適当な間隔をおいて並べても
よい。導電性基板34を複数枚使用することで、イオン
ビ−ム32a…の収束や偏光が可能になる。
【0036】また、図11の作製装置41のように、励
起ビ−ムとして電子ビ−ム42…を用いてもよい。すな
わち、この作製装置41には、複数の電子ビ−ム42を
発する電子ビ−ム源43と導電性基板34とが備えられ
ており、電子ビ−ム源43から出力された電子ビ−ム4
2…は導電性基板34によって細分化される。電子ビ−
ム源43として、例えば従来の技術の項で説明したスピ
ント型の極微細二極真空管(参考文献1)を利用でき
る。また、一つの電子ビ−ムを発する電子ビ−ム源を集
めて電子ビ−ム源43としてもよい。
【0037】各電子ビ−ム42…のエネルギ分布(電流
密度分布)形状は図中右側のグラフ44に示すようにガ
ウス分布形状であり、電子ビ−ム42…が導電性基板3
4を通過することによって、下段のグラフ45に示すよ
うにエネルギ分布は均一な複数のガウシアン分布をもつ
ようになる。
【0038】そして、細分化された電子ビ−ム42a…
はチャンバ6に導かれ、Si基板15に多数のエミッタ
電極21…を同時に作製する。なお、導電性基板34を
複数枚使用して、電子ビ−ム42a…を収束・偏光させ
てもよい。また、電子ビ−ム源43と導電性基板34と
の間隔を、下段のグラフ45のようにガウシアン強度分
布間の間隔を狭めるようなエネルギ分布が得られよう設
定すれば、電子ビ−ム源のカソ−ド群よりも密にエミッ
タ電極を作製できる。
【0039】また、一つの電子ビ−ムしか発しない電子
ビ−ム源を使用しても、電子ビ−ムを静電レンズ(図示
せず)で一様なエネルギ分布にしてから導電性基板34
を通過させても同様な効果が得られる。
【0040】さらに、電子ビ−ム42…を導電性基板3
4で減速すれば、高エネルギ電子線を原因とする悪影響
(例えば電子線のはねかえり等)を防止できる。また、
図12(a)〜(d)は、アレイ基板13の作製方法の
変形例を示している。この方法においては、先ず、
(a)のようにSi基板15に絶縁膜16と導電性膜1
7とが積層された後、(b)のようにレジストパタ−ン
51が重ね合せられて、異方性エッチング(c)、及
び、等方性エッチング(d)が行われる。
【0041】異方性エッチングの際に、レジストパタ−
ン51がエッチングの途中で消去してしまうことが考え
られるが、導電性膜17を予め厚めに形成すれば、導電
性膜17をマスクとして利用することができる。
【0042】また、図9、及び、図11のいずれの場合
にも、図13に示すように導電性膜17に電圧を印加す
れば、導電性基板34を用いなくても、アレイ基板13
の凹部18に励起ビ−ムを収束させることができる。こ
の場合はアレイ基板13の位置合せが容易になり、プロ
セスの容易性が高まる。
【0043】さらに、図14に示すように、複数の絶縁
膜16…と同じく複数の導電性膜17…とを交互に積層
して針状のエミッタ電極を作製すれば、多極真空管61
及び多極真空管アレイ62を得ることができる。
【0044】また、図8のマイクロエミッタアレイ25
を、二極真空管アレイとして多数組合せ、平面ディスプ
レイ装置の電子源として利用することが可能である。そ
して、この場合には、平面ディスプレイの各小領域毎に
二極真空管アレイを対応させ、各小領域毎に電子線を走
査して、蛍光面を発光させることが考えられる。
【0045】また、図14の多極真空管61を、電子線
直描装置(パタ−ニング装置)の電子源として利用する
ことが可能である。さらに、図14の多極真空管61
を、走査型電子顕微鏡の電子源として利用することも可
能である。
【0046】
【発明の効果】この発明によれば、エミッション電流の
放出効率が高い電界放出素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例のエミッタ電極作製装置を示
す構成図。
【図2】マスク基板の作用を示す説明図。
【図3】エミッタ電極の作製原理を示す説明図。
【図4】エミッタ電極の先端の形状と光ビ−ムのエネル
ギ密度分布との関係を示す説明図。
【図5】(a)はマイクロエミッタアレイ用の基板を示
す斜視図、(b)は(a)中のIV−IV線に沿った断
面図。
【図6】マイクロエミッタアレイ用の基板の作製方法を
示す説明図。
【図7】マイクロエミッタアレイ用の基板にエミッタ電
極が作製される様子を示す説明図。
【図8】マイクロエミッタアレイを示す斜視図。
【図9】エミッタ電極作製方法の変形例を示す構成図。
【図10】導電性基板の作用を示す説明図。
【図11】エミッタ電極作製方法の他の変形例を示す構
成図。
【図12】マイクロエミッタアレイ用の基板の作製方法
の変形例を示す説明図。
【図13】エミッタ電極作製方法の変形例を示す説明
図。
【図14】多極真空管の作製方法を示す説明図。
【符号の説明】
1…エミッタ電極作製装置、4…マスク基板、6…チャ
ンバ、7、7a〜7c…光ビ−ム(励起ビ−ム)、13
…マイクロエミッタアレイ用の基板、14…導電性分
子、15…Si基板(基板)、21…エミッタ電極(針
状物質)、24…マイクロエミッタ(電界放出素子)、
25…マイクロエミッタアレイ、32、32a…イオン
ビ−ム(励起ビ−ム)、42、42a…電子ビ−ム(励
起ビ−ム)。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板と、前記基板上に順次積層される絶縁
    膜および導電性膜と、前記導電性膜表面に開口している
    複数の凹部と、前記各凹部の底面をなす前記基板から成
    長しており、先端が前記導電膜よりも突出しているエミ
    ッタ電極とを備えることを特徴とするマイクロエミッタ
    アレイ。
  2. 【請求項2】エミッタ電極を複数備えるマイクロエミッ
    タアレイにおいて、前記エミッタ電極はゲート電極より
    も突出していることを特徴とするマイクロエミッタアレ
    イ。
  3. 【請求項3】エミッタ電極を複数備えるマイクロエミッ
    タアレイにおいて、前記エミッタ電極はゲート電極より
    も突出しており、かつ、前記エミッタ電極は針状である
    ことを特徴とするマイクロエミッタアレイ。
  4. 【請求項4】マイクロエミッタアレイを備える平面ディ
    スプレイ装置において、前記マイクロエミッタアレイ
    は、基板と、前記基板上に順次積層される絶縁膜および
    導電性膜と、前記導電性膜表面に開口している複数の凹
    部と、前記各凹部の底面をなす前記基板から成長してお
    り、先端が前記導電成膜よりも突出しているエミッタ電
    極とを備えることを特徴とする平面ディスプレイ装置。
JP2001102984A 2001-04-02 2001-04-02 マイクロエミッタアレイの製造方法 Expired - Fee Related JP3471327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001102984A JP3471327B2 (ja) 2001-04-02 2001-04-02 マイクロエミッタアレイの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001102984A JP3471327B2 (ja) 2001-04-02 2001-04-02 マイクロエミッタアレイの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11709293A Division JP3212755B2 (ja) 1993-05-19 1993-05-19 針状物質の製造方法およびマイクロエミッタアレイの製造方法

Publications (2)

Publication Number Publication Date
JP2001307619A true JP2001307619A (ja) 2001-11-02
JP3471327B2 JP3471327B2 (ja) 2003-12-02

Family

ID=18956108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001102984A Expired - Fee Related JP3471327B2 (ja) 2001-04-02 2001-04-02 マイクロエミッタアレイの製造方法

Country Status (1)

Country Link
JP (1) JP3471327B2 (ja)

Also Published As

Publication number Publication date
JP3471327B2 (ja) 2003-12-02

Similar Documents

Publication Publication Date Title
US20020097204A1 (en) Electron emission device with gap between electron emission electrode and substrate
JP3883227B2 (ja) 電界効果電子放出素子及びその製造方法
KR20010068652A (ko) 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법
KR100366694B1 (ko) 다중팁전계방출소자의그제조방법
US5637023A (en) Field emission element and process for manufacturing same
EP0936650A1 (en) Electron emission device and method of manufacturing the same
US6950237B2 (en) Fiber based field emitter display
JP3212755B2 (ja) 針状物質の製造方法およびマイクロエミッタアレイの製造方法
US6036565A (en) Method of fabricating a field emmision cold cathode
KR100243990B1 (ko) 전계방출 캐소드와 그 제조방법
JPH1186719A (ja) 電界放射型素子の製造方法
JP2969081B2 (ja) 水平電界効果を有する電子放出素子及びその製造方法
JP3898243B2 (ja) 電界効果電子放出用マイクロ・チップ及びその製造方法
JP2001307619A (ja) 電界放出素子及びこれを用いた平面ディスプレイ装置
JPH03295131A (ja) 電界放出素子およびその製造方法
JP4637233B2 (ja) 電子放出素子の製造方法及びこれを用いた画像表示装置の製造方法
KR100317361B1 (ko) 전계방출소자의 이미터 구조 및 그 제조방법
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
JPH03295130A (ja) 電子放出素子
KR100313780B1 (ko) 냉전자 전계방출용 다이아몬드 팁 및 그 제조방법
JP3452635B2 (ja) 表面観察装置
KR100400374B1 (ko) 전계 방출 소자의 제조방법 및 이를 이용한 전계 방출표시소자
KR100274793B1 (ko) 선형 전계방출 이미터 및 그의 제조방법
JP4490975B2 (ja) ファイバーを基にした電界放射型ディスプレイ
JPH08138531A (ja) 電子放出素子及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees