JP2001298354A - 半導体装置の高耐圧入出力回路 - Google Patents
半導体装置の高耐圧入出力回路Info
- Publication number
- JP2001298354A JP2001298354A JP2000111781A JP2000111781A JP2001298354A JP 2001298354 A JP2001298354 A JP 2001298354A JP 2000111781 A JP2000111781 A JP 2000111781A JP 2000111781 A JP2000111781 A JP 2000111781A JP 2001298354 A JP2001298354 A JP 2001298354A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- type transistor
- semiconductor device
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 高耐圧Ｐ型トランジスタ２，４のみで構成さ
れる入出力端子１は、自らＬｏｗレベル出力できない。
さらに出力応答性が鈍い構造のため、半導体装置の検査
時、高速に安定して出力データを外部でモニターするこ
とが困難である。 【解決手段】 高耐圧Ｐ型トランジスタ４のソース側に
ＣＭＯＳ型トライステートインバータ７の出力を備え、
出力切り替えレジスタの設定により出力方式を高耐圧Ｐ
型トランジスタ２とＣＭＯＳ型トライステートインバー
タ７を切り替え可能な構成とする。これにより、半導体
装置の検査時にはＣＭＯＳ型トライステートインバータ
７の出力を選択することで、出力データを高速に安定し
て外部でモニターすることが容易になる。
れる入出力端子１は、自らＬｏｗレベル出力できない。
さらに出力応答性が鈍い構造のため、半導体装置の検査
時、高速に安定して出力データを外部でモニターするこ
とが困難である。 【解決手段】 高耐圧Ｐ型トランジスタ４のソース側に
ＣＭＯＳ型トライステートインバータ７の出力を備え、
出力切り替えレジスタの設定により出力方式を高耐圧Ｐ
型トランジスタ２とＣＭＯＳ型トライステートインバー
タ７を切り替え可能な構成とする。これにより、半導体
装置の検査時にはＣＭＯＳ型トライステートインバータ
７の出力を選択することで、出力データを高速に安定し
て外部でモニターすることが容易になる。
Description
【０００１】
【発明の属する技術分野】本発明は、入出力端子を備え
た半導体装置において、特に高耐圧入出力回路に関する
ものである。
た半導体装置において、特に高耐圧入出力回路に関する
ものである。
【０００２】
【従来の技術】近年、蛍光表示管の表示の多彩化が進
み、蛍光表示管を直接駆動することができる半導体装置
においても蛍光表示管駆動端子数が増加傾向にある。し
かしながら、蛍光表示管駆動端子はマイナス数十ボルト
の電圧が印加されるため、高耐圧Ｐ型トランジスタでの
み構成されており、自らＬｏｗレベル出力できない。こ
のため、蛍光表示管駆動端子を蛍光表示管駆動用に使用
しない場合、汎用のポートとして使用することが困難に
なる。蛍光表示管駆動端子を汎用のポートとして使用す
る場合の従来の方法を以下に示す。
み、蛍光表示管を直接駆動することができる半導体装置
においても蛍光表示管駆動端子数が増加傾向にある。し
かしながら、蛍光表示管駆動端子はマイナス数十ボルト
の電圧が印加されるため、高耐圧Ｐ型トランジスタでの
み構成されており、自らＬｏｗレベル出力できない。こ
のため、蛍光表示管駆動端子を蛍光表示管駆動用に使用
しない場合、汎用のポートとして使用することが困難に
なる。蛍光表示管駆動端子を汎用のポートとして使用す
る場合の従来の方法を以下に示す。
【０００３】図２は従来の蛍光表示管駆動端子を汎用の
ポートとして使用する場合の使用方法であり、１は入出
力端子、２と４は高耐圧Ｐ型トランジスタ、３は出力デ
ータを高耐圧Ｐ型トランジスタ２に伝達するためのイン
バータ、５は入力用インバータであり、半導体装置外部
には入出力端子１とグランド間に９のプルダウン抵抗を
接続した構成である。汎用ポートとして入出力端子１か
らデータ出力する場合は、入出力回路の制御により高耐
圧Ｐ型トランジスタ４がＯＦＦする。出力データがＨｉ
ｇｈレベルの時、インバータ３の出力がＬｏｗレベルに
なり、高耐圧Ｐ型トランジスタ２がＯＮすることで、入
出力端子１からＨｉｇｈレベルが出力される。出力デー
タがＬｏｗレベルの時、インバータ３の出力がＨｉｇｈ
レベルになり、高耐圧Ｐ型トランジスタ２がＯＦＦする
ことで、半導体装置外部のプルダウン抵抗９により入出
力端子１からＬｏｗレベルを出力させることができる。
また、データ入力時は入出力回路の制御により高耐圧Ｐ
型トランジスタ４がＯＮし、入出力端子１から入力され
るデータは入力用インバータ５でデータを半導体装置内
部に取り込む。
ポートとして使用する場合の使用方法であり、１は入出
力端子、２と４は高耐圧Ｐ型トランジスタ、３は出力デ
ータを高耐圧Ｐ型トランジスタ２に伝達するためのイン
バータ、５は入力用インバータであり、半導体装置外部
には入出力端子１とグランド間に９のプルダウン抵抗を
接続した構成である。汎用ポートとして入出力端子１か
らデータ出力する場合は、入出力回路の制御により高耐
圧Ｐ型トランジスタ４がＯＦＦする。出力データがＨｉ
ｇｈレベルの時、インバータ３の出力がＬｏｗレベルに
なり、高耐圧Ｐ型トランジスタ２がＯＮすることで、入
出力端子１からＨｉｇｈレベルが出力される。出力デー
タがＬｏｗレベルの時、インバータ３の出力がＨｉｇｈ
レベルになり、高耐圧Ｐ型トランジスタ２がＯＦＦする
ことで、半導体装置外部のプルダウン抵抗９により入出
力端子１からＬｏｗレベルを出力させることができる。
また、データ入力時は入出力回路の制御により高耐圧Ｐ
型トランジスタ４がＯＮし、入出力端子１から入力され
るデータは入力用インバータ５でデータを半導体装置内
部に取り込む。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、図２において、蛍光表示管駆動端子を汎用
のポートとして使用する場合、半導体装置外部にプルダ
ウン抵抗９の接続が必要になり、Ｈｉｇｈデータの出力
時、又は入力時にはプルダウン抵抗９へ電流が流れ込
み、消費電力が大きくなるという問題があった。さら
に、半導体装置の検査時には、半導体装置内部の動作を
出力データとして入出力端子１より半導体装置外部で高
速にモニターする必要があるが、特に低電圧時、モニタ
ーが困難になる。例を挙げると、プルダウン抵抗９は常
時接続されており、入出力端子１からＨｉｇｈレベル出
力させる場合、高耐圧Ｐ型トランジスタ２からプルダウ
ン抵抗９へ電流が流れ込み、Ｈｉｇｈレベルの立ち上が
りが鈍る。また、Ｌｏｗレベル出力時は、プルダウン抵
抗９の抵抗値に依存した出力波形となり、プルダウン抵
抗値が大きい場合には、Ｌｏｗレベルの立ち下がりが鈍
る。これは特に低電圧でその傾向が大きくなるため、高
速に半導体装置外部で出力データをモニターすることが
困難になるという問題があった。
の構成では、図２において、蛍光表示管駆動端子を汎用
のポートとして使用する場合、半導体装置外部にプルダ
ウン抵抗９の接続が必要になり、Ｈｉｇｈデータの出力
時、又は入力時にはプルダウン抵抗９へ電流が流れ込
み、消費電力が大きくなるという問題があった。さら
に、半導体装置の検査時には、半導体装置内部の動作を
出力データとして入出力端子１より半導体装置外部で高
速にモニターする必要があるが、特に低電圧時、モニタ
ーが困難になる。例を挙げると、プルダウン抵抗９は常
時接続されており、入出力端子１からＨｉｇｈレベル出
力させる場合、高耐圧Ｐ型トランジスタ２からプルダウ
ン抵抗９へ電流が流れ込み、Ｈｉｇｈレベルの立ち上が
りが鈍る。また、Ｌｏｗレベル出力時は、プルダウン抵
抗９の抵抗値に依存した出力波形となり、プルダウン抵
抗値が大きい場合には、Ｌｏｗレベルの立ち下がりが鈍
る。これは特に低電圧でその傾向が大きくなるため、高
速に半導体装置外部で出力データをモニターすることが
困難になるという問題があった。
【０００５】本発明は、上記従来の問題点を解決するも
ので、蛍光表示管駆動端子を汎用のポートとして使用す
る場合、ソフトウエアによるレジスタの設定により、入
出力端子からの出力を、高耐圧Ｐ型トランジスタのオー
プンドレイン出力と、ＣＭＯＳ出力とを切り替えること
ができ、特にＣＭＯＳ出力が選択できることで、半導体
装置外部にプルダウン抵抗の接続が不要になることで消
費電力を抑えることができ、かつ半導体装置の検査時に
は、出力データのモニターを容易に実現できる回路方式
を提供することを目的としている。
ので、蛍光表示管駆動端子を汎用のポートとして使用す
る場合、ソフトウエアによるレジスタの設定により、入
出力端子からの出力を、高耐圧Ｐ型トランジスタのオー
プンドレイン出力と、ＣＭＯＳ出力とを切り替えること
ができ、特にＣＭＯＳ出力が選択できることで、半導体
装置外部にプルダウン抵抗の接続が不要になることで消
費電力を抑えることができ、かつ半導体装置の検査時に
は、出力データのモニターを容易に実現できる回路方式
を提供することを目的としている。
【０００６】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置は、高耐圧Ｐ型トランジスタの
オープンドレイン出力とＣＭＯＳ型トライステートイン
バータを備え、前記、高耐圧Ｐ型トランジスタのオープ
ンドレイン出力とＣＭＯＳ型トライステートインバータ
出力を切り替えるための出力切り替えレジスタを備えて
いる。前記、ＣＭＯＳ型トライステートインバータ出力
は入力制御用の高耐圧Ｐ型トランジスタのトランスファ
ーゲートのソース側に接続された構成になっている。
に、本発明の半導体装置は、高耐圧Ｐ型トランジスタの
オープンドレイン出力とＣＭＯＳ型トライステートイン
バータを備え、前記、高耐圧Ｐ型トランジスタのオープ
ンドレイン出力とＣＭＯＳ型トライステートインバータ
出力を切り替えるための出力切り替えレジスタを備えて
いる。前記、ＣＭＯＳ型トライステートインバータ出力
は入力制御用の高耐圧Ｐ型トランジスタのトランスファ
ーゲートのソース側に接続された構成になっている。
【０００７】この構成によって、蛍光表示管駆動端子を
蛍光表示管駆動用に使用する場合は、出力切り替えレジ
スタの設定により、出力を高耐圧Ｐ型トランジスタのオ
ープンドレイン出力を選択する。この場合、出力データ
は高耐圧Ｐ型トランジスタのオープンドレイン出力から
出力され、かつ、ＣＭＯＳ型トライステートインバータ
出力の出力イネーブルがＯＦＦされる。また、入力制御
用の高耐圧Ｐ型トランジスタのトランスファーゲートが
ＯＦＦすることで、入力回路が切り離される。次に、蛍
光表示管駆動端子を汎用ポートとして使用する場合は、
出力切り替えレジスタの設定により、ＣＭＯＳ出力を選
択する。この場合、出力データはＣＭＯＳ型トライステ
ートインバータ出力から出力され、かつ、高耐圧Ｐ型ト
ランジスタのオープンドレイン出力がＯＦＦされる。さ
らに、入力制御用の高耐圧Ｐ型トランジスタのトランス
ファーゲートがＯＮすることで、ＣＭＯＳ出力を実現す
ることができる。
蛍光表示管駆動用に使用する場合は、出力切り替えレジ
スタの設定により、出力を高耐圧Ｐ型トランジスタのオ
ープンドレイン出力を選択する。この場合、出力データ
は高耐圧Ｐ型トランジスタのオープンドレイン出力から
出力され、かつ、ＣＭＯＳ型トライステートインバータ
出力の出力イネーブルがＯＦＦされる。また、入力制御
用の高耐圧Ｐ型トランジスタのトランスファーゲートが
ＯＦＦすることで、入力回路が切り離される。次に、蛍
光表示管駆動端子を汎用ポートとして使用する場合は、
出力切り替えレジスタの設定により、ＣＭＯＳ出力を選
択する。この場合、出力データはＣＭＯＳ型トライステ
ートインバータ出力から出力され、かつ、高耐圧Ｐ型ト
ランジスタのオープンドレイン出力がＯＦＦされる。さ
らに、入力制御用の高耐圧Ｐ型トランジスタのトランス
ファーゲートがＯＮすることで、ＣＭＯＳ出力を実現す
ることができる。
【０００８】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【０００９】図１は本発明の一実施形態における半導体
装置の高耐圧入出力回路の構成を示すものである。図１
において、１は入出力端子、２はオープンドレイン出力
の高耐圧Ｐ型トランジスタ、３は高耐圧Ｐ型トランジス
タ２の駆動用のインバータ、４はゲート信号に入出力制
御回路が接続されているトランスファーゲート構造の高
耐圧Ｐ型トランジスタ、５は入力用インバータ、６は出
力データをゲート入力に持つインバータ、７はインバー
タ６の出力をゲート入力に持つＣＭＯＳ型トライステー
トインバータであり、トランスファーゲート構造の高耐
圧Ｐ型トランジスタ４のソース側に出力を接続してあ
る。８は同じくインバータ６の出力を入力の一方に持つ
ＮＯＲであり、出力切り替えレジスタからの出力を他方
の入力に持ち、出力はインバータ３に接続してある。ま
た前記出力切り替えレジスタからの出力は、ＣＭＯＳ型
トライステートインバータ７の出力イネーブルに接続さ
れている。
装置の高耐圧入出力回路の構成を示すものである。図１
において、１は入出力端子、２はオープンドレイン出力
の高耐圧Ｐ型トランジスタ、３は高耐圧Ｐ型トランジス
タ２の駆動用のインバータ、４はゲート信号に入出力制
御回路が接続されているトランスファーゲート構造の高
耐圧Ｐ型トランジスタ、５は入力用インバータ、６は出
力データをゲート入力に持つインバータ、７はインバー
タ６の出力をゲート入力に持つＣＭＯＳ型トライステー
トインバータであり、トランスファーゲート構造の高耐
圧Ｐ型トランジスタ４のソース側に出力を接続してあ
る。８は同じくインバータ６の出力を入力の一方に持つ
ＮＯＲであり、出力切り替えレジスタからの出力を他方
の入力に持ち、出力はインバータ３に接続してある。ま
た前記出力切り替えレジスタからの出力は、ＣＭＯＳ型
トライステートインバータ７の出力イネーブルに接続さ
れている。
【００１０】以上のように構成された本実施形態の半導
体装置の高耐圧入出力回路について、以下、その動作を
説明する。
体装置の高耐圧入出力回路について、以下、その動作を
説明する。
【００１１】まず、入出力端子１を蛍光表示管駆動用に
使用する場合について説明する。入出力制御回路よりＨ
ｉｇｈレベルが出力され、高耐圧Ｐ型トランジスタ４が
ＯＦＦする。出力切り替えレジスタはソフトウエアの設
定によりＬｏｗレベルが出力され、ＣＭＯＳ型トライス
テートインバータ７の出力イネーブルがＯＦＦされるこ
とで、同出力はハイインピーダンス状態になる。蛍光表
示用の出力データはインバータ６、ＮＯＲ８、インバー
タ３を経由し、高耐圧Ｐ型トランジスタ２を駆動する。
出力データがＨｉｇｈの時、高耐圧Ｐ型トランジスタ２
がＯＮし、入出力端子１からはＨｉｇｈレベルを出力
し、蛍光表示管駆動を実現できる。出力データがＬｏｗ
の時、高耐圧Ｐ型トランジスタ２がＯＦＦし、入出力端
子１はハイインピーダンス状態となる。通常、蛍光表示
管を駆動する場合は半導体装置外部にマイナス数十ボル
トの電位を印加する。この場合、高耐圧Ｐ型トランジス
タ４がＯＦＦしているため、マイナス数十ボルトが入出
力端子１に印加されても、半導体装置内部の通常耐圧部
にマイナス数十ボルトが印加されることがないため破壊
を防ぐことができる。
使用する場合について説明する。入出力制御回路よりＨ
ｉｇｈレベルが出力され、高耐圧Ｐ型トランジスタ４が
ＯＦＦする。出力切り替えレジスタはソフトウエアの設
定によりＬｏｗレベルが出力され、ＣＭＯＳ型トライス
テートインバータ７の出力イネーブルがＯＦＦされるこ
とで、同出力はハイインピーダンス状態になる。蛍光表
示用の出力データはインバータ６、ＮＯＲ８、インバー
タ３を経由し、高耐圧Ｐ型トランジスタ２を駆動する。
出力データがＨｉｇｈの時、高耐圧Ｐ型トランジスタ２
がＯＮし、入出力端子１からはＨｉｇｈレベルを出力
し、蛍光表示管駆動を実現できる。出力データがＬｏｗ
の時、高耐圧Ｐ型トランジスタ２がＯＦＦし、入出力端
子１はハイインピーダンス状態となる。通常、蛍光表示
管を駆動する場合は半導体装置外部にマイナス数十ボル
トの電位を印加する。この場合、高耐圧Ｐ型トランジス
タ４がＯＦＦしているため、マイナス数十ボルトが入出
力端子１に印加されても、半導体装置内部の通常耐圧部
にマイナス数十ボルトが印加されることがないため破壊
を防ぐことができる。
【００１２】次に入出力端子１を汎用ポートとして使用
し、かつ、入力端子として使用する場合について説明す
る。出力切り替えレジスタはソフトウエアの設定により
Ｌｏｗレベルが出力され、ＣＭＯＳ型トライステートイ
ンバータ７の出力イネーブルがＯＦＦされることで、同
出力はハイインピーダンス状態になる。また、出力デー
タをソフトウエアの制御によりＬｏｗレベルを出力さ
せ、インバータ６、ＮＯＲ８、インバータ３を経由し、
高耐圧Ｐ型トランジスタ２をＯＦＦする。これにより入
出力端子１はハイインピーダンス状態になる。さらに、
入出力制御回路の設定により高耐圧Ｐ型トランジスタ４
をＯＮする。そこで、入出力端子１からデータを入力し
た場合、高耐圧Ｐ型トランジスタ４を経由し、入力用イ
ンバータ５よりデータ入力が実現できる。
し、かつ、入力端子として使用する場合について説明す
る。出力切り替えレジスタはソフトウエアの設定により
Ｌｏｗレベルが出力され、ＣＭＯＳ型トライステートイ
ンバータ７の出力イネーブルがＯＦＦされることで、同
出力はハイインピーダンス状態になる。また、出力デー
タをソフトウエアの制御によりＬｏｗレベルを出力さ
せ、インバータ６、ＮＯＲ８、インバータ３を経由し、
高耐圧Ｐ型トランジスタ２をＯＦＦする。これにより入
出力端子１はハイインピーダンス状態になる。さらに、
入出力制御回路の設定により高耐圧Ｐ型トランジスタ４
をＯＮする。そこで、入出力端子１からデータを入力し
た場合、高耐圧Ｐ型トランジスタ４を経由し、入力用イ
ンバータ５よりデータ入力が実現できる。
【００１３】最後に入出力端子１を汎用ポートとして使
用し、かつ、出力端子として使用する場合について説明
する。出力切り替えレジスタをソフトウエアの設定によ
りＨｉｇｈレベルを出力し、ＮＯＲ８、インバータ３を
経由し、高耐圧Ｐ型トランジスタ２をＯＦＦする。同時
に、ＣＭＯＳ型トライステートインバータ７の出力イネ
ーブルをＯＮさせる。また、入出力制御回路の設定によ
り高耐圧Ｐ型トランジスタ４をＯＮさせる。ここで、出
力データがＨｉｇｈレベルの場合は、インバータ６、Ｃ
ＭＯＳ型トライステートインバータ７、高耐圧Ｐ型トラ
ンジスタ４を経由し、入出力端子１からＨｉｇｈレベル
が出力できる。出力データがＬｏｗレベルの場合は、イ
ンバータ６、ＣＭＯＳ型トライステートインバータ７、
高耐圧Ｐ型トランジスタ４を経由し、入出力端子１から
Ｌｏｗレベルが出力できる。これにより、入出力端子１
から、ＣＭＯＳ出力が実現できる。
用し、かつ、出力端子として使用する場合について説明
する。出力切り替えレジスタをソフトウエアの設定によ
りＨｉｇｈレベルを出力し、ＮＯＲ８、インバータ３を
経由し、高耐圧Ｐ型トランジスタ２をＯＦＦする。同時
に、ＣＭＯＳ型トライステートインバータ７の出力イネ
ーブルをＯＮさせる。また、入出力制御回路の設定によ
り高耐圧Ｐ型トランジスタ４をＯＮさせる。ここで、出
力データがＨｉｇｈレベルの場合は、インバータ６、Ｃ
ＭＯＳ型トライステートインバータ７、高耐圧Ｐ型トラ
ンジスタ４を経由し、入出力端子１からＨｉｇｈレベル
が出力できる。出力データがＬｏｗレベルの場合は、イ
ンバータ６、ＣＭＯＳ型トライステートインバータ７、
高耐圧Ｐ型トランジスタ４を経由し、入出力端子１から
Ｌｏｗレベルが出力できる。これにより、入出力端子１
から、ＣＭＯＳ出力が実現できる。
【００１４】以上のように本実施形態によれば、ソフト
ウエアにより出力切り替えレジスタを設定することで、
入出力端子からの出力を蛍光表示管駆動用として高耐圧
Ｐ型トランジスタのオープンドレイン出力と、汎用ポー
ト出力としてＣＭＯＳ出力とを切り替えることができ
る。
ウエアにより出力切り替えレジスタを設定することで、
入出力端子からの出力を蛍光表示管駆動用として高耐圧
Ｐ型トランジスタのオープンドレイン出力と、汎用ポー
ト出力としてＣＭＯＳ出力とを切り替えることができ
る。
【００１５】
【発明の効果】本発明は、高耐圧Ｐ型トランジスタのト
ランスファーゲートのソース側に、ＣＭＯＳ型トライス
テートインバータの出力を接続し、出力切り替えレジス
タの制御により入出力端子からの出力方式を高耐圧Ｐ型
トランジスタのオープンドレイン出力とＣＭＯＳ出力と
を切り替え可能とすることで、特に蛍光表示管駆動用端
子でありながら、汎用ポートとして使用したい場合に、
半導体装置外部にプルダウン抵抗を接続なしで、ＣＭＯ
Ｓ出力を実現することができる。これにより、セットに
おける部品点数の削減と、プルダウン抵抗で消費される
電力をなくすことができる。また、半導体装置の検査に
おいて、半導体装置内部の動作を出力データとして半導
体装置外部でモニターを行う場合、ＣＭＯＳ出力を選択
することで、高速に、安定してモニターすることが可能
になる。このように本発明は、優れた半導体装置の高耐
圧入出力回路を実現するものである。
ランスファーゲートのソース側に、ＣＭＯＳ型トライス
テートインバータの出力を接続し、出力切り替えレジス
タの制御により入出力端子からの出力方式を高耐圧Ｐ型
トランジスタのオープンドレイン出力とＣＭＯＳ出力と
を切り替え可能とすることで、特に蛍光表示管駆動用端
子でありながら、汎用ポートとして使用したい場合に、
半導体装置外部にプルダウン抵抗を接続なしで、ＣＭＯ
Ｓ出力を実現することができる。これにより、セットに
おける部品点数の削減と、プルダウン抵抗で消費される
電力をなくすことができる。また、半導体装置の検査に
おいて、半導体装置内部の動作を出力データとして半導
体装置外部でモニターを行う場合、ＣＭＯＳ出力を選択
することで、高速に、安定してモニターすることが可能
になる。このように本発明は、優れた半導体装置の高耐
圧入出力回路を実現するものである。
【図１】本発明の一実施形態における半導体装置の高耐
圧入出力回路図
圧入出力回路図
【図２】従来の一実施形態における半導体装置の高耐圧
入出力回路図
入出力回路図
１ 入出力端子 ２ 高耐圧Ｐ型トランジスタ ３ インバータ ４ 高耐圧Ｐ型トランジスタ ５ 入力用インバータ ６ インバータ ７ ＣＭＯＳ型トライステートインバータ ８ ＮＯＲ ９ プルダウン抵抗
Claims (2)
- 【請求項１】出力が高耐圧Ｐ型トランジスタのオープン
ドレイン構造で、入力が高耐圧Ｐ型トランジスタのトラ
ンスファーゲート構造で構成された入出力端子につい
て、前記、高耐圧Ｐ型トランジスタのトランスファーゲ
ートのソース側に、ＣＭＯＳ型トライステートインバー
タ出力を接続することで、出力を、前記、高耐圧Ｐ型ト
ランジスタのオープンドレイン出力と、前記、ＣＭＯＳ
型トライステートインバータ出力とをソフトウエアの設
定により切り替えることができることを特徴とする半導
体装置の高耐圧入出力回路。 - 【請求項２】請求項１記載の半導体装置の高耐圧入出力
回路において、出力を、高耐圧Ｐ型トランジスタのオー
プンドレイン出力と、ＣＭＯＳ型トライステートインバ
ータ出力とをソフトウエアの設定により切り替えるため
の、出力切り替えレジスタを内蔵していることを特徴と
する半導体装置の高耐圧入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111781A JP2001298354A (ja) | 2000-04-13 | 2000-04-13 | 半導体装置の高耐圧入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111781A JP2001298354A (ja) | 2000-04-13 | 2000-04-13 | 半導体装置の高耐圧入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298354A true JP2001298354A (ja) | 2001-10-26 |
Family
ID=18624057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000111781A Pending JP2001298354A (ja) | 2000-04-13 | 2000-04-13 | 半導体装置の高耐圧入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009526481A (ja) * | 2006-02-08 | 2009-07-16 | キョウセラ ワイヤレス コープ． | 二導体式全二重バスを双方向単一導体式バスに接続するためのレベルシフト多重化回路 |
-
2000
- 2000-04-13 JP JP2000111781A patent/JP2001298354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009526481A (ja) * | 2006-02-08 | 2009-07-16 | キョウセラ ワイヤレス コープ． | 二導体式全二重バスを双方向単一導体式バスに接続するためのレベルシフト多重化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753708B2 (en) | Driver circuit connected to pulse shaping circuitry and method of operating same | |
| US6624672B2 (en) | Output buffer with constant switching current | |
| EP0675601B1 (en) | Circuit for enhancing logic transitions appearing on a line | |
| JP3682857B2 (ja) | レベルシフティングパスゲート | |
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| US10355685B2 (en) | Output circuit | |
| KR100232661B1 (ko) | 아날로그 스위치회로 | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| US6225838B1 (en) | Integrated circuit buffers having reduced power consumption requirements | |
| US6940332B2 (en) | Level shift circuit having control circuits for high speed, area saving and power saving | |
| CN210273596U (zh) | 双供电电源自动切换装置 | |
| US6759880B2 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| US7420394B2 (en) | Latching input buffer circuit with variable hysteresis | |
| CN105656468A (zh) | 电子器件的开关控制装置、方法和电子器件 | |
| JP2001298354A (ja) | 半導体装置の高耐圧入出力回路 | |
| US6236234B1 (en) | High-speed low-power consumption interface circuit | |
| JP2000049584A (ja) | レベルシフト回路を備えた電圧出力回路 | |
| CN219436662U (zh) | 电源监测电路、电源管理系统和存储主控芯片 | |
| JP3719986B2 (ja) | 誤動作防止回路 | |
| JP3425926B2 (ja) | 出力回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2541289B2 (ja) | 出力回路 | |
| KR100289381B1 (ko) | 3상태 출력버퍼 | |
| JPH03123219A (ja) | 半導体集積回路 |