JP2001298354A - 半導体装置の高耐圧入出力回路 - Google Patents

半導体装置の高耐圧入出力回路

Info

Publication number
JP2001298354A
JP2001298354A JP2000111781A JP2000111781A JP2001298354A JP 2001298354 A JP2001298354 A JP 2001298354A JP 2000111781 A JP2000111781 A JP 2000111781A JP 2000111781 A JP2000111781 A JP 2000111781A JP 2001298354 A JP2001298354 A JP 2001298354A
Authority
JP
Japan
Prior art keywords
output
input
type transistor
semiconductor device
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000111781A
Other languages
English (en)
Inventor
Kensaku Fukumoto
憲作 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000111781A priority Critical patent/JP2001298354A/ja
Publication of JP2001298354A publication Critical patent/JP2001298354A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 高耐圧P型トランジスタ2,4のみで構成さ
れる入出力端子1は、自らLowレベル出力できない。
さらに出力応答性が鈍い構造のため、半導体装置の検査
時、高速に安定して出力データを外部でモニターするこ
とが困難である。 【解決手段】 高耐圧P型トランジスタ4のソース側に
CMOS型トライステートインバータ7の出力を備え、
出力切り替えレジスタの設定により出力方式を高耐圧P
型トランジスタ2とCMOS型トライステートインバー
タ7を切り替え可能な構成とする。これにより、半導体
装置の検査時にはCMOS型トライステートインバータ
7の出力を選択することで、出力データを高速に安定し
て外部でモニターすることが容易になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入出力端子を備え
た半導体装置において、特に高耐圧入出力回路に関する
ものである。
【0002】
【従来の技術】近年、蛍光表示管の表示の多彩化が進
み、蛍光表示管を直接駆動することができる半導体装置
においても蛍光表示管駆動端子数が増加傾向にある。し
かしながら、蛍光表示管駆動端子はマイナス数十ボルト
の電圧が印加されるため、高耐圧P型トランジスタでの
み構成されており、自らLowレベル出力できない。こ
のため、蛍光表示管駆動端子を蛍光表示管駆動用に使用
しない場合、汎用のポートとして使用することが困難に
なる。蛍光表示管駆動端子を汎用のポートとして使用す
る場合の従来の方法を以下に示す。
【0003】図2は従来の蛍光表示管駆動端子を汎用の
ポートとして使用する場合の使用方法であり、1は入出
力端子、2と4は高耐圧P型トランジスタ、3は出力デ
ータを高耐圧P型トランジスタ2に伝達するためのイン
バータ、5は入力用インバータであり、半導体装置外部
には入出力端子1とグランド間に9のプルダウン抵抗を
接続した構成である。汎用ポートとして入出力端子1か
らデータ出力する場合は、入出力回路の制御により高耐
圧P型トランジスタ4がOFFする。出力データがHi
ghレベルの時、インバータ3の出力がLowレベルに
なり、高耐圧P型トランジスタ2がONすることで、入
出力端子1からHighレベルが出力される。出力デー
タがLowレベルの時、インバータ3の出力がHigh
レベルになり、高耐圧P型トランジスタ2がOFFする
ことで、半導体装置外部のプルダウン抵抗9により入出
力端子1からLowレベルを出力させることができる。
また、データ入力時は入出力回路の制御により高耐圧P
型トランジスタ4がONし、入出力端子1から入力され
るデータは入力用インバータ5でデータを半導体装置内
部に取り込む。
【0004】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、図2において、蛍光表示管駆動端子を汎用
のポートとして使用する場合、半導体装置外部にプルダ
ウン抵抗9の接続が必要になり、Highデータの出力
時、又は入力時にはプルダウン抵抗9へ電流が流れ込
み、消費電力が大きくなるという問題があった。さら
に、半導体装置の検査時には、半導体装置内部の動作を
出力データとして入出力端子1より半導体装置外部で高
速にモニターする必要があるが、特に低電圧時、モニタ
ーが困難になる。例を挙げると、プルダウン抵抗9は常
時接続されており、入出力端子1からHighレベル出
力させる場合、高耐圧P型トランジスタ2からプルダウ
ン抵抗9へ電流が流れ込み、Highレベルの立ち上が
りが鈍る。また、Lowレベル出力時は、プルダウン抵
抗9の抵抗値に依存した出力波形となり、プルダウン抵
抗値が大きい場合には、Lowレベルの立ち下がりが鈍
る。これは特に低電圧でその傾向が大きくなるため、高
速に半導体装置外部で出力データをモニターすることが
困難になるという問題があった。
【0005】本発明は、上記従来の問題点を解決するも
ので、蛍光表示管駆動端子を汎用のポートとして使用す
る場合、ソフトウエアによるレジスタの設定により、入
出力端子からの出力を、高耐圧P型トランジスタのオー
プンドレイン出力と、CMOS出力とを切り替えること
ができ、特にCMOS出力が選択できることで、半導体
装置外部にプルダウン抵抗の接続が不要になることで消
費電力を抑えることができ、かつ半導体装置の検査時に
は、出力データのモニターを容易に実現できる回路方式
を提供することを目的としている。
【0006】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置は、高耐圧P型トランジスタの
オープンドレイン出力とCMOS型トライステートイン
バータを備え、前記、高耐圧P型トランジスタのオープ
ンドレイン出力とCMOS型トライステートインバータ
出力を切り替えるための出力切り替えレジスタを備えて
いる。前記、CMOS型トライステートインバータ出力
は入力制御用の高耐圧P型トランジスタのトランスファ
ーゲートのソース側に接続された構成になっている。
【0007】この構成によって、蛍光表示管駆動端子を
蛍光表示管駆動用に使用する場合は、出力切り替えレジ
スタの設定により、出力を高耐圧P型トランジスタのオ
ープンドレイン出力を選択する。この場合、出力データ
は高耐圧P型トランジスタのオープンドレイン出力から
出力され、かつ、CMOS型トライステートインバータ
出力の出力イネーブルがOFFされる。また、入力制御
用の高耐圧P型トランジスタのトランスファーゲートが
OFFすることで、入力回路が切り離される。次に、蛍
光表示管駆動端子を汎用ポートとして使用する場合は、
出力切り替えレジスタの設定により、CMOS出力を選
択する。この場合、出力データはCMOS型トライステ
ートインバータ出力から出力され、かつ、高耐圧P型ト
ランジスタのオープンドレイン出力がOFFされる。さ
らに、入力制御用の高耐圧P型トランジスタのトランス
ファーゲートがONすることで、CMOS出力を実現す
ることができる。
【0008】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。
【0009】図1は本発明の一実施形態における半導体
装置の高耐圧入出力回路の構成を示すものである。図1
において、1は入出力端子、2はオープンドレイン出力
の高耐圧P型トランジスタ、3は高耐圧P型トランジス
タ2の駆動用のインバータ、4はゲート信号に入出力制
御回路が接続されているトランスファーゲート構造の高
耐圧P型トランジスタ、5は入力用インバータ、6は出
力データをゲート入力に持つインバータ、7はインバー
タ6の出力をゲート入力に持つCMOS型トライステー
トインバータであり、トランスファーゲート構造の高耐
圧P型トランジスタ4のソース側に出力を接続してあ
る。8は同じくインバータ6の出力を入力の一方に持つ
NORであり、出力切り替えレジスタからの出力を他方
の入力に持ち、出力はインバータ3に接続してある。ま
た前記出力切り替えレジスタからの出力は、CMOS型
トライステートインバータ7の出力イネーブルに接続さ
れている。
【0010】以上のように構成された本実施形態の半導
体装置の高耐圧入出力回路について、以下、その動作を
説明する。
【0011】まず、入出力端子1を蛍光表示管駆動用に
使用する場合について説明する。入出力制御回路よりH
ighレベルが出力され、高耐圧P型トランジスタ4が
OFFする。出力切り替えレジスタはソフトウエアの設
定によりLowレベルが出力され、CMOS型トライス
テートインバータ7の出力イネーブルがOFFされるこ
とで、同出力はハイインピーダンス状態になる。蛍光表
示用の出力データはインバータ6、NOR8、インバー
タ3を経由し、高耐圧P型トランジスタ2を駆動する。
出力データがHighの時、高耐圧P型トランジスタ2
がONし、入出力端子1からはHighレベルを出力
し、蛍光表示管駆動を実現できる。出力データがLow
の時、高耐圧P型トランジスタ2がOFFし、入出力端
子1はハイインピーダンス状態となる。通常、蛍光表示
管を駆動する場合は半導体装置外部にマイナス数十ボル
トの電位を印加する。この場合、高耐圧P型トランジス
タ4がOFFしているため、マイナス数十ボルトが入出
力端子1に印加されても、半導体装置内部の通常耐圧部
にマイナス数十ボルトが印加されることがないため破壊
を防ぐことができる。
【0012】次に入出力端子1を汎用ポートとして使用
し、かつ、入力端子として使用する場合について説明す
る。出力切り替えレジスタはソフトウエアの設定により
Lowレベルが出力され、CMOS型トライステートイ
ンバータ7の出力イネーブルがOFFされることで、同
出力はハイインピーダンス状態になる。また、出力デー
タをソフトウエアの制御によりLowレベルを出力さ
せ、インバータ6、NOR8、インバータ3を経由し、
高耐圧P型トランジスタ2をOFFする。これにより入
出力端子1はハイインピーダンス状態になる。さらに、
入出力制御回路の設定により高耐圧P型トランジスタ4
をONする。そこで、入出力端子1からデータを入力し
た場合、高耐圧P型トランジスタ4を経由し、入力用イ
ンバータ5よりデータ入力が実現できる。
【0013】最後に入出力端子1を汎用ポートとして使
用し、かつ、出力端子として使用する場合について説明
する。出力切り替えレジスタをソフトウエアの設定によ
りHighレベルを出力し、NOR8、インバータ3を
経由し、高耐圧P型トランジスタ2をOFFする。同時
に、CMOS型トライステートインバータ7の出力イネ
ーブルをONさせる。また、入出力制御回路の設定によ
り高耐圧P型トランジスタ4をONさせる。ここで、出
力データがHighレベルの場合は、インバータ6、C
MOS型トライステートインバータ7、高耐圧P型トラ
ンジスタ4を経由し、入出力端子1からHighレベル
が出力できる。出力データがLowレベルの場合は、イ
ンバータ6、CMOS型トライステートインバータ7、
高耐圧P型トランジスタ4を経由し、入出力端子1から
Lowレベルが出力できる。これにより、入出力端子1
から、CMOS出力が実現できる。
【0014】以上のように本実施形態によれば、ソフト
ウエアにより出力切り替えレジスタを設定することで、
入出力端子からの出力を蛍光表示管駆動用として高耐圧
P型トランジスタのオープンドレイン出力と、汎用ポー
ト出力としてCMOS出力とを切り替えることができ
る。
【0015】
【発明の効果】本発明は、高耐圧P型トランジスタのト
ランスファーゲートのソース側に、CMOS型トライス
テートインバータの出力を接続し、出力切り替えレジス
タの制御により入出力端子からの出力方式を高耐圧P型
トランジスタのオープンドレイン出力とCMOS出力と
を切り替え可能とすることで、特に蛍光表示管駆動用端
子でありながら、汎用ポートとして使用したい場合に、
半導体装置外部にプルダウン抵抗を接続なしで、CMO
S出力を実現することができる。これにより、セットに
おける部品点数の削減と、プルダウン抵抗で消費される
電力をなくすことができる。また、半導体装置の検査に
おいて、半導体装置内部の動作を出力データとして半導
体装置外部でモニターを行う場合、CMOS出力を選択
することで、高速に、安定してモニターすることが可能
になる。このように本発明は、優れた半導体装置の高耐
圧入出力回路を実現するものである。
【図面の簡単な説明】
【図1】本発明の一実施形態における半導体装置の高耐
圧入出力回路図
【図2】従来の一実施形態における半導体装置の高耐圧
入出力回路図
【符号の説明】
1 入出力端子 2 高耐圧P型トランジスタ 3 インバータ 4 高耐圧P型トランジスタ 5 入力用インバータ 6 インバータ 7 CMOS型トライステートインバータ 8 NOR 9 プルダウン抵抗

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】出力が高耐圧P型トランジスタのオープン
    ドレイン構造で、入力が高耐圧P型トランジスタのトラ
    ンスファーゲート構造で構成された入出力端子につい
    て、前記、高耐圧P型トランジスタのトランスファーゲ
    ートのソース側に、CMOS型トライステートインバー
    タ出力を接続することで、出力を、前記、高耐圧P型ト
    ランジスタのオープンドレイン出力と、前記、CMOS
    型トライステートインバータ出力とをソフトウエアの設
    定により切り替えることができることを特徴とする半導
    体装置の高耐圧入出力回路。
  2. 【請求項2】請求項1記載の半導体装置の高耐圧入出力
    回路において、出力を、高耐圧P型トランジスタのオー
    プンドレイン出力と、CMOS型トライステートインバ
    ータ出力とをソフトウエアの設定により切り替えるため
    の、出力切り替えレジスタを内蔵していることを特徴と
    する半導体装置の高耐圧入出力回路。
JP2000111781A 2000-04-13 2000-04-13 半導体装置の高耐圧入出力回路 Pending JP2001298354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000111781A JP2001298354A (ja) 2000-04-13 2000-04-13 半導体装置の高耐圧入出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000111781A JP2001298354A (ja) 2000-04-13 2000-04-13 半導体装置の高耐圧入出力回路

Publications (1)

Publication Number Publication Date
JP2001298354A true JP2001298354A (ja) 2001-10-26

Family

ID=18624057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000111781A Pending JP2001298354A (ja) 2000-04-13 2000-04-13 半導体装置の高耐圧入出力回路

Country Status (1)

Country Link
JP (1) JP2001298354A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009526481A (ja) * 2006-02-08 2009-07-16 キョウセラ ワイヤレス コープ. 二導体式全二重バスを双方向単一導体式バスに接続するためのレベルシフト多重化回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009526481A (ja) * 2006-02-08 2009-07-16 キョウセラ ワイヤレス コープ. 二導体式全二重バスを双方向単一導体式バスに接続するためのレベルシフト多重化回路

Similar Documents

Publication Publication Date Title
US6753708B2 (en) Driver circuit connected to pulse shaping circuitry and method of operating same
EP0675601B1 (en) Circuit for enhancing logic transitions appearing on a line
JP3682857B2 (ja) レベルシフティングパスゲート
US20020097071A1 (en) Output buffer with constant switching current
KR950007462B1 (ko) 멀티모드 입력회로
US10355685B2 (en) Output circuit
KR100232661B1 (ko) 아날로그 스위치회로
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
US6225838B1 (en) Integrated circuit buffers having reduced power consumption requirements
US6940332B2 (en) Level shift circuit having control circuits for high speed, area saving and power saving
CN210273596U (zh) 双供电电源自动切换装置
US6759880B2 (en) Driver circuit connected to a switched capacitor and method of operating same
US7420394B2 (en) Latching input buffer circuit with variable hysteresis
CN105656468A (zh) 电子器件的开关控制装置、方法和电子器件
JP2001298354A (ja) 半導体装置の高耐圧入出力回路
US6236234B1 (en) High-speed low-power consumption interface circuit
JP2000049584A (ja) レベルシフト回路を備えた電圧出力回路
CN219436662U (zh) 电源监测电路、电源管理系统和存储主控芯片
JP3425926B2 (ja) 出力回路
JPS58103230A (ja) スイツチング回路
JPS61274511A (ja) Cmos型半導体集積回路装置
JP2541289B2 (ja) 出力回路
KR100289381B1 (ko) 3상태 출력버퍼
JPH03123219A (ja) 半導体集積回路
JPH05160706A (ja) Cmos出力バッファ回路