JP2001298249A - 半導体素子の実装構造及び実装方法、並びに液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体素子を搭載した回路基板の実装面積を
小さくするとともに薄型化を図ることができる半導体素
子の実装構造、その実装方法及び液晶表示装置を提供す
る。 【解決手段】 回路基板３１の一方の面に半導体素子４
が実装され、かつその同一面上に、半導体素子の入力配
線１２、入力端子１１及び出力配線９が形成される。出
力端子８は回路基板３１の他方の面に形成され、かつ対
応する出力配線９とバイアホール２５を介して層間接続
される。同一回路基板上の隣接する半導体素子間または
隣接する別の回路基板の半導体素子間を連絡するため
に、半導体素子４を介して相互に接続される入力配線１
２により入力バス配線が形成される。回路基板３１の出
力端子８は電子装置の対応する端子に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子を実装
するための構造及び方法に関し、特に液晶表示装置等の
電子装置に回路基板を用いて半導体素子を実装するのに
適した構造及び方法に関する。また、本発明は、かかる
実装構造及び方法を用いてその駆動用半導体素子を実装
した液晶表示装置に関する。

【０００２】

【従来の技術】従来より、電子装置に半導体素子と実装
するために、所謂TAB（Tape Automated Bonding）技術
を用いて半導体素子を搭載したテープキャリアパッケー
ジを一括接続するTAB方式や、ガラス基板の表面にパタ
ーン形成された配線に半導体素子を直接接続するCOG（C
hip−on−Glass）方式等が知られている。

【０００３】液晶表示装置では、マトリクス構造のXY電
極からなる液晶ディスプレイのパネル周辺部に、上述し
たTAB方式により駆動用半導体チップを接続するのが一
般的である。しかしなから、この場合には、半導体素子
の入力配線がTABパッケージの同一面に形成され、かつ
各TABパッケージが液晶パネルの外側に装着されるた
め、実装面積が非常に大きくなり、液晶表示部の周辺に
大きな所謂額縁部分即ちデスエリアが形成されて、液晶
表示装置全体が大型化し、相対的に表示面積が小さくな
るという問題があった。

【０００４】更に、各TABパッケージの半導体素子に入
力信号及び電源等を供給するために入力バス配線を設け
た別個の駆動回路基板が必要であり、そのためにデスエ
リアが一層拡大されると共に、コストが増大するという
問題があった。

【０００５】また、COG方式により駆動用半導体素子を
液晶パネルの表面に直接実装する場合には、液晶パネル
周辺部の表面に入力配線、出力配線等をパターニングす
るため、液晶パネルの実装面積が大きくなり、TAB方式
の場合と同様にデスエリアが非常に大きくなる。更に、
入力・出力配線と入力バス配線とを同一面上でクロス配
線処理するため、製造コストが非常に高くなるという問
題があった。

【０００６】そこで、本厭出願人は、特願平5−223523
号明細書に記載されるように、多層構造の回路基板を介
して液晶駆動用LSIを液晶表示装置に実装する構造を提
案した。第26図及び第27図に示すように、この積層回路
基板55は、その所定位置に駆動用LSI56を接続した表面
に、入力配線57、出力配線58及び入力端子59を形成し、
その裏面に液晶パネル60の接続端子61に接続するための
出力端子62を形成し、かつ中間層に入力バス配線63等を
設けると共に、出力配線と出力端子とを、及び入力配線
とバス配線とをそれぞれバイアホール64を介して層間接
続している。

【０００７】これによって、TAB基板に接続される駆動
回路基板が不要になるので実装面積が小さくなり、液晶
表示装置全体を小型化かつ薄型化できると共に、接続点
数を少なくして信頼性の向上を図ることができる。

【０００８】

【発明が解決しようとする課題】しかしながら、通常半
導体素子1個当たり80〜数百もある多数の出力配線と出
力端子とをバイアホールにより層間接続するために、製
造コストが高くなり、かつ多数のバイアホールを形成す
るので回路基板の実装面積が多くなるという問題があっ
た。更に、少なくとも3層以上の多層構造となるために
製造工程が複雑になって製造コストが増大するだけでな
く、実装後の液晶表示装置の薄型化を十分に図れない。
また、加工上の困難性から、出力配線のピッチを例えば
150μm以下にまでファイン化することが困難である。こ
のため、電子機器のダウンサイジング化の要請に十分対
応することができない虞がある。

【０００９】そこで、本発明の目的は、半導体素子を搭
載した回路基板においてバイアホールによる層間接続を
少なくしまたは完全に排除して、実装面積を小さくし、
また回路基板から入出力線、バス配線のための中間導電
層を排除して薄型化を図り、コンパクトでダウンサイジ
ング化の要請に対応できると共に、製造工程を簡単に、
かつ製造コストを低減させることかできる半導体素子の
実装構造及び実装方法を提供することにある。

【００１０】また、本発明の別の目的は、液晶表示装置
にその駆動用LSIを実装する場合に、液晶パネルの額縁
面積即ちデスエリアを最小にして、実質的に表示面積を
拡大し、ダウンサイジング化の要請に対応して装置全体
の小型化・薄型化を図ることかできる液晶表示装置を提
供することにある。

【００１１】

【課題を解決するための手段】本発明によれば、電子装
置に半導体素子を実装するための構造であって、それぞ
れに半導体素子を搭載し、かつ該半導体素子に接続され
た2組の入力配線及び1組の出力配線と、各組の入力配線
にそれぞれ接続された2組の入力端子と、出力配線に接
続された1組の出力端子と、各組間の入力端子を相互に
接続する入力バス配線とを有する複数の回路基板を備
え、各回路基板の出力端子を電子装置の対応する端子に
接続し、かつ各回路基板が、その各組の入力端子を互い
に隣接する別の回路基板の1組の入力端子と電気的に接
続することによってことによって、相互に連結されるこ
とを特徴とする半導体素子の実装構造が提供される。

【００１２】本発明の第1実施例によれば、各回路基板
は、出力配線、出力端子及び人力配線が、半導体素子を
実装した面に形成され、入力端子及び人力バス配線が、
半導体実装面と反対側の面に形成され、かつ各入力端子
と対応する各入力配線とを接続するためのバイアホール
が回路基板に設けられると共に、入力バス配線によって
隣接する回路基板の各半導体素子を連絡するバス配線経
路が構成されるようになっている。

【００１３】この場合、前記入力バス配線に加えて、半
導体素子の端子を経由して2組の入力配線を互いに接続
することによって、第2の入力バス配線が半導体実装面
に形成される。また、半導体素子の内部が複数にブロッ
ク分けされる場合には、同じ信号を各ブロックに2組の
入力配線及び入力端子から別個に供給することができ
る。また、一方の組の入力配線から入力した信号に対す
る半導体素子の出力が、他方の組の入力配線を介して別
の回路基板の半導体素子に送られ、該半導体素子から出
力されるようなカスケード接続も可能である。更に、こ
のような半導体素子と各2組の入力端子及び入力配線と
の接続は、必要に応じて適当に組み合わせることができ
る。

【００１４】また、本発明の第2実施例によれば、各回
路基板は、入力配線、入力端子及び出力配線が、半導体
素子の実装面に形成され、出力端子が、半導体素子実装
面と反対側の面に形成され、かつ各出力端子と対応する
各出力配線とを接続するためのバイアホールか設けられ
ると共に、それぞれ各組の入力端子に接続された2組の
入力配線が互いに半導体素子の端子を経由して接続され
ることによって入力バス配線が形成され、同様に隣接す
る回路基板の各半導体素子を連絡するバス配線経路が構
成される。また、この場合にも、上記第1実施例の場合
のようなカスケード接続が可能である。

【００１５】また、本発明の別の実施例によれば、各回
路基板は、入力配線、入力端子、出力配線及び出力端子
が、半導体素子の実装面に形成され、かつ入力バス配線
か、一方の入力端子の組と他方の入力端子の組との間を
半導体素子の端子を経由して接続する入力配線により形
成され、憐接する回路基板同士を接続することによって
各回路基板の半導体素子を連絡するバス配線経路が構成
されるようにすることができる。この場合にも、上述し
たカスケード接続が可能であることは言うまでもない。

【００１６】本発明によれば、このように構成すること
によって、回路基板に形成されるバイアホールの数を削
減し、またはバイアホールを排除することができ、回路
基板の実装面積を小さくしかつ薄型化することができ
る。

【００１７】また、本発明の別の実施例によれば、上述
した各回路基板に複数の半導体素子を搭載することがで
き、これを電子装置に実装することによって、一回の接
続工程で複数の半導体素子を同時に接続することができ
る。

【００１８】また、本発明によれば、電子装置に半導体
素子を実装するための方法であって、一方の面に半導体
素子を実装し、かつ同一面に半導体素子の入力配線及び
出力配線、並びに入力端子または出力端子の一方を有
し、他方の面に入力端子または出力端子の他方を有し、
入力端子または出力端子の他方と一方の面の対応する入
力配線または出力配線とをバイアホールを介して接続
し、かつ入力端子と同一面に入力バス配線を有する回路
基板を用意し、出力端子を前記電子装置の対応する端子
に接続することによって回路基板を電子装置に実装する
工程からなることを特徴とする半導体装置の実装方法が
提供される。

【００１９】更に、本発明によれば、電子装置に半導体
素子を実装するための方法であって、一方の面に半導体
素子を実装し、同一面に半導体素子の入力配線及び出力
配線、入力端子、出力端子、並びに入力バス配線を有す
る回路基板を用意し、出力端子を電子装置の端子に接続
することによって回路基板を前記電子装置に実装する工
程からなることを特徴とする半導体装置の実装方法が提
供される。

【００２０】特に、本発明による半導体素子の実装構造
を液晶表示装置に適用した場合、それぞれ液晶駆動用半
導体素子を搭載し、半導体素子に接続された2組の入力
配線及び1組の出力配線と、各組の入力配線にそれぞれ
接続された2組の入力端子と、出力配線に接続された1組
の出力端子と、各組間の入力端子を相互に接続する入力
バス配線とを有する複数の回路基板を備え、これらの回
路基板において、出力配線、出力端子及び入力配線が、
半導体素子を実装した面に形成され、入力端子及び入力
バス配線が、半導体素子実装面と反対側の面に形成さ
れ、各入力端子と対応する各入力配線とを接続するため
のバイアホ−ルが設けられ、かつ各回路基板の出力端子
を液晶表示装置の電極端子に接続すると共に、各回路基
板がその各組の入力端子を互いに隣接する別の回路基板
の1組の入力端子と電気的に接続することにより、相互
に連結されていることを特徴とする液晶表示装置が提供
される。

【００２１】これによって、液晶表示パネルの表示部分
の外側に形成される額縁部分を縮小することができ、実
質的に表示部分を拡大して、ダウンサイジング化に適し
たコンパクトな液晶表示装置を得ることかできる。

【００２２】

【発明の実施の形態】図1に於いて、本発明による半導
体素子の実装構造を適用した液晶表示装置1は、通常のX
Yマトリックス電極構造を有するLCDセル2の周辺部に、
その上辺、下辺及び左辺に沿ってそれぞれ多数の回祐基
仮3が直線状に連続して接続されている。LCDセル2の上
辺及び下辺に接続された回路基板3にはX側の液晶駆動用
LSI4が、前記LCDセルの左辺に接続された回路基板3には
Y側の液晶駆動用LSI4が、それぞれ1個ずつ後述するよう
に実装されている。また、LCDセル2の左上角部及び左下
角部には、X側の前記回路基板の入力バス配線とY側の前
記回路基板の入力バス配線とを連絡接続するための中継
基板5がそれぞれ配設されている。更に、LCDセル2の左
下角部の中継基板5には、前記各回路基板に電線及び電
力信号を供給するためのケーブル6が接続されている。

【００２３】回路基板3は、例えばセラミックス、ガラ
スエポキシ樹脂、ポリイミド樹脂等通常の比較的硬質な
基板材料を用いて、図2に示されるように長手方向に細
長い長方形に形成されている。回路基板3の一方の面7に
は、その下半分の略中央位置に、同様に細長い長方形を
なす1個の液晶駆動用LSI4が長手方向に沿ってフェイス
ダウンボンデイングにより実装されている。当然なが
ら、別の実施例では、必要に応じて長方形以外の異なる
形状例えば正方形に近い外形のLSIを用いることがで
き、それに応じて回路基板3の外形を変更することかで
きる。また、使用条件や必要に応じて、例えば液晶表示
装置1の表示内容か増大して周波数が高くなる場合等
に、回路基板3に電気的グランド層を設ける必要か生じ
る。このような場合には、回路基板3の内部にグランド
層として導電層を設けることができる。

【００２４】回路基板3のLSI実装面即ち表面7の上半分
には、その上辺に沿って長手方向にLSI4の出力端子と同
数の1組の出力端子8が、一定のピッチで直線状に形成さ
れ、かつそれぞれLSI4との間に配設された対応する出力
配線9に接続されている。通常、出力端子8のピッチは約
100〜200μm程度であるか、その材料や成膜プロセスを
適当に選択することによって、50μm以下の狭ピッチに
形成することも可能である。

【００２５】回路基板3のLSI実装面7と反対側の面即ち
裏面10には、その左右両辺に沿ってそれぞれLSI4の入力
端子と同数の各1組の入力端子11が、一定のピッチで直
線状に並設されている。本実施例に於いて、入力端子11
のピッチは約100〜300μm程度である。更に回路基板3の
表面7には、入力配線12が、LSI4から前記回路基板の左
右各辺に向けて対応する入力端子11の位置まで延長する
ようにパターン形成されている。各入力端子11は、対応
する入力配線12とそれぞれバイアホール13を介して接続
され、これによりLSI4に接続されている。本実施例に於
いて、バイアホール13の直径は100μmであるが、必要に
応じて適当に変更することができる。更に、回路基板3
の裏面10には左辺の入力端子11と右辺の入力端子11とを
相互に接続する入力バス配線14がパターン形成されてい
る。

【００２６】本実施例では、図示されるように、左右2
組の入力端子力11が、それぞれ入力配線12を介して前記
LSIの入力端子に接続されている。従って、回路基板3の
左辺の入力端子11と右辺の入力端子11とが、前記各LSI
の入力端子を経由して入力配線12によって相互に接続さ
れるので、裏面10の入力バス配線14に加えて、それと並
行に入力配線12からなる第2の入力バス配線がLSI実装面
7に設けられることになる。これにより、回路基板3全体
として入力バス配線の抵抗値を小さくすることができ
る。

【００２７】また、LSI4が特に第2図のように細長いス
リムタイプの場合には、内部が複数に例えば左右にブロ
ック分けされ、かつブロック毎に別個にLSI入力端子を
設けることがある。このような場合、各ブロックの前記
LSI入力端子は、左右いずれか近い方の入力端子11と入
力配線12を介して接続され、従って同じ信号が左右から
別個に供給される。また、本実施例によれば、左辺の入
力端子11から左辺側の入力配線12を介してLSI4に接続
し、かつその出力を右辺側の入力配線12を介して右辺の
入力端子11に接続することによって、隣接する左右の回
路基板のLSIを直列に連結するカスケード接続に適用す
ることができる。

【００２８】実際には、これらの実施例を、使用する回
路基板やLSIの構成等要求に応じて適当に組み合わせる
ことができる。例えば、LSI4の内部が部分的に例えば電
源系統がブロック分けされて、一部の信号が左右の入力
端子及び入力配線から別個に入力され、他の一部の信号
は上述したカスケード接続により、例えば右側の入力端
子及び入力配線を介して隣接する回路基板のLSIに返信
され、かつ残りの信号がLSIの入力端子を経由して接続
される左右の入力配線からなる入力バス配線を介して送
信されるように構成することも可能である。

【００２９】これらの配線9、12、14及び端子8、11は、
Au単体により、またはAgPd、Ag、Cuをベース材料として
必要に応じてNi・AuまたはSn等をめっきすることにより
形成され、かつ必要に応じてその表面にソルダレジスト
等を塗布することによって、腐食及び損傷の防止を図る
ことができる。バイアホール13は、前記各配線及び端子
と同様にAu等の金属材料により、またはAgPd、Ag、Cuを
ベース材料に必要に応じてNi・AuまたはSn等をめっきす
ることにより形成され、かつ必要に応じてソルダレジス
ト等が塗布される。回路基板3に実装されたLSI4は、必
要に応じて紫外線硬化型、熱硬化型エポキシ系等の接着
剤からなるモールド材15で被覆することにより、耐湿
性、絶縁性を高めて信頼性の向上を図ることができる。

【００３０】図3には、回路基板3をLCDセル2に接続する
ことによって、駆動用LSI4を液晶表示装置1に実装した
構造が示されている。LCDセル2の電極パターンを形成し
た下側の透明電極星坂16の周辺部上面には、前記電極に
接続されたLCD端子17が、回路基板3の出力端子8に対応
させて所定ピッチで直線状に形成されている。各LCD端
子17は、通常ITO（酸化インジウムスズ）透明電極から
なり、必要に応じてCr、Ni、Au、Cu等の金属又はそれら
を組み合わせてめっき処理することができる。

【００３１】回路基板3は、各出力端子8を対応するLCD
端子17と位置合わせしつつ、それらの間にACF即ち異方
性導電膜18を配設して、所定の加圧・加熱ツールにより
熱庄着することによって、一括して電気的かつ機械的に
接続される。本実施例では、ACF18として日立化成工業
（株）製のAC6000番系または7000番系の熱硬化型のもの
を使用した。また、ACFには、例えばUV硬化性のもの
や、ペースト状の異方性導電接着剤を用いることができ
る。更に、LCDセル2と回路基板3との接続部分には、防
湿等を目的としてモールド材19を施すことができる。

【００３２】別の実施例では、第4図に示すように回路
基板3の出力端子8にAu、Cu等のバンプ20が形成されてい
る。これに、第3図と同様にACF18を用いて接続すること
によって、出力端子8とLCD端子17とをより確実かつ良好
に電気的に接続することができる。

【００３３】図5に示すように、隣接させてLCDセル2に
接続された回路基板3、3′同士は、互いに隣接する入力
端子11、11′同士が、Au、Al、Cu等の金属又はそれらの
合金からなるワイヤ21を用いてワイヤボンディングによ
り相互に接続されている。これによって、LCDセル2の周
辺に連続して実装された全回路基板3の入力バス配線14
が相互に連絡される。実際上、隣接する前記回路基板の
入力端子同士をワイヤボンディングする際には、回路基
板3、3′の下側に適当な支持部材を配設すると好都合で
ある。また、別の実施例では、図6に示すように、その
表面に配線をパターン形成したFPC22を用いて、隣接す
る回路基板3、3′の入力端子11、11′間を接続すること
ができる。

【００３４】また、上述した実施例では、LSI4がAu等の
バンプ付き入力・出力端子23を有し、フェイスダウン方
式で回路基板3の入力及び出力配線11、9に直接接続され
ている。しかしながら、フェイスアップ方式を採用して
回路基板3上に上向きに固定したLSI4の各入力・出力端
子を対応する入力及び出力配線とワイヤボンディングす
ることもできる。

【００３５】このように、本発明の半導体素子の実装構
造によれば、回路基板3の出力端子8をLSI4の実装面7と
同一面上に設けてLCDセル2の端子17と接続することによ
って、上述した特願平5−223523号明細書記載の実装構
造のように、出力配線と出力端子とを接続するためのバ
イアホールを回路基板に設ける必要がない。特に出力端
子の数は入力端子の数よりも非常に多く、上述したよう
に半導体素子1個当たり80〜数百個であるから、出力端
子のためのバイアホールをなくすことによって、回路基
板をコンパクトかつ安価に形成できかつその面積を有効
に利用でき、配線の自由度を高めることができる。また
反対側の面10に入力端子11及び入力バス配線14を形成す
ることによって、回路基板3の外形をより小さくし、か
つ中間導電層をなくしてその厚さを薄くすることかでき
る。

【００３６】これによって、LCDセル2の周囲に存在する
額縁部分、即ち図1に於いて液晶表示装置1の表示部24の
周囲に寸法Aで示される実装領域を、非常に小さくする
ことができる。更に、回路基板3の薄型化のよって、該
回路基板をLCDセル2に実装した際にその厚さの範囲内に
LSI4を収めることができる。従ってコンパクト化して、
液晶表示装置1全体を小型化することができる。また、
別の実施例では、LCDセル2のいずれか1辺にのみ、2辺又
は4辺全部に本発明による半導体素子の実装構造を用い
ることができ、その場合にも同様の作用効果が得られ
る。

【００３７】図7には、本発明による半導体素子の実装
構造の第2実施例が示されている。本実施例の回路3は、
図2に示す第1実施例の回路基板と概ね同じ細長い長方形
をなし、かつその略中央にLCD駆動用LSI4が実装されて
いる。LSI実装面7には、出力配線9、入力配線12に加え
て、その左右両辺に沿って各1組の、それぞれLSI4の入
力端子と同数の入力端子11が形成されている。左辺の入
力端子11と右辺の入力端子11とはそれぞれ対応する左右
の人力配線12を介してLSI4の人力端子に接続されてい
る。即ち、LSI4の前記入力端子を経由して左右両辺の入
力端子11同士を接続する左右の入力配線12が、同時に入
力バス配線14を形成する。更に、本実施例では、左辺の
入力配線12から入力した信号に対する前記LSIの出力
が、右辺の入力配線12を介して別の回路基板のLSIに送
られ該LSIから出力されるようなカスケード接続を組み
合わせることも可能である。

【００３８】回路基板3のLSI実装面7と反対側の面10に
は、第1実施例の回路基板と同様にその上辺に沿って長
手方向に1組の出力端子8が形成され、かつ回路基板3を
貫通するバイアホール25によってそれぞれ対応する出力
配線9と相互に接続されている。回路基板3は、出力端子
8を電極基板16上のLCD端子17と位置合わせしつつ、その
間にACF18を配置して熱圧着することにより、同様にLCD
セル2に電気的かつ機械的に接続される。本実施例の場
合にも、隣接する回路基板3同士は、第1実施例と同様に
入力端子11同士をワイヤ又はFPCを用いることによって
相互に接続される。

【００３９】本実施例の場合、LSI実装面7上では入力配
線12即ち入力バス配線を設計する際に、電極基板16との
接着面積を必要とする反対側の面10と比較して、そのピ
ッチをより大きく設定できるので有利である。また、入
力端子11と接続するためのバイアホールを設ける必要が
ないので、上述した第1実施例程度ではないが、回路基
板3のコンパクト化、コストの低減化及び基板面積の有
効利用を図ることができる。

【００４０】図8には、上述した第2実施例の変形例が示
されており、電極基板16の周辺部か、その平面に於いて
回路基板3全体を含む領域まで拡大されている。これに
より回路基板3を、出力端子8の部分だけでなくその下面
10全体で電極パネル16上に接着することができ、LCDセ
ル2に回路基板3を機械的により強固にかつ確実に接続す
ることができる。

【００４１】図9には、1個の回路基板に2個のLCD駆動用
LSIを実装した本発明の第3実施例による半導体素子の実
装構造か示されている。この回路基板31は、図2に示す
第1実施例の回路基板3と同様の構成を有し、かつそれよ
りも左右に細長い帯板状に形成され、その一方の面7に2
個のLSI4、4′が、長手方向に一方の側辺に沿って直列
にフェイスダウンボンディングにより実装されている。

【００４２】LSI実装面7には、各LSI4、4′の出力端子
に対応する同数の各1組の出力端子8、8′が、それぞれ
長手方向の他方の側辺に沿って一定ピッチで直線状に配
置されている。前記各組の出力端子は、それぞれ対応す
る各LSI4、4′から延長するようにパターン形成された
出力配線9、9′と接続されている。回路基板3の裏面10
には、左右各辺にそれぞれ1組の、LSI4、4′の入力端子
と同数の入力端子11、11′が、一定ピッチで配置されて
いる。前記左右各組の入力端子同士は、前記回路基板裏
面を長手方向に延長するようにパターン形成された入力
バス配線14によって、相互に接続されている。

【００４３】更にLSI実装面7には、各LSI4、4′の入力
配線12、12′がそれぞれパターン形成されている。前記
各LSIから回路基板3の左辺または右辺に向けて延長する
入力配線12、12′は、バイアホール13、13′を介して対
応する各入力端子11、11′と相互に接続されている。更
に前記両LSI4、4′間を延長する入力配線12、12′が、
相互に接続されると共に、共通のバイアホール13”を介
して入力バス配線14と接続されている。

【００４４】従って、第1実施例の回路基板3の場合と同
様に、回蕗基板31の左辺の入力端子11と右辺の入力端子
11′とが、前記両LSIの入力端子を経由して入力配線12
及び12′によって相互に接続される。これにより、上述
した入力バス配線14に加えて、第2の入力バス配線がLSI
実装面7に設けられることになり、全体として入力バス
配線の抵抗値を小さくすることができる。

【００４５】更に第1実施例の場合と同様に、LSI4、4′
が細長いスリムタイプで内部が左右にブロック分けされ
ている場合には、前記各LSIの左側または右側ブロック
の入力端子か、左辺または右辺の近い方の入力端子11、
11′と入力配線12、12′を介して接続され、かつ前記各
LSIの他方のブロックの入力端子が、両LSI間の入力配線
12、12′及び共通のバイアホール13”を介して入力バス
配線14と接続されて、同じ信号が左右ブロックに別個に
供給される。また、左辺の入力端子11から左辺側の入力
配線12を介して左側のLSI4に接続し、その出力を前記両
LSI間の入力配線12、12′を介して右側のLSI4′に接続
し、かつその出力を右辺側の入力配線12′を介して右辺
の入力端子11′に接続するカスケード接続を含むように
または組み合わせて配線を構成することも可能である。

【００４６】回路基板31は、第3の場合と同様に各出力
端子8、8′を対応する電極基板のLCD端子に位置合わせ
しつつ、ACFを用いてLCDセルに一括接続される。このよ
うに、本実施例によれば、2個の液晶駆動用LSIを1回の
接続工程でLCDセルに実装することができる。また、隣
接する回路基板31の入力端子間は、ワイヤボンディング
又はFPCにより相互に接続される。これによって、隣接
する回路基板同士を連絡するためのバス配線経路が形成
される。

【００４７】また、本実施例では、回路基板31を、図7
の第2実施例と同様にLSI実装面に出力端子を設けた構成
にすることができる。図10には、このような変形例によ
る半導体素子の実装構造か示されている。同図の回路基
板31も同様に細長い帯板状をなし、かつその一方の面7
に2個のLSI4、4′が、艮手方向に沿って直列にフェイス
ダウンボンディングされている。

【００４８】LSI実装面7には、左右各辺にそれぞれ1組
の入力端子11、11′が一定ピッチで配置され、かつ前記
各入力端子から各LSI4、4′に向けて入力配線12、12′
がパターン形成されている。更にLSI実装面7の上辺に向
けて各LSI4、4′の出力配線9、9′がパターン形成され
ている。回路基板3の裏面10には、LCDセルに接続するた
めの各1組の出力端子8、8′が、それぞれ長手方向の側
辺に沿って出力配線9、9′に対応する位置に直線状に配
置され、かつ回路基板3を貫通するバイアホール25、2
5′を介して相互に接続されている。

【００４９】また、回路基板3のLSI実装面7には、LSI
4、4′の入力端子が接続されるランド同士を接続する入
力バス配線14がパターン形成されている。これによっ
て、入力端子11、11′同士が入力配線12、12′及び入力
バス配線を介して相互に接続され、隣接する回路基板同
士を連格するためのバス配線経路を形成している。

【００５０】更に本発明によれば、1個の回路基板に3個
又はそれ以上の半導体素子を実装して、1度の接続工程
で多数の半導体素子を同時に実装することができる。こ
のような本発明の好適な実施例が図11に示されている。
同図に示すように、LCDセル2には、その周辺部に沿って
上辺、下辺及び左辺にそれぞれ1個の細長い帯板状の回
路基板32〜34が接続されている。回路基板32、34にはそ
れぞれ8固のX側駆動用LSI41、42が、及び回路基板33に
は4個のY側駆動用LSI43が、それぞれ一方の面に長手方
向に沿って直線状に連続して実装されている。

【００５１】各回路基板32〜34は、図10示の実施例と略
同様の構成を有し、LSI実装面には、左右両辺に設けら
れた各1組の入力端子に接続された入力配線、及び隣接
するLSI同士を連絡するための入力バス配線がパターン
形成されている。前記LSI実装面と反対側の面には、各L
SIの出力端子が長手方向の一方の側辺に沿って形成され
ている。従って、各回路基板32〜34は、前記出力端子と
電極基板16との間にACFを用いることによって、容易に
電極基板16に一括接続される。

【００５２】更に、LCDセル2の左上角部には、中継基板
5が配設されて、X側の回路基板32とY側の回路基板33と
を前記入力端子を介して相互に接続している。LCDセル2
の左下角部には、外部へのケーブルを一体化した中継基
板5′が配設され、下側のX側回路基板34とY側回路基板3
3を接続すると共に、前記各回路基板に外部から電源、
入力信号等を供給することができる。また、当然なが
ら、X側回路基板32、34は、Y側回路基板の接続されない
右辺又は左辺には、前記入力端子を設けなくてもよい。

【００５３】本発明によれば、このようにLCDセルの各
辺に沿ってそれぞれ1個の回路基板を接続することによ
り多数の液晶駆動用LSIを実装することによって、工数
を少なくし、かつ作業を容易にして生産性の向上を図
り、製造コストを低減させることかできる。同時に、上
述した各実施例と同様に、液晶表示装置の実装面積を従
来より大幅に少なくすることかできる。例えば、図22に
示すように、本発明による実装構造を用いて20cm（8イ
ンチ）サイズの液晶表示パネルを製造した場合、同一の
外形寸法に対して表示部24の周囲に形成される額縁部分
即ちデスエリアの大きさを、同図に示す寸法Aに於いて
従来のAl＝9mmからA2＝5mmに削減することができた。こ
れによって、同一外形寸法の液晶表示パネルに於いて、
表示部のサイズをDl＝20cmからD2＝22cm（8．7インチ）
のものに変更することができ、表示面積を実質的に拡大
することができた。

【００５４】また、本実施例においても、回路基板35
を、図2の第1実施例の回路基板3と同様にLSI実装面に出
力端子を設けた構成にすることができ、その場合にも同
様に2個の液晶駆動用LSIを搭載することができる。

【００５５】図12及び図13には、本発明の第4実施例に
よる半導体素子の実装構造の回路基板35が示されてい
る。本実施例の回路基板35は、上述した第1乃至第3実施
例の回路基板と同様に細長い長方形をなすが、LCD駆動
用LSI4の実装面7上に出力端子8、出力配線9、入力端子1
1、及び入力配線12がパターン形成され、そのためにバ
イアホールを全く有しない点で異なる。このように、出
力端子又は入力端子と出力配線又は入力配線を接続する
バイアホールを全く用いないことによって、回路基仮35
自体の構成を極めて簡単にすることかでき、製造コスト
をより一層低減させることができる。

【００５６】更に、回路基板35の左右各辺には、それぞ
れ1組のLSI4の入力端子と同数の入力端子11が配設さ
れ、かつそれぞれ入力配線12を介して前記LSI入力端子
と接続されている。このように左辺及び右辺の入力端子
11同士を接続する入力配線12よって、同時に隣接する別
の回路基板を連絡するための入力バス配線が形成され
る。また、本実施例においても上述した各実施例と同様
に、左辺の入力配線12から入力した信号に対する前記LS
Iの出力が、右辺の入力配線12を介して別の回路基板のL
SIに送られて出力されるカスケード接続を組み合わせる
ことが可能である。

【００５７】本実施例の回路基板35は、図14に示すよう
に、上述した各実施例と同様にACF18を用いて出力端子8
が電極基板16のLCD端子17に電気的かつ機械的に接続さ
れる。このようにして薄型化し、かつLSI4と出力端子8
とを同一面上に設けた回路基板35をLCDセル2に接続する
ことによって、LSI4が、電極基板16の側方にかつその厚
みの範囲内に配置されるので、液晶表示装置全体を薄型
化することができる。

【００５８】また、本実施例の回路基板35は、図13に示
されるように、入力端子8、出力配線9、入力配線12及び
入力端子11が回路基板35のLSI実装面7から内部に埋設す
るように形成されている。従って、例えば図15のよう
に、回路基板35の裏面10を部分的に削除して窓部26を開
設することによって、出力端子8を裏面10側に露出させ
ることができる。

【００５９】このように出力端子8を回路基板35の両面
に露出させることによって、回路基板35は、図16に示す
ように裏面10側から電極基板16のLCD端子17に接続する
ことかできる。この場合、回路基板35をその全面に亘っ
て電極基板16に接着できるので、より確実かつ安定的に
固定することができる。回路基板35の窓部26は、例えば
エキシマレーザ加工等により裏面10を選択的に除去する
ことによって容易に形成することができる。

【００６０】窓部を開設した回路基板35の別の実施例
が、図17に示されている。第4実施例の回路基板35は、
図12に示すように、入力端子11を設けて左右各側辺部分
が、外方に幾分突出している。図17の変形例では、前記
左右側辺部分の裏面10を削除して、入力端子11を裏面10
側に露出させている。このように入力端子11を回路基板
35の両面に露出させることによって、複数の回路基板35
をLCDセル2の周辺部に隣接させて実装する場合、図18に
示すように回路基板35の隣接する入力端子11部分を相互
に重ね合わせて、ACFや半田付け等によって相互に接続
することかできる。この場合、上述した第1及び第2実施
例のようにワイヤボンディングやFPCを用いる必繋がな
いので接続作業が容易であり、かつ接続部分の信頼性が
向上し、しかも部品点数か少なくなってコストの低減化
を図ることができる。

【００６１】図19（a）〜（c）には、第4実施例の回路
基板の更に別の変形例がそれぞれ示されている。図19
（a）の回路基板35は、回路基板裏面10のLSI4に対応す
る領域に窓部27か設けられている。また、図19（b）に
は、図19（a）の窓部27に加えて、図14と同様に出力端
子8を露出させる窓部28が開設形成されている。更に、
図19（c）の回路基板35には、出力端子8、出力配線9、
入力配線12を含む回路基板裏面10の略全体を露出させる
窓部29が設けられている。これらの変形例では、回路基
板35の裏面10にLSI4の実装領域に対応する窓部を設ける
ことによって、LSI4を回路基板35に実装する際に、加熱
ツールを入力配線12及び出力配線9に直接当てることが
できる。このため、LSI4の各入出力端子を入力及び出力
配線12、9により容易にギャングボンディングすること
によって接続することができる。

【００６２】図20及び図21には、第4実施例の回路基板3
5をLCDセル2に接続するための別の構成がそれぞれ示さ
れている。図20の実施例では、入力端子11が、回路基板
35の左右両側辺ではなく、長手方向の一方の側辺に沿っ
て出力端子8の配列の左右両側に配置されている。回路
基板35のLSI実装面7と反対側の裏面には、図示していな
いが図17と同様に出力端子8及び入力端子11を露出させ
る窓部が開設されている。

【００６３】LCDセル2の電極基板16の周辺部には、その
X電極又はY電極に接続されたLCD端子17に加えて、それ
らと同様に電極基板16の周縁に沿って、回路基板35の入
力端子11に対応する位置にパネル接続端子30がパターン
形成されている。更に、電極基板16には、前記回路基板
に隣接させて別の回路基板35′を接続するために、同様
にLCD端子17′及びパネル接続端子30′が、電極基板16
の周縁に沿ってパターン形成されている。

【００６４】回路基板35のパネルの接続端子17と隣接す
る回路基板35′のパネル接続端子17とは、それぞれ電極
基板16上にパターン形成されたバス配線36によって相互
に接続されている。従って、回路基板35、35′を、その
出力端子8、8′及び入力端子11、11′をそれぞれ対応す
るLCD端子17、17′及びパネル接続端子30、30′に位置
合わせして、例えばACFを用いて熱庄着することによっ
て電極基板16に接続すると、同時に前記両回路基板の入
力端子11、11′同士が相互に接続される。

【００６５】このように本実施例では、ワイヤボンディ
ングやFPCを用いることなく、各回路基板を電極基板に
実装するだけで、隣接する前記回路基板同士が接続され
て、入力バス配線が相互に連絡される。従って、接続作
業が容易で工数を少なくできる利点がある。更に本実施
例では、回路基板35の出力端子8及び入力端子11が一直
線状に配置されるので、加圧ヘッドを直線状の簡単な形
状にすることができ、ボンディング装置を簡単に構成す
ることができる。

【００６６】また、図20の実施例では、回路基板裏面に
窓部を開設して入出力端子を露出させた図17と同じ構成
を有する回路基板を使用したが、少なくとも出力端子及
び入力端子が同一面上に配設されていれば、他の構成の
回路基板を用いることができる。例えば、図12に示され
る回路基板裏面に窓部を有しない構造のものを使用する
ことができる。この場合、回路基板35は、図14の場合と
同様にLSI4が電極基板16の側方に、かつその厚さの範囲
内に位置するように接続される。

【００６７】図21の実施例では、各LCD端子17及びパネ
ル接続端子30が電極基板16の内側に配置され、その外側
にバス配線36がパターン形成されている。回路基板35
は、図20の実施例と同じ構成のものであり、同様にACF
等を用いて電極基板16に一括に接続される。

【００６８】本実施例では、LCD端子17からLCDセル2のX
電極又はY電極への配線長が、図20の実施例の場合より
も短くなるので、その配線抵抗値が小さくなる利点が得
られる。また、LCD端子17等を形成する電極基板16の周
辺部を、図20の実施例の場合よりも小さくすることがで
きる。但し、本実施例では、電極基板16の周辺部にLCD
端子17及びパネル接続端子30の外側にバス配線36を設け
る領域を確保する必要となるので、図20の実施例のよう
に、裏面に窓部を有しない図13の回路基板を接続するこ
とは困難である。

【００６９】以上、本発明による半導体素子の実装構造
を、電子装置として液晶表示装置に適用した場合につい
て説明したが、本発明は、EL（エレクトロルミネセン
ス）ディスプレイ、プラズマディスプレイ等の他の電子
表示装置や、サーマルプリンタ等の電子印字装置にも同
様に適用することができる。

【００７０】図23乃至図25には、電子印字装置としてサ
ーマルプリンタヘッドに駆動用LSIを実装する構造の実
施例が示されている。図23に於いて、サーマルプリンタ
ヘッド37には、発熱部38を形成したセラミック基板39上
に、駆動用LSI40を搭載した回路基板44が接続されてい
る。回路基板44は、図1の回路基板3と同様の構成を有
し、駆動用LSI40を搭載した面に出力配線45、出力端子4
6、入力配線47が形成され、かつ反対側の面には、入力
端子48と隣接する回路基板のLSIに接続するための入力
バス配線が形成されると共に、入力端子48がバイアホー
ル49により入力配線47と相互に接続されている。回路基
板44は、サーマルプリンタヘッド37の基板39上に形成さ
れたサーマルプリンタヘッド端子50と出力端子46を位置
合わせして、ACF51を用いて熱庄着により電気的かつ機
械的に接続されている。

【００７１】図24の実庵例では、回路基板52が図12の回
路基板35と同様の構成を有し、かつ図14の場合と同様に
してサーマルプリンタヘッド37の基板39に接続されてい
る。また、図25の実施例では、回路基板53が図15の回路
基板35と同様の構成を有し、かつ図16の場合と同様にし
てサーマルプリンタヘッド37の基板39に接続されてい
る。

【００７２】このように本発明の半導体素子の実装構造
によれば、電子表示装置だけでなく、電子印字装置その
他の様々な電子装置に使用した場合にも、実装面積を非
常に小さくしかつ装置全体を薄型化することができ、ダ
ウンサイジング化の要請に対応していわゆるデスエリア
の少ないコンパクトな電子装置を実現することができ
る。

【図面の簡単な説明】

【図１】本発明による第1実施例の半導体素子の実装構
造を適用した液晶表示装置の平面図である。

【図２】図1の液晶表示装置に使用される回路基板を示
す平面図である。

【図３】第1実施例の回路基板をLCDセルに接続した状態
を示す図1のIII−III線に於ける部分拡大断面図であ
る。

【図４】第1実施例の回路基板の変形例を示す図3と同様
の断面図である。

【図５】図1の液晶表示装置に於いて隣接する回路基板
同士の接続状態を示す部分拡大図である。

【図６】FPC（フレキシブル配線板）を用いて隣接する
回路基板同士を接続する別の実施例を示す図5と同様の
部分拡大図である。

【図７】本発明の第2実施例による回路をLCDセルに接続
した状態を示す第3図と同様の断面図である。

【図８】第2実施例の変形例を示す断面図である。

【図９】2個のLCD駆動用LSIを搭載した本発明の第3実施
例による回路基板を示す平面図である。

【図１０】図9の変形例を示す回路基板の平面図であ
る。

【図１１】多数のLCD駆動用LSIを搭載した回路基板をLC
Dセルの周辺に接続した液晶表示装置を示す斜視図であ
る。

【図１２】本発明の第4実施例による半導体素子の実装
構造に使用する回路基板の平面図である。

【図１３】図12のＸII−ＸII線に於ける回路基板の断面
図である。

【図１４】第4実施例の回路基板をLCDセルに接続した状
態を示す断面図である。

【図１５】第4実施例の回路基板の変形例を示す図13と
同様の断面図である。

【図１６】図15の回路基板をLCDセルに接続した状態を
示す断面図である。

【図１７】第4実施例の別の変形例による回路基板を示
す図12のＸVI−ＸVI線に於ける断面図である。

【図１８】（a）（b）は、図17の変形例による複数の回
路基板をLCDセルに接続する際に隣接する回路基板同士
の接続状態をそれぞれ示す平面図及び側面図である。

【図１９】（a）〜（c）は、それぞれ第4実施例による
回路基板の更に別の変形例を示す断面図である。

【図２０】複数の回路基板をLCDセルに接続するための
本発明の別の実施例を示す斜視図である。

【図２１】図20の実施例の変形例を示す斜視図である。

【図２２】液晶表示装置の表示部及びデスエリアを示す
平面図である。

【図２３】本発明の第1実施例を適用して駆動用LSIを実
装した電子印字装置を示す断面図である。

【図２４】第4実施例の回路基板を用いた電子印字装置
を示す図23と同様の断面図である。

【図２５】第4実施例の変形例による図15の回路基板を
用いた電子印字装置を示す断面図である。

【図２６】従来技術による多層構造の回蕗基板を用いた
半導体素子の実装構造を示す断面図である。

【図２７】図26の回路基板を示す平面図である。

【符号の説明】

１ 液晶表示装置 ２ ＬＣＤセル ３,３′,３１,３２,３３,３４,３５, ３５′,４４,５
２,５３ 回路基板 ４,４′ ＬＳＩ（半導体素子） ５ 中継基板 ６ ケーブル ７ ＬＳＩ実装面 ８,８′,４６ 出力端子 ９,９′,４５ 出力配線 １０ ＬＳＩ実装面７と反対側の面 １１,１１′,４８ 入力端子 １２,１２′,４７ 入力配線 １３,１３′,１３″, ２５,２５′,４９ バイアホール １４ 入力バス配線 １５ モールド材 １６ 透明電極基板 １７,１７′ ＬＣＤ端子 １８,５１ 異方性導電膜（ＡＣＦ） １９ モールド材 ２０ バンプ ２４ 表示部 ３０ パネル接続端子 ３６ バス配線 ３７ サーマルプリンタヘッド ３８ 発熱部 ３９ セラミック基板 ４０ 駆動用ＬＳＩ ４１,４２ Ｘ側駆動用ＬＳＩ ４３ Ｙ側駆動用ＬＳＩ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 3/32 Ｃ 3/32 Ｂ 3/36 Ｚ 3/36 Ｈ０１Ｌ 23/52 Ｄ

Claims (37)

【特許請求の範囲】
1. 【請求項１】電子装置に半導体素子を実装するための構
   造であって、それぞれ前記半導体素子を搭載した複数の
   回路基板を備え、 前記各回路基板が、前記半導体素子に接続された2組の
   入力配線及び1組の出力配線と、前記各組の入力配線に
   それぞれ接続された2組の入力端子と、前記出力配線に
   接続された1組の出力端子と、前記各組間の前記入力端
   子を相互に接続する入力バス配線とを有し、 前記出力配線、前記出力端子及び前記入力配線が、前記
   回路基板の前記半導体素子を実装した面に形成され、前
   記入力端子及び前記入力バス配線が、前記回路基板の前
   記半導体素子実装面と反対側の面に形成され、かつ前記
   各入力端子と対応する前記各人力配線とがそれぞれバイ
   アホールにより接続され、 前記各回路基板が、その前記出力端子を前記電子装置の
   対応する端子に接続することにより前記電子装置に実装
   されると共に、 前記各回路基板が、前記各組の入力端子を互いに隣接す
   る別の前記回路基板の1組の前記入力端子に電気的に接
   続することにより、前記隣接する別の回路基板と連結さ
   れることを特徴とする半導体素子の実装構造。
2. 【請求項２】前記各回路基板の入力端子と前記隣接する
   回路基板の入力端子との間がワイヤボンディングにより
   接続されていることを特徴とする第1請求項記載の半導
   体素子の実装構造。
3. 【請求項３】前記各回路基板の入力端子と前記隣接する
   回路基板の入力端子との間がFPCにより接続されている
   ことを特徴とする第1請求項記載の半導体素子の実装構
   造。
4. 【請求項４】前記回路基板の前記出力端子が、異方性導
   電膜を介して前記電子装置の前記端子に接続されている
   ことを特徴とする第1請求項乃至第3請求項のいずれか記
   載の半導体素子の実装構造。
5. 【請求項５】電子装置に半導体素子を実装するための構
   造であって、それぞれ前記半導体素子を搭載した複数の
   回路基板を備え、前記各回路基板が、前記半導体素子に
   接続された2組の入力配線及び1組の出力配線と、前記各
   組の入力配線にそれぞれ接続された2組の入力端子と、
   前記出力配線に接続された1組の出力端子と、前記各組
   間の前記入力端子を相互に接続する入力バス配線とを有
   し、 前記入力配線、前記入力端子及び前記出力配線が、前記
   回路基板の前記半導体素子を実装した面に形成され、前
   記出力端子が、前記回路基板の前記半導体素子実装面と
   反対側の面に形成され、かつ前記各出力端子と対応する
   前記各出力配線とがそれぞれバイアホールにより接続さ
   れると共に、前記入力バス配線が、前記半導体素子を介
   して相互に接続される前記2組の入力配線により形成さ
   れ、 前記各回路基板が、その前記出力端子を前記電子装置の
   対応する端子に接続することにより前記電子装置に実装
   され、かつ前記各回路基板が、前記各組の入力端子を互
   いに隣接する別の前記回路基板の1組の前記入力端子に
   電気的に接続することにより、前記隣接する別の回路基
   板と連結されることを特徴とする半導体素子の実装構
   造。
6. 【請求項６】前記各回路基板の入力端子と前記隣接する
   回路基板の入力端子との間がワイヤボンディングにより
   接続されていることを特徴とする第5請求項記載の半導
   体素子の実装構造。
7. 【請求項７】前記各回路基板の入力端子と前記隣接する
   回路基板の入力端子との間がFPCにより接続されている
   ことを特徴とする第5請求項記載の体素子の実装構造。
8. 【請求項８】前記回路基板の前記出力端子が、異方性導
   電膜を介して前記電子装置の前記端子に接続されている
   ことを特徴とする第5請求項乃至第7請求項のいずれか記
   載の半導体素子の実装構造。
9. 【請求項９】電子装置に半導体素子を実装するための構
   造であって、それぞれ前記半導体素子を搭載した複数の
   回路基板を備え、 前記各回路基板が、前記半導体素子に接続された2組の
   入力配線及び1組の出力配線と、前記各組の入力配線に
   それぞれ接続された2組の入力端子と、前記出力配線に
   接続された1組の出力端子と、前記各組間の前記入力端
   子を相互に接続する入力バス配線とを有し、 前記入力配線、前記入力端子、前記出力配線及び前記出
   力端子が、前記回路基板の前記半導体素子を実装した面
   に形成され、かつ前記入力バス配線が、前記半導体素子
   を介して相互に接続される前記2組の入力配線により形
   成され、 前記各回路基板が、その前記出力端子を前記電子装置の
   対応する端子に接続することにより前記電子装置に実装
   され、かつ前記各回路基板が、前記各組の入力端子を互
   いに隣接する別の前記回路基板の1組の前記入力端子に
   電気的に接続することにより、前記隣接する別の回路基
   板と連結されることを特徴とする。
10. 【請求項１０】前記回路基板が、前記出力端子を前記半
    導体素子実装面と反対の面に露出させ、露出した前記出
    力端子と前記電子装置の前記端子とを接続することによ
    り、前記回路基板が前記電子装置に実装されていること
    を特徴とする第9請求項記載の半導体素子の実装構造。
11. 【請求項１１】前記回路基板が、少なくとも1組の前記
    入力端子を前記半導体素子実装面と反対の面に露出さ
    せ、前記反対面に露出した前記入力端子と隣接する別の
    前記回路基板の入力端子とを重ね合わせることによっ
    て、前記隣接する回路基板と接続されていることを特徴
    とする第9請求項または第10請求項記載の半導体素子の
    実装構造。
12. 【請求項１２】前記回路基板が、前記半導体素子を実装
    した領域の前記入力配線及び出力配線を前記半導体素子
    実装面と反対の面に露出させる窓部を有することを特徴
    とする第9請求項乃至第11請求項のいずれか記載の半導
    体素子の実装構造。
13. 【請求項１３】前記各回路基板の入力端子と前記隣接す
    る回路基板の入力端子との間がワイヤボンディングによ
    り接続されていることを特徴とする第9請求項記載の半
    導体素子の実装構造。
14. 【請求項１４】前記各回路基板の入力端子と前記隣接す
    る回路基板の入力端子との間がFPCにより接続されてい
    ることを特徴とする第9請求項記載の半導体素子の実装
    構造。
15. 【請求項１５】前記回路基板の前記出力端子が、異方性
    導電膜を介して前記電子装置の前記端子に接続されてい
    ることを特徴とする第9請求項乃至第14請求項のいずれ
    か記載の半導体素子の実装構造。
16. 【請求項１６】電子装置に半導体素子を実装するための
    構造であって、複数の前記半導体素子を搭載した少なく
    とも1個の回路基板を備え、 前記回路基板が、前記各半導体素子について、それぞれ
    1組の出力配線と、前記出力配線に接続された1組の出力
    端子と、少なくとも1組の入力配線とを有し、かつ1組の
    前記入力配線に接続された少なくとも1組の入力端子
    と、前記入力端子に接続された入力バス配線とを有し、 前記出力配線、前記出力端子及び前記入力配線が、前記
    回路基板の前記半導体素子を実装した面にに形成され、 前記入力端子及び前記入力バス配線が、前記回路基板の
    前記半導体素子実装面と反対側の面に形成され、かつ前
    記各半導体素子の前記入力配線が、前記人力端子または
    前記入力バス配線とバイアホールを介して接続されると
    共に、 前記回路基板が、前記出力端子を前記電子装置の対応す
    る端子に接続することにより前記電子装置に実装される
    ことを特徴とする半導体素子の実装構造。
17. 【請求項１７】複数の前記回路基板を備え、かつ前記各
    回路基板が、前記各組の入力端子を互いに隣接する別の
    前記回路基板の1組の前記入力端子に電気的に接続する
    ことにより、前記隣接する別の回路基板と連結されるこ
    とを特徴とする第16請求項記載の半導体素子の実装構
    造。
18. 【請求項１８】電子装置に半導体素子を実装するための
    構造であって、複数の前記半導体素子を搭載した少なく
    とも1個の回路基板を備え、 前記回路基板が、前記各半導体素子について、それぞれ
    1組の出力配線と、前記出力配線に接続された1組の出力
    端子と、少なくとも1組の入力配線とを有し、かつ1組の
    前記入力配線に接続された少なくとも1組の入力端子
    と、前記入力端子に接続された入力バス配線とを有し、 前記入力配線、前記入力端子及び前記出力配線が、前記
    回路基板の前記半導体素子を実装した面に形成され、前
    記出力端子が、前記回路基板の前記半導体素子実装面と
    反対側の面に形成され、かつ前記各出力端子と対応する
    前記各出力配線とがバイアホールにより接続されると共
    に、前記入カバス配線が、前記入力端子に接続された前
    記入力配線と前記半導体素子を介して相互に接続される
    前記各入力配線とにより形成され、かつ前記回路基板
    が、前記出力端子を前記電子装置の対応する端子に接続
    することにより前記電子装置に実装されていることを特
    徴とする半導体素子の実装構造。
19. 【請求項１９】複数の前記回路基板を備え、かつ前記各
    回路基板が、前記各組の入力端子を互いに隣接する別の
    前記回路基板の1組の前記入力端子に電気的に接続する
    ことにより、前記隣接する別の回路基板と連結されるこ
    とを特徴とする第18請求項記載の半導体素子の実装構
    造。
20. 【請求項２０】電子装置に半導体素子を実装するための
    構造であって、複数の前記半導体素子を搭載した少なく
    とも1個の回路基板を備え、 前記回路基板が、前記各半導体素子について、それぞれ
    1組の出力配線と、前記出力配線に接続された1組の出力
    端子と、少なくとも1組の入力配線とを有し、かつ1組の
    前記入力配線に接続された少なくとも1組の入力端子
    と、前記入力端子に接続された入力バス配線とを有し、 前記入力配線、前記入力端子、前記出力配線及び前記出
    力端子が、前記回路基板の前記半導体素子を実装した面
    に形成され、かつ前記入力バス配線が、前記入力端子に
    接続された前記入力配線と前記半導体素子を介して相互
    に接続される前記各入力配線とにより形成されると共
    に、 前記回路基板が、前記出力端子を前記電子装置の対応す
    る端子に接続することにより前記電子装置に実装されて
    いることを特徴とする半導体素子の実装構造。
21. 【請求項２１】複数の前記回路基板を備え、かつ前記各
    回路基板が、前記各組の入力端子を互いに隣接する別の
    前記回路基板の1組の前記入力端子に電気的に接続する
    ことにより、前記隣接する別の回路基板と連結されるこ
    とを特徴とする第20請求項記載の半導体素子の実装構
    造。
22. 【請求項２２】電子装置に、半導体素子を実装するため
    の方法であって、 一方の面に前記半導体素子を実装し、前記一方の面に前
    記半導体素子の入力配線及び出力配線、並びに入力端子
    または出力端子の一方を有し、他方の面に前記入力端子
    または出力端子の他方を有し、前記入力端子または出力
    端子の他方と前記一方の面の対応する前記入力配線また
    は出力配線とをバイアホールを介して接続し、かつ前記
    入力端子と同一面上に入力バス配線を有する回路基板を
    用意し、前記出力端子を前記電子装置の対応する端子に
    接続することによって、前記回路基板を前記電子装置に
    実装することを特徴とする半導体装置の実装方法。
23. 【請求項２３】前記回路基板の前記出力端子と前記電子
    装置の前記端子との間に異方性導電膜を配置し、熱圧着
    することによって前記回路基板を前記電子装置に実装す
    ることを特徴とする第22請求項記載の半導体装置の実装
    方法。
24. 【請求項２４】互いに隣接させて前記電子装置に実装さ
    れた複数の前記回路基板を、その隣接する前記入力端子
    間を接続することによって相互に接続する過程を含むこ
    とを特徴とする第22請求項または第23請求項記載の半導
    体装置の実装方法。
25. 【請求項２５】互いに隣接する前記回路基板の隣接する
    前記入力端子間をワイヤボンディングすることを特徴と
    する第24請求項記載の半導体装置の実装方法。
26. 【請求項２６】互いに隣接する前記回路基板の隣接する
    前記入力端子間をFPCにより相互に接続することを特徴
    とする第24請求項記載の半導体装置の実装方法。
27. 【請求項２７】電子装置に半導体素子を実装するための
    方法であって、 一方の面に前記半導体素子を実装し、前記一方の面に前
    記半導体素子の入力配線及び出力配線、入力端子、出力
    端子、並びに入力バス配線を有する回路基板を用意し、 前記出力端子を前記電子装置の対応する端子に接続する
    ことによって、前記回路基板を前記電子装置に実装する
    ことを特徴とする半導体装置の実装方法。
28. 【請求項２８】前記回路基板の前記出力端子と前記電子
    装置の前記端子との間に異方性導電膜を配置し、熱圧着
    することによって前記回路基板を前記電子装置に実装す
    ることを特徴とする第27請求項記載の半導体装置の実装
    方法。
29. 【請求項２９】互いに隣接させて前記電子装置に実装さ
    れた複数の前記回路基板を、その隣接する前記入力端子
    間を接続することによって相互に接続する過程を含むこ
    とを特徴とする第27請求項または第28請求項記載の半導
    体装置の実装方法。
30. 【請求項３０】互いに隣接する前記回路基板の隣接する
    前記入力端子間をワイヤボンディングすることを特徴と
    する第29請求項記載の半導体装置の実装方法。
31. 【請求項３１】互いに隣接する前記回路基板の隣接する
    前記入力端子間をFPCにより相互に接続することを特徴
    とする第29請求項記載の半導体装置の実装方法。
32. 【請求項３２】複数の液晶駆動用半導体素子を搭載した
    液晶表示装置であって、 それぞれ前記半導体素子を搭載した複数の回路基板を備
    え、 前記各回路基板が、前記半導体素子に接続された2組の
    入力配線及び1組の出力配線と、前記各組の入力配線に
    それぞれ接続された2組の入力端子と、前記出力配線に
    接続された1組の出力端子と、前記各組間の前記入力端
    子を相互に接続する入力バス配線とを有し、 前記出力配線、前記出力端子及び前記入力配線が、前記
    回路基板の前記半導体素子を実装した面に形成され、前
    記人力端子及び前記入力バス配線が、前記回路基板の前
    記半導体素子実装面と反対側の面に形成され、かつ前記
    各入力端子と対応する前記各入力配線とがそれぞれバイ
    アホールにより接続され、 前記各回路基板が前記出力端子を前記液晶表示装置の電
    極端子に接続することにより実装されると共に、 前記各回路基板が、前記各組の入力端子を互いに隣接す
    る別の前記回路基板の1組の前記入力端子に電気的に接
    続することにより、前記隣接する別の回路基板と連結さ
    れていることを特徴とする液晶表示装置。
33. 【請求項３３】複数の液晶駆動用半導体素子を搭載した
    液晶表示装置であって、 それぞれ前記半導体素子を搭載した複数の回路基板を備
    え、 前記各回路基板が、前記半導体素子に接続された2組の
    入力配線及び1組の出力配線と、前記各組の入力配線に
    それぞれ接続された2組の入力端子と、前記出力配線に
    接続された1組の出力端子と、前記各組間の前記入力端
    子を相互に接続する入力バス配線とを有し、 前記入力配線、前記入力端子及び前記出力配線が、前記
    回路基板の前記半導体素子を実装した面に形成され、前
    記出力端子が、前記回路基板の前記半導体素子実装面と
    反対側の面に形成され、かつ前記各出力端子と対応する
    前記出力配線とがそれぞれバイアホールにより接続され
    ると共に、前記入力バス配線が、前記半導体素子を介し
    て相互に接続される前記2組の入力配線により形成さ
    れ、 前記回路基板が、その前記出力端子を前記液晶表示装置
    の電極端子に接続することにより実装され、かつ前記各
    回路基板が、前記各組の入力端子を互いに隣接する別の
    前記回路基板の1組の前記入力端子に電気的に接続する
    ことにより、前記隣接する別の回路基板と連結されてい
    ることを特徹とする液晶表示装置。
34. 【請求項３４】複数の液晶駆動用半導体素子を搭載した
    液晶表示装置であって、 それぞれ前記半導体素子を搭載した複数の回路基板を備
    え、 前記各回路基板が、前記半導体素子に接続された2組の
    入力配線及び1組の出力配線と、前記各組の入力配線に
    それぞれ接続された2組の入力端子と、前記出力配線に
    接続された1組の出力端子と、前記各組間の前記入力端
    子を相互に接続する入力バス配線とを有し、 前記入力配線、前記入力端子、前記出力配線及び前記出
    力端子が、前記回路基板の前記半導体素子を実装した面
    に形成され、かつ前記入力バス配線が、前記半導体素子
    を介して相互に接続される前記2組の入力配線により形
    成され、 前記各回路基板が、その前記出力端子を前記液晶表示装
    置の電極端子に接続することにより実装され、かつ前記
    各回路基板が、前記各組の入力端子を互いに隣接する別
    の前記回路基板の1組の前記入力端子に電気的に接続す
    ることにより、前記隣接する別の回路基板と連結されて
    いることを特徴とする液晶表示装置。
35. 【請求項３５】複数の液晶駆動用半導体素子を搭徹した
    液晶表示装置であって、 複数の前記半導体素子を搭載した少なくとも1個の回路
    基板を備え、 前記回路基板が、前記各半導体素子について、それぞれ
    1組の出力配線と、前記出力配線に接続された1組の出力
    端子と、少なくとも1組の入力配線とを有し、かつ1組の
    前記入力配線に接続された少なくとも1組の入力端子
    と、前記入力端子に接続された入力バス配線とを有し、 前記出力配線、前記出力端子及び前記入力配線が、前記
    回路基板の前記半導体素子を実装した面に形成され、前
    記入力端子及び前記入力バス配線が、前記回路基板の前
    記半導体素子実装面と反対側の面に形成され、かつ前記
    各半導体素子の前記入力配線が、前記入力端子または前
    記入力バス配線とバイアホールを介して接続されると共
    に、 前記回路基板が、前記出力端子を前記液晶表示装置の電
    極端子に接続することにより実装されていることを特徴
    とする液晶表示装置。
36. 【請求項３６】複数の液晶駆動用半導体素子を搭載した
    液晶表示装置であって、 複数の前記半導体素子を搭載した少なくとも1個の回路
    基板を備え、 前記回路基板が、前記各半導体素子について、それぞれ
    1組の出力配線と、前記出力配線に接続された1組の出力
    端子と、少なくとも1組の入力配線とを有し、かつ1組の
    前記入力配線に接続された少なくとも1組の入力端子
    と、前記入力端子に接続された入力バス配線とを有し、 前記入力配線、前記入力端子及び前記出力配線が、前記
    回路基板の前記半導体素子を実装した面に形成され、前
    記出力端子が、前記回路基板の前記半導体素子実装面と
    反対側の面に形成され、かつ前記各出力端子と対応する
    前記各出力配線とがバイアホールにより接続されると共
    に、前記入力バス配線が、前記入力端子に接続された前
    記入力配線と前記半導体素子を介して相互に接続される
    前記各入力配線とにより形成され、かつ前記回路基板
    が、前記出力端子を前記液晶表示装置の電極端子に接続
    することにより実装されていることを特徴とする液晶表
    示装置。
37. 【請求項３７】複数の液晶駆動用半導体素子を搭載した
    液晶表示装置であって、 複数の前記半導体素子を搭載した少なくとも1個の回路
    基板を備え、 前記回路基板が、前記各半導体素子について、それぞれ
    1組の出力配線と、前記出力配線に接続された1組の出力
    端子と、少なくとも1組の入力配線とを有し、かつ1組の
    前記入力配線に接続された少なくとも1組の入力端子
    と、前記入力端子に接続された入力バス配線とを有し、 前記入力配線、前記入力端子、前記出力配線及び前記出
    力端子が、前記回路基板の前記半導体素子を実装した面
    に形成され、かつ前記入力バス配線が、前記入力端子に
    接続された前記入力配線と前記半導体素子を介して相互
    に接続される前記各入力配線とにより形成されると共
    に、 前記回路基板が、前記出力端子を前記液晶表示装置の電
    極端子に接続することにより実装されていることを特徴
    とする液晶表示装置。