JP2001292337A - 補間型フレームシンクロ回路 - Google Patents

Abstract

(57)【要約】 【課題】 フレームシンクロ技術によって異なる映像信
号を１画面に合成する際に、フレームの飛び越しや重複
読み出しをする割合を簡素な仕組みで低くし、またフレ
ームシンクロ処理後のフレーム間の時間的不連続性を改
善する。 【解決手段】 図２での入力信号を切り替え素子で、そ
れぞれを記憶素子に割り振り、各時間的に連続している
フィールド情報を切り替え素子によって各組み合わせを
保ちながら、フレーム補間情報を基にフィルタリング処
理を行うことで時間的連続性を実現する。また各入力映
像信号の垂直周波数の大小関係の判別と同期信号の監視
により、記憶素子をコントロールして簡素な仕組みでシ
ンクロ実現し、更に時間的連続性を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数の異なる映像信
号フォーマットを任意の垂直同期に変換し１画面に複数
の入力映像を合成するものであり、演算回路や１フレー
ム遅延をするための記憶素子やその各記憶素子の入出力
をコントロールする回路などで構成されるものである。

【０００２】

【従来の技術】フレームシンクロをするには、図４のよ
うにメモリを使い書き込みと読み出しの関係に応じて書
き込みが読み出しに比べて早い場合には読み出している
ところを書き込みによって上書きされてしまうので、書
き込みを１フレーム停止し１フレーム間引くことで対策
しており、また書き込みが読み出しに比べて遅い場合に
は、読み出しが書き込みを追い越してしまいフレームの
途中からメモリに格納されていた古いデータの適当なも
のを読み出してしまうのでこの対策として読み出しが書
き込みを追い越す時には１つ前のフレームを読み出すこ
とで対策しているが、フレーム周波数の変換は行われて
いるが追い越し追い越され対策によってフレーム飛ばし
読み出しやフレームの重複読み出しがされている。

【０００３】また、先の追い越し追い越され対策のため
にメモリのアドレスを監視して追い越し追い越されを監
視する従来の例として特平１０−２００７８３にあるよ
うに図３のＩＮ端子に入力してくる映像信号に対して書
き込み制御部２１０から書き込み制御信号とアドレスを
発行し画像メモリ２００にてその書き込み制御信号とア
ドレスによって入力映像信号の書き込みを制御する。読
み出し制御部２２０からは画像メモリ２００に読み出し
制御信号と読み出しアドレスを送ることで画像メモリか
ら映像信号の読み出しを制御している。

【０００４】フレームシンクロの為の追い越し追い越さ
れ対策はアドレス比較部２３０にてアドレスを監視して
いて追い越し追い越されが発生したと検出されたときに
は書き込み制御部２１０と読み出し制御部２２０から画
像メモリに送るメモリアドレスをコントロールしてい
る。画像メモリから読み出された映像信号は補間画像生
成部２４０からの信号と出力セレクター部２５０によっ
て選択されて出力される。また上記従来例とは別に入力
映像フォーマットに対して予め追い越し追い越されを想
定して、アドレスを制御するものもあるが詳細について
の説明は省略する。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
フレームシンクロではフレームの追い越し追い越され対
策をする場合メモリの読み書きアドレスに注目し随時メ
モリへのアクセスアドレスを監視しておかなくてはなら
ないので仕組みが複雑になっており、追い越し追い越さ
れを予め想定するものに関してはそれぞれの入力映像フ
ォーマットの組み合わせに対してすべてに個別対応が必
要である。更に従来のフレームシンクロのフレームの追
い越し追い越され対策をする場合フレームの飛ばし読み
出しや重複読み出しにより、映像の時間的流れが一定で
無い箇所が存在していることになる。

【０００６】本発明では上記のようなフレームシンクロ
動作を比較的簡単な方法によって実現するものであり、
更にフレームの追い越し追い越され対策によりフレーム
欠落による時間的な不連続性を欠落したフレームを補填
することによりフレーム間の時間的不連続性の改善する
ことを目的とする。

【０００７】

【課題を解決するための手段】本発明において、フレー
ムシンクロを簡素なものに改善することを目的として、
更に上述したような時間的不連続性を改善することを目
的としている。

【０００８】上記目的の１つ目を達成するために入力映
像信号を同期分離回路８０に通し、同期測定回路７０に
よって各入力映像フォーマットを検出することによって
任意の垂直同期周波数の入力映像信号に対して追い越し
追い越されが起きないようにメモリ制御信号を生成す
る。また各入力映像信号の垂直同期の時間的位置関係を
リアルタイムで監視しながら上記制御信号にて、メモリ
コントロール６０によってフィールドメモリの入出力を
制御してフレームシンクロを実現する。

【０００９】更に上記目的の２つ目を達成するために請
求項１のフレームシンクロ回路の第１の記憶素子の出力
を入力とする第２の記憶素子と第３の記憶素子の出力を
入力とする第４の記憶素子を追加し第１・第３の記憶素
子からの出力を更に１フィールド期間遅延し、その各記
憶素子からの出力の対になる関係を保つために第２・第
３のセレクターにより選択し、その出力を入力とし、ま
た同期測定回路からフィルタリング係数にするための制
御信号を基にしてフィールド補間することで、第２・第
３のセレクターから受け取ったフレーム信号から時間的
連続したフィールドを補間することで時間的連続性のあ
るフィールドに変換し、補間型フレームシンクロ回路を
実現している。

【００１０】

【発明の実施形態】本発明の１つ目は、同期分離回路８
０により分離された各垂直同期を同期測定回路７０にて
各同期間隔と同期立ち上がりの時間的位置関係をリアル
タイムに監視することで追い越し追い越され対策として
メモリコントロール回路６０に制御信号を送り、そのメ
モリコントロール回路６０によって各フィールドメモリ
の入出力を制御しフレームシンクロを行い、更に２つ目
の発明として上述した発明に各フィールドメモリの出力
を１フィールド期間遅延するフィールドメモリ１２１・
１２３を追加し、各フィールドメモリからの出力の組み
合わせを保つためにフィールド判別生成回路１４０から
の制御で動作するセレクター１３０・１３１を追加し、
同期判定回路１７０においてフィルタリング係数を生成
し、これをフィールド補間回路１５０にてセレクター１
３０・１３１からの出力を入力としてフィルタリングに
使用し時間的に連続したフィールドを出力することを実
現する。

【００１１】

【実施の形態】以下、本発明の実施例について添付図面
1・２・５・６を参照しつつ、ここではＩＮ２を基準と
してＩＮ２に入力される映像信号にＩＮ１に入力される
映像信号の同期を合わせる例について詳細を説明してい
く。

【００１２】本発明の第１の発明は、図１のように映像
信号が入力端子ＩＮ１とＩＮ２に供給されている。この
映像信号は同期分離回路８０にて同期信号成分を抽出し
たのち同期測定回路７０に出力し、それを同期測定回路
７０ではＩＮ１とＩＮ２に入力される各映像信号の垂直
同期信号の間隔を同期測定回路内のクロックにてサンプ
リングし、先の同期測定回路によりカウントして生成し
た各値をフィールド判別信号生成回路４０に出力する。
セレクター１０ではフィールド判別信号生成回路４０か
らの制御信号によってＩＮ１からの入力映像信号をフィ
ールド単位でフィールドメモリＡ２０かフィールドメモ
リＣ２２のいずれかに出力を選択する。

【００１３】これらメモリはメモリコントロール回路６
０からの制御信号にて順次書き込むと共に書き込みタイ
ミングより、１フィールド分だけ遅れたタイミングで読
み出すことにより１フィールド遅延した信号を作り出す
構造になっている。セレクター３０はフィールドメモリ
Ａ２０の出力とフィールドメモリＣ２２の出力をフィー
ルド判別信号生成回路４０からの制御信号によって選択
し出力する。

【００１４】先の各垂直同期信号を基にして生成した値
から、フィールド判別信号生成回路４０において、基準
とするＩＮ２の入力映像信号と他方ＩＮ１についてその
２つの垂直同期信号の間隔を計測しておき、その各計測
結果の差分をとることで大小関係の情報を生成してお
き、また各入力映像信号の垂直同期信号の立ち上がりを
監視しておくことで各垂直同期信号の位置関係の情報を
把握できる。

【００１５】これら２つの情報を基に図５に示すような
２種類の場合に分けてＩＮ１の垂直同期信号の間隔がＩ
Ｎ２の垂直同期信号の間隔より短い場合はＩＮ１の映像
信号による書き込みの追い越しが発生するので、ＩＮ１
の垂直同期信号とＩＮ２の垂直同期信号の位置関係の差
分が、ＩＮ１の垂直同期信号の間隔とＩＮ２の垂直同期
信号の間隔の差分より小さくなったときには、フィール
ド判別信号生成回路４０からの制御信号によりセレクタ
ー３０を操作することだけで、メモリのアドレスをコン
トロールせずに１フィールド前の映像情報を読み出すこ
とで書き込みによる読み出しの追い越しを回避すること
が実現できる。

【００１６】また、ＩＮ１の垂直同期信号の間隔がＩＮ
２の垂直同期信号の間隔より長い場合はＩＮ２の映像信
号による読み出しの追い越しが発生するので、ＩＮ１の
垂直同期信号とＩＮ２の垂直同期信号との位置関係の差
分が、ＩＮ１の垂直同期信号の間隔とＩＮ２の垂直同期
信号との間隔の差分より小さくなったときには、フィー
ルド判別信号生成回路４０からの制御信号によりセレク
ター３０を操作するだけで、メモリのアドレスをコント
ロールせずに１フィールド前の映像情報を読み出すこと
で読み出しによる書き込みの追い越しの回避が実現でき
る。

【００１７】前記のようにしてメモリアドレスを監視し
ておかなくても各入力映像信号のみから自動的に判断す
ることにより各入力映像信号のフォーマットに個別対応
することなくフレームシンクロを実現するものである。

【００１８】また、第２の発明について図２のように映
像信号が入力端子ＩＮ１とＩＮ２に供給されている例で
説明する。この映像信号は同期分離回路１８０にて同期
信号成分を抽出したのちに同期測定回路１７０に出力
し、それを同期測定回路１７０ではＩＮ１とＩＮ２に入
力される各映像信号の垂直同期信号の間隔を同期測定回
路内のクロックにてサンプリングし、先の同期測定回路
によりカウントして生成した各値をフィールド判別信号
生成回路１４０に出力する。

【００１９】先の各垂直同期信号を基にして生成した値
から、フィールド判別信号生成回路１４０において、基
準とするＩＮ２の入力映像信号と他方ＩＮ１についてそ
の２つの垂直同期信号の間隔を計測しておき、その各計
測結果の差分をとることで大小関係の情報を生成してお
き、また各入力映像信号の垂直同期信号の立ち上がりを
監視しておくことで各垂直同期信号の位置関係の情報を
把握しておける。セレクター１１０ではフィールド判別
信号生成回路１４０からの制御信号によってＩＮ１から
の入力映像信号をフィールド単位でフィールドメモリＡ
１２０かフィールドメモリＣ１２２のいずれかの出力を
選択する。

【００２０】これらメモリはメモリコントロール回路１
６０からの制御信号にて順次書き込むと共に書き込みタ
イミングより、１フィールド分だけ遅くれたタイミング
で読み出すことにより１フィールド遅延した信号を作り
出す構造になっている。そのフィールドメモリＡ１２０
からの出力を入力とするフィールドメモリＢ１２１とフ
ィールドメモリＣ１２２の出力を入力とするフィールド
メモリＤ１２３もまた上述したようにメモリはメモリコ
ントロール回路１６０からの制御信号にて順次書き込む
と共に書き込みタイミングより、１フィールド分だけ遅
れたタイミングで読み出すことにより１フィールド遅延
した信号を作り出せる構造になっている。セレクター１
３０はフィールドメモリＢ１２１の出力とフィールドメ
モリＤ１２３の出力をフィールド判別信号生成回路１４
０からの制御信号によって選択して出力する。

【００２１】また、セレクター１３１も同様にフィール
ドメモリＡ１２０とフィールドメモリＣ１２２の出力を
フィールド判別信号生成回路１４０からの制御信号によ
って選択して出力する。前述したセレクター１３０とセ
レクター１３１からの出力をフィールド判別回路１４０
からの制御信号によってフィールドメモリ１２０とフィ
ールドメモリ１２２において書き込みと読み出しの追い
越し追い越されが起きているフィールドを飛ばしてフィ
ールドメモリＢ１２１とフィールドメモリＤ１２３に格
納されているフィールドメモリＡ１２０とフィールドメ
モリＣ１２２の１フィールド遅延した映像信号を時間的
に連続しているＮ−１番目のフィールドとＮ番目のフィ
ールドとしての組み合わせを選択しフィールド補間回路
１５０に出力する。

【００２２】前述の出力を入力とするフィールド補間回
路１５０では図６のように、出力フィールドのフィール
ドＦ−１は時間的に連続している入力フィールドのＮ−
１とＮの間の時間に位置しているものであり、この時間
的内分比は同期測定回路１７０より制御信号として送ら
れてくるフィルタリング係数であり、その係数によりセ
レクター１３０とセレクター１３１からの時間的に連続
したフィールドから、補間フィールドをフィールド補間
回路１５０で生成させる。

【００２３】このようにフィルタリング処理を行って周
波数変換後の時間的に一定の間隔を有する補間フィール
ドを出力することにより、フレームシンクロによるフレ
ームの追い越し追い越されによる映像の時間的流れの不
均一を改善する装置である。

【００２４】またこれらの実施形態において同期測定回
路において各入力の位置関係を垂直同期の立ち上がりと
想定しているが、本発明において垂直同期の立ち上がり
に限定しているものでなく、映像信号の立ち上がりなど
の任意の位置に決めることによっても実現可能である。

【００２５】

【発明の効果】上述したように、本発明による補間型フ
レームシンクロ回路によって従来型に比べて追い越し追
い越され対策の動作原理を入力映像信号の同期のみに注
目することにより簡潔な回路で実現でき、また入力映像
信号の同期をリアルタイムで監視することで追い越し追
い越され対策によるフレーム飛び越し読み出しやフレー
ムの重複読み出しを必要最小限だけ行うことで、その割
合を低く抑えることを実現している。更に追い越し追い
越され対策によりフレーム情報が失われるフレーム飛ば
し読み出しや重複読み出しにより時間的不連続性を発生
させているものに対してフレーム間の情報を所要の演算
によりフィルタリング係数を決定した上で、フィルター
補間処理を施すことで時間的連続性を実現し、１画面に
複数の入力映像信号フォーマットを多重する際にも、任
意の出力垂直同期周波数において映像の描写をより時間
的になめらかに表示することを可能にしている。

【図面の簡単な説明】

【図１】フレームシンクロ処理回路を示す図

【図２】補間型フレームシンクロ処理回路を示す図

【図３】従来技術を示す図

【図４】フレーム補間イメージを示す図

【図５】図1の同期測定回路おける入力垂直同期タイミ
ングチャート

【図６】フレーム補間イメージを示す図

【符号の説明】 １０ セレクター ２０ ファールとメモリＡ ２２ フィールドメモリＣ ３０ セレクター ４０ フィールド判別信号生成回路 ６０ メモリコントロール回路 ７０ 同規則低回路 ８０ 同期分離回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C020 AA05 AA14 AA18 AA35 BA10 BB08 CA20 5C023 AA11 AA21 AA38 BA09 BA15 CA03 CA08 DA04 DA08 EA03 EA13 EA16 5C025 AA30 BA05 BA13 BA25 BA28 CB03 DA08 DA10

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の異なる映像信号フォーマットを任
   意の映像フォーマットの垂直同期周波数に変換する回路
   において、各入力映像信号の垂直同期信号を分離する同
   期分離回路と、同期分離回路にて分離した同期信号の周
   波数をリアルタイムで測定し各周波数と出力したい任意
   の垂直周波数との差分を大小関係の情報として出力して
   各入力の垂直同期における立ち上がりの時間的関係を監
   視と先の大小関係を監視する機能の同期測定回路と、そ
   れらの監視した情報を基にして入力映像信号を１フィー
   ルド単位で出力先を選択するセレクターと、前記セレク
   ターをフィールド単位で切り替える制御信号を送るフィ
   ールド判別信号生成回路と、前記セレクターによる出力
   を入力として入力映像信号を1フィールド期間遅延する
   ためのフィールドメモリと、前記セレクターにより選択
   した入力映像信号をフィールドメモリへの書き込みと読
   み出しを前記同期測定回路からの制御信号によって制御
   するメモリコントロール回路と、前記メモリコントロー
   ル回路により制御される前記フィールドメモリと、前記
   フィールドメモリの出力をフィールド判別信号生成回路
   からの制御信号によって選択し出力するセレクターを備
   えたことを特徴とするフレームシンクロ回路。
2. 【請求項２】 補間型フレームシンクロ回路で、入力映
   像信号の垂直同期を任意の垂直同期に変換する際に時間
   的連続なフィールド情報を生成するフィールド補間回路
   において、各入力映像信号の垂直同期を分離する同期分
   離回路と、その同期分離回路にて分離した同期周波数を
   無次元化した状態でそれぞれをリアルタイムで測定し各
   周波数と出力したい任意の垂直周波数の大小関係を判断
   し、それと各入力の垂直同期における立ち上がりの時間
   的関係を監視しておく同期測定回路と、それらの情報を
   基にして入力映像信号を１フィールド単位で出力先を選
   択する第1のセレクターと、そのセレクターをフィール
   ド単位で切り替える制御信号を送るフィールド判別信号
   生成回路と、そのセレクターの出力を入力として1フィ
   ールド期間遅延するための第1の記憶素子と第3の記憶素
   子と、先の第１の記憶素子からの出力を入力とする１フ
   ィールド期間遅延するための第２の記憶素子と第３の記
   憶素子の出力を入力とする第４の記憶素子と、第１・２
   の記憶素子と第３・４の記憶素子の各遅延信号の組み合
   わせを保ちフィールド判別信号生成回路からの制御信号
   で先の各記憶素子の出力を選択する第２・第３のセレク
   ターと、その第２・第３のセレクターの出力を入力とし
   て同期測定回路から送られてくるフィールド補間のため
   のフィルタリング係数を基にフィルタリング処理を実行
   するフィールド補間回路を備えた事を特徴とするフレー
   ムシンクロ回路。