JP2001290859A - 論理検証方法及び装置 - Google Patents

論理検証方法及び装置

Info

Publication number
JP2001290859A
JP2001290859A JP2000104836A JP2000104836A JP2001290859A JP 2001290859 A JP2001290859 A JP 2001290859A JP 2000104836 A JP2000104836 A JP 2000104836A JP 2000104836 A JP2000104836 A JP 2000104836A JP 2001290859 A JP2001290859 A JP 2001290859A
Authority
JP
Japan
Prior art keywords
circuit
block
mismatch
comparison
hierarchical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000104836A
Other languages
English (en)
Inventor
Kyoji Wada
恭司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000104836A priority Critical patent/JP2001290859A/ja
Priority to US09/630,412 priority patent/US6490710B1/en
Publication of JP2001290859A publication Critical patent/JP2001290859A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 下位階層ブロックでの入力ポート数及び入力
ポートにおける論理が異なっていても論理的等価性を検
証できる論理検証方法及び装置を得ることである。 【解決手段】 下位階層ブロックＸ′に対して論理検証
を実行した後、下位階層ブロックＸ′を比較対象外とし
て上位階層の回路Ｃ′に対して論理検証を実行し、回路
変更によって下位階層ブロックＸ′の入力ポートＢが増
加しても入力ポートＢの等価情報を用いて上位階層の回
路Ｃ′の論理的等価性を検証する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は回路の論理的検証
に係わり、特に論理検証方法及び装置に関するものであ
る。
【０００２】
【従来の技術】回路情報（ネットリスト）が階層的に構
成されている回路に対して回路変更を行う場合、回路全
体では論理的に等価であるにも関わらず、下位階層ブロ
ックで見ると入力ポートの増加及び論理の反転が生じる
ことがある。
【０００３】例えば、図８は特開平９−１４６９９１号
公報に示された従来の論理検証方法のブロック図であ
る。図８を参照して、対応関係抽出手段１１００は回路
変更を行う前後の論理回路（以下、旧論理回路、新論理
回路と示す）における下位階層ブロックからの出力ポー
トあるいは下位階層ブロックへの入力ポートの対応関係
を抽出するものである。
【０００４】また、論理関数計算手段１２００は上記旧
論理回路、新論理回路の入力ポートあるいは出力ポート
の論理関数を計算するものである。論理検証手段１３０
０は旧論理回路、新論理回路の入力ポートでの論理的等
価性を対応関係抽出手段１１００で抽出される対応関係
に従って判定する。
【０００５】また、エラー後方伝搬手段１４００は論理
検証手段１３００による判定の結果旧論理回路、新論理
回路の入力ポートでの論理関数が異なる場合、新論理回
路の入力ポートの論理関数に一致するように旧論理回路
の入力ポートから後方へ向かって計算するものである。
【０００６】また、修正箇所決定手段１５００はエラー
後方伝搬手段１４００の計算結果に基づいて旧論理回路
の修正箇所を決定するものである。仕様関数実現手段１
６００はその修正箇所の仕様関数を実現するものであ
る。保存手段１７００は旧論理回路で修正対象とならな
い部分を保存するものである。
【０００７】
【発明が解決しようとする課題】上記のような論理的に
変更を施した旧論理回路、新論理回路を階層的に実行で
きる論理検証方法を用いて論理等価検証を行うと、下位
階層ブロックでの入力ポート数及び入力ポートにおける
論理が異なるため、正しく比較できないという問題が生
じる。
【０００８】
【課題を解決するための手段】この発明に係る論理検証
方法及び装置は、回路情報が階層的に構成されている回
路に対して回路変更前後の論理等価性を検証する論理検
証方法において、下位階層ブロックに対して論理検証を
実行した後、下位階層ブロックを比較対象外として上位
階層の回路に対して論理検証を実行し、回路の変更によ
って下位階層ブロックの比較ポイント数が増加しても比
較ポイントの等価情報を用いて上位階層の回路の論理的
等価性を検証するものである。
【０００９】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証方法において、第１及び第２の下位階層ブロックの
入力ポート数が異なることを判断し、第２の下位階層ブ
ロックの第２の入力ポートが余っていることを認識する
ステップと、第２の下位階層ブロックの第２の入力ポー
トより回路情報を基に分岐点が見つかるまで後方検索を
行うステップと、後方検索の結果、分岐点を発見するス
テップと、分岐点を発見すると分岐点から前方検索を行
うステップと、前方検索の結果、第２の下位階層ブロッ
クの第１の入力ポートを発見するステップと、第２の下
位階層ブロックの第１及び第２の入力ポートの回路情報
を用いて、第２の下位階層ブロックの第１及び第２の入
力ポートは論理的に等価であるかどうかを判断するステ
ップと、論理的に等価である場合は第２の下位階層ブロ
ックの第１の入力ポート及び第２の入力ポートは等しい
とするステップと、論理的に等価でない場合は分岐点か
ら前方検索を行うステップに戻るステップとを備えるも
のである。
【００１０】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証方法において、第１及び第２の下位階層ブロックの
第１の比較ポイントに不一致が生じる場合、第１及び第
２の下位階層ブロックの第１の比較ポイントとで不一致
解析を行うステップと、不一致の原因として第１及び第
２の下位階層ブロックの第２の比較ポイントを発見する
ステップと、第１及び第２の下位階層ブロックの第２の
比較ポイントを反転させ、第１及び第２の下位階層ブロ
ックの第１の比較ポイントにおける論理を再比較するス
テップと、第１及び第２の下位階層ブロックの第１の比
較ポイントで一致しているかどうか判断するステップ
と、論理的に等価でない場合は第１及び第２の下位階層
ブロックの第１の比較ポイントにおける不一致は真の不
一致とするステップと、論理的に等価である場合は第１
及び第２の下位階層ブロックの第２の比較ポイントは反
転の関係にあるという情報を作成し、第１及び第２の下
位階層ブロックの第２の比較ポイントで上位階層ブロッ
クまたは他の同位階層ブロックにおける論理を情報を用
いて比較するステップと、第１及び第２の下位階層ブロ
ックの第２の比較ポイントで一致しているかどうか判断
するステップと、論理的に等価でない場合は第１及び第
２の下位階層ブロックの第２の比較ポイントにおける不
一致は真の不一致とするステップと、論理的に等価であ
る場合は第１及び第２の下位階層ブロックの第２の比較
ポイントにおける不一致は疑似の不一致とするステップ
とを備えるものである。
【００１１】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証方法において、第１及び第２の同位階層ブロックの
第１の比較ポイントに不一致が生じる場合、第１及び第
２の同位階層ブロックの第１の比較ポイントを反転させ
比較するステップと、第１及び第２の同位階層ブロック
の第１の比較ポイントで一致しているかどうか判断する
ステップと、論理的に等価でない場合は第１及び第２の
同位階層ブロックの第１の比較ポイントにおける不一致
は真の不一致とするステップと、論理的に等価である場
合は第１及び第２の同位階層ブロックの第２の比較ポイ
ントとを比較するステップと、第１及び第２の同位階層
ブロックの第２の比較ポイントで一致しているかどうか
判断するステップと、論理的に等価でない場合は第１の
同位階層ブロックの第１の比較ポイントは第２の同位階
層ブロックの第１の比較ポイントではないという条件を
用いて、第１及び第２の同位階層ブロックの第２の比較
ポイントにおいて再比較を行うステップと、論理的に等
価である場合は第１及び第２の同位階層ブロックの第１
の比較ポイントにおける不一致は真の不一致とするステ
ップと、第１及び第２の同位階層ブロックの第２の比較
ポイントで一致しているかどうか判断するステップと、
論理的に等価でない場合は第１及び第２の同位階層ブロ
ックの第１の比較ポイントにおける不一致は真の不一致
とするステップと、論理的に等価である場合は第１及び
第２の同位階層ブロックの第１の比較ポイントにおける
不一致は疑似の不一致とするステップとを備えるもので
ある。
【００１２】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証装置において、下位階層ブロックに対して論理検証
を実行した後、下位階層ブロックを比較対象外として上
位階層の回路に対して論理検証を実行し、回路の変更に
よって下位階層ブロックの比較ポイント数が増加しても
比較ポイントの等価情報を用いて上位階層の回路の論理
的等価性を検証する手段を備えるものである。
【００１３】さらに、回路情報が階層的に構成されてい
る回路に対して回路変更前後の論理等価性を検証する論
理検証装置において、請求項２乃至４記載のいずれかの
論理検証方法により検証する手段を備えるものである。
【００１４】
【発明の実施の形態】実施の形態１．以下、この発明に
ついて説明する。図１は実施の形態１による論理検証方
法の説明のための回路図である。図１を参照して、回路
Ｃは入力ポートＩ１と、入力ポートＩ１に接続される信
号線と、この信号線に接続されるバッファａ１と、この
バッファａ１の出力信号が入力される入力ポートＡを有
する下位階層ブロックＸとを設ける。下位階層ブロック
Ｘは入力ポートＡに接続される内部信号線と、この内部
信号線に接続される内部回路ｘ１，ｘ２を有する。
【００１５】また、回路Ｃ′は回路Ｃと論理的に等価で
あるとする。回路Ｃ′は入力ポートＩ２と、入力ポート
Ｉ２に接続される信号線と、この信号線に接続されるバ
ッファａ２と、このバッファａ２の出力信号が入力され
るバッファａ３，ａ４と、バッファａ３の出力信号が入
力される入力ポートＡ及びバッファａ４の出力信号が入
力される入力ポートＢを有する下位階層ブロックＸ′と
を設ける。
【００１６】また、バッファａ２の出力信号が入力され
るバッファａ３，ａ４の分岐には分岐点Ｎを設ける。下
位階層ブロックＸ′は入力ポートＡに接続される内部信
号線と、この内部信号線に接続される内部回路ｘ３と、
入力ポートＢに接続される内部信号線と、この内部信号
線に接続される内部回路ｘ４とを有する。
【００１７】また、図２は実施の形態１による論理検証
方法の手順を示す説明図である。図２を参照して、図１
の下位階層ブロックＸ及びＸ′を比較する場合、入力ポ
ートＡは下位階層ブロックＸ及びＸ′の両方に存在す
る。入力ポートＢは下位階層ブロックＸ′にしか存在せ
ず、入力ポートＢは余っている。
【００１８】まず下位階層ブロックＸ及びＸ′において
入力ポート数が異なることを判断し、入力ポートＢは余
っていることを認識する。次に入力ポートＢより回路情
報（ネットリスト）を基に分岐点Ｎが見つかるまで後方
検索を行う。後方検索の結果、分岐点Ｎを発見する。分
岐点Ｎを発見すると分岐点Ｎから前方検索を行う。前方
検索の結果、下位階層ブロックＸ′の入力ポートＡを発
見する。後方検索及び前方検索の途中に通過するゲート
はバッファのみであり、論理の変更（反転）は行われて
いない。
【００１９】従って、下位階層ブロックＸ′の入力ポー
トＡ及びＢは等価であり、下位階層ブロックＸ及びＸ′
とを比較する際には等価情報を用いて行う。即ち、回路
変更により上位階層ブロックまたは他の同位階層ブロッ
クから分岐される２本の信号線が共に１つの階層ブロッ
クに接続される場合、入力ポートＢは変更前の回路には
存在しないので入力ポートＢから後方検索し、分岐点Ｎ
を発見する。次に分岐点Ｎから前方検索し、入力ポート
Ｂと同じ階層ブロックの入力ポートＡを発見する。前方
検索及び後方検索の結果、論理の変更がなければ入力ポ
ートＡ及びＢは等価であり、この情報を当該階層ブロッ
クの比較時に用いる。
【００２０】また、図３は実施の形態１による論理検証
方法のフローチャートである。図３を参照して、まず入
力ポート数が異なることを判断し、入力ポートＢは余っ
ていることを認識する（ステップＳ１）。次に入力ポー
トＢより回路情報（ネットリスト）を基に分岐点が見つ
かるまで後方検索を行う（ステップＳ２）。後方検索の
結果、分岐点Ｎを発見する（ステップＳ３）。分岐点Ｎ
を発見すると分岐点Ｎから前方検索を行う（ステップＳ
４）。
【００２１】前方検索の結果、下位階層ブロックＸ′の
入力ポートＡを発見する（ステップＳ５）。入力ポート
Ｂの回路情報（ネットリスト）及び入力ポートＡの回路
情報（ネットリスト）を用いて、入力ポートＡ及びＢは
論理的に等価であるかどうかを判断する（ステップＳ
６）。Ｙｅｓの場合は入力ポートＡ＝Ｂとする（ステッ
プＳ７）。Ｎｏの場合は分岐点Ｎから前方検索を行うス
テップ（ステップＳ４）に戻る。
【００２２】この実施の形態１による論理検証方法によ
ると、従来の論理検証方法に比べて回路変更により下位
階層ブロックの入力ポート数が増加しても回路の論理的
な等価性を比較するので回路の論理の変更（反転）が起
こり難く、上位階層の回路の論理的等価性を正しく検証
できる。
【００２３】実施の形態２．また、図４は実施の形態２
による論理検証方法の説明のための回路図である。図４
を参照して、下位階層ブロックＹは入力ポートＢと、入
力ポートＢに接続される信号線と、この信号線に接続さ
れる内部回路ｘ５と、内部回路ｘ５に接続されるレジス
タＲ１とを有する。
【００２４】また、下位階層ブロックＹ′は入力ポート
Ｂと、この下位階層ブロックＹ′の外部から入力ポート
Ｂに反転信号を入力するインバータａ５と、入力ポート
Ｂに接続される信号線と、この信号線に接続される内部
インバータａ６と、内部インバータａ６の反転信号が入
力される内部回路ｘ６と、内部回路ｘ６に接続されるレ
ジスタＲ１とを有する。
【００２５】下位階層ブロックＹがＹ′のように変更さ
れるとする。また、上位階層ブロックから見れば論理的
に等価であるとする。下位階層ブロックＹ及びＹ′を比
較すると比較ポイント（レジスタＲ１）で不一致（論理
的に等価でないこと。以下、不一致と示す）が生じる。
このような回路に対しては図５に示すフローで比較する
ことが可能である。
【００２６】図５は実施の形態２による論理検証方法の
フローチャートである。図５を参照して、まず下位階層
ブロックＹの比較ポイント（レジスタＲ１）と下位階層
ブロックＹ′の比較ポイント（レジスタＲ１）とに不一
致が生じるとする（ステップＳ１１）。次に、比較ポイ
ント（レジスタＲ１）で不一致解析を行う（ステップＳ
１２）。不一致の原因として入力ポートＢを発見する
（ステップＳ１３）。入力ポートＢを反転させ、比較ポ
イント（レジスタＲ１）における論理を再比較する（ス
テップＳ１４）。
【００２７】また、比較ポイント（レジスタＲ１）で一
致しているかどうか判断する（ステップＳ１５）。その
結果Ｎｏの場合は比較ポイント（レジスタＲ１）におけ
る不一致は真の不一致とする（ステップＳ１６）。Ｙｅ
ｓの場合は下位階層ブロックＹの入力ポートＢと下位階
層ブロックＹ′の入力ポートＢは反転の関係にあるとい
う情報を作成し、入力ポートＢを比較ポイントとして上
位階層ブロックまたは他の同位階層ブロックにおける論
理を前記情報を用いて比較する（ステップＳ１７）。
【００２８】また、比較ポイント（入力ポートＢ）で一
致しているかどうか判断する（ステップＳ１８）。その
結果Ｎｏの場合は比較ポイント（入力ポートＢ）におけ
る不一致は真の不一致とする（ステップＳ１９）。Ｙｅ
ｓの場合は比較ポイント（入力ポートＢ）における不一
致は疑似の不一致とする（ステップＳ２０）。従って比
較ポイント（入力ポートＢ）における論理は一致するも
のとみなす。
【００２９】この実施の形態２によると実施の形態１に
比べ、さらに階層的に実行可能な論理検証方法を用い
て、回路の論理的に等価性を比較するので回路の論理の
反転が起こった場合でも上位階層の回路の論理的等価性
を正しく検証できる。
【００３０】実施の形態３．また、図６は実施の形態３
による論理検証方法の説明のための回路図である。図６
を参照して、回路Ｚは組み合わせ回路１０１と、組み合
わせ回路１０１に接続されるインバータａ７と、インバ
ータａ７の反転信号が入力されるレジスタＲ１と、レジ
スタＲ１の出力信号が入力される組み合わせ回路１０３
と、組み合わせ回路１０３に接続されるレジスタＲ２と
を有する。
【００３１】また、回路Ｚ′は組み合わせ回路１０５
と、組み合わせ回路１０５に接続されるレジスタＲ１
と、レジスタＲ１の出力信号が入力されるインバータａ
８と、インバータａ８の反転信号が入力される組み合わ
せ回路１０７と、組み合わせ回路１０７に接続されるレ
ジスタＲ２とを有する。
【００３２】回路Ｚ及び回路Ｚ′とは回路動作として論
理的に等価であるとする。従来の論理検証方法では比較
ポイント（レジスタＲ１）間の組み合わせ回路の論理比
較しかできず、比較ポイント（レジスタＲ１及びＲ２）
においては、回路Ｚ及び回路Ｚ′が論理的に不一致とな
る。このような回路に対しては図７に示すフローで比較
することが可能である。
【００３３】図７は実施の形態３による論理検証方法の
フローチャートである。図７を参照して、まず回路Ｚの
レジスタＲ１と回路Ｚ′のレジスタＲ１とに不一致が生
じるとする（ステップＳ１１１）。次に、回路Ｚのレジ
スタＲ１と回路Ｚ′のレジスタＲ１とを反転させ比較す
る（ステップＳ１１２）。
【００３４】また、比較ポイント（レジスタＲ１）で一
致しているかどうか判断する（ステップＳ１１３）。そ
の結果Ｎｏの場合は比較ポイント（レジスタＲ１）にお
ける不一致は真の不一致とする（ステップＳ１１４）。
Ｙｅｓの場合は回路ＺのレジスタＲ２と回路Ｚ′のレジ
スタＲ２とを比較する（ステップＳ１１５）。
【００３５】また、比較ポイント（レジスタＲ２）で一
致しているかどうか判断する（ステップＳ１１６）。そ
の結果Ｎｏの場合は回路ＺのレジスタＲ１は回路Ｚ′の
レジスタＲ１ではない（Ｚ．Ｒ１＝ｎｏｔＺ′．Ｒ１）
の条件を用いて、比較ポイント（レジスタＲ２）におい
て再比較を行う（ステップＳ１１７）。Ｙｅｓの場合は
比較ポイント（レジスタＲ１）における不一致は真の不
一致とする（ステップＳ１１８）。
【００３６】また、比較ポイント（レジスタＲ２）で一
致しているかどうか判断する（ステップＳ１１９）。そ
の結果Ｎｏの場合は比較ポイント（レジスタＲ１）にお
ける不一致は真の不一致とする（ステップＳ１２０）。
Ｙｅｓの場合は比較ポイント（レジスタＲ１）における
不一致は疑似の不一致とする（ステップＳ１２１）。従
って比較ポイント（レジスタＲ１）における論理は一致
するものとみなす。
【００３７】この実施の形態３によると組み合わせ回路
間の異なる比較ポイントにおいても階層的に実行可能な
論理検証方法を用いて、論理的等価性を正しく検証でき
る。
【００３８】
【発明の効果】この発明に係る論理検証方法及び装置
は、回路情報が階層的に構成されている回路に対して回
路変更前後の論理等価性を検証する論理検証方法におい
て、下位階層ブロックに対して論理検証を実行した後、
下位階層ブロックを比較対象外として上位階層の回路に
対して論理検証を実行し、回路の変更によって下位階層
ブロックの比較ポイント数が増加しても比較ポイントの
等価情報を用いて上位階層の回路の論理的等価性を検証
するので、回路情報（ネットリスト）が階層的に構成さ
れている回路に対して論理検証を行う場合、全回路を一
度に比較するよりも、まず下位階層ブロックを比較し、
上位階層ブロックを比較する際には比較済みの下位階層
ブロックを比較対象外として比較する方が実行時間及び
実行時のメモリ使用量の削減が可能であり、回路変更が
生じる回路に対して正しい結果を得ることができ、論理
検証方法の適用範囲を拡大することができる。
【００３９】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証方法において、第１及び第２の下位階層ブロックの
入力ポート数が異なることを判断し、第２の下位階層ブ
ロックの第２の入力ポートが余っていることを認識する
ステップと、第２の下位階層ブロックの第２の入力ポー
トより回路情報を基に分岐点が見つかるまで後方検索を
行うステップと、後方検索の結果、分岐点を発見するス
テップと、分岐点を発見すると分岐点から前方検索を行
うステップと、前方検索の結果、第２の下位階層ブロッ
クの第１の入力ポートを発見するステップと、第２の下
位階層ブロックの第１及び第２の入力ポートの回路情報
を用いて、第２の下位階層ブロックの第１及び第２の入
力ポートは論理的に等価であるかどうかを判断するステ
ップと、論理的に等価である場合は第２の下位階層ブロ
ックの第１の入力ポート及び第２の入力ポートは等しい
とするステップと、論理的に等価でない場合は分岐点か
ら前方検索を行うステップに戻るステップとを備えるこ
とにより、従来の論理検証方法に比べて回路変更により
下位階層ブロックの入力ポート数が増加しても回路の論
理的な等価性を比較するので回路の論理の変更（反転）
が起こり難く、上位階層の回路の論理的等価性を正しく
検証できる。
【００４０】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証方法において、第１及び第２の下位階層ブロックの
第１の比較ポイントに不一致が生じる場合、第１及び第
２の下位階層ブロックの第１の比較ポイントとで不一致
解析を行うステップと、不一致の原因として第１及び第
２の下位階層ブロックの第２の比較ポイントを発見する
ステップと、第１及び第２の下位階層ブロックの第２の
比較ポイントを反転させ、第１及び第２の下位階層ブロ
ックの第１の比較ポイントにおける論理を再比較するス
テップと、第１及び第２の下位階層ブロックの第１の比
較ポイントで一致しているかどうか判断するステップ
と、論理的に等価でない場合は第１及び第２の下位階層
ブロックの第１の比較ポイントにおける不一致は真の不
一致とするステップと、論理的に等価である場合は第１
及び第２の下位階層ブロックの第２の比較ポイントは反
転の関係にあるという情報を作成し、第１及び第２の下
位階層ブロックの第２の比較ポイントで上位階層ブロッ
クまたは他の同位階層ブロックにおける論理を情報を用
いて比較するステップと、第１及び第２の下位階層ブロ
ックの第２の比較ポイントで一致しているかどうか判断
するステップと、論理的に等価でない場合は第１及び第
２の下位階層ブロックの第２の比較ポイントにおける不
一致は真の不一致とするステップと、論理的に等価であ
る場合は第１及び第２の下位階層ブロックの第２の比較
ポイントにおける不一致は疑似の不一致とするステップ
とを備えることにより、さらに階層的に実行可能な論理
検証方法を用いて、回路の論理的等価性を比較するので
回路の論理の反転が起こった場合でも上位階層の回路の
論理的等価性を正しく検証できる。
【００４１】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証方法において、第１及び第２の同位階層ブロックの
第１の比較ポイントに不一致が生じる場合、第１及び第
２の同位階層ブロックの第１の比較ポイントを反転させ
比較するステップと、第１及び第２の同位階層ブロック
の第１の比較ポイントで一致しているかどうか判断する
ステップと、論理的に等価でない場合は第１及び第２の
同位階層ブロックの第１の比較ポイントにおける不一致
は真の不一致とするステップと、論理的に等価である場
合は第１及び第２の同位階層ブロックの第２の比較ポイ
ントとを比較するステップと、第１及び第２の同位階層
ブロックの第２の比較ポイントで一致しているかどうか
判断するステップと、論理的に等価でない場合は第１の
同位階層ブロックの第１の比較ポイントは第２の同位階
層ブロックの第１の比較ポイントではないという条件を
用いて、第１及び第２の同位階層ブロックの第２の比較
ポイントにおいて再比較を行うステップと、論理的に等
価である場合は第１及び第２の同位階層ブロックの第１
の比較ポイントにおける不一致は真の不一致とするステ
ップと、第１及び第２の同位階層ブロックの第２の比較
ポイントで一致しているかどうか判断するステップと、
論理的に等価でない場合は第１及び第２の同位階層ブロ
ックの第１の比較ポイントにおける不一致は真の不一致
とするステップと、論理的に等価である場合は第１及び
第２の同位階層ブロックの第１の比較ポイントにおける
不一致は疑似の不一致とするステップとを備えることに
より、組み合わせ回路間の異なる比較ポイントにおいて
も階層的に実行可能な論理検証方法を用いて、論理的等
価性を正しく検証できる。
【００４２】また、回路情報が階層的に構成されている
回路に対して回路変更前後の論理等価性を検証する論理
検証装置において、下位階層ブロックに対して論理検証
を実行した後、下位階層ブロックを比較対象外として上
位階層の回路に対して論理検証を実行し、回路の変更に
よって下位階層ブロックの比較ポイント数が増加しても
比較ポイントの等価情報を用いて上位階層の回路の論理
的等価性を検証する手段を備えることにより、さらに回
路情報（ネットリスト）が階層的に構成されている回路
に対して論理検証を行う場合、全回路を一度に比較する
よりも、まず下位階層ブロックを比較し、上位階層ブロ
ックを比較する際には比較済みの下位階層ブロックを比
較対象外として比較する方が実行時間及び実行時のメモ
リ使用量の削減が可能であり、回路変更が生じる回路に
対して正しい結果を得ることができ、論理検証装置の適
用範囲を拡大することができる。
【００４３】さらに、回路情報が階層的に構成されてい
る回路に対して回路変更前後の論理等価性を検証する論
理検証装置において、請求項２乃至４記載のいずれかの
論理検証方法により検証する手段を備えることにより、
回路情報（ネットリスト）が階層的に構成されている回
路に対して論理検証を行う場合、全回路を一度に比較す
るよりも、まず下位階層ブロックを比較し、上位階層ブ
ロックを比較する際には比較済みの下位階層ブロックを
比較対象外として比較する方が実行時間及び実行時のメ
モリ使用量の削減が可能であり、回路変更が生じる回路
に対して正しい結果を得ることができ、論理検証装置の
適用範囲を拡大することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による論理検証方法
の説明のための回路図である。
【図２】 この発明の実施の形態１による論理検証方法
の手順を示す説明図である。
【図３】 この発明の実施の形態１による論理検証方法
のフローチャートである。
【図４】 この発明の実施の形態２による論理検証方法
の説明のための回路図である。
【図５】 この発明の実施の形態２による論理検証方法
のフローチャートである。
【図６】 この発明の実施の形態３による論理検証方法
の説明のための回路図である。
【図７】 この発明の実施の形態３による論理検証方法
のフローチャートである。
【図８】 従来の論理検証方法のブロック図である。
【符号の説明】
Ａ 入力ポート Ｂ 入力
ポート Ｎ 分岐点 Ｘ 下位階層ブロック Ｘ′ 下位
階層ブロック Ｙ 下位階層ブロック Ｙ′ 下位
階層ブロック Ｒ１ レジスタ Ｒ２ レジ
スタ Ｚ 回路 Ｚ′ 回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 回路情報が階層的に構成されている回路
    に対して回路変更前後の論理等価性を検証する論理検証
    方法において、 下位階層ブロックに対して論理検証を実行した後、前記
    下位階層ブロックを比較対象外として上位階層の回路に
    対して論理検証を実行し、回路の変更によって前記下位
    階層ブロックの比較ポイント数が増加しても前記比較ポ
    イントの等価情報を用いて前記上位階層の回路の論理的
    等価性を検証することを特徴とする論理検証方法。
  2. 【請求項２】 回路情報が階層的に構成されている回路
    に対して回路変更前後の論理等価性を検証する論理検証
    方法において、 第１及び第２の下位階層ブロックの入力ポート数が異な
    ることを判断し、前記第２の下位階層ブロックの第２の
    入力ポートが余っていることを認識するステップと、 前記第２の下位階層ブロックの第２の入力ポートより前
    記回路情報を基に分岐点が見つかるまで後方検索を行う
    ステップと、 前記後方検索の結果、前記分岐点を発見するステップ
    と、 前記分岐点を発見すると前記分岐点から前方検索を行う
    ステップと、 前記前方検索の結果、前記第２の下位階層ブロックの第
    １の入力ポートを発見するステップと、 前記第２の下位階層ブロックの第１及び第２の入力ポー
    トの回路情報を用いて、前記第２の下位階層ブロックの
    第１及び第２の入力ポートは論理的に等価であるかどう
    かを判断するステップと、 論理的に等価である場合は前記第２の下位階層ブロック
    の第１の入力ポート及び第２の入力ポートは等しいとす
    るステップと、 論理的に等価でない場合は前記分岐点から前方検索を行
    うステップに戻るステップとを備えることを特徴とする
    論理検証方法。
  3. 【請求項３】 回路情報が階層的に構成されている回路
    に対して回路変更前後の論理等価性を検証する論理検証
    方法において、 第１及び第２の下位階層ブロックの第１の比較ポイント
    に不一致が生じる場合、前記第１及び第２の下位階層ブ
    ロックの第１の比較ポイントとで不一致解析を行うステ
    ップと、 前記不一致の原因として前記第１及び第２の下位階層ブ
    ロックの第２の比較ポイントを発見するステップと、 前記第１及び第２の下位階層ブロックの第２の比較ポイ
    ントを反転させ、前記第１及び第２の下位階層ブロック
    の第１の比較ポイントにおける論理を再比較するステッ
    プと、 前記第１及び第２の下位階層ブロックの第１の比較ポイ
    ントで一致しているかどうか判断するステップと、 論理的に等価でない場合は前記第１及び第２の下位階層
    ブロックの第１の比較ポイントにおける不一致は真の不
    一致とするステップと、 論理的に等価である場合は前記第１及び第２の下位階層
    ブロックの第２の比較ポイントは反転の関係にあるとい
    う情報を作成し、前記第１及び第２の下位階層ブロック
    の第２の比較ポイントで上位階層ブロックまたは他の同
    位階層ブロックにおける論理を前記情報を用いて比較す
    るステップと、 前記第１及び第２の下位階層ブロックの第２の比較ポイ
    ントで一致しているかどうか判断するステップと、 論理的に等価でない場合は前記第１及び第２の下位階層
    ブロックの第２の比較ポイントにおける不一致は真の不
    一致とするステップと、 論理的に等価である場合は前記第１及び第２の下位階層
    ブロックの第２の比較ポイントにおける不一致は疑似の
    不一致とするステップとを備えることを特徴とする論理
    検証方法。
  4. 【請求項４】 回路情報が階層的に構成されている回路
    に対して回路変更前後の論理等価性を検証する論理検証
    方法において、 第１及び第２の同位階層ブロックの第１の比較ポイント
    に不一致が生じる場合、前記第１及び第２の同位階層ブ
    ロックの第１の比較ポイントを反転させ比較するステッ
    プと、 前記第１及び第２の同位階層ブロックの第１の比較ポイ
    ントで一致しているかどうか判断するステップと、 論理的に等価でない場合は前記第１及び第２の同位階層
    ブロックの第１の比較ポイントにおける不一致は真の不
    一致とするステップと、 論理的に等価である場合は第１及び第２の同位階層ブロ
    ックの第２の比較ポイントとを比較するステップと、 前記第１及び第２の同位階層ブロックの第２の比較ポイ
    ントで一致しているかどうか判断するステップと、 論理的に等価でない場合は前記第１の同位階層ブロック
    の第１の比較ポイントは前記第２の同位階層ブロックの
    第１の比較ポイントではないという条件を用いて、前記
    第１及び第２の同位階層ブロックの第２の比較ポイント
    において再比較を行うステップと、 論理的に等価である場合は前記第１及び第２の同位階層
    ブロックの第１の比較ポイントにおける不一致は真の不
    一致とするステップと、 また、前記第１及び第２の同位階層ブロックの第２の比
    較ポイントで一致しているかどうか判断するステップ
    と、 論理的に等価でない場合は前記第１及び第２の同位階層
    ブロックの第１の比較ポイントにおける不一致は真の不
    一致とするステップと、 論理的に等価である場合は前記第１及び第２の同位階層
    ブロックの第１の比較ポイントにおける不一致は疑似の
    不一致とするステップとを備えることを特徴とする論理
    検証方法。
  5. 【請求項５】 回路情報が階層的に構成されている回路
    に対して回路変更前後の論理等価性を検証する論理検証
    装置において、 下位階層ブロックに対して論理検証を実行した後、前記
    下位階層ブロックを比較対象外として上位階層の回路に
    対して論理検証を実行し、回路の変更によって前記下位
    階層ブロックの比較ポイント数が増加しても前記比較ポ
    イントの等価情報を用いて前記上位階層の回路の論理的
    等価性を検証する手段を備えることを特徴とする論理検
    証装置。
  6. 【請求項６】 回路情報が階層的に構成されている回路
    に対して回路変更前後の論理等価性を検証する論理検証
    装置において、 請求項２乃至４記載のいずれかの論理検証方法により検
    証する手段を備えることを特徴とする論理検証装置。
JP2000104836A 2000-04-06 2000-04-06 論理検証方法及び装置 Pending JP2001290859A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000104836A JP2001290859A (ja) 2000-04-06 2000-04-06 論理検証方法及び装置
US09/630,412 US6490710B1 (en) 2000-04-06 2000-08-01 Logic verification method and apparatus for logic verification

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000104836A JP2001290859A (ja) 2000-04-06 2000-04-06 論理検証方法及び装置

Publications (1)

Publication Number Publication Date
JP2001290859A true JP2001290859A (ja) 2001-10-19

Family

ID=18618312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000104836A Pending JP2001290859A (ja) 2000-04-06 2000-04-06 論理検証方法及び装置

Country Status (2)

Country Link
US (1) US6490710B1 (ja)
JP (1) JP2001290859A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004033339A1 (de) * 2004-07-09 2006-02-02 Infineon Technologies Ag Verfahren und Vorrichtung zum Auffinden von Schaltungsabweichungen
JP4831375B2 (ja) * 2009-06-26 2011-12-07 日本電気株式会社 検証装置、検証方法、及びプログラム
JP5944358B2 (ja) * 2013-09-10 2016-07-05 株式会社東芝 半導体集積回路の検証装置、半導体集積回路の検証方法、及び、プログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243538B1 (en) * 1989-08-09 1995-11-07 Hitachi Ltd Comparison and verification system for logic circuits and method thereof
DE4423367A1 (de) * 1994-07-04 1996-07-25 Siemens Ag Verfahren zur hierarchischen Logik-Verifikation hochintegrierter Schaltungen
JP2701753B2 (ja) 1994-09-28 1998-01-21 日本電気株式会社 Ｌｓｉの故障箇所推定方法
US5867396A (en) * 1995-08-31 1999-02-02 Xilinx, Inc. Method and apparatus for making incremental changes to an integrated circuit design
JP3179004B2 (ja) * 1995-10-17 2001-06-25 富士通株式会社 論理回路検証システムおよび方法
JPH09146991A (ja) 1995-11-16 1997-06-06 Fujitsu Ltd エンジニアリング・チェンジ論理合成システム
JPH1063707A (ja) * 1996-08-15 1998-03-06 Nec Corp 論理回路検証装置および論理回路検証方法
US5754454A (en) * 1997-03-03 1998-05-19 Motorola, Inc. Method for determining functional equivalence between design models

Also Published As

Publication number Publication date
US6490710B1 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
US6035107A (en) Method for performing functional comparison of combinational circuits
US7260799B2 (en) Exploiting suspected redundancy for enhanced design verification
JPH0922419A (ja) ディジタル回路トポロジーベースのコンピュータ支援設計方法及び装置
JP3137056B2 (ja) 故障伝搬経路抽出システム及びその方法並びにその制御プログラムを記録した記録媒体
US5491639A (en) Procedure for verifying data-processing systems
CN115062570B (zh) 一种形式验证方法、装置、设备及计算机存储介质
Geist et al. RELIC-FUN: Logic identification through functional signal comparisons
US7003743B2 (en) Method and system of data processor design by sensitizing logical difference
WO2022000576A1 (zh) 一种形式验证比较点匹配方法、系统、处理器及存储器
US7237208B1 (en) Managing formal verification complexity of designs with datapaths
JP2001290859A (ja) 論理検証方法及び装置
US6321173B1 (en) System and method for efficient verification of functional equivalence between design models
JP3555071B2 (ja) 故障伝搬経路推定方法、故障伝搬経路推定装置及び記録媒体
US7650579B2 (en) Model correspondence method and device
US7120829B2 (en) Failure propagation path estimate system
Pramanick Delay testing and design for testability for delay faults in combinational logic circuits
Azriel et al. Towards Open Scan for the Open-Source Hardware
JP2007140877A (ja) 論理等価性検証システム及びそれを用いた検証方法
JP2003030270A (ja) 同期式順序回路のプロパティ検証方法および装置
Zhang et al. Logic verification of incomplete functions and design error location
JP3923567B2 (ja) 回路機能抽出方法
JPH02224070A (ja) 論理回路の遅延時間解析装置
JP3092599B2 (ja) 論理回路の故障シミュレーション方法および故障シミュレーション装置
US20060282250A1 (en) Logic simulation method and system
JP3077617B2 (ja) 遅延シミュレータ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060228