JP2001285088A - 送信機 - Google Patents
送信機Info
- Publication number
- JP2001285088A JP2001285088A JP2000096408A JP2000096408A JP2001285088A JP 2001285088 A JP2001285088 A JP 2001285088A JP 2000096408 A JP2000096408 A JP 2000096408A JP 2000096408 A JP2000096408 A JP 2000096408A JP 2001285088 A JP2001285088 A JP 2001285088A
- Authority
- JP
- Japan
- Prior art keywords
- output
- delay
- tap
- outputs
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 最大振幅の入力に備え、変調器や増幅器の構
成が大型化する。 【解決手段】 複数の信号を加算した加算出力を変調手
段で一括変調し出力する送信機を以下の構成とする。複
数の信号を加算した加算出力を遅延し出力する１個又は
複数個の遅延素子からなる遅延手段と、遅延手段を構成
する１個又は複数個の遅延素子の任意のタップから出力
された遅延出力を入力し、当該遅延出力の振幅を制限し
て出力する振幅制限手段と、振幅制限手段の出力を入力
し、所定の信号成分のみを変調手段に出力する濾波手段
と、遅延手段を構成する１個又は複数個の遅延素子の各
タップ出力を入力し、当該複数個のタップ出力に基づい
て濾波手段の出力ピーク値を予測し、濾波手段の出力に
現れる信号レベルが所定レベルとなるように振幅制限手
段のスレッショルドを制御するピーク値予測手段との構
成とする。
成が大型化する。 【解決手段】 複数の信号を加算した加算出力を変調手
段で一括変調し出力する送信機を以下の構成とする。複
数の信号を加算した加算出力を遅延し出力する１個又は
複数個の遅延素子からなる遅延手段と、遅延手段を構成
する１個又は複数個の遅延素子の任意のタップから出力
された遅延出力を入力し、当該遅延出力の振幅を制限し
て出力する振幅制限手段と、振幅制限手段の出力を入力
し、所定の信号成分のみを変調手段に出力する濾波手段
と、遅延手段を構成する１個又は複数個の遅延素子の各
タップ出力を入力し、当該複数個のタップ出力に基づい
て濾波手段の出力ピーク値を予測し、濾波手段の出力に
現れる信号レベルが所定レベルとなるように振幅制限手
段のスレッショルドを制御するピーク値予測手段との構
成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、通信装置の送信機
に関する。
に関する。
【０００２】
【従来の技術】ＣＤＭＡ（符号分割マルチプルアクセ
ス）その他の送信機においては、直交する複数の信号を
加算後、当該信号を一括変調する方式が採られる。図２
に、この種の送信機の従来構成を示す。当該送信機は、
複数の信号を加算する加算手段１Ｉ及び１Ｑと、上記加
算手段のそれぞれに対応し、所定の信号成分のみを出力
する濾波器２Ｉ及び２Ｑと、各濾波器２Ｉ及び２Ｑの出
力を一括変調（図では直交変調）する直交変調器３と、
直交変調器３の出力を増幅する増幅器４とを基本構成と
する。
ス）その他の送信機においては、直交する複数の信号を
加算後、当該信号を一括変調する方式が採られる。図２
に、この種の送信機の従来構成を示す。当該送信機は、
複数の信号を加算する加算手段１Ｉ及び１Ｑと、上記加
算手段のそれぞれに対応し、所定の信号成分のみを出力
する濾波器２Ｉ及び２Ｑと、各濾波器２Ｉ及び２Ｑの出
力を一括変調（図では直交変調）する直交変調器３と、
直交変調器３の出力を増幅する増幅器４とを基本構成と
する。
【０００３】
【発明が解決しようとする課題】かかる構成の送信機で
は、加算手段に入力される信号の極性が揃った場合に、
加算出力の振幅が瞬間的に大きな振幅になる。このた
め、変調器３や後続の増幅器４には、かかる場合の線形
性を確保するため多くの消費電力を必要としたり、大電
力用のトランジスタが必要となる。また、変調器３にお
いては、大きな局部発振信号が必要である等の問題があ
った。
は、加算手段に入力される信号の極性が揃った場合に、
加算出力の振幅が瞬間的に大きな振幅になる。このた
め、変調器３や後続の増幅器４には、かかる場合の線形
性を確保するため多くの消費電力を必要としたり、大電
力用のトランジスタが必要となる。また、変調器３にお
いては、大きな局部発振信号が必要である等の問題があ
った。
【０００４】
【課題を解決するための手段】（Ａ）かかる課題を解決
するため、第１の発明では、複数の信号を加算した加算
出力を変調手段で一括変調し出力する送信機において、
以下の手段を備えるようにする。すなわち、(1) 複数の
信号を加算した加算出力を遅延し出力する１個又は複数
個の遅延素子からなる遅延手段と、(2) 遅延手段を構成
する１個又は複数個の遅延素子の任意のタップから出力
された遅延出力を入力し、当該遅延出力の振幅を制限し
て出力する振幅制限手段と、(3) 振幅制限手段の出力を
入力し、所定の信号成分のみを上記変調手段に出力する
濾波手段と、(4) 遅延手段を構成する１個又は複数個の
遅延素子の各タップ出力を入力し、当該複数個のタップ
出力に基づいて濾波手段の出力ピーク値を予測し、濾波
手段の出力に現れる信号レベルが所定レベルとなるよう
に振幅制限手段のスレッショルドを制御するピーク値予
測手段とを備えるようにする。
するため、第１の発明では、複数の信号を加算した加算
出力を変調手段で一括変調し出力する送信機において、
以下の手段を備えるようにする。すなわち、(1) 複数の
信号を加算した加算出力を遅延し出力する１個又は複数
個の遅延素子からなる遅延手段と、(2) 遅延手段を構成
する１個又は複数個の遅延素子の任意のタップから出力
された遅延出力を入力し、当該遅延出力の振幅を制限し
て出力する振幅制限手段と、(3) 振幅制限手段の出力を
入力し、所定の信号成分のみを上記変調手段に出力する
濾波手段と、(4) 遅延手段を構成する１個又は複数個の
遅延素子の各タップ出力を入力し、当該複数個のタップ
出力に基づいて濾波手段の出力ピーク値を予測し、濾波
手段の出力に現れる信号レベルが所定レベルとなるよう
に振幅制限手段のスレッショルドを制御するピーク値予
測手段とを備えるようにする。
【０００５】（Ｂ）また、第２の発明では、複数の信号
を加算した加算出力を変調手段で一括変調し出力する送
信機において、以下の手段を備えるようにする。すなわ
ち、(1) 複数の信号を加算した加算出力を遅延し出力す
る１個又は複数個の遅延素子からなる遅延手段と、(2)
遅延手段を構成する１個又は複数個の遅延素子の任意の
タップから出力された遅延出力を入力し、当該遅延出力
の振幅を制限して出力する振幅制限手段と、(3) 振幅制
限手段の出力を入力し、一括変調して出力する変調手段
と、(4) 変調手段の出力を入力し、所定の信号成分のみ
を出力する濾波手段と、(5) 遅延手段を構成する１個又
は複数個の遅延素子の各タップ出力を入力し、当該複数
個のタップ出力に基づいて変調手段の出力ピーク値を予
測し、変調手段の出力に現れる信号レベルが所定レベル
となるように上記振幅制御手段のスレッショルドを制御
するピーク値予測手段とを備えるようにする。
を加算した加算出力を変調手段で一括変調し出力する送
信機において、以下の手段を備えるようにする。すなわ
ち、(1) 複数の信号を加算した加算出力を遅延し出力す
る１個又は複数個の遅延素子からなる遅延手段と、(2)
遅延手段を構成する１個又は複数個の遅延素子の任意の
タップから出力された遅延出力を入力し、当該遅延出力
の振幅を制限して出力する振幅制限手段と、(3) 振幅制
限手段の出力を入力し、一括変調して出力する変調手段
と、(4) 変調手段の出力を入力し、所定の信号成分のみ
を出力する濾波手段と、(5) 遅延手段を構成する１個又
は複数個の遅延素子の各タップ出力を入力し、当該複数
個のタップ出力に基づいて変調手段の出力ピーク値を予
測し、変調手段の出力に現れる信号レベルが所定レベル
となるように上記振幅制御手段のスレッショルドを制御
するピーク値予測手段とを備えるようにする。
【０００６】（Ｃ）また、第３の発明では、複数の信号
を加算した加算出力を変調手段で一括変調し出力する送
信機において、以下の手段を備えるようにする。すなわ
ち、(1) 複数の信号を加算した加算出力を遅延し出力す
る１個又は複数個の遅延素子からなる遅延手段と、(2)
遅延手段を構成する１個又は複数個の遅延素子の任意の
タップから出力された遅延出力を入力し、所定の信号成
分のみを変調手段に出力する濾波手段と、(3) 濾波手段
の出力を入力し、一括変調して出力する変調手段と、
(4) 変調手段の出力を増幅する増幅手段と、(5) 遅延手
段を構成する１個又は複数個の遅延素子の各タップ出力
を入力し、当該複数個のタップ出力に基づいて変調手段
の出力レベルを予測し、増幅手段が飽和しないように増
幅手段の電源電圧及び又はバイアス電圧を制御するピー
ク値予測手段とを備えるようにする。
を加算した加算出力を変調手段で一括変調し出力する送
信機において、以下の手段を備えるようにする。すなわ
ち、(1) 複数の信号を加算した加算出力を遅延し出力す
る１個又は複数個の遅延素子からなる遅延手段と、(2)
遅延手段を構成する１個又は複数個の遅延素子の任意の
タップから出力された遅延出力を入力し、所定の信号成
分のみを変調手段に出力する濾波手段と、(3) 濾波手段
の出力を入力し、一括変調して出力する変調手段と、
(4) 変調手段の出力を増幅する増幅手段と、(5) 遅延手
段を構成する１個又は複数個の遅延素子の各タップ出力
を入力し、当該複数個のタップ出力に基づいて変調手段
の出力レベルを予測し、増幅手段が飽和しないように増
幅手段の電源電圧及び又はバイアス電圧を制御するピー
ク値予測手段とを備えるようにする。
【０００７】（Ｄ）また、第４の発明では、複数の信号
を加算した加算出力を変調手段で一括変調し出力する送
信機において、以下の手段を備えるようにする。すなわ
ち、(1) 複数の信号を加算した加算出力を遅延し出力す
る１個又は複数個の遅延素子からなる遅延手段と、(2)
遅延手段を構成する１個又は複数個の遅延素子の任意の
タップから出力された遅延出力を入力し、一括変調して
出力する変調手段と、(3) 変調手段の出力を入力し、所
定の信号成分のみを出力する濾波手段と、(4) 濾波手段
の出力を増幅する増幅手段と、(5) 遅延手段を構成する
１個又は複数個の遅延素子の各タップ出力を入力し、当
該複数個のタップ出力に基づいて変調手段の出力レベル
を予測し、増幅手段が飽和しないように増幅手段の電源
電圧及び又はバイアス電圧を制御するピーク値予測手段
とを備えるようにする。
を加算した加算出力を変調手段で一括変調し出力する送
信機において、以下の手段を備えるようにする。すなわ
ち、(1) 複数の信号を加算した加算出力を遅延し出力す
る１個又は複数個の遅延素子からなる遅延手段と、(2)
遅延手段を構成する１個又は複数個の遅延素子の任意の
タップから出力された遅延出力を入力し、一括変調して
出力する変調手段と、(3) 変調手段の出力を入力し、所
定の信号成分のみを出力する濾波手段と、(4) 濾波手段
の出力を増幅する増幅手段と、(5) 遅延手段を構成する
１個又は複数個の遅延素子の各タップ出力を入力し、当
該複数個のタップ出力に基づいて変調手段の出力レベル
を予測し、増幅手段が飽和しないように増幅手段の電源
電圧及び又はバイアス電圧を制御するピーク値予測手段
とを備えるようにする。
【０００８】
【発明の実施の形態】（Ａ）第１の実施形態 以下、本発明に係る送信機の第１の実施形態を説明す
る。この第１の実施形態に係る送信機は、加算器と振幅
制限手段の間にタップ付遅延手段を有し、１個又は複数
のタップ出力を基に後続の濾波器出力又は直交変換出力
が所定のレベル以下となるように振幅制限器の制限レベ
ルを適応的に制御する点で共通する。
る。この第１の実施形態に係る送信機は、加算器と振幅
制限手段の間にタップ付遅延手段を有し、１個又は複数
のタップ出力を基に後続の濾波器出力又は直交変換出力
が所定のレベル以下となるように振幅制限器の制限レベ
ルを適応的に制御する点で共通する。
【０００９】（Ａ−１）実施例１ 図１に、第１の実施形態に係る送信機の第１の実施例を
示す。ここで図１は、本発明に関連する主要な回路部分
を機能ブロック的に表したものである。従って、実際の
回路構成がこの回路構成に限定されることはない。
示す。ここで図１は、本発明に関連する主要な回路部分
を機能ブロック的に表したものである。従って、実際の
回路構成がこの回路構成に限定されることはない。
【００１０】図１の送信機は、加算器１Ｉ及び１Ｑと、
濾波器２Ｉ及び２Ｑと、直交変調器３と、増幅器４と、
遅延手段を構成する遅延素子５Ｉ１〜５Ｉｎ及び５Ｑ１
〜５Ｑｎと、ピーク値予測回路６と、振幅制限器７Ｉ及
び７Ｑとからなる。
濾波器２Ｉ及び２Ｑと、直交変調器３と、増幅器４と、
遅延手段を構成する遅延素子５Ｉ１〜５Ｉｎ及び５Ｑ１
〜５Ｑｎと、ピーク値予測回路６と、振幅制限器７Ｉ及
び７Ｑとからなる。
【００１１】加算手段１Ｉは、ｎチャンネルの同相信号
（すなわち、信号Ｉ−１〜Ｉ−ｎ）を加算し、同相加算
出力として出力する。一方、加算手段１Ｑは、ｎチャン
ネルの直交信号（すなわち、信号Ｑ−１〜Ｑ−ｎ）を加
算し、直交加算出力として出力する。
（すなわち、信号Ｉ−１〜Ｉ−ｎ）を加算し、同相加算
出力として出力する。一方、加算手段１Ｑは、ｎチャン
ネルの直交信号（すなわち、信号Ｑ−１〜Ｑ−ｎ）を加
算し、直交加算出力として出力する。
【００１２】遅延素子５Ｉ１〜５Ｉｎは同相加算出力を
入力し、素子数に応じた遅延出力を生成する遅延手段で
ある。一方、遅延素子５Ｑ１〜５Ｑｎは直交加算出力を
入力し、素子数に応じた遅延出力を生成する遅延手段で
ある。この実施例の場合、遅延素子単体の遅延時間はい
ずれも同じものとする。なお図には、いずれの遅延手段
も３つの遅延素子からなる場合を示しているが、当該遅
延手段の個数は言うまでもなく任意であり、１個でも良
い。
入力し、素子数に応じた遅延出力を生成する遅延手段で
ある。一方、遅延素子５Ｑ１〜５Ｑｎは直交加算出力を
入力し、素子数に応じた遅延出力を生成する遅延手段で
ある。この実施例の場合、遅延素子単体の遅延時間はい
ずれも同じものとする。なお図には、いずれの遅延手段
も３つの遅延素子からなる場合を示しているが、当該遅
延手段の個数は言うまでもなく任意であり、１個でも良
い。
【００１３】ピーク値予測回路６は、遅延素子５Ｉ１〜
５Ｉｎ及び５Ｑ１〜５Ｑｎの前後タップ位置から遅延出
力を入力し、濾波器２Ｉ及び２Ｑのそれぞれから出力さ
れる出力のピーク値を予測する。
５Ｉｎ及び５Ｑ１〜５Ｑｎの前後タップ位置から遅延出
力を入力し、濾波器２Ｉ及び２Ｑのそれぞれから出力さ
れる出力のピーク値を予測する。
【００１４】振幅制限器７Ｉ及び７Ｑは、遅延素子５Ｉ
１〜５Ｉｎ及び５Ｑ１〜５Ｑｎのうち任意のタップ位置
から遅延出力（図１の場合、遅延素子５Ｉｎの前側の接
続タップ出力と遅延素子５Ｑｎの前側の接続タップ出
力）を入力し、対応する遅延出力の振幅を所定レベル以
下に制限する。
１〜５Ｉｎ及び５Ｑ１〜５Ｑｎのうち任意のタップ位置
から遅延出力（図１の場合、遅延素子５Ｉｎの前側の接
続タップ出力と遅延素子５Ｑｎの前側の接続タップ出
力）を入力し、対応する遅延出力の振幅を所定レベル以
下に制限する。
【００１５】濾波器２Ｉ及び２Ｑは、それぞれ対応する
振幅制限器７Ｉ及び７Ｑから振幅制限された信号を入力
し、所定の信号成分のみを通過させる。
振幅制限器７Ｉ及び７Ｑから振幅制限された信号を入力
し、所定の信号成分のみを通過させる。
【００１６】直交変調器３は、同相信号に対応する濾波
器２Ｉの出力と、直交信号に対応する濾波器２Ｑの出力
との直交成分を一括変調する。なお変調出力は、増幅器
４で増幅され、不図示の回路を通じて送信される。
器２Ｉの出力と、直交信号に対応する濾波器２Ｑの出力
との直交成分を一括変調する。なお変調出力は、増幅器
４で増幅され、不図示の回路を通じて送信される。
【００１７】以上の構成のうち、本実施例に特徴的な部
分は、ピーク値予測回路６を用いて振幅制限器７Ｉ及び
７Ｑの出力振幅に制限を加えるようにした点である。か
かる構成を採用する理由は、以下の点に着目するためで
ある。
分は、ピーク値予測回路６を用いて振幅制限器７Ｉ及び
７Ｑの出力振幅に制限を加えるようにした点である。か
かる構成を採用する理由は、以下の点に着目するためで
ある。
【００１８】一般に、濾波器２Ｉ及び２Ｑの出力は時間
軸で観測すると、現在時刻の前後の干渉信号が加算され
て出力されることが知られており、周波数領域で急峻に
減衰させるほど前後からの干渉量が大きくなる。
軸で観測すると、現在時刻の前後の干渉信号が加算され
て出力されることが知られており、周波数領域で急峻に
減衰させるほど前後からの干渉量が大きくなる。
【００１９】従って、濾波器２Ｉ及び２Ｑの伝達関数が
分かっていると、濾波器２Ｉ及び２Ｑに入力される時系
列信号に応じた濾波出力を予測できる。
分かっていると、濾波器２Ｉ及び２Ｑに入力される時系
列信号に応じた濾波出力を予測できる。
【００２０】そこで、本実施例においては、かかる原理
に基づいて、濾波器２Ｉ及び２Ｑそれぞれの前段にタッ
プ付の遅延手段（５Ｉ１〜５Ｉｎ及び５Ｑ１〜５Ｑｎ）
を用意し、ピーク値予測回路６によって濾波出力のピー
ク値を予測する構成を採る。その際、濾波出力に所定の
大きさ以上のピーク値が出力されることが予測される
と、濾波器の前段に位置する振幅制限器７Ｉ及び７Ｑの
制限値であるスレッショルドレベルを制御し、濾波器２
Ｉ及び２Ｑの各出力レペルが所定値以下となるように制
御する。
に基づいて、濾波器２Ｉ及び２Ｑそれぞれの前段にタッ
プ付の遅延手段（５Ｉ１〜５Ｉｎ及び５Ｑ１〜５Ｑｎ）
を用意し、ピーク値予測回路６によって濾波出力のピー
ク値を予測する構成を採る。その際、濾波出力に所定の
大きさ以上のピーク値が出力されることが予測される
と、濾波器の前段に位置する振幅制限器７Ｉ及び７Ｑの
制限値であるスレッショルドレベルを制御し、濾波器２
Ｉ及び２Ｑの各出力レペルが所定値以下となるように制
御する。
【００２１】言い換えると、加算器１Ｉ及び１Ｑのそれ
ぞれにおいて瞬間的に振幅が大きくなったものを抑圧す
ると同時に、濾波器２Ｉ及び２Ｑのそれぞれのチップ間
干渉で発生される所定値以上のピーク出力も抑圧するこ
とができる。
ぞれにおいて瞬間的に振幅が大きくなったものを抑圧す
ると同時に、濾波器２Ｉ及び２Ｑのそれぞれのチップ間
干渉で発生される所定値以上のピーク出力も抑圧するこ
とができる。
【００２２】該ピーク値予測回路６には、予測した出力
ピーク値をアドレスとする記憶回路を用意しておき、該
記憶回路には該アドレスに応じた振幅制御器７Ｉ及び７
Ｑのスレッショルドレベルを記憶させておく。
ピーク値をアドレスとする記憶回路を用意しておき、該
記憶回路には該アドレスに応じた振幅制御器７Ｉ及び７
Ｑのスレッショルドレベルを記憶させておく。
【００２３】以上説明したように、濾波器２Ｉ及び２Ｑ
で生じるチップ間干渉の大きさを濾波器に加える以前の
信号から予測し、濾波出力でピーク値が所定の大きさに
制御されるので、後続の直交変調器や増幅器の所要の線
形性の範囲を抑圧することができ、消費電力の低減や変
調器に設ける必要のある局部発振レベルの抑圧に効果を
期待できる。
で生じるチップ間干渉の大きさを濾波器に加える以前の
信号から予測し、濾波出力でピーク値が所定の大きさに
制御されるので、後続の直交変調器や増幅器の所要の線
形性の範囲を抑圧することができ、消費電力の低減や変
調器に設ける必要のある局部発振レベルの抑圧に効果を
期待できる。
【００２４】（Ａ−２）実施例２ 図３に、第１の実施形態の第２の実施例を示す。この実
施例は、前提とする送信機の構成が第１の実施例と異な
るものの基本的な技術思想は同じものである。相違点
は、濾波器２の位置である。第１の実施例の場合、濾波
器２は直交変調器３の前段に配置されていたが、第２の
実施例の場合、濾波器２は直交変調器３の後段に配置さ
れている。
施例は、前提とする送信機の構成が第１の実施例と異な
るものの基本的な技術思想は同じものである。相違点
は、濾波器２の位置である。第１の実施例の場合、濾波
器２は直交変調器３の前段に配置されていたが、第２の
実施例の場合、濾波器２は直交変調器３の後段に配置さ
れている。
【００２５】このため、この第２の実施例では、濾波器
の前段に位置する振幅制限器７Ｉ及び７Ｑの制限値であ
るスレッショルドレベルを制御し、直交変調器３及び濾
波器２の出力レベルが所定値以下となるように制御す
る。
の前段に位置する振幅制限器７Ｉ及び７Ｑの制限値であ
るスレッショルドレベルを制御し、直交変調器３及び濾
波器２の出力レベルが所定値以下となるように制御す
る。
【００２６】ただし、この実施例におけるピーク値予測
回路６は、濾波器２の出力予測から対応する直交変調器
３の出力ピーク値を予測し、その出力が所定レベル以下
となるように振幅制限器７Ｉ及び７Ｑのスレッショルド
レベルを制限する。かかる制御とすることにより、加算
器１Ｉ及び１Ｑのそれぞれにおいて瞬間的に振幅が大き
くなったものを抑圧すると同時に、濾波器２のチップ間
干渉で発生される所定値以上のピーク値も抑圧すること
ができる。
回路６は、濾波器２の出力予測から対応する直交変調器
３の出力ピーク値を予測し、その出力が所定レベル以下
となるように振幅制限器７Ｉ及び７Ｑのスレッショルド
レベルを制限する。かかる制御とすることにより、加算
器１Ｉ及び１Ｑのそれぞれにおいて瞬間的に振幅が大き
くなったものを抑圧すると同時に、濾波器２のチップ間
干渉で発生される所定値以上のピーク値も抑圧すること
ができる。
【００２７】かくして、この第２の実施例の場合にも第
１の実施例と同様の効果が得られる。
１の実施例と同様の効果が得られる。
【００２８】なおここでは、濾波器２の出力レベルも考
慮した上で直交変調器３の出力レベルを予測するものと
して説明したが、単純に直交変調器３の出力レベルのみ
を予測する場合であっても、直交変調器３から出力され
る信号の出力ピークが一定レベル以下に制限されること
によって、濾波器２で生じるチップ間干渉も何らの制御
を行わない場合に比して確実に小さくできる。従って、
この場合にも、直交変調器３や後段の増幅器４の所要の
線形性の範囲を抑圧することができ、消費電力の低減や
変調器に設ける必要のある局部発振レベルの抑圧に効果
を期待できる。
慮した上で直交変調器３の出力レベルを予測するものと
して説明したが、単純に直交変調器３の出力レベルのみ
を予測する場合であっても、直交変調器３から出力され
る信号の出力ピークが一定レベル以下に制限されること
によって、濾波器２で生じるチップ間干渉も何らの制御
を行わない場合に比して確実に小さくできる。従って、
この場合にも、直交変調器３や後段の増幅器４の所要の
線形性の範囲を抑圧することができ、消費電力の低減や
変調器に設ける必要のある局部発振レベルの抑圧に効果
を期待できる。
【００２９】（Ａ−３）実施例３ 図４に、第１の実施形態の第３の実施例を示す。この実
施例は、第１の実施例よりも更に多くの信号を扱う必要
がある場合の構成例である。
施例は、第１の実施例よりも更に多くの信号を扱う必要
がある場合の構成例である。
【００３０】このため、本実施例における送信機では変
調器を複数用意し、各変調器の出力を後段に配したハイ
ブリッド加算器で加算後、共通に増幅する構成を採る。
図４では、ｍ（＞ｎ）チャンネルの同相信号（信号Ｉ−
１〜Ｉ−ｍ）と直交信号（信号Ｑ−１〜Ｑ−ｍ）を２分
割して処理する場合について示す。
調器を複数用意し、各変調器の出力を後段に配したハイ
ブリッド加算器で加算後、共通に増幅する構成を採る。
図４では、ｍ（＞ｎ）チャンネルの同相信号（信号Ｉ−
１〜Ｉ−ｍ）と直交信号（信号Ｑ−１〜Ｑ−ｍ）を２分
割して処理する場合について示す。
【００３１】図４に示す第３の実施例では、ｍチャンネ
ルの同相信号をｎチャンネルの同相信号（信号Ｉ−１〜
Ｉ−ｎ）とｍ−ｎチャンネルの同相信号（信号Ｉ−ｎ＋
１〜Ｉ−ｍ）とに分割し、前者を図中上段の同相信号用
加算器１Ｉに入力し、後者を図中下段の同相信号用加算
器１Ｉ’に入力する。
ルの同相信号をｎチャンネルの同相信号（信号Ｉ−１〜
Ｉ−ｎ）とｍ−ｎチャンネルの同相信号（信号Ｉ−ｎ＋
１〜Ｉ−ｍ）とに分割し、前者を図中上段の同相信号用
加算器１Ｉに入力し、後者を図中下段の同相信号用加算
器１Ｉ’に入力する。
【００３２】他方、ｍチャンネルの直交信号をｎチャン
ネルの直交信号（信号Ｑ−１〜Ｑ−ｎ）とｍ−ｎチャン
ネルの直交信号（信号Ｑ−ｎ＋１〜Ｑ−ｍ）とに分割
し、前者を図中上段の直交信号用加算器１Ｑに入力し、
後者を図中下段の直交信号用加算器１Ｑ’に入力する。
ネルの直交信号（信号Ｑ−１〜Ｑ−ｎ）とｍ−ｎチャン
ネルの直交信号（信号Ｑ−ｎ＋１〜Ｑ−ｍ）とに分割
し、前者を図中上段の直交信号用加算器１Ｑに入力し、
後者を図中下段の直交信号用加算器１Ｑ’に入力する。
【００３３】ここで、加算器から直交変換器までの構成
は第１の実施例のものと同じであり、ピーク値予測回路
６は濾波器２Ｉ、２Ｉ’、２Ｑ、２Ｑ’の出力ピークを
予測し、その値が所定レベル以下になるように振幅を制
限する。かくして、加算器８にはこのように振幅制限さ
れた信号が入力されてハイブリッド加算されることにな
る。従って、増幅器４に入力される信号の振幅も所定の
大きさ以下に抑圧されることになる。
は第１の実施例のものと同じであり、ピーク値予測回路
６は濾波器２Ｉ、２Ｉ’、２Ｑ、２Ｑ’の出力ピークを
予測し、その値が所定レベル以下になるように振幅を制
限する。かくして、加算器８にはこのように振幅制限さ
れた信号が入力されてハイブリッド加算されることにな
る。従って、増幅器４に入力される信号の振幅も所定の
大きさ以下に抑圧されることになる。
【００３４】このように、第３の実施例の場合にも、第
１の実施例と同様の効果が得られる。なお、図４では第
１の実施例の２段構成とする場合について説明したが、
第２の実施例の２段構成とする場合であっても同様の効
果を期待できる。因みに、この場合には、濾波器２と直
交変調器３との接続構成を図３のように接続し、濾波器
２の出力を加算器８に入力する構成とすれば良い。
１の実施例と同様の効果が得られる。なお、図４では第
１の実施例の２段構成とする場合について説明したが、
第２の実施例の２段構成とする場合であっても同様の効
果を期待できる。因みに、この場合には、濾波器２と直
交変調器３との接続構成を図３のように接続し、濾波器
２の出力を加算器８に入力する構成とすれば良い。
【００３５】（Ｂ）第２の実施形態 以下、本発明に係る送信機の第２の実施形態を説明す
る。この第２の実施形態に係る送信機は、加算器と振幅
制限手段の間にタップ付遅延手段を有し、１個又は複数
のタップ出力を基に後続の増幅手段の供給電源電圧又は
増幅手段のバイアス電圧を制御して、増幅手段における
許容歪がクリアされるように振幅制限器の制限レベルを
適応的に制御する点で共通する。
る。この第２の実施形態に係る送信機は、加算器と振幅
制限手段の間にタップ付遅延手段を有し、１個又は複数
のタップ出力を基に後続の増幅手段の供給電源電圧又は
増幅手段のバイアス電圧を制御して、増幅手段における
許容歪がクリアされるように振幅制限器の制限レベルを
適応的に制御する点で共通する。
【００３６】（Ｂ−１）実施例１ 図５に、第２の実施形態に係る送信機の第２の実施例を
示す。ここで図５は、本発明に関連する主要な回路部分
を機能ブロック的に表したものである。従って、実際の
回路構成がこの回路構成に限定されることはない。
示す。ここで図５は、本発明に関連する主要な回路部分
を機能ブロック的に表したものである。従って、実際の
回路構成がこの回路構成に限定されることはない。
【００３７】図５の送信機は、加算器１Ｉ及び１Ｑと、
濾波器２Ｉ及び２Ｑと、直交変換器３と、増幅器４と、
遅延手段を構成する遅延素子５Ｉ１〜５Ｉｎ及び５Ｑ１
〜５Ｑｎと、ピーク値予測回路６と、制御回路９とから
なる。
濾波器２Ｉ及び２Ｑと、直交変換器３と、増幅器４と、
遅延手段を構成する遅延素子５Ｉ１〜５Ｉｎ及び５Ｑ１
〜５Ｑｎと、ピーク値予測回路６と、制御回路９とから
なる。
【００３８】ここで、加算器１Ｉ及び１Ｑ、濾波器２Ｉ
及び２Ｑ、直交変換器３、増幅器４、遅延手段を構成す
る遅延素子５Ｉ１〜５Ｉｎ及び５Ｑ１〜５Ｑｎの構成
は、第１の実施形態の第１の実施例と同じである。
及び２Ｑ、直交変換器３、増幅器４、遅延手段を構成す
る遅延素子５Ｉ１〜５Ｉｎ及び５Ｑ１〜５Ｑｎの構成
は、第１の実施形態の第１の実施例と同じである。
【００３９】すなわち、加算器１Ｉはｎチャンネルの同
相信号Ｉ−１〜Ｉ−ｎを加算し、これを対応する遅延手
段に出力する。また、加算器１Ｑはｎチャンネルの直交
信号Ｑ−１〜Ｑ−ｎを加算し、これを対応する遅延手段
に出力する。
相信号Ｉ−１〜Ｉ−ｎを加算し、これを対応する遅延手
段に出力する。また、加算器１Ｑはｎチャンネルの直交
信号Ｑ−１〜Ｑ−ｎを加算し、これを対応する遅延手段
に出力する。
【００４０】遅延手段は、各遅延素子５Ｉ１〜５Ｉｎ及
び５Ｑ１〜５Ｑｎの各タップ位置よりタップ位置に応じ
た遅延出力をピーク値予測回路６に出力する。また、任
意のタップからそのタップ位置に応じた遅延出力を濾波
器２Ｉ及び２Ｑに出力する。
び５Ｑ１〜５Ｑｎの各タップ位置よりタップ位置に応じ
た遅延出力をピーク値予測回路６に出力する。また、任
意のタップからそのタップ位置に応じた遅延出力を濾波
器２Ｉ及び２Ｑに出力する。
【００４１】各濾波器２Ｉ及び２Ｑは、各出力を直交変
調器３に入力し、増幅器４からは一括変調後の信号が増
幅されて出力される。
調器３に入力し、増幅器４からは一括変調後の信号が増
幅されて出力される。
【００４２】第１の実施形態との違いは、この実施例に
おけるピーク値予測回路６が、遅延手段の各タップ位置
からの遅延出力に基づいて濾波器２Ｉ及び２Ｑのそれぞ
れから出力される出力のピーク値を予測すると、その予
測値を後段の制御回路９へそのまま出力する点と、予測
値を入力した制御回路９が各予測値から増幅器４で発生
される歪レベルを予測し、当該歪レベルが所定値以下と
なるように増幅器の電源電圧やバイアス電圧を最適化す
る点である。
おけるピーク値予測回路６が、遅延手段の各タップ位置
からの遅延出力に基づいて濾波器２Ｉ及び２Ｑのそれぞ
れから出力される出力のピーク値を予測すると、その予
測値を後段の制御回路９へそのまま出力する点と、予測
値を入力した制御回路９が各予測値から増幅器４で発生
される歪レベルを予測し、当該歪レベルが所定値以下と
なるように増幅器の電源電圧やバイアス電圧を最適化す
る点である。
【００４３】かかる制御を行う理由は、第１の実施形態
と同じである。すなわち、一般に、濾波器２Ｉ及び２Ｑ
の出力は時間軸で観測すると、現在時刻の前後の干渉信
号が加算されて出力されることが知られており、周波数
領域で急峻に減衰させるほど前後からの干渉量が大きく
なるためである。
と同じである。すなわち、一般に、濾波器２Ｉ及び２Ｑ
の出力は時間軸で観測すると、現在時刻の前後の干渉信
号が加算されて出力されることが知られており、周波数
領域で急峻に減衰させるほど前後からの干渉量が大きく
なるためである。
【００４４】そこで、本実施形態においても、濾波器２
Ｉ及び２Ｑの伝達関数を基に入力される時系列信号に応
じた濾波出力を予測し、一括変調後の該変調出力が所定
の電力となるよう増幅器４における増幅度の最適化を図
る。
Ｉ及び２Ｑの伝達関数を基に入力される時系列信号に応
じた濾波出力を予測し、一括変調後の該変調出力が所定
の電力となるよう増幅器４における増幅度の最適化を図
る。
【００４５】なお、制御回路９は、ピーク値予測回路９
から入力のあった予測値に基づいて最適なバイアス電圧
や電源電圧を演算により求めるものとする。演算に必要
な関数は予め記憶手段に格納されている。もっとも、同
相信号についての予測値と直交信号についての予測値と
の組み合わせと、最適なバイアス電圧又は電源電圧とを
対応付けて格納したテーブルから読み出すことも可能で
ある。
から入力のあった予測値に基づいて最適なバイアス電圧
や電源電圧を演算により求めるものとする。演算に必要
な関数は予め記憶手段に格納されている。もっとも、同
相信号についての予測値と直交信号についての予測値と
の組み合わせと、最適なバイアス電圧又は電源電圧とを
対応付けて格納したテーブルから読み出すことも可能で
ある。
【００４６】以上述べたように、変調器出力の瞬時値
（予測値）に応答してバイアス電圧や電源電圧が最適化
されるので、加算手段に入力される信号数や加算による
ピーク値電圧に対し、増幅器において発生する歪のレベ
ルを所定値以下に抑圧できる。すなわち、増幅器におけ
る消費電力を抑圧できる。
（予測値）に応答してバイアス電圧や電源電圧が最適化
されるので、加算手段に入力される信号数や加算による
ピーク値電圧に対し、増幅器において発生する歪のレベ
ルを所定値以下に抑圧できる。すなわち、増幅器におけ
る消費電力を抑圧できる。
【００４７】（Ｂ−２）実施例２ 図６に、第２の実施形態の第２の実施例を示す。この実
施例は、第１の実施形態における第２の実施例に対応す
るものである。すなわち、前述の第２の実施形態の第１
の実施例とは、濾波器２と直交変調器３の配置が入れ替
えた以外の相違はない。
施例は、第１の実施形態における第２の実施例に対応す
るものである。すなわち、前述の第２の実施形態の第１
の実施例とは、濾波器２と直交変調器３の配置が入れ替
えた以外の相違はない。
【００４８】従って、この実施例の場合にも、推測され
た濾波器出力の瞬時値に応答して増幅器４のバイアス電
圧や電源電圧が最適化されることになり、加算手段に入
力される信号数や加算によるピーク値電圧に応じ、増幅
器において発生される歪のレベルを所定値以下に抑圧で
きる。すなわち、増幅器における消費電力を抑圧でき
る。
た濾波器出力の瞬時値に応答して増幅器４のバイアス電
圧や電源電圧が最適化されることになり、加算手段に入
力される信号数や加算によるピーク値電圧に応じ、増幅
器において発生される歪のレベルを所定値以下に抑圧で
きる。すなわち、増幅器における消費電力を抑圧でき
る。
【００４９】
【発明の効果】（Ａ）以上のように第１〜第３の各発明
によれば、加算手段と振幅制限手段の間にタップ付の遅
延手段を配置し、当該遅延手段の１個又は複数のタップ
出力に基づいて濾波手段の出力又は変調手段の出力が所
定レベル以下となるように振幅制限手段の制限レベルを
適応的に制御することにより、変調手段の最大出力を一
定レベル以下に制限できる。かくして、変調手段で消費
される電力の低下を実現できる。
によれば、加算手段と振幅制限手段の間にタップ付の遅
延手段を配置し、当該遅延手段の１個又は複数のタップ
出力に基づいて濾波手段の出力又は変調手段の出力が所
定レベル以下となるように振幅制限手段の制限レベルを
適応的に制御することにより、変調手段の最大出力を一
定レベル以下に制限できる。かくして、変調手段で消費
される電力の低下を実現できる。
【００５０】（Ｂ）また以上のように第４及び第５の各
発明によれば、加算手段と振幅制限手段の間にタップ付
の遅延手段を配置し、当該遅延手段の１個又は複数のタ
ップ出力に基づいて増幅手段の供給電源電圧又はバイア
ス電圧を適応的に制御することにより、増幅手段で発生
する歪を許容範囲内に制限できる
発明によれば、加算手段と振幅制限手段の間にタップ付
の遅延手段を配置し、当該遅延手段の１個又は複数のタ
ップ出力に基づいて増幅手段の供給電源電圧又はバイア
ス電圧を適応的に制御することにより、増幅手段で発生
する歪を許容範囲内に制限できる
【図１】第１の実施形態に係る送信機の第１の実施例を
示すブロック図である。
示すブロック図である。
【図２】送信機の従来構成例を示すブロック図である。
【図３】第１の実施形態に係る送信機の第２の実施例を
示すブロック図である。
示すブロック図である。
【図４】第１の実施形態に係る送信機の第３の実施例を
示すブロック図である。
示すブロック図である。
【図５】第２の実施形態に係る送信機の第１の実施例を
示すブロック図である。
示すブロック図である。
【図６】第２の実施形態に係る送信機の第２の実施例を
示すブロック図である。
示すブロック図である。
１Ｉ、１Ｑ、８…加算器、２Ｉ、２Ｑ…濾波器、３…直
交変調器、４…増幅器、５Ｉ１〜５Ｉｎ、５Ｑ１〜５Ｑ
ｎ…遅延素子、６…ピーク値予測回路、７Ｉ、７Ｑ…振
幅制限器、９…制御回路。
交変調器、４…増幅器、５Ｉ１〜５Ｉｎ、５Ｑ１〜５Ｑ
ｎ…遅延素子、６…ピーク値予測回路、７Ｉ、７Ｑ…振
幅制限器、９…制御回路。
Claims (5)
- 【請求項１】 複数の信号を加算した加算出力を変調手
段で一括変調し出力する送信機において、 複数の信号を加算した加算出力を遅延し出力する１個又
は複数個の遅延素子からなる遅延手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の任
意のタップから出力された遅延出力を入力し、当該遅延
出力の振幅を制限して出力する振幅制限手段と、 上記振幅制限手段の出力を入力し、所定の信号成分のみ
を上記変調手段に出力する濾波手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の各
タップ出力を入力し、当該複数個のタップ出力に基づい
て上記濾波手段の出力ピーク値を予測し、濾波手段の出
力に現れる信号レベルが所定レベルとなるように上記振
幅制限手段のスレッショルドを制御するピーク値予測手
段とを備えることを特徴とする送信機。 - 【請求項２】 複数の信号を加算した加算出力を変調手
段で一括変調し出力する送信機において、 複数の信号を加算した加算出力を遅延し出力する１個又
は複数個の遅延素子からなる遅延手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の任
意のタップから出力された遅延出力を入力し、当該遅延
出力の振幅を制限して出力する振幅制限手段と、 上記振幅制限手段の出力を入力し、一括変調して出力す
る変調手段と、 上記変調手段の出力を入力し、所定の信号成分のみを出
力する濾波手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の各
タップ出力を入力し、当該複数個のタップ出力に基づい
て上記変調手段の出力ピーク値を予測し、変調手段の出
力に現れる信号レベルが所定レベルとなるように上記振
幅制御手段のスレッショルドを制御するピーク値予測手
段とを備えることを特徴とする送信機。 - 【請求項３】 請求項１又は２に記載の送信機におい
て、 上記ピーク値予測手段は、予測した上記出力ピーク値を
アドレス入力とする記憶回路を有し、当該記憶回路に
は、予め計算された振幅制限器の制限スレッショルドが
アドレスに対応して格納されていることを特徴とする送
信機。 - 【請求項４】 複数の信号を加算した加算出力を変調手
段で一括変調し出力する送信機において、 複数の信号を加算した加算出力を遅延し出力する１個又
は複数個の遅延素子からなる遅延手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の任
意のタップから出力された遅延出力を入力し、所定の信
号成分のみを上記変調手段に出力する濾波手段と、 上記濾波手段の出力を入力し、一括変調して出力する変
調手段と、 上記変調手段の出力を増幅する増幅手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の各
タップ出力を入力し、当該複数個のタップ出力に基づい
て上記変調手段の出力レベルを予測し、増幅手段が飽和
しないように増幅手段の電源電圧及び又はバイアス電圧
を制御するピーク値予測手段とを備えることを特徴とす
る送信機。 - 【請求項５】 複数の信号を加算した加算出力を変調手
段で一括変調し出力する送信機において、 複数の信号を加算した加算出力を遅延し出力する１個又
は複数個の遅延素子からなる遅延手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の任
意のタップから出力された遅延出力を入力し、一括変調
して出力する変調手段と、 上記変調手段の出力を入力し、所定の信号成分のみを出
力する濾波手段と、 上記濾波手段の出力を増幅する増幅手段と、 上記遅延手段を構成する１個又は複数個の遅延素子の各
タップ出力を入力し、当該複数個のタップ出力に基づい
て上記変調手段の出力レベルを予測し、増幅手段が飽和
しないように増幅手段の電源電圧及び又はバイアス電圧
を制御するピーク値予測手段とを備えることを特徴とす
る送信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000096408A JP2001285088A (ja) | 2000-03-31 | 2000-03-31 | 送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000096408A JP2001285088A (ja) | 2000-03-31 | 2000-03-31 | 送信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001285088A true JP2001285088A (ja) | 2001-10-12 |
Family
ID=18611180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000096408A Withdrawn JP2001285088A (ja) | 2000-03-31 | 2000-03-31 | 送信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001285088A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081791A1 (fr) * | 2002-03-06 | 2003-10-02 | Nec Corporation | Appareil de commande de puissance d'emission et procede associe |
| EP1391996A3 (en) * | 2002-08-22 | 2005-11-23 | Nec Corporation | Amplitude limiting circuit and CDMA communication apparatus |
| US7519097B2 (en) | 2002-02-27 | 2009-04-14 | Fujitsu Limited | Spread-signal multiplexing circuit |
-
2000
- 2000-03-31 JP JP2000096408A patent/JP2001285088A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519097B2 (en) | 2002-02-27 | 2009-04-14 | Fujitsu Limited | Spread-signal multiplexing circuit |
| WO2003081791A1 (fr) * | 2002-03-06 | 2003-10-02 | Nec Corporation | Appareil de commande de puissance d'emission et procede associe |
| EP1391996A3 (en) * | 2002-08-22 | 2005-11-23 | Nec Corporation | Amplitude limiting circuit and CDMA communication apparatus |
| US7369580B2 (en) | 2002-08-22 | 2008-05-06 | Nec Corporation | Amplitude limiting circuit and CDMA communication apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5524415B2 (ja) | 複素被変調波形のプリディストーション | |
| US7932790B2 (en) | Switched modulation of a radio-frequency amplifier | |
| EP2041867B1 (en) | Amplifier employing interleaved signals for pwm ripple suppression | |
| US8009765B2 (en) | Digital polar transmitter | |
| KR101055933B1 (ko) | 저 피크 대 평균비를 가진 위상 변조 신호용 전치 보상기 | |
| JP2005295597A (ja) | 最適化するために入力駆動リミタを使用する線形進行波管増幅器 | |
| KR100438445B1 (ko) | 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로 | |
| JP2008539601A (ja) | ポーラ変調送信回路及び通信機器 | |
| US8854128B2 (en) | Amplifying device and signal processing device | |
| US8010063B2 (en) | Signal enhancement in RF transmitters employing non-linear filtering | |
| TWI442697B (zh) | 射頻功率放大器之前饋線性化 | |
| US9240759B2 (en) | Amplifier assembly | |
| JP2008167289A (ja) | 送信装置 | |
| JP2001285088A (ja) | 送信機 | |
| JP2001094371A (ja) | 増幅されるべき信号を含む通信システムにおいて使用するための方法および増幅されるべき信号を処理するための方法および増幅されるべき信号のピークを制限するためのシステム | |
| JPH1093450A (ja) | 送信装置 | |
| EP2685690B1 (en) | Technique for generating a radio frequency signal based on an offset compensation signal | |
| JP4222368B2 (ja) | 信号処理装置、及びダイレクトコンバージョン受信装置 | |
| KR20190072979A (ko) | 고조파 잡음이 저감된 초퍼 안정화 증폭기 | |
| JP2003526973A (ja) | アナログ信号をディジタル信号に変換する方法 | |
| KR100623353B1 (ko) | 전치 보상 송신 장치 및 전치 보상 송신 기능을 갖는휴대용 단말기 | |
| JP2002185547A (ja) | 半導体集積回路装置 | |
| JP2006304229A (ja) | 非線形変換回路 | |
| JP3998630B2 (ja) | 電力増幅器 | |
| KR20020061727A (ko) | 이동통신시스템의 송신전력 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060728 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |