JP2001274114A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001274114A JP2001274114A JP2000087810A JP2000087810A JP2001274114A JP 2001274114 A JP2001274114 A JP 2001274114A JP 2000087810 A JP2000087810 A JP 2000087810A JP 2000087810 A JP2000087810 A JP 2000087810A JP 2001274114 A JP2001274114 A JP 2001274114A
- Authority
- JP
- Japan
- Prior art keywords
- film
- connection hole
- semiconductor substrate
- gas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】アスペクト比の高い接続孔の内部を金属膜で埋
め込む場合に、ミッシングを発生させずに良好に接続孔
内を埋め込む半導体装置及びその製造方法を提供するこ
と。 【解決手段】半導体基板１上の層間絶縁膜５に形成され
た接続孔６の内壁一面及び層間絶縁膜５上にバリアメタ
ル層７を成膜し。その後、アニールを行ない接続孔６と
半導体基板１との界面付近にＴｉシリサイド層８を形成
する。次に、原料ガスとしてＷＦ６、還元性ガスとして
ＳｉＨ４及びＨ２、またキャリアガスとしてＨｅを導入
して、Blanket Ｗ ＣＶＤ法により、ＷＦ６を還元さ
せて層間絶縁膜５上及び接続孔６内にＷ膜９を形成し接
続孔内６を埋め込む。また、この際、常温で液体である
トリエチルシラノールＳｉ（Ｃ２Ｈ５）３ＯＨ２７をバ
ブリング法により成膜チャンバー２１内に導入する。
め込む場合に、ミッシングを発生させずに良好に接続孔
内を埋め込む半導体装置及びその製造方法を提供するこ
と。 【解決手段】半導体基板１上の層間絶縁膜５に形成され
た接続孔６の内壁一面及び層間絶縁膜５上にバリアメタ
ル層７を成膜し。その後、アニールを行ない接続孔６と
半導体基板１との界面付近にＴｉシリサイド層８を形成
する。次に、原料ガスとしてＷＦ６、還元性ガスとして
ＳｉＨ４及びＨ２、またキャリアガスとしてＨｅを導入
して、Blanket Ｗ ＣＶＤ法により、ＷＦ６を還元さ
せて層間絶縁膜５上及び接続孔６内にＷ膜９を形成し接
続孔内６を埋め込む。また、この際、常温で液体である
トリエチルシラノールＳｉ（Ｃ２Ｈ５）３ＯＨ２７をバ
ブリング法により成膜チャンバー２１内に導入する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層金属配線層を
有する半導体装置の製造方法のうち、特に、半導体基板
と配線層を接続するためあるいは配線層同士を接続する
ための接続孔に関するものである。
有する半導体装置の製造方法のうち、特に、半導体基板
と配線層を接続するためあるいは配線層同士を接続する
ための接続孔に関するものである。
【０００２】
【従来の技術】近年、半導体装置の微細化、集積化が進
むことに伴い、配線の幅は小さくなり、また配線層は多
層化している。多層構造では、上層配線層と下層配線層
とを接続するため、接続孔、例えば、コンタクトホール
やヴィアホール等が形成されている。この接続孔を埋め
込むための技術としては、従来、スパッタリング技術が
用いられていたが、微細化が進み接続孔のアスペクト比
（＝接続孔の深さ／接続孔径）が増大しているため、ス
パッタリング技術により例えばＡｌ膜を成膜すると十分
なカバレッジが得られず、段切れを起こしてしまうとい
う問題があった。この問題を解決する方法の一つとして
は、全面ＣＶＤ（Blanket ＣＶＤ）法があげられる。
以下、従来の半導体装置の製造方法について図１５を参
照して説明する。図１５は、従来の半導体装置の断面図
である。図１５に示されているように、不純物領域１０
２が形成されている半導体基板１０１上に層間絶縁膜１
０３を形成し、不純物領域１０２上の層間絶縁膜１０３
を開口し接続孔１０４を形成する。次に、埋め込む金属
膜と半導体基板１０１あるいは層間絶縁膜１０３との密
着性を向上させるために、層間絶縁膜１０３上及び接続
孔１０４の内壁全面にＴｉ膜とＴｉＮ膜の積層膜をバリ
アメタル層１０５としてスパッタリング法により連続成
膜する。その後、アニールを行ない、接続孔１０４と半
導体基板１０１との界面付近にＴｉシリサイド膜層１０
６を形成する。
むことに伴い、配線の幅は小さくなり、また配線層は多
層化している。多層構造では、上層配線層と下層配線層
とを接続するため、接続孔、例えば、コンタクトホール
やヴィアホール等が形成されている。この接続孔を埋め
込むための技術としては、従来、スパッタリング技術が
用いられていたが、微細化が進み接続孔のアスペクト比
（＝接続孔の深さ／接続孔径）が増大しているため、ス
パッタリング技術により例えばＡｌ膜を成膜すると十分
なカバレッジが得られず、段切れを起こしてしまうとい
う問題があった。この問題を解決する方法の一つとして
は、全面ＣＶＤ（Blanket ＣＶＤ）法があげられる。
以下、従来の半導体装置の製造方法について図１５を参
照して説明する。図１５は、従来の半導体装置の断面図
である。図１５に示されているように、不純物領域１０
２が形成されている半導体基板１０１上に層間絶縁膜１
０３を形成し、不純物領域１０２上の層間絶縁膜１０３
を開口し接続孔１０４を形成する。次に、埋め込む金属
膜と半導体基板１０１あるいは層間絶縁膜１０３との密
着性を向上させるために、層間絶縁膜１０３上及び接続
孔１０４の内壁全面にＴｉ膜とＴｉＮ膜の積層膜をバリ
アメタル層１０５としてスパッタリング法により連続成
膜する。その後、アニールを行ない、接続孔１０４と半
導体基板１０１との界面付近にＴｉシリサイド膜層１０
６を形成する。
【０００３】次に、原料ガスとしてＷＦ６、還元性ガス
としてＳｉＨ４、Ｈ２等を用いて、Ａｒをキャリアガス
とし、基板温度約４５０℃程度でＷＦ６を還元させるこ
とによって、基板上全面に均一な厚さに成膜することが
できるBlanket Ｗ ＣＶＤ法により、層間絶縁膜１０
３上及び接続孔１０４内にＷ膜１０７を形成し接続孔１
０４内を埋め込む。その後、ＣＭＰ（Chemical Mechan
ical Polish）法により不要な部分のＷ膜１０７を研磨
により除去し、表面を平坦化する（図示せず）。以上に
より、従来の半導体装置の製造工程が終了する。
としてＳｉＨ４、Ｈ２等を用いて、Ａｒをキャリアガス
とし、基板温度約４５０℃程度でＷＦ６を還元させるこ
とによって、基板上全面に均一な厚さに成膜することが
できるBlanket Ｗ ＣＶＤ法により、層間絶縁膜１０
３上及び接続孔１０４内にＷ膜１０７を形成し接続孔１
０４内を埋め込む。その後、ＣＭＰ（Chemical Mechan
ical Polish）法により不要な部分のＷ膜１０７を研磨
により除去し、表面を平坦化する（図示せず）。以上に
より、従来の半導体装置の製造工程が終了する。
【０００４】
【発明が解決しようとする課題】配線の微細化に伴い、
半導体基板と配線層間、あるいは配線層同士を電気的に
接続するための接続孔１０４は、そのアスペクト比が増
大していく傾向にある。例えば、接続孔径０．２５μｍ
でアスペクト比（以下、Ａ／Ｒ）約３の接続孔１０４を
埋め込む場合と接続孔径０．１８μｍでＡ／Ｒ約４の接
続孔１０４を埋め込む場合を比べてみると、後者の場
合、初期成膜段階において材料ガスのＷＦ６や還元性ガ
スのＳｉＨ４が十分に接続孔底部にまで供給されないた
め、接続孔１０４の底部まで十分に成膜することができ
ず、図１６（ｂ）に示されるように、孔底部の金属膜消
失現象であるミッシングが生じてしまい、段切れが発生
しやすくなり、信頼性が劣化するという問題があった。
本発明は上記のような事情を考慮し、アスペクト比の高
い接続孔の内部が良好に埋め込まれる半導体装置及びそ
の製造方法を実現することを目的としている。
半導体基板と配線層間、あるいは配線層同士を電気的に
接続するための接続孔１０４は、そのアスペクト比が増
大していく傾向にある。例えば、接続孔径０．２５μｍ
でアスペクト比（以下、Ａ／Ｒ）約３の接続孔１０４を
埋め込む場合と接続孔径０．１８μｍでＡ／Ｒ約４の接
続孔１０４を埋め込む場合を比べてみると、後者の場
合、初期成膜段階において材料ガスのＷＦ６や還元性ガ
スのＳｉＨ４が十分に接続孔底部にまで供給されないた
め、接続孔１０４の底部まで十分に成膜することができ
ず、図１６（ｂ）に示されるように、孔底部の金属膜消
失現象であるミッシングが生じてしまい、段切れが発生
しやすくなり、信頼性が劣化するという問題があった。
本発明は上記のような事情を考慮し、アスペクト比の高
い接続孔の内部が良好に埋め込まれる半導体装置及びそ
の製造方法を実現することを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置の製造方法は、半導体基板上に絶
縁膜を形成する工程と、前記絶縁膜に前記半導体基板に
達する程度の深さを有する接続孔を形成する工程と、金
属元素を含む原料ガス、還元性ガス及び拡散促進ガスを
前記半導体基板の全面に供給し前記接続孔内を金属膜で
埋め込む工程とを具備したことを特徴とするものであ
る。また、半導体基板上に絶縁膜を形成する工程と、前
記絶縁膜に前記半導体基板に達する程度の深さを有する
接続孔を形成する工程と、金属元素を含む原料ガス、還
元性ガス、及び炭素、水素、酸素のうちの少なくとも１
つ以上を含むシリコン化合物を前記半導体基板の全面に
供給し前記接続孔内を金属膜で埋め込む工程とを具備し
たことを特徴とする半導体装置の製造方法がある。ま
た、半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜に前記半導体基板に達する程度の深さを有する接続孔
を形成する工程と、金属元素を含む原料ガス、還元性ガ
ス、拡散促進ガス、及び炭素、水素、酸素のうちの少な
くとも１つ以上を含むシリコン化合物を前記半導体基板
の全面に供給し前記接続孔内を金属膜で埋め込む工程と
を具備したことを特徴とする半導体装置の製造方法があ
る。
に本発明の半導体装置の製造方法は、半導体基板上に絶
縁膜を形成する工程と、前記絶縁膜に前記半導体基板に
達する程度の深さを有する接続孔を形成する工程と、金
属元素を含む原料ガス、還元性ガス及び拡散促進ガスを
前記半導体基板の全面に供給し前記接続孔内を金属膜で
埋め込む工程とを具備したことを特徴とするものであ
る。また、半導体基板上に絶縁膜を形成する工程と、前
記絶縁膜に前記半導体基板に達する程度の深さを有する
接続孔を形成する工程と、金属元素を含む原料ガス、還
元性ガス、及び炭素、水素、酸素のうちの少なくとも１
つ以上を含むシリコン化合物を前記半導体基板の全面に
供給し前記接続孔内を金属膜で埋め込む工程とを具備し
たことを特徴とする半導体装置の製造方法がある。ま
た、半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜に前記半導体基板に達する程度の深さを有する接続孔
を形成する工程と、金属元素を含む原料ガス、還元性ガ
ス、拡散促進ガス、及び炭素、水素、酸素のうちの少な
くとも１つ以上を含むシリコン化合物を前記半導体基板
の全面に供給し前記接続孔内を金属膜で埋め込む工程と
を具備したことを特徴とする半導体装置の製造方法があ
る。
【０００６】更に、前記拡散促進ガスは、原子番号２０
以下の不活性ガスであることが望ましい。更に、前記拡
散促進ガスは、ヘリウムガスであることが望ましい。ま
た、前記シリコン化合物は、トリアルキルシラノールま
たはその多量体、あるいはその塩化物またはその弗化物
であることが望ましい。更に、前記シリコン化合物のア
ルキル基がメチル基、エチル基、プロピル基、ブチル基
のいずれかであることが望ましい。また、前記シリコン
化合物は、低分子シロキサンまたはその多重体、あるい
はその塩化物またはその弗化物であることが望ましい。
更に、前記シリコン化合物は、重合度が１乃至４である
ことが望ましい。また、前記接続孔内を埋め込む工程
は、全面ＣＶＤ法によることが望ましい。また、前記金
属膜は、Ｗ膜、ＴｉＮ膜、ＷＮ膜、ＷＳｉ膜、Ａｌ膜の
うちのいずれかであることが望ましい。
以下の不活性ガスであることが望ましい。更に、前記拡
散促進ガスは、ヘリウムガスであることが望ましい。ま
た、前記シリコン化合物は、トリアルキルシラノールま
たはその多量体、あるいはその塩化物またはその弗化物
であることが望ましい。更に、前記シリコン化合物のア
ルキル基がメチル基、エチル基、プロピル基、ブチル基
のいずれかであることが望ましい。また、前記シリコン
化合物は、低分子シロキサンまたはその多重体、あるい
はその塩化物またはその弗化物であることが望ましい。
更に、前記シリコン化合物は、重合度が１乃至４である
ことが望ましい。また、前記接続孔内を埋め込む工程
は、全面ＣＶＤ法によることが望ましい。また、前記金
属膜は、Ｗ膜、ＴｉＮ膜、ＷＮ膜、ＷＳｉ膜、Ａｌ膜の
うちのいずれかであることが望ましい。
【０００７】
【発明の実施の形態】以下、図面を参照して本発明の第
１の実施の形態にかかる半導体装置の製造方法について
説明する。図１は、本発明の実施の形態にかかる半導体
装置の断面図である。図１に示されているように、不純
物領域２が形成されている半導体基板１上にＴＥＯＳ
（Tetraethoxysilane）とＯ２とを原料ガスとする絶縁
膜３を形成し、この絶縁膜３上にＢＰＳＧ膜４を堆積さ
せ、層間絶縁膜５を形成する。次に、不純物領域２上の
絶縁膜３及びＢＰＳＧ膜４を開口し接続孔６を形成す
る。次に、埋め込む金属膜と半導体基板１あるいは絶縁
膜３及びＢＰＳＧ膜４からなる層間絶縁膜５との密着性
を向上させるために、層間絶縁膜５上及び接続孔６の内
壁全面にＴｉ膜とＴｉＮ膜の積層膜をバリアメタル層７
としてスパッタリング法により連続成膜する。その後、
アニールを行ない、接続孔６と半導体基板１との界面付
近にＴｉシリサイド層８を形成する。次に、基板温度：
約４５０℃程度、圧力：約０．１Ｔｏｒｒ程度の条件下
で、原料ガスとしてＷＦ６を約４０ｓｃｃｍ、還元性ガ
スとしてＳｉＨ４を３０ｓｃｃｍ、Ｈ２を約１０００ｓ
ｃｃｍ、またキャリアガスとしてＨｅを約１０００ｓｃ
ｃｍ導入して、Blanket Ｗ ＣＶＤ法により、ＷＦ６
を還元させることによって層間絶縁膜５上及び接続孔６
内にＷ膜９を形成し接続孔内６を埋め込む。その後、Ｃ
ＭＰ法により不要な部分のＷ膜９を研磨により除去し、
表面を平坦化する（図示せず）。以上により、本発明の
第１の実施の形態にかかる半導体装置の製造工程が終了
する。
１の実施の形態にかかる半導体装置の製造方法について
説明する。図１は、本発明の実施の形態にかかる半導体
装置の断面図である。図１に示されているように、不純
物領域２が形成されている半導体基板１上にＴＥＯＳ
（Tetraethoxysilane）とＯ２とを原料ガスとする絶縁
膜３を形成し、この絶縁膜３上にＢＰＳＧ膜４を堆積さ
せ、層間絶縁膜５を形成する。次に、不純物領域２上の
絶縁膜３及びＢＰＳＧ膜４を開口し接続孔６を形成す
る。次に、埋め込む金属膜と半導体基板１あるいは絶縁
膜３及びＢＰＳＧ膜４からなる層間絶縁膜５との密着性
を向上させるために、層間絶縁膜５上及び接続孔６の内
壁全面にＴｉ膜とＴｉＮ膜の積層膜をバリアメタル層７
としてスパッタリング法により連続成膜する。その後、
アニールを行ない、接続孔６と半導体基板１との界面付
近にＴｉシリサイド層８を形成する。次に、基板温度：
約４５０℃程度、圧力：約０．１Ｔｏｒｒ程度の条件下
で、原料ガスとしてＷＦ６を約４０ｓｃｃｍ、還元性ガ
スとしてＳｉＨ４を３０ｓｃｃｍ、Ｈ２を約１０００ｓ
ｃｃｍ、またキャリアガスとしてＨｅを約１０００ｓｃ
ｃｍ導入して、Blanket Ｗ ＣＶＤ法により、ＷＦ６
を還元させることによって層間絶縁膜５上及び接続孔６
内にＷ膜９を形成し接続孔内６を埋め込む。その後、Ｃ
ＭＰ法により不要な部分のＷ膜９を研磨により除去し、
表面を平坦化する（図示せず）。以上により、本発明の
第１の実施の形態にかかる半導体装置の製造工程が終了
する。
【０００８】本発明の第１の実施の形態によれば、キャ
リアガスを従来のＡｒからＨｅにかえることによって、
拡散係数が約２０倍上昇し、同じ環境でのガスの拡散速
度が増大する。従って、原料ガスのＷＦ６や還元性ガス
のＳｉＨ４が接続孔６の底部に入りこみやすくなりサイ
ドカバレッジが向上する。図２に示されているように、
接続孔径０．２５μｍでアスペクト比（以下、Ａ／Ｒ）
約３の接続孔６を埋め込む場合と接続孔径０．１８μｍ
でＡ／Ｒ約４の接続孔６を埋め込む場合を比べると、図
２（ｂ）のＡ／Ｒ約４の場合でも接続孔６底部までＷ膜
９が形成され、従来に比べてカバレッジが向上している
ことがわかる。図３に示されているように、サイドカバ
レッジは接続孔６上部付近での金属膜１０の接続孔６側
壁からの成長と接続孔６底部付近での金属膜１０の接続
孔６側壁からの成長の割合を示すものであり、接続孔６
上部付近の接続孔６側壁からの金属膜１０の膜厚をＡ、
接続孔６底部付近の接続孔６側壁からの金属膜１０の膜
厚をＢとすると、サイドカバレッジ＝β／αであらわす
ことができる。図４のアスペクト比（Ａ／Ｒ）によるサ
イドカバレッジ（β／α）の変化を見ると、従来では、
アスペクト比が４になるとβ／αはほぼ０％となり、接
続孔６の底部にはほとんどＷ膜９が形成されないが、本
発明では、β／α＝６０％にまで向上し、段切れが起き
ない程度にまで良好にＷ膜９が埋め込まれていることが
わかる。
リアガスを従来のＡｒからＨｅにかえることによって、
拡散係数が約２０倍上昇し、同じ環境でのガスの拡散速
度が増大する。従って、原料ガスのＷＦ６や還元性ガス
のＳｉＨ４が接続孔６の底部に入りこみやすくなりサイ
ドカバレッジが向上する。図２に示されているように、
接続孔径０．２５μｍでアスペクト比（以下、Ａ／Ｒ）
約３の接続孔６を埋め込む場合と接続孔径０．１８μｍ
でＡ／Ｒ約４の接続孔６を埋め込む場合を比べると、図
２（ｂ）のＡ／Ｒ約４の場合でも接続孔６底部までＷ膜
９が形成され、従来に比べてカバレッジが向上している
ことがわかる。図３に示されているように、サイドカバ
レッジは接続孔６上部付近での金属膜１０の接続孔６側
壁からの成長と接続孔６底部付近での金属膜１０の接続
孔６側壁からの成長の割合を示すものであり、接続孔６
上部付近の接続孔６側壁からの金属膜１０の膜厚をＡ、
接続孔６底部付近の接続孔６側壁からの金属膜１０の膜
厚をＢとすると、サイドカバレッジ＝β／αであらわす
ことができる。図４のアスペクト比（Ａ／Ｒ）によるサ
イドカバレッジ（β／α）の変化を見ると、従来では、
アスペクト比が４になるとβ／αはほぼ０％となり、接
続孔６の底部にはほとんどＷ膜９が形成されないが、本
発明では、β／α＝６０％にまで向上し、段切れが起き
ない程度にまで良好にＷ膜９が埋め込まれていることが
わかる。
【０００９】また、本発明の第１の実施の形態にかかる
半導体装置の特性を測定するために、図５に示されてい
るように、Ｗ膜９が埋め込まれている接続孔６の上部に
Ｔｉ／ＴｉＮの積層膜（図示せず）を介してＡｌ膜１２
を堆積させパターニングする。これによって、接続孔６
が３万個直列に接続された配線を形成する。これを電気
的に測定すると、Ａｌ膜１２からなる配線及び接続孔６
の抵抗がオープンしない確率（Yield）は、図６に示さ
れているように、従来に比べて大幅に上昇し、接続孔６
が良好に埋め込まれていることがわかる。次に、本発明
の第２の実施の形態にかかる半導体装置の製造方法につ
いて図１及び図７を用いて説明する。図７は、本発明の
実施の形態にかかる半導体製造装置の構成図である。ま
た、Ｔｉシリサイド層８を形成する工程までは、本発明
の第１の実施の形態と同様なので、説明を省略する。Ｔ
ｉシリサイド層８を形成した後、成膜チャンバー２１内
の基板温度：約４５０℃程度、圧力：約０．１Ｔｏｒｒ
程度の条件下で、原料ガスとしてＷＦ６／Ａｒ配管２３
からＷＦ６を約４０ｓｃｃｍ、還元性ガスとしてＳｉＨ
４／Ａｒ配管２４からＳｉＨ４を３０ｓｃｃｍ、Ｈ２配
管２５からＨ２を約１０００ｓｃｃｍ、またキャリアガ
スとしてキャリアガス配管２６からＡｒを約１０００ｓ
ｃｃｍ導入する。また同時に、Ａｒをキャリアガスとし
て、常温で液体であるトリエチルシラノールＳｉ（Ｃ２
Ｈ５）３ＯＨ２７をバブリング法により成膜チャンバー
２１内に導入する。このとき、バブラー２８は約５０℃
程度に加熱し、このバブラー２８内に導入するＡｒは５
０ｓｃｃｍ程度である。また、ＡｒのＭＦＣ（マスフロ
ーコントローラー）２９をバブラー２８の下流側に設置
し、その部分の圧力をバブラー２８にフィードバックす
ることにより、導入するＡｒの流量を制御する。これに
よって、Blanket Ｗ ＣＶＤ法により、層間絶縁膜５
上及び接続孔６内にＷ膜９を形成し接続孔６内を埋め込
む。その後、ＣＭＰ法により不要な部分のＷ膜９を研磨
により除去し、表面を平坦化する（図示せず）。以上に
より、本発明の第２の実施の形態にかかる半導体装置の
製造工程が終了する。
半導体装置の特性を測定するために、図５に示されてい
るように、Ｗ膜９が埋め込まれている接続孔６の上部に
Ｔｉ／ＴｉＮの積層膜（図示せず）を介してＡｌ膜１２
を堆積させパターニングする。これによって、接続孔６
が３万個直列に接続された配線を形成する。これを電気
的に測定すると、Ａｌ膜１２からなる配線及び接続孔６
の抵抗がオープンしない確率（Yield）は、図６に示さ
れているように、従来に比べて大幅に上昇し、接続孔６
が良好に埋め込まれていることがわかる。次に、本発明
の第２の実施の形態にかかる半導体装置の製造方法につ
いて図１及び図７を用いて説明する。図７は、本発明の
実施の形態にかかる半導体製造装置の構成図である。ま
た、Ｔｉシリサイド層８を形成する工程までは、本発明
の第１の実施の形態と同様なので、説明を省略する。Ｔ
ｉシリサイド層８を形成した後、成膜チャンバー２１内
の基板温度：約４５０℃程度、圧力：約０．１Ｔｏｒｒ
程度の条件下で、原料ガスとしてＷＦ６／Ａｒ配管２３
からＷＦ６を約４０ｓｃｃｍ、還元性ガスとしてＳｉＨ
４／Ａｒ配管２４からＳｉＨ４を３０ｓｃｃｍ、Ｈ２配
管２５からＨ２を約１０００ｓｃｃｍ、またキャリアガ
スとしてキャリアガス配管２６からＡｒを約１０００ｓ
ｃｃｍ導入する。また同時に、Ａｒをキャリアガスとし
て、常温で液体であるトリエチルシラノールＳｉ（Ｃ２
Ｈ５）３ＯＨ２７をバブリング法により成膜チャンバー
２１内に導入する。このとき、バブラー２８は約５０℃
程度に加熱し、このバブラー２８内に導入するＡｒは５
０ｓｃｃｍ程度である。また、ＡｒのＭＦＣ（マスフロ
ーコントローラー）２９をバブラー２８の下流側に設置
し、その部分の圧力をバブラー２８にフィードバックす
ることにより、導入するＡｒの流量を制御する。これに
よって、Blanket Ｗ ＣＶＤ法により、層間絶縁膜５
上及び接続孔６内にＷ膜９を形成し接続孔６内を埋め込
む。その後、ＣＭＰ法により不要な部分のＷ膜９を研磨
により除去し、表面を平坦化する（図示せず）。以上に
より、本発明の第２の実施の形態にかかる半導体装置の
製造工程が終了する。
【００１０】本発明の第２の実施の形態によれば、トリ
エチルシラノールＳｉ(Ｃ２Ｈ５)３ＯＨ２８を導入する
ことによって、図８に示されるように、Ｓｉ(Ｃ２Ｈ５)
３−Ｏ基が反応雰囲気中に存在するＷＦｘと置換反応を
起こし、Ｓｉ(Ｃ２Ｈ５)３ＯＦを形成する。これによっ
て、Ｗ膜９成膜時に接続孔６の上部での成膜速度を小さ
くすることができるので、接続孔６上部ではＷ膜９が成
膜しにくくなり、その分のＷＦ６ガスやＳｉＨ４ガス等
Ｗ膜９の成膜に寄与するガスが接続孔６中に入るように
なる。従って、サイドカバレッジが向上する。本実施の
形態では、成膜速度は従来の約２００ｎｍ／ｍｉｎから
約１７０ｎｍ／ｍｉｎと小さくなり、接続孔６底部への
埋め込み状態は、図９に示されるように、接続孔径０．
２５μｍでアスペクト比（以下、Ａ／Ｒ）約３の接続孔
６を埋め込む場合と接続孔径０．１８μｍでＡ／Ｒ約４
の接続孔６を埋め込む場合を比べると、図９（ｂ）のＡ
／Ｒ約４の場合でも接続孔６底部までＷ膜９が形成さ
れ、従来に比べてカバレッジが向上していることがわか
る。また、図１０のアスペクト比（Ａ／Ｒ）によるサイ
ドカバレッジ（β／α）の変化を見ると、従来では、ア
スペクト比が４になるとβ／αはほぼ０％となり、接続
孔６の底部にはほとんどＷ膜９が形成されないが、本発
明では、β／α＝８０％にまで向上し、段切れが起きな
い程度にまで良好にＷ膜９が埋め込まれていることがわ
かる。
エチルシラノールＳｉ(Ｃ２Ｈ５)３ＯＨ２８を導入する
ことによって、図８に示されるように、Ｓｉ(Ｃ２Ｈ５)
３−Ｏ基が反応雰囲気中に存在するＷＦｘと置換反応を
起こし、Ｓｉ(Ｃ２Ｈ５)３ＯＦを形成する。これによっ
て、Ｗ膜９成膜時に接続孔６の上部での成膜速度を小さ
くすることができるので、接続孔６上部ではＷ膜９が成
膜しにくくなり、その分のＷＦ６ガスやＳｉＨ４ガス等
Ｗ膜９の成膜に寄与するガスが接続孔６中に入るように
なる。従って、サイドカバレッジが向上する。本実施の
形態では、成膜速度は従来の約２００ｎｍ／ｍｉｎから
約１７０ｎｍ／ｍｉｎと小さくなり、接続孔６底部への
埋め込み状態は、図９に示されるように、接続孔径０．
２５μｍでアスペクト比（以下、Ａ／Ｒ）約３の接続孔
６を埋め込む場合と接続孔径０．１８μｍでＡ／Ｒ約４
の接続孔６を埋め込む場合を比べると、図９（ｂ）のＡ
／Ｒ約４の場合でも接続孔６底部までＷ膜９が形成さ
れ、従来に比べてカバレッジが向上していることがわか
る。また、図１０のアスペクト比（Ａ／Ｒ）によるサイ
ドカバレッジ（β／α）の変化を見ると、従来では、ア
スペクト比が４になるとβ／αはほぼ０％となり、接続
孔６の底部にはほとんどＷ膜９が形成されないが、本発
明では、β／α＝８０％にまで向上し、段切れが起きな
い程度にまで良好にＷ膜９が埋め込まれていることがわ
かる。
【００１１】また、本発明の第２の実施の形態にかかる
半導体装置の特性を測定するために、第1の実施の形態
と同様に、図５に示されているように、Ｗ膜９が埋め込
まれている接続孔６の上部にＴｉ／ＴｉＮの積層膜（図
示せず）を介してＡｌ膜１２を堆積させパターニングす
る。これによって、接続孔６が３万個直列に接続された
配線を形成する。これを電気的に測定すると、Ａｌ膜１
２からなる配線及び接続孔６の抵抗がオープンしない確
率（Yield）は、図１１に示されているように、従来に
比べて大幅に上昇し、接続孔６が良好に埋め込まれてい
ることがわかる。また、本発明は上記第２の実施の形態
に限定されず、キャリアガスはＡｒのかわりにＨｅを用
いてもよい。Ｈｅを用いることによって、同じ環境での
ガスの拡散速度が増大ので、原料ガスのＷＦ６や還元性
ガスのＳｉＨ４が接続孔６の底部に入りこみやすくな
り、接続孔６内部へのＷ膜９の埋め込みが更に良好に進
むこととなる。また、本発明は上記第２の実施の形態に
限定されず、成膜チャンバー２１内に導入するシリコン
化合物は、エチル基を持つものだけでなくトリメチルシ
ラノールＳｉ(ＣＨ３)３ＯＨ、トリプロピルシラノール
Ｓｉ(Ｃ３Ｈ７)３ＯＨ、トリブチルシラノールＳｉ(Ｃ
４Ｈ９)３ＯＨ等を用いることも可能である。
半導体装置の特性を測定するために、第1の実施の形態
と同様に、図５に示されているように、Ｗ膜９が埋め込
まれている接続孔６の上部にＴｉ／ＴｉＮの積層膜（図
示せず）を介してＡｌ膜１２を堆積させパターニングす
る。これによって、接続孔６が３万個直列に接続された
配線を形成する。これを電気的に測定すると、Ａｌ膜１
２からなる配線及び接続孔６の抵抗がオープンしない確
率（Yield）は、図１１に示されているように、従来に
比べて大幅に上昇し、接続孔６が良好に埋め込まれてい
ることがわかる。また、本発明は上記第２の実施の形態
に限定されず、キャリアガスはＡｒのかわりにＨｅを用
いてもよい。Ｈｅを用いることによって、同じ環境での
ガスの拡散速度が増大ので、原料ガスのＷＦ６や還元性
ガスのＳｉＨ４が接続孔６の底部に入りこみやすくな
り、接続孔６内部へのＷ膜９の埋め込みが更に良好に進
むこととなる。また、本発明は上記第２の実施の形態に
限定されず、成膜チャンバー２１内に導入するシリコン
化合物は、エチル基を持つものだけでなくトリメチルシ
ラノールＳｉ(ＣＨ３)３ＯＨ、トリプロピルシラノール
Ｓｉ(Ｃ３Ｈ７)３ＯＨ、トリブチルシラノールＳｉ(Ｃ
４Ｈ９)３ＯＨ等を用いることも可能である。
【００１２】次に、本発明の第３の実施の形態について
図１および図７を用いて説明する。また、Ｔｉシリサイ
ド層８を形成する工程までは、本発明の第１及び第２の
実施の形態と同様なので、説明を省略する。Ｔｉシリサ
イド層８を形成した後、成膜チャンバー２１内の基板温
度：約４５０℃程度、圧力：約０．１Ｔｏｒｒ程度の条
件下で、原料ガスとしてＷＦ６／Ａｒ配管２３からＷＦ
６を約４０ｓｃｃｍ、還元性ガスとしてＳｉＨ４／Ａｒ
配管２４からＳｉＨ４を３０ｓｃｃｍ、Ｈ２配管２５か
らＨ２を約１０００ｓｃｃｍ、またキャリアガスとして
キャリアガス配管２６からＡｒを約１０００ｓｃｃｍ導
入する。また同時に、Ａｒをキャリアガスとして、常温
で液体であるシロキサンあるいはその多重体をバブリン
グ法により成膜チャンバ２１ー内に導入する。本実施の
形態では、例えば、図１２に示されているような、ＣＨ
３にＳｉ(ＣＨ ３)２−Ｏ基３つが重合したものにＳｉ
(ＣＨ３)３基が結合した低分子シロキサンを導入するこ
ととする。このとき、バブラー２８は約６０℃程度に加
熱し、このバブラー２８内に導入するＡｒは５０ｓｃｃ
ｍ程度である。また、ＡｒのＭＦＣ（マスフローコント
ローラー）２９をバブラー２８の下流側に設置し、その
部分の圧力をバブラー２８にフィードバックすることに
より、導入するＡｒの流量を制御する。これによって、
Blanket Ｗ ＣＶＤ法により、層間絶縁膜５上及び接
続孔６内にＷ膜９を形成し接続孔６内を埋め込む。その
後、ＣＭＰ法により不要な部分のＷ膜９を研磨により除
去し、表面を平坦化する（図示せず）。以上により、本
発明の第３の実施の形態にかかる半導体装置の製造工程
が終了する。
図１および図７を用いて説明する。また、Ｔｉシリサイ
ド層８を形成する工程までは、本発明の第１及び第２の
実施の形態と同様なので、説明を省略する。Ｔｉシリサ
イド層８を形成した後、成膜チャンバー２１内の基板温
度：約４５０℃程度、圧力：約０．１Ｔｏｒｒ程度の条
件下で、原料ガスとしてＷＦ６／Ａｒ配管２３からＷＦ
６を約４０ｓｃｃｍ、還元性ガスとしてＳｉＨ４／Ａｒ
配管２４からＳｉＨ４を３０ｓｃｃｍ、Ｈ２配管２５か
らＨ２を約１０００ｓｃｃｍ、またキャリアガスとして
キャリアガス配管２６からＡｒを約１０００ｓｃｃｍ導
入する。また同時に、Ａｒをキャリアガスとして、常温
で液体であるシロキサンあるいはその多重体をバブリン
グ法により成膜チャンバ２１ー内に導入する。本実施の
形態では、例えば、図１２に示されているような、ＣＨ
３にＳｉ(ＣＨ ３)２−Ｏ基３つが重合したものにＳｉ
(ＣＨ３)３基が結合した低分子シロキサンを導入するこ
ととする。このとき、バブラー２８は約６０℃程度に加
熱し、このバブラー２８内に導入するＡｒは５０ｓｃｃ
ｍ程度である。また、ＡｒのＭＦＣ（マスフローコント
ローラー）２９をバブラー２８の下流側に設置し、その
部分の圧力をバブラー２８にフィードバックすることに
より、導入するＡｒの流量を制御する。これによって、
Blanket Ｗ ＣＶＤ法により、層間絶縁膜５上及び接
続孔６内にＷ膜９を形成し接続孔６内を埋め込む。その
後、ＣＭＰ法により不要な部分のＷ膜９を研磨により除
去し、表面を平坦化する（図示せず）。以上により、本
発明の第３の実施の形態にかかる半導体装置の製造工程
が終了する。
【００１３】本発明の第３の実施の形態によれば、シロ
キサンは結合にＳｉ(ＣＨ３)２−Ｏ基を重合体として持
っているため、反応雰囲気中でＳｉ(Ｃ２Ｈ５)Ｏ基を解
離し、ＷＦｘ中のＦとＳｉ(Ｃ２Ｈ５)ＯＦを形成し、Ｗ
膜９成膜時の接続孔６の上部での成膜速度を従来の約２
００ｎｍ／ｍｉｎから約１８５ｎｍ／ｍｉｎ程度にまで
小さくすることができる。従って、その分のＷＦ６ガス
やＳｉＨ４ガス等Ｗ膜９の成膜に寄与するガスが接続孔
６中に入るようになり、サイドカバレッジが向上する。
本発明の第１及び第２の実施の形態の場合と同様に、本
発明の第３の実施の形態にかかる半導体装置の特性を測
定するために、図５に示されているように、Ｗ膜９が埋
め込まれている接続孔６の上部にＴｉ／ＴｉＮの積層膜
（図示せず）を介してＡｌ膜１２を堆積させパターニン
グする。これによって、接続孔６が３万個直列に接続さ
れた配線を形成する。これを電気的に測定すると、Ａｌ
膜１２からなる配線及び接続孔６の抵抗がオープンしな
い確率（Yield）は、図１３に示されているように、従
来に比べて大幅に上昇し、接続孔６が良好に埋め込まれ
ていることがわかる。また、本発明は上記第３の実施の
形態に限定されず、成膜チャンバー２１内にシロキサン
あるいはその多重体を導入する際には、成膜チャンバー
内にシリコーンゴムを設け、シリコーンゴムをヒーター
で加熱することも有効である。シリコーンゴムを加熱す
ることによってシリコーンゴムの分解物が発生し、更に
Ｆとの置換反応が起こりやすくなるので、接続孔上部で
のＷ膜９の成長を抑制することができる。この場合、シ
リコーンゴムは、成膜温度の高いところ、例えばウェー
ハのガードリングの上等に設置することが望ましい。
キサンは結合にＳｉ(ＣＨ３)２−Ｏ基を重合体として持
っているため、反応雰囲気中でＳｉ(Ｃ２Ｈ５)Ｏ基を解
離し、ＷＦｘ中のＦとＳｉ(Ｃ２Ｈ５)ＯＦを形成し、Ｗ
膜９成膜時の接続孔６の上部での成膜速度を従来の約２
００ｎｍ／ｍｉｎから約１８５ｎｍ／ｍｉｎ程度にまで
小さくすることができる。従って、その分のＷＦ６ガス
やＳｉＨ４ガス等Ｗ膜９の成膜に寄与するガスが接続孔
６中に入るようになり、サイドカバレッジが向上する。
本発明の第１及び第２の実施の形態の場合と同様に、本
発明の第３の実施の形態にかかる半導体装置の特性を測
定するために、図５に示されているように、Ｗ膜９が埋
め込まれている接続孔６の上部にＴｉ／ＴｉＮの積層膜
（図示せず）を介してＡｌ膜１２を堆積させパターニン
グする。これによって、接続孔６が３万個直列に接続さ
れた配線を形成する。これを電気的に測定すると、Ａｌ
膜１２からなる配線及び接続孔６の抵抗がオープンしな
い確率（Yield）は、図１３に示されているように、従
来に比べて大幅に上昇し、接続孔６が良好に埋め込まれ
ていることがわかる。また、本発明は上記第３の実施の
形態に限定されず、成膜チャンバー２１内にシロキサン
あるいはその多重体を導入する際には、成膜チャンバー
内にシリコーンゴムを設け、シリコーンゴムをヒーター
で加熱することも有効である。シリコーンゴムを加熱す
ることによってシリコーンゴムの分解物が発生し、更に
Ｆとの置換反応が起こりやすくなるので、接続孔上部で
のＷ膜９の成長を抑制することができる。この場合、シ
リコーンゴムは、成膜温度の高いところ、例えばウェー
ハのガードリングの上等に設置することが望ましい。
【００１４】また、本発明は上記第３の実施の形態に限
定されず、キャリアガスはＡｒのかわりにＨｅを用いて
もよい。Ｈｅを用いることによって、同じ環境でのガス
の拡散速度が増大ので、原料ガスのＷＦ６や還元性ガス
のＳｉＨ４が接続孔６の底部に入りこみやすくなり、接
続孔６内部へのＷ膜９の埋め込みが更に良好に進むこと
となる。次に、本発明の第４の実施の形態にかかる半導
体装置の製造方法について図１及び図７を用いて説明す
る。また、Ｔｉシリサイド層８を形成する工程までは、
本発明の第１乃至第３の実施の形態と同様なので、説明
を省略する。Ｔｉシリサイド層８を形成した後、成膜チ
ャンバー２１内の基板温度：約４５０℃程度、圧力：約
０．１Ｔｏｒｒ程度の条件下で、原料ガスとしてＷＦ６
／Ａｒ配管２３からＷＦ６を約４０ｓｃｃｍ、還元性ガ
スとしてＳｉＨ４／Ａｒ配管２４からＳｉＨ４を３０ｓ
ｃｃｍ、Ｈ２配管２５からＨ２を約１０００ｓｃｃｍ、
またキャリアガスとしてキャリアガス配管２６からＡｒ
を約１０００ｓｃｃｍ導入する。また同時に、Ａｒをキ
ャリアガスとして、常温で液体であるトリエチルクロロ
シランＳｉ(Ｃ２Ｈ５)３Ｃｌをバブリング法により成膜
チャンバー２１内に導入する。これによって、Blanket
Ｗ ＣＶＤ法により、層間絶縁膜５上及び接続孔６内
にＷ膜９を形成し接続孔６内を埋め込む。その後、ＣＭ
Ｐ法により不要な部分のＷ膜９を研磨により除去し、表
面を平坦化する（図示せず）。以上により、本発明の第
４の実施の形態にかかる半導体装置の製造工程が終了す
る。
定されず、キャリアガスはＡｒのかわりにＨｅを用いて
もよい。Ｈｅを用いることによって、同じ環境でのガス
の拡散速度が増大ので、原料ガスのＷＦ６や還元性ガス
のＳｉＨ４が接続孔６の底部に入りこみやすくなり、接
続孔６内部へのＷ膜９の埋め込みが更に良好に進むこと
となる。次に、本発明の第４の実施の形態にかかる半導
体装置の製造方法について図１及び図７を用いて説明す
る。また、Ｔｉシリサイド層８を形成する工程までは、
本発明の第１乃至第３の実施の形態と同様なので、説明
を省略する。Ｔｉシリサイド層８を形成した後、成膜チ
ャンバー２１内の基板温度：約４５０℃程度、圧力：約
０．１Ｔｏｒｒ程度の条件下で、原料ガスとしてＷＦ６
／Ａｒ配管２３からＷＦ６を約４０ｓｃｃｍ、還元性ガ
スとしてＳｉＨ４／Ａｒ配管２４からＳｉＨ４を３０ｓ
ｃｃｍ、Ｈ２配管２５からＨ２を約１０００ｓｃｃｍ、
またキャリアガスとしてキャリアガス配管２６からＡｒ
を約１０００ｓｃｃｍ導入する。また同時に、Ａｒをキ
ャリアガスとして、常温で液体であるトリエチルクロロ
シランＳｉ(Ｃ２Ｈ５)３Ｃｌをバブリング法により成膜
チャンバー２１内に導入する。これによって、Blanket
Ｗ ＣＶＤ法により、層間絶縁膜５上及び接続孔６内
にＷ膜９を形成し接続孔６内を埋め込む。その後、ＣＭ
Ｐ法により不要な部分のＷ膜９を研磨により除去し、表
面を平坦化する（図示せず）。以上により、本発明の第
４の実施の形態にかかる半導体装置の製造工程が終了す
る。
【００１５】本発明の第４の実施の形態によれば、トリ
エチルクロロシランＳｉ(Ｃ２Ｈ５) ３Ｃｌを導入するこ
とによって、図１４に示されるように、トリエチルクロ
ロシラン中のＣｌが反応雰囲気中に存在するＷＦ６のＦ
と置換反応を起こし、Ｓｉ(Ｃ２Ｈ５)３Ｆを形成する。
これによって、Ｗ膜９成膜時に接続孔６の上部での成膜
速度を小さくすることができるので、接続孔６上部では
Ｗ膜９が成膜しにくくなり、その分のＷＦ６ガスやＳｉ
Ｈ４ガス等Ｗ膜９の成膜に寄与するガスが接続孔６中に
入るようになる。従って、サイドカバレッジが向上す
る。また、本発明は上記第４の実施の形態に限定され
ず、キャリアガスはＡｒのかわりにＨｅを用いてもよ
い。Ｈｅを用いることによって、同じ環境でのガスの拡
散速度が増大ので、原料ガスのＷＦ６や還元性ガスのＳ
ｉＨ４が接続孔６の底部に入りこみやすくなり、接続孔
６内部へのＷ膜９の埋め込みが更に良好に進むこととな
る。また、本発明は上記第１乃至第４の実施の形態に限
定されず、還元性ガスはＨ ２のみとしてもよい。この場
合、例えば基板温度：４５０℃、圧力：０．５Ｔｏｒｒ
の条件下で、還元性ガスのＨ２を１０００ｓｃｃｍ程
度、原料ガスのＷＦ６を４０ｓｃｃｍ程度、キャリアガ
スのＡｒあるいはＨｅを１０００ｓｃｃｍ程度成膜チャ
ンバー２１内に導入してＷ膜９の形成を行なうことが望
ましい。
エチルクロロシランＳｉ(Ｃ２Ｈ５) ３Ｃｌを導入するこ
とによって、図１４に示されるように、トリエチルクロ
ロシラン中のＣｌが反応雰囲気中に存在するＷＦ６のＦ
と置換反応を起こし、Ｓｉ(Ｃ２Ｈ５)３Ｆを形成する。
これによって、Ｗ膜９成膜時に接続孔６の上部での成膜
速度を小さくすることができるので、接続孔６上部では
Ｗ膜９が成膜しにくくなり、その分のＷＦ６ガスやＳｉ
Ｈ４ガス等Ｗ膜９の成膜に寄与するガスが接続孔６中に
入るようになる。従って、サイドカバレッジが向上す
る。また、本発明は上記第４の実施の形態に限定され
ず、キャリアガスはＡｒのかわりにＨｅを用いてもよ
い。Ｈｅを用いることによって、同じ環境でのガスの拡
散速度が増大ので、原料ガスのＷＦ６や還元性ガスのＳ
ｉＨ４が接続孔６の底部に入りこみやすくなり、接続孔
６内部へのＷ膜９の埋め込みが更に良好に進むこととな
る。また、本発明は上記第１乃至第４の実施の形態に限
定されず、還元性ガスはＨ ２のみとしてもよい。この場
合、例えば基板温度：４５０℃、圧力：０．５Ｔｏｒｒ
の条件下で、還元性ガスのＨ２を１０００ｓｃｃｍ程
度、原料ガスのＷＦ６を４０ｓｃｃｍ程度、キャリアガ
スのＡｒあるいはＨｅを１０００ｓｃｃｍ程度成膜チャ
ンバー２１内に導入してＷ膜９の形成を行なうことが望
ましい。
【００１６】また、本発明は上記第１乃至第４の実施の
形態に限定されず、形成される金属膜はＷ膜９だけでな
く、例えば、ＴｉＣｌ４を原料ガスとして用いたＣＶＤ
法によるＴｉＮ膜の形成、ＷＦ６を原料ガスとして用い
たＣＶＤ法によるＷＮ膜またはＷＳｉ膜の形成、あるい
はＤＭＡＨ（Dimethlaluminumhydride）を原料ガスとし
て用いたＣＶＤ法によるＡｌ膜の形成など、ハロゲン化
金属を原料ガスとするＣＶＤ法による金属膜の形成に適
用することも有効である。また、接続孔６は、半導体基
板１上に開口するものだけでなく、例えば多層配線層を
有する半導体装置の下層配線層と上層配線層との接続の
ために形成する場合にも適用される。
形態に限定されず、形成される金属膜はＷ膜９だけでな
く、例えば、ＴｉＣｌ４を原料ガスとして用いたＣＶＤ
法によるＴｉＮ膜の形成、ＷＦ６を原料ガスとして用い
たＣＶＤ法によるＷＮ膜またはＷＳｉ膜の形成、あるい
はＤＭＡＨ（Dimethlaluminumhydride）を原料ガスとし
て用いたＣＶＤ法によるＡｌ膜の形成など、ハロゲン化
金属を原料ガスとするＣＶＤ法による金属膜の形成に適
用することも有効である。また、接続孔６は、半導体基
板１上に開口するものだけでなく、例えば多層配線層を
有する半導体装置の下層配線層と上層配線層との接続の
ために形成する場合にも適用される。
【００１７】
【発明の効果】本発明によれば、アスペクト比の高い接
続孔内を金属膜で埋め込む際にキャリアガスとして拡散
係数の大きいＨｅを用いることによって、原料ガスや還
元性ガスの拡散速度を大きくして接続孔の底部にまで入
りやすくし、接続孔底部の金属膜の埋め込みを促進する
ことができる。また、シリコン化合物を反応雰囲気中に
導入することによって、原料ガスのハロゲン成分との置
換反応を起こし、成膜初期段階での接続孔上部の金属膜
の成膜速度を抑制することができる。これによって、金
属膜の形成に寄与する原料ガスや還元性ガスが接続孔の
底部に入るようになり、サイドカバレッジが向上する。
続孔内を金属膜で埋め込む際にキャリアガスとして拡散
係数の大きいＨｅを用いることによって、原料ガスや還
元性ガスの拡散速度を大きくして接続孔の底部にまで入
りやすくし、接続孔底部の金属膜の埋め込みを促進する
ことができる。また、シリコン化合物を反応雰囲気中に
導入することによって、原料ガスのハロゲン成分との置
換反応を起こし、成膜初期段階での接続孔上部の金属膜
の成膜速度を抑制することができる。これによって、金
属膜の形成に寄与する原料ガスや還元性ガスが接続孔の
底部に入るようになり、サイドカバレッジが向上する。
【図１】本発明の実施の形態にかかる半導体装置の断面
図。
図。
【図２】（ａ）本発明の第１の実施の形態にかかる半導
体装置の接続孔径０．２５μｍでＡ／Ｒ約３の接続孔の
断面図。 （ｂ）本発明の第１の実施の形態にかかる半導体装置の
接続孔径０．１８μｍでＡ／Ｒ約４の接続孔の断面図。
体装置の接続孔径０．２５μｍでＡ／Ｒ約３の接続孔の
断面図。 （ｂ）本発明の第１の実施の形態にかかる半導体装置の
接続孔径０．１８μｍでＡ／Ｒ約４の接続孔の断面図。
【図３】本発明の実施の形態にかかる半導体装置のカバ
レッジの概念を示した図。
レッジの概念を示した図。
【図４】本発明の第１の実施の形態にかかる半導体装置
のアスペクト比（Ａ／Ｒ）によるサイドカバレッジ（β
／α）の変化を示した図。
のアスペクト比（Ａ／Ｒ）によるサイドカバレッジ（β
／α）の変化を示した図。
【図５】本発明の第１の実施の形態にかかる半導体装置
の電気特性測定パターンの断面図。
の電気特性測定パターンの断面図。
【図６】本発明の実施の形態にかかる半導体装置の配線
及び接続孔の抵抗がオープンしない確率（Yield）を示
した図。
及び接続孔の抵抗がオープンしない確率（Yield）を示
した図。
【図７】本発明の実施の形態にかかる半導体製造装置の
構成図。
構成図。
【図８】本発明の第２の実施の形態にかかる置換反応を
示した図。
示した図。
【図９】（ａ）本発明の第２の実施の形態にかかる半導
体装置の接続孔径０．２５μｍでＡ／Ｒ約３の接続孔の
断面図。 （ｂ）本発明の第２の実施の形態にかかる半導体装置の
接続孔径０．１８μｍでＡ／Ｒ約４の接続孔の断面図。
体装置の接続孔径０．２５μｍでＡ／Ｒ約３の接続孔の
断面図。 （ｂ）本発明の第２の実施の形態にかかる半導体装置の
接続孔径０．１８μｍでＡ／Ｒ約４の接続孔の断面図。
【図１０】本発明の第２の実施の形態にかかる半導体装
置のアスペクト比（Ａ／Ｒ）によるサイドカバレッジ
（β／α）の変化を示した図。
置のアスペクト比（Ａ／Ｒ）によるサイドカバレッジ
（β／α）の変化を示した図。
【図１１】本発明の第２の実施の形態にかかる半導体装
置の配線及び接続孔の抵抗がオープンしない確率（Yiel
d）を示した図。
置の配線及び接続孔の抵抗がオープンしない確率（Yiel
d）を示した図。
【図１２】本発明の第３の実施の形態にかかる低分子シ
ロキサンの分子構造を示した図。
ロキサンの分子構造を示した図。
【図１３】本発明の第３の実施の形態にかかる半導体装
置の配線及び接続孔の抵抗がオープンしない確率（Yiel
d）を示した図。
置の配線及び接続孔の抵抗がオープンしない確率（Yiel
d）を示した図。
【図１４】本発明の第４の実施の形態にかかる置換反応
を示した図。
を示した図。
【図１５】従来の半導体装置の断面図。
【図１６】（ａ）従来の半導体装置の接続孔径０．２５
μｍでＡ／Ｒ約３の接続孔の断面図。 （ｂ）従来の半導体装置の接続孔径０．１８μｍでＡ／
Ｒ約４の接続孔の断面図。
μｍでＡ／Ｒ約３の接続孔の断面図。 （ｂ）従来の半導体装置の接続孔径０．１８μｍでＡ／
Ｒ約４の接続孔の断面図。
１，１０１…半導体基板、 ２，１０２…不純物領域、 ３…絶縁膜、 ４…ＢＰＳＧ膜、 ５，１０３…層間絶縁膜、 ６，１０４…接続孔、 ７，１０５…バリアメタル層、 ８，１０６…Ｔｉシリサイド層、 ９，１０７…Ｗ膜、 １０…金属膜、 １１…素子分離領域、 １２…Ａｌ膜、 ２１…成膜チャンバー、 ２２…シャワーヘッド、 ２３…ＷＦ６／Ａｒ配管、 ２４…ＳｉＨ４／Ａｒ配管、 ２５…Ｈ２配管、 ２７…トリエチルシラノール、 ２８…バブラー、 ２９…ＭＦＣ、 ３０…圧力計、 ３１…バルブ、 ３２…マニュアルバルブ、 ３３…チャンバーゲートバルブ、 ３４…ドライポンプ
フロントページの続き Ｆターム(参考） 4K030 AA04 AA06 AA11 AA16 BA01 BA02 BA38 BA48 DA08 KA23 LA11 4M104 BB02 BB14 BB18 BB28 BB33 CC01 DD16 DD19 DD37 DD43 DD75 DD84 EE09 EE15 FF17 FF22 GG13 HH13 5F033 HH08 HH18 HH33 JJ08 JJ19 JJ27 JJ28 JJ33 JJ34 KK01 MM05 MM13 NN06 NN07 PP04 PP06 PP15 QQ09 QQ37 QQ48 QQ70 QQ73 RR04 RR15 SS04 TT02 XX02 XX04
Claims (11)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に前記半導体基板に達する程度の深さを有す
る接続孔を形成する工程と、 金属元素を含む原料ガス、還元性ガス及び拡散促進ガス
を前記半導体基板の全面に供給し前記接続孔内を金属膜
で埋め込む工程とを具備したことを特徴とする半導体装
置の製造方法。 - 【請求項２】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に前記半導体基板に達する程度の深さを有す
る接続孔を形成する工程と、 金属元素を含む原料ガス、還元性ガス、及び炭素、水
素、酸素のうちの少なくとも１つ以上を含むシリコン化
合物を前記半導体基板の全面に供給し前記接続孔内を金
属膜で埋め込む工程とを具備したことを特徴とする半導
体装置の製造方法。 - 【請求項３】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に前記半導体基板に達する程度の深さを有す
る接続孔を形成する工程と、 金属元素を含む原料ガス、還元性ガス、拡散促進ガス、
及び炭素、水素、酸素のうちの少なくとも１つ以上を含
むシリコン化合物を前記半導体基板の全面に供給し前記
接続孔内を金属膜で埋め込む工程とを具備したことを特
徴とする半導体装置の製造方法。 - 【請求項４】 前記拡散促進ガスは、原子番号２０以下
の不活性ガスであることを特徴とする請求項１または請
求項２記載の半導体装置の製造方法。 - 【請求項５】 前記拡散促進ガスは、ヘリウムガスであ
ることを特徴とする請求項４記載の半導体装置の製造方
法。 - 【請求項６】 前記シリコン化合物は、トリアルキルシ
ラノールまたはその多量体、あるいはその塩化物または
その弗化物であることを特徴とする請求項２または請求
項３記載の半導体装置の製造方法。 - 【請求項７】 前記シリコン化合物のアルキル基がメチ
ル基、エチル基、プロピル基、ブチル基のいずれかであ
ることを特徴とする請求項６記載の半導体装置の製造方
法。 - 【請求項８】 前記シリコン化合物は、低分子シロキサ
ンまたはその多重体、あるいはその塩化物またはその弗
化物であることを特徴とする請求項２または請求項３記
載の半導体装置の製造方法。 - 【請求項９】 前記シリコン化合物は、重合度が１乃至
４のいずれかであることを特徴とする請求項８記載の半
導体装置の製造方法。 - 【請求項１０】 前記接続孔内を埋め込む工程は、全面
ＣＶＤ法によることを特徴とする請求項１乃至請求項３
のいずれか記載の半導体装置の製造方法。 - 【請求項１１】 前記金属膜は、Ｗ膜、ＴｉＮ膜、ＷＮ
膜、ＷＳｉ膜、Ａｌ膜のうちのいずれかであることを特
徴とする請求項１乃至請求項３のいずれか記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087810A JP2001274114A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087810A JP2001274114A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274114A true JP2001274114A (ja) | 2001-10-05 |
Family
ID=18603764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087810A Pending JP2001274114A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274114A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048955A (ja) * | 2005-08-10 | 2007-02-22 | Taiyo Nippon Sanso Corp | 絶縁膜用材料、この絶縁膜用材料を用いた成膜方法および絶縁膜 |
| JP2011035366A (ja) * | 2009-08-04 | 2011-02-17 | Novellus Systems Inc | 高アスペクト比のフィーチャーへのタングステン堆積方法 |
| US8835317B2 (en) | 2009-08-04 | 2014-09-16 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9034768B2 (en) | 2010-07-09 | 2015-05-19 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9082826B2 (en) | 2013-05-24 | 2015-07-14 | Lam Research Corporation | Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features |
| US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
| US9548228B2 (en) | 2009-08-04 | 2017-01-17 | Lam Research Corporation | Void free tungsten fill in different sized features |
| US9589835B2 (en) | 2008-12-10 | 2017-03-07 | Novellus Systems, Inc. | Method for forming tungsten film having low resistivity, low roughness and high reflectivity |
| US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
| US9978610B2 (en) | 2015-08-21 | 2018-05-22 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
-
2000
- 2000-03-28 JP JP2000087810A patent/JP2001274114A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048955A (ja) * | 2005-08-10 | 2007-02-22 | Taiyo Nippon Sanso Corp | 絶縁膜用材料、この絶縁膜用材料を用いた成膜方法および絶縁膜 |
| US9589835B2 (en) | 2008-12-10 | 2017-03-07 | Novellus Systems, Inc. | Method for forming tungsten film having low resistivity, low roughness and high reflectivity |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| JP2011035366A (ja) * | 2009-08-04 | 2011-02-17 | Novellus Systems Inc | 高アスペクト比のフィーチャーへのタングステン堆積方法 |
| US10103058B2 (en) | 2009-08-04 | 2018-10-16 | Novellus Systems, Inc. | Tungsten feature fill |
| US9653353B2 (en) | 2009-08-04 | 2017-05-16 | Novellus Systems, Inc. | Tungsten feature fill |
| US9548228B2 (en) | 2009-08-04 | 2017-01-17 | Lam Research Corporation | Void free tungsten fill in different sized features |
| US8835317B2 (en) | 2009-08-04 | 2014-09-16 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9034768B2 (en) | 2010-07-09 | 2015-05-19 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
| US9082826B2 (en) | 2013-05-24 | 2015-07-14 | Lam Research Corporation | Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features |
| US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
| US11069535B2 (en) | 2015-08-07 | 2021-07-20 | Lam Research Corporation | Atomic layer etch of tungsten for enhanced tungsten deposition fill |
| US9978610B2 (en) | 2015-08-21 | 2018-05-22 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10395944B2 (en) | 2015-08-21 | 2019-08-27 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214714B1 (en) | Method of titanium/titanium nitride integration | |
| EP0869544B1 (en) | Method for depositing a diffusion barrier | |
| US6759325B2 (en) | Sealing porous structures | |
| US7585762B2 (en) | Vapor deposition processes for tantalum carbide nitride materials | |
| KR100583637B1 (ko) | 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비 | |
| US6624091B2 (en) | Methods of forming gap fill and layers formed thereby | |
| JP3220034B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05195228A (ja) | 低温化学蒸着法 | |
| KR20020011123A (ko) | Ｗ(ｃｏ)6 로부터의 텅스텐막 증착 방법 | |
| US20060246714A1 (en) | Method of forming a conductive contact | |
| JP2008508721A (ja) | タングステンシリサイド薄層の堆積とゲート金属の組込み | |
| JP2001274114A (ja) | 半導体装置の製造方法 | |
| TW543115B (en) | Method and apparatus for forming an interlayer insulating film, and semiconductor device | |
| JP4001509B2 (ja) | 半導体素子の拡散防止膜形成方法 | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| US7989339B2 (en) | Vapor deposition processes for tantalum carbide nitride materials | |
| JPH11186197A (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JP2005322882A (ja) | 低温バリア金属層を用いた半導体素子の金属配線製造方法 | |
| US6136688A (en) | High stress oxide to eliminate BPSG/SiN cracking | |
| JP2001203171A (ja) | 半導体デバイスのシリサイド形成方法 | |
| US20040097098A1 (en) | Method for fabricating a semiconductor device | |
| US7642648B2 (en) | Semiconductor device having a reductant layer and manufacturing method thereof | |
| JPH0729850A (ja) | 半導体装置の製造方法 | |
| KR100447232B1 (ko) | 듀얼 다머신 구조의 금속 배선 형성 방법 | |
| JPH07115092A (ja) | 絶縁膜を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |