JP2001273774A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001273774A5 JP2001273774A5 JP2000089561A JP2000089561A JP2001273774A5 JP 2001273774 A5 JP2001273774 A5 JP 2001273774A5 JP 2000089561 A JP2000089561 A JP 2000089561A JP 2000089561 A JP2000089561 A JP 2000089561A JP 2001273774 A5 JP2001273774 A5 JP 2001273774A5
- Authority
- JP
- Japan
- Prior art keywords
- block
- bit line
- input
- selection signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (12)
- マトリクス状に配設された複数のメモリセルを含むメモリセルサブアレイと、前記メモリセルサブアレイの各行のメモリセルを選択するロウ選択信号を伝達するローカルロウデコーダと、前記メモリセルサブアレイの各行のメモリセル及び前記ローカルロウデコーダにそれぞれ接続され、ロウ選択信号を伝達する複数のローカルワード線と、前記メモリセルサブアレイの各列のメモリセルにそれぞれ接続され、メモリセルのデータ入出力の際にデータ信号を伝達するビット線及び反転側ビット線からなる複数のビット線対と、前記メモリセルサブアレイの前記各ビット線対にそれぞれ接続され、前記ビット線対により伝達されるデータ信号の入出力が行われる複数のビット線周辺回路からなるビット線周辺回路群とをそれぞれ有する複数のメモリセルサブアレイ群と、
入力されたアドレスを、前記各メモリセルサブアレイの各行のメモリセルを選択するロウ選択信号にデコードし、グローバルワード線を介して前記各ローカルロウデコーダに出力するグローバルロウデコーダと、
入力されたアドレスを、前記各メモリセルサブアレイの各列のメモリセルを選択するカラム選択信号にデコードし、複数のカラム選択信号線を介して前記各ビット線周辺回路に出力するカラムデコーダと、
入力されたアドレスを、前記各メモリセルサブアレイを選択する信号の基となる第1のブロック選択信号にデコードして出力するブロックデコーダと、
入力された初期アドレスに応じて、後続の動作サイクルにおいて所定ビット数のアドレスを所定シーケンスに基づいてクロックに同期して順次自動的に発生し、前記ブロックデコーダに出力するバーストカウンタと、
前記ブロックデコーダから入力された前記第1のブロック選択信号を、リードレイテンシに対応したタイミングの第2のブロック選択信号として順次出力し、かつ、前記第1のブロック選択信号を、リードレイテンシに対応した長さの信号であって、前記各ローカルロウデコーダに入力されて前記各ローカルロウデコーダによるロウ選択信号の伝達を制御する第3のブロック選択信号として出力する複数のブロックデコーダ選択時間調整回路と、
前記各ビット線周辺回路群の前記各ビット線周辺回路にローカルデータ線対を介してそれぞれ接続され、前記第2のブロック選択信号が入力されることにより、前記ローカルデータ線対を介したデータの入出力の可否を制御する複数のブロックスイッチと、
前記各ブロックスイッチを介して前記各ローカルデータ線対に接続されたデータバス及び反転側データバスからなるデータバス対と、
前記ビット線対、前記ビット線周辺回路、前記ローカルデータ線対、前記ブロックスイッチ及び前記データバス対を介して各メモリセルからデータを読み出し、増幅して出力するリード回路と、
入力されたデータを増幅して出力し、前記データバス対、前記ブロックスイッチ、前記ローカルデータ線対、前記ビット線周辺回路及び前記ビット線対を介して各メモリセルに書き込むライト回路と、
を備えたことを特徴とする半導体記憶装置。 - 前記各ビット線周辺回路は、
前記ビット線及び反転側ビット線と前記ローカルデータ線及び反転側ローカルデータ線との間の接続及び切断を前記カラム選択信号の入力に基づき行うカラムスイッチと、
前記ビット線及び反転側ビット線をプリチャージするプリチャージ回路と、
前記ビット線及び反転側ビット線をイコライズするイコライズ回路と、
を備えた回路であることを特徴とする請求項1に記載の半導体記憶装置。 - 複数のビット線対と複数のローカルワード線との交差部に配設された複数のメモリセルを含むメモリセルサブアレイと、前記メモリセルサブアレイの各行を選択するロウ選択信号を伝達するローカルロウデコーダと、前記メモリセルサブアレイの前記各ビット線対にそれぞれ接続され、前記ビット線対により伝達されるデータ信号の入出力が行われる複数のビット線周辺回路からなるビット線周辺回路群とをそれぞれ有する複数のメモリセルサブアレイ群と、
入力されたアドレスをデコードして、前記各メモリセルサブアレイの各行のメモリセルを選択するロウ選択信号を、グローバルワード線を介して前記各ローカルロウデコーダに出力するグローバルロウデコーダと、
入力されたアドレスをデコードして、前記各メモリセルサブアレイの各列のメモリセルを選択するカラム選択信号を、複数のカラム選択信号線を介して前記各ビット線周辺回路に出力するカラムデコーダと、
入力されたアドレスをデコードして、前記各メモリセルサブアレイを選択する信号の基となる第1のブロック選択信号を出力するブロックデコーダと、
入力された初期アドレスに応じて、後続の動作サイクルにおいて所定ビット数のアドレスを所定シーケンスに基づいてクロックに同期して順次自動的に発生し、前記ブロックデコーダに出力するバーストカウンタと、
前記ブロックデコーダから入力された前記第1のブロック選択信号を、リードレイテンシに対応したタイミングの第2のブロック選択信号として順次出力し、かつ、前記第1のブロック選択信号を、リードレイテンシに対応した長さの信号であって、前記各ローカルロウデコーダに入力されて前記各ローカルロウデコーダによるロウ選択信号の伝達を制御する第3のブロック選択信号として出力する複数のブロックデコーダ選択時間調整回路と、
前記各ビット線周辺回路群の前記各ビット線周辺回路にローカルデータ線対を介してそれぞれ接続され、前記第2のブロック選択信号が入力されることにより、前記ローカルデータ線対を介したデータの入出力の可否を制御する複数のブロックスイッチと、
前記各ブロックスイッチを介して前記各ローカルデータ線対に接続されたデータバス対と、
前記ビット線対、前記ビット線周辺回路、前記ローカルデータ線対、前記ブロックスイッチ及び前記データバス対を介して各メモリセルからデータを読み出し、増幅して出力するリード回路と、
を備えたことを特徴とする半導体記憶装置。 - 入力されたデータを増幅して出力し、前記データバス対、前記ブロックスイッチ、前記ローカルデータ線対、前記ビット線周辺回路及び前記ビット線対を介して各メモリセルに書き込むライト回路をさらに備えたことを特徴とする請求項3に記載の半導体記憶装置。
- 前記各ビット線周辺回路は、
前記ビット線対と前記ローカルデータ線対との間の接続及び切断を前記カラム選択信号の入力に基づき行うカラムスイッチと、
前記ビット線対をプリチャージするプリチャージ回路と、
前記ビット線対をイコライズするイコライズ回路と、
を備えた回路であることを特徴とする請求項3又は4に記載の半導体記憶装置。 - 前記各ブロックデコーダ選択時間調整回路は、
前記第1のブロック選択信号が入力される第1のレジスタと、前記第1のブロック選択信号及び前記第1のレジスタの出力信号が入力される第1の2入力NOR論理ゲートと、前記第1の2入力NOR論理ゲートの出力信号が入力される第1のインバータとから構成された第1段の回路ブロックであって、前記ブロックデコーダ選択時間調整回路の最終段が前記第1段の回路ブロックである場合には、前記第1のレジスタの出力信号が前記第2のブロック選択信号となり、前記第1のインバータの出力信号が前記第3のブロック選択信号となる第1段の回路ブロックと、
第k−1段(kは2以上の整数)のレジスタの出力信号が入力される第kのレジスタと、第k−1段のインバータの出力信号及び前記第kのレジスタの出力信号が入力される第kの2入力NOR論理ゲートと、前記第kの2入力NOR論理ゲートの出力信号が入力される第kのインバータとから構成された第k段の回路ブロックであって、前記ブロックデコーダ選択時間調整回路の最終段が前記第k段の回路ブロックである場合には、前記第kのレジスタの出力信号が前記第2のブロック選択信号となり、前記第kのインバータの出力信号が前記第3のブロック選択信号となる第k段の回路ブロックと、
を備えた回路であることを特徴とする請求項1乃至5のいずれかに記載の半導体記憶装置。 - 前記各ブロックデコーダ選択時間調整回路の前記回路ブロックの段数M(M=1又はk)は、リードレイテンシに対応して設定されることを特徴とする請求項6に記載の半導体記憶装置。
- 前記各ブロックデコーダ選択時間調整回路の前記回路ブロックの段数Mは、リードレイテンシと比例関係が成立するように設定されることを特徴とする請求項6又は7に記載の半導体記憶装置。
- 前記各ブロックデコーダ選択時間調整回路の前記回路ブロックの段数Mは、リードレイテンシNとN=M+3の比例関係が成立するように設定されることを特徴とする請求項6乃至8のいずれかに記載の半導体記憶装置。
- 前記各ブロックデコーダ選択時間調整回路の前記回路ブロックの段数Mは、総て等しく設定されることを特徴とする請求項6乃至9のいずれかに記載の半導体記憶装置。
- 前記第2のブロック選択信号は、前記第1のブロック選択信号が前記各ブロックデコーダ選択時間調整回路に入力されたサイクルから、リードレイテンシに対応したサイクル数だけ遅れて出力される信号であり、
前記第3のブロック選択信号は、前記第1のブロック選択信号が前記各ブロックデコーダ選択時間調整回路に入力されたサイクルから、リードレイテンシに対応したサイクル数だけ遅れたサイクルが終了するまで選択状態を維持する信号であることを特徴とする請求項1乃至10のいずれかに記載の半導体記憶装置。 - 前記複数のブロックデコーダ選択時間調整回路は、前記複数のメモリセルサブアレイ群及び前記複数のブロックスイッチに対応した個数だけ備えられており、前記各ブロックデコーダ選択時間調整回路には、前記第1のブロック選択信号がサイクルごとに順次入力されることを特徴とする請求項1乃至11のいずれかに記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089561A JP2001273774A (ja) | 2000-03-28 | 2000-03-28 | 半導体記憶装置 |
US09/812,361 US6388937B2 (en) | 2000-03-28 | 2001-03-20 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089561A JP2001273774A (ja) | 2000-03-28 | 2000-03-28 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001273774A JP2001273774A (ja) | 2001-10-05 |
JP2001273774A5 true JP2001273774A5 (ja) | 2005-06-16 |
Family
ID=18605302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000089561A Pending JP2001273774A (ja) | 2000-03-28 | 2000-03-28 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6388937B2 (ja) |
JP (1) | JP2001273774A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4808838B2 (ja) * | 2000-10-26 | 2011-11-02 | 旭化成エレクトロニクス株式会社 | 半導体記憶装置 |
JP4143287B2 (ja) * | 2001-11-08 | 2008-09-03 | エルピーダメモリ株式会社 | 半導体記憶装置とそのデータ読み出し制御方法 |
US6903956B2 (en) * | 2002-09-27 | 2005-06-07 | Oki Electric Industry Co., Ltd. | Semiconductor memory device |
US7089439B1 (en) | 2003-09-03 | 2006-08-08 | T-Ram, Inc. | Architecture and method for output clock generation on a high speed memory device |
US7464282B1 (en) | 2003-09-03 | 2008-12-09 | T-Ram Semiconductor, Inc. | Apparatus and method for producing dummy data and output clock generator using same |
US6947349B1 (en) | 2003-09-03 | 2005-09-20 | T-Ram, Inc. | Apparatus and method for producing an output clock pulse and output clock generator using same |
US6891774B1 (en) | 2003-09-03 | 2005-05-10 | T-Ram, Inc. | Delay line and output clock generator using same |
JP4721776B2 (ja) * | 2004-07-13 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2009176343A (ja) * | 2008-01-22 | 2009-08-06 | Liquid Design Systems:Kk | 半導体記憶装置 |
KR101060899B1 (ko) * | 2009-12-23 | 2011-08-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이의 동작 방법 |
JP5777991B2 (ja) * | 2011-09-22 | 2015-09-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8953395B2 (en) * | 2012-02-23 | 2015-02-10 | Apple Inc. | Memory with variable strength sense amplifier |
US9384826B2 (en) * | 2014-12-05 | 2016-07-05 | Texas Instruments Incorporated | Circuits and methods for performance optimization of SRAM memory |
US9824738B2 (en) | 2016-03-11 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor storage device |
US10210915B2 (en) * | 2016-06-10 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device including the same |
KR102646847B1 (ko) | 2016-12-07 | 2024-03-12 | 삼성전자주식회사 | 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템 |
JP7382336B2 (ja) * | 2018-10-12 | 2023-11-16 | ソニーセミコンダクタソリューションズ株式会社 | 記憶回路および撮像装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10275477A (ja) | 1997-01-29 | 1998-10-13 | Hitachi Ltd | スタティック型ram |
JPH11162174A (ja) | 1997-11-25 | 1999-06-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2000011681A (ja) * | 1998-06-22 | 2000-01-14 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
-
2000
- 2000-03-28 JP JP2000089561A patent/JP2001273774A/ja active Pending
-
2001
- 2001-03-20 US US09/812,361 patent/US6388937B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001273774A5 (ja) | ||
US8027203B2 (en) | Pipe latch circuit of multi-bit prefetch-type semiconductor memory device with improved structure | |
JP5164358B2 (ja) | マルチポートメモリ装置 | |
JP5261803B2 (ja) | 不揮発性メモリ用の高速ファンアウトシステムアーキテクチャおよび入出力回路 | |
JP3317187B2 (ja) | 半導体記憶装置 | |
US7958382B2 (en) | Latency signal generator and method thereof | |
US20010003429A1 (en) | Logical circuit | |
JPH11191292A (ja) | 半導体記憶装置およびそのバーストアドレスカウンタ | |
JP2007531957A (ja) | 非同期スタティックランダムアクセスメモリ | |
JP2007095284A (ja) | 直列入/出力インターフェイスを有するマルチポートメモリ素子 | |
JP2010182367A (ja) | 半導体記憶装置 | |
JP2000260181A5 (ja) | ||
EP0521165A1 (en) | Semiconductor storing device | |
JP3846766B2 (ja) | 半導体メモリ装置及びその装置のデータ処理方法 | |
JPH07272479A (ja) | ビデオram及びそのシリアルデータ出力方法 | |
WO2002019129A3 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
JPH07182854A (ja) | 半導体記憶回路の制御方法 | |
JP2970513B2 (ja) | 半導体記憶装置およびその制御方法 | |
US6707740B2 (en) | Semiconductor memory | |
US6373778B1 (en) | Burst operations in memories | |
JP3090104B2 (ja) | 半導体メモリ装置 | |
US7317629B2 (en) | Semiconductor memory device with simplified data control signals | |
JP2003196985A (ja) | 半導体メモリ及び半導体メモリのビットライト又はバイトライト方法 | |
KR100596799B1 (ko) | 메모리 장치용 입력 데이타 분배 장치 | |
KR100558474B1 (ko) | 반도체 메모리 장치 |