JP2001272228A - 相対変位量計測システム及び相対変位量計測方法 - Google Patents

相対変位量計測システム及び相対変位量計測方法

Info

Publication number
JP2001272228A
JP2001272228A JP2000083908A JP2000083908A JP2001272228A JP 2001272228 A JP2001272228 A JP 2001272228A JP 2000083908 A JP2000083908 A JP 2000083908A JP 2000083908 A JP2000083908 A JP 2000083908A JP 2001272228 A JP2001272228 A JP 2001272228A
Authority
JP
Japan
Prior art keywords
relative
measurement
relative displacement
displacement amount
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000083908A
Other languages
English (en)
Inventor
Kenji Tomita
健司 富田
Kiyokazu Hashi
清和 橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BUTTAN SERVICE KK
Railway Technical Research Institute
Original Assignee
BUTTAN SERVICE KK
Railway Technical Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BUTTAN SERVICE KK, Railway Technical Research Institute filed Critical BUTTAN SERVICE KK
Priority to JP2000083908A priority Critical patent/JP2001272228A/ja
Publication of JP2001272228A publication Critical patent/JP2001272228A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 計測基準点から離れた被計測対象の相対変位
量を確実に計測することができるとともに、ワイヤやケ
ーブル類の定期的な保守点検を不要とすることができる
ようにする。 【解決手段】 計測基準点１から離れた位置にある被計
測対象３に計測ターゲット４を設置し、計測基準点１に
て計測ターゲット４のターゲット面８をデジタルカメラ
２によって撮像するとともに、デジタルカメラ２によっ
て撮像されたターゲット面８の画像情報を画像処理装置
６によりデジタル画像処理し、被計測対象３の相対変位
量である相対面内平行移動量、相対面外平行移動量、相
対面内回転移動量、相対面外回転移動量を得るようにす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、計測基準点から離
れた位置にある被計測対象である斜面等の被計測対象位
置や河川、湖沼、運河、渓谷等の上に架設する構築物と
しての橋梁等の被計測対象物の相対変位量を計測する相
対変位量計測システム及び相対変位量計測方法に関す
る。
【０００２】
【従来の技術】従来より、斜面等の被計測対象位置や河
川、湖沼、運河、渓谷等の上に架設する構築物である橋
梁等の被計測対象物の相対変位量を計測する場合、振動
センサ、沈下計、傾斜計、地滑り計等の計測器を用いて
いる。この場合、上述した計測器を被計測対象位置や被
計測対象物に複数設置するとともに、それら計測器間を
ワイヤやケーブル類で張巡らすようにする。場合によっ
ては、計測基準点と複数の計測器との間をワイヤやケー
ブル類で張巡らすようにすることもある。
【０００３】
【発明が解決しようとする課題】ところが、上述したよ
うに、複数の計測器間をワイヤやケーブル類で張巡らし
たり、計測基準点と複数の計測器との間をワイヤやケー
ブル類で張巡らしたりする方式では、計測器、ワイヤ、
ケーブル類の劣化やワイヤ及びケーブル類の切断によ
り、相対変位量の計測が不能に陥ることがある。
【０００４】この場合、計測器、ワイヤ、ケーブル類の
保護設備を設置したり、ワイヤやケーブル類の定期的な
保守点検が必要となる。
【０００５】本発明は、このような状況に鑑みてなされ
たものであり、計測基準点から離れた被計測対象の相対
変位量を確実に計測することができるとともに、ワイヤ
やケーブル類の定期的な保守点検を不要とすることがで
きる相対変位量計測システム及び相対変位量計測方法を
提供することができるようにするものである。
【０００６】
【課題を解決するための手段】請求項１に記載の相対変
位量計測システムは、計測基準点から離れた位置にある
被計測対象に設置される計測ターゲットと、計測基準点
にて計測ターゲットを撮像する撮像装置と、撮像装置に
よって撮像された計測ターゲットの画像情報をデジタル
画像処理し、被計測対象の相対変位量を得る画像処理装
置とを備えることを特徴とする。また、撮像装置と画像
処理装置とは、オンライン接続されているようにするこ
とができる。また、計測ターゲットのターゲット面は、
赤色、緑色、青色の何れか一色で着色された正方形又は
長方形からなるものであるようにすることができる。ま
た、相対変位量は、相対面内平行移動量、相対面外平行
移動量、相対面内回転移動量、相対面外回転移動量であ
るようにすることができる。また、計測ターゲットのタ
ーゲット面は、夜間時を含め日射光量が低下したときに
自動発光を行う発光装置によって照らされるようにする
ことができる。請求項６に記載の相対変位量計測方法
は、計測基準点から離れた位置にある被計測対象に計測
ターゲットを設置する第１の工程と、撮像装置により、
計測基準点にて計測ターゲットを撮像する第２の工程
と、画像処理装置により、撮像装置によって撮像された
計測ターゲットの画像情報をデジタル画像処理し、被計
測対象の相対変位量を得る第３の工程とを備えることを
特徴とする。また、第２及び第３の工程には、撮像装置
と画像処理装置とを、オンライン接続する第４の工程が
含まれるようにすることができる。また、第１の工程に
は、計測ターゲットのターゲット面を、赤色、緑色、青
色の何れか一色で着色する第５の工程と、ターゲット面
を正方形又は長方形とする第６の工程とが含まれるよう
にすることができる。また、第３の工程には、相対変位
量を、相対面内平行移動量、相対面外平行移動量、相対
面内回転移動量、相対面外回転移動量とする第７の工程
が含まれるようにすることができる。また、第１、第６
の工程には、計測ターゲットのターゲット面を、夜間時
を含め日射光量が低下したときに自動発光を行う発光装
置によって照らす第８の工程が含まれるようにすること
ができる。本発明に係る相対変位量計測システム及び相
対変位量計測方法においては、計測基準点から離れた位
置にある被計測対象に計測ターゲットを設置し、計測基
準点にて計測ターゲットを撮像装置によって撮像すると
ともに、撮像装置によって撮像された計測ターゲットの
画像情報を画像処理装置によりデジタル画像処理し、被
計測対象の相対変位量を得るようにする。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【０００８】図１は、本発明の相対変位量計測システム
の一実施の形態を示す図、図２は、図１の計測ターゲッ
トを説明するための図、図３〜図１２は、図１の相対変
位量計測システムの動作を説明するための図である。
【０００９】図１に示す相対変位量計測システムは、デ
ジタルカメラ２、計測ターゲット４及び画像処理装置６
を備えている。
【００１０】撮像手段としてのデジタルカメラ２は、計
測基準点１に固定されている。計測ターゲット４は、斜
面等の被計測対象位置や河川、湖沼、運河、渓谷等の上
に架設する構築物である橋梁等の被計測対象物等である
被計測対象３に設置されている。
【００１１】画像処理装置６は、デジタルカメラ２に対
しオンライン接続されており、デジタルカメラ２の画像
フレーム５の中に捉えた計測ターゲット４のデジタル画
像データから被計測対象３の相対変位量７を得る。ここ
で、相対変位量７とは、相対面内平行移動量、相対面外
平行移動量、相対面内回転移動量、相対面外回転移動量
であるが、その詳細は後述する。
【００１２】計測ターゲット４は、図２に示すように、
たとえば正方形のターゲット面８を有している。ターゲ
ット面８の全体は、赤色、緑色、青色の何れか一色で着
色されている。なお、ターゲット面８は正方形に限ら
ず、長方形であってもよい。
【００１３】また、ターゲット面８の色は、周囲の色の
分布状況によって変更することができる。すなわち、デ
ジタルカメラ２の画像フレーム５に計測ターゲット４の
ターゲット面８を捉えたとき、画像フレーム５の中のタ
ーゲット面８の画像の周囲に分布する色に含まれる率が
一番低い色となるように、赤色、緑色、青色の中から選
択して使用するようにする。
【００１４】なお、計測ターゲット４のターゲット面８
は、夜間時を含め日射光量が低下したときに自動発光を
行う発光装置によって照らされるようにすることができ
る。これにより、日射光量が低下した場合でも、デジタ
ルカメラ２によるターゲット面８の撮像が可能となる。
【００１５】次に、このような構成の相対変位量計測シ
ステムの動作について説明する。
【００１６】まず、図３は、デジタルカメラ２で計測タ
ーゲット４のターゲット面８を正面から撮影したときの
デジタル画像１０と、デジタルカメラ２の個々の画像素
子がデジタル画像１０から検出する全体のＲ（赤色）、
Ｇ（緑色）、Ｂ（青色）レベルとを表したものである。
【００１７】すなわち、水平方向と鉛直方向との２方向
について、それぞれターゲット面８全体に関してのＲＧ
Ｂレベルの分布、あるいは特定の走査線位置におけるＲ
ＧＢレベルの分布を検出することにより、計測ターゲッ
ト４の位置が検出できる。また、図４（ａ）は、走査線
位置Ａ’−Ａ’におけるＲＧＢレベルの分布であり、図
４（ｂ）は、走査線位置Ｂ−ＢにおけるＲＧＢレベルの
分布である。
【００１８】次に、図１の相対変位量７における相対面
内平行移動量の求め方を、図５及び図６を用いて説明す
る。
【００１９】まず、図５に示すように、一辺の長さをＡ
とした変位前の計測ターゲット４のターゲット面８の変
位後の実変位量をＸ（水平方向）、Ｙ（鉛直方向）とす
る。
【００２０】このとき、図６に示すように、ターゲット
面８のデジタル画像１０の各辺長ａ（画像素子上の座標
位置、以下「ドット」という）が不変で、元の位置から
単に水平方向及び鉛直方向に平行移動しただけの場合
は、相対面内変位量が求められる。
【００２１】すなわち、デジタル画像１０の水平方向へ
の変位量をｘ（ドット）、鉛直方向への変位量をｙ（ド
ット）とすると、知りたい実変位量Ｘ、Ｙは、次の，
式により求められる。 Ｘ＝Ａｘ／ａ・・・ Ｙ＝Ａｙ／ａ・・・
【００２２】なお、画像処理装置６における画像処理の
プロセスとしては、水平方向と鉛直方向との位置で見た
ＲＧＢレベルの分布の急変する座標を求め、その座標の
位置関係から、変位前と変位後のターゲット面８の辺長
Ａに対するデジタル画像１０の各辺長ａ（ドット）が不
変であることを確認すれば相対面内平行移動したと判断
できる。
【００２３】次に、図１の相対変位量７における相対面
外平行移動量の求め方を、図７及び図８を用いて説明す
る。
【００２４】まず、図７において、相対面外平行移動量
は、変位前と変位後においての辺長Ａのターゲット面８
が、その対角線とその延長線上に各頂点をおいて相似を
保ちながら変位した場合に求めることができる。
【００２５】すなわち、図７及び図８において、ターゲ
ット面８の面外方向への実平行移動量をＺ、デジタルカ
メラ２の焦点距離をＦ、画像素子上でのデジタル画像１
０の各辺長をａ（ドット）、変位後の各辺長をａ’（ド
ット）とすると、知りたい相対面外平行移動量Ｚは、次
の式より求められる。 Ｚ＝ＦＡ（１／ａ’−１／ａ）、あるいはＺ＝Ｌ（ａ／ａ’−１）・・・
【００２６】なお、画像処理装置６における画像処理の
プロセスとしては、水平方向と鉛直方向の位置で見たＲ
ＧＢレベルの分布の急変する座標を求め、その座標の位
置関係から変位前と変位後の辺長Ａのターゲット面８の
デジタル画像１０の中心位置を変化させずに、各辺長が
ａ（ドット）からａ’（ドット）に一様に変化したこと
を確認すれば相対面外平行移動したと判断できる。ま
た、デジタルカメラ２のレンズ位置から変位前のターゲ
ット面８までの距離Ｌが既知であれば、Ｌを用いて知り
たい相対面外平行移動量Ｚを求めることもできる。
【００２７】次に、図１の相対変位量７における相対面
内回転移動量の求め方を、図９及び図１０を用いて説明
する。
【００２８】まず、図９において、相対面内回転移動量
は、変位前と変位後においての辺長Ａのターゲット面８
が、その対角線の交点を中心に、各辺長Ａが不変のまま
回転した場合に実面内回転移動量Ｔ（ラジアン）として
求められる。
【００２９】すなわち、図９及び図１０において、デジ
タル画像１０のたとえば上辺の右端点Ｐ１のドット表示
での座標を（Ｐ１Ｈ，Ｐ１Ｖ）とし、左端点Ｐ２のドッ
ト表示座標を（Ｐ２Ｈ，Ｐ２Ｖ）とすると、知りたい実
面内回転移動量Ｔ（ラジアン）は、次の式で求められ
る。なお、図中、Ｐ３はデジタル画像１０の下辺の左端
点であり、Ｐ４は、同じく右端点である。 Ｔ＝ａｒｃｃｏｓ（｜Ｐ１Ｈ−Ｐ２Ｈ｜／ａ）・・・
【００３０】なお、画像処理装置６における画像処理の
プロセスとしては、水平方向の位置で見たＲＧＢレベル
の分布形状と、鉛直方向の位置で見たＲＧＢレベルの分
布形状とにおいて、変位前と変位後の分布形状の中心線
にずれがなく、その中心線に対して左右対称の折曲がり
位置を有していることを確認すれば相対面内回転移動し
たと判断できる。ただし、右端点が左端点より上方にあ
る場合は、反時計回りの回転、右端点が左端点より下方
にある場合は、時計回りの回転と判断する。
【００３１】次に、図１の相対変位量７における相対面
外回転移動量の求め方を、図１１及び図１２を用いて説
明する。
【００３２】まず、図１１において、相対面外回転移動
量は、変位前の辺長Ａのターゲット面８が変位後に台形
に変形し、さらに両者の対角線の交点が一致し、かつ下
底と上底の辺長の関係がターゲット面８の辺長に対して
ある等しい長さを加除した関係にある場合に求められ
る。
【００３３】すなわち、図１１及び図１２において、辺
長Ａのターゲット面８の実面外回転移動量をＳ（ラジア
ン）、デジタル画像１０の変位前の辺長をａ（ドッ
ト）、変位後の台形の高さをａｃ（ドット）とすると、
知りたい相対面外回転移動量Ｓは、次の式より求めら
れる。 Ｓ＝ａｒｃｃｏｓ（ａｃ／ａ）・・・
【００３４】なお、画像処理装置６における画像処理の
プロセスとしては、水平方向の位置で見たＲＧＢレベル
の分布形状と、鉛直方向の位置で見たＲＧＢレベルの分
布形状において、変位前と変位後の分布形状の中心線に
ずれがなく、何れか一方の分布形状がその中心線に対し
て左右対称の折曲がり位置を有していることを確認すれ
ば相対面外回転移動したと判断できる。
【００３５】よって、以上の各相対変位が複合して発生
した場合は、上記の〜式に従って、それぞれの相対
変位の移動量を求めることができる。
【００３６】このように、本実施の形態では、計測基準
点１から離れた位置にある被計測対象３に計測ターゲッ
ト４を設置し、計測基準点１にて計測ターゲット４のタ
ーゲット面８をデジタルカメラ２によって撮像するとと
もに、デジタルカメラ２によって撮像されたターゲット
面８の画像情報を画像処理装置６によりデジタル画像処
理し、被計測対象３の相対変位量である相対面内平行移
動量、相対面外平行移動量、相対面内回転移動量、相対
面外回転移動量を得るようにした。
【００３７】このようなことから、従来のように、複数
の計測器間をワイヤやケーブル類で張巡らしたり、計測
基準点と複数の計測器との間をワイヤやケーブル類で張
巡らしたりする必要がなくなるため、計測器、ワイヤ、
ケーブル類の劣化やワイヤ及びケーブル類の切断によ
り、相対変位量の計測が不能に陥るといった不具合が解
消され、計測基準点から離れた位置の斜面等の被計測対
象位置や河川、湖沼、運河、渓谷等の上に架設する構築
物である橋梁等の被計測対象物の相対変位量を確実に計
測することができるとともに、ワイヤやケーブル類の定
期的な保守点検を不要とすることができる。
【００３８】
【発明の効果】以上の如く本発明に係る相対変位量計測
システム及び相対変位量計測方法によれば、計測基準点
から離れた位置にある被計測対象に計測ターゲットを設
置し、計測基準点にて計測ターゲットを撮像装置によっ
て撮像するとともに、撮像装置によって撮像された計測
ターゲットの画像情報を画像処理装置によりデジタル画
像処理し、被計測対象の相対変位量を得るようにしたの
で、計測基準点から離れた被計測対象の相対変位量を確
実に計測することができるとともに、ワイヤやケーブル
類の定期的な保守点検を不要とすることができる。
【図面の簡単な説明】
【図１】本発明の相対変位量計測システムの一実施の形
態を示す図である。
【図２】図１の計測ターゲットを説明するための図であ
る。
【図３】図１の計測ターゲットを正面から撮影したとき
のデジタル画像と、そのデジタル画像全体のＲＧＢレベ
ルとを示す図である。
【図４】図３のデジタル画像を、たとえば水平方向の複
数の走査線位置で見た場合のＲＧＢレベルの分布を示す
図である。
【図５】図１の相対変位量における相対面内平行移動量
の求め方を説明するための図である。
【図６】図１の相対変位量における相対面内平行移動量
の求め方を説明するための図である。
【図７】図１の相対変位量における相対面外平行移動量
の求め方を説明するための図である。
【図８】図１の相対変位量における相対面外平行移動量
の求め方を説明するための図である。
【図９】図１の相対変位量における相対面内回転移動量
の求め方を説明するための図である。
【図１０】図１の相対変位量における相対面内回転移動
量の求め方を説明するための図である。
【図１１】図１の相対変位量における相対面外回転移動
量の求め方を説明するための図である。
【図１２】図１の相対変位量における相対面外回転移動
量の求め方を説明するための図である。
【符号の説明】
１ 計測基準点 ２ デジタルカメラ ３ 被計測対象 ４ 計測ターゲット ５ 画像フレーム ６ 画像処理装置 ７ 相対変位量 ８ ターゲット面 １０ デジタル画像
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋 清和 東京都大田区中馬込２丁目２番18号 物探 サービス株式会社内 Ｆターム(参考） 2F065 AA03 AA09 AA39 BB27 BB29 CC00 CC14 FF04 FF23 JJ03 JJ19 JJ26 PP01 QQ00 QQ03

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 計測基準点から離れた位置にある被計測
    対象に設置される計測ターゲットと、 前記計測基準点にて前記計測ターゲットを撮像する撮像
    装置と、 前記撮像装置によって撮像された前記計測ターゲットの
    画像情報をデジタル画像処理し、前記被計測対象の相対
    変位量を得る画像処理装置とを備えることを特徴とする
    相対変位量計測システム。
  2. 【請求項２】 前記撮像装置と前記画像処理装置とは、
    オンライン接続されていることを特徴とする請求項１に
    記載の相対変位量計測システム。
  3. 【請求項３】 前記計測ターゲットのターゲット面は、
    赤色、緑色、青色の何れか一色で着色された正方形又は
    長方形からなるものであることを特徴とする請求項１に
    記載の相対変位量計測システム。
  4. 【請求項４】 前記相対変位量は、相対面内平行移動
    量、相対面外平行移動量、相対面内回転移動量、相対面
    外回転移動量であることを特徴とする請求項１に記載の
    相対変位量計測システム。
  5. 【請求項５】 前記計測ターゲットのターゲット面は、
    夜間時を含め日射光量が低下したときに自動発光を行う
    発光装置によって照らされることを特徴とする請求項１
    又は３に記載の相対変位量計測システム。
  6. 【請求項６】 計測基準点から離れた位置にある被計測
    対象に計測ターゲットを設置する第１の工程と、 撮像装置により、前記計測基準点にて前記計測ターゲッ
    トを撮像する第２の工程と、 画像処理装置により、前記撮像装置によって撮像された
    前記計測ターゲットの画像情報をデジタル画像処理し、
    前記被計測対象の相対変位量を得る第３の工程とを備え
    ることを特徴とする相対変位量計測方法。
  7. 【請求項７】 前記第２及び第３の工程には、前記撮像
    装置と前記画像処理装置とを、オンライン接続する第４
    の工程が含まれることを特徴とする請求項６に記載の相
    対変位量計測方法。
  8. 【請求項８】 前記第１の工程には、 前記計測ターゲットのターゲット面を、赤色、緑色、青
    色の何れか一色で着色する第５の工程と、 前記ターゲット面を正方形又は長方形とする第６の工程
    とが含まれることを特徴とする請求項６に記載の相対変
    位量計測方法。
  9. 【請求項９】 前記第３の工程には、前記相対変位量
    を、相対面内平行移動量、相対面外平行移動量、相対面
    内回転移動量、相対面外回転移動量とする第７の工程が
    含まれることを特徴とする請求項６に記載の相対変位量
    計測方法。
  10. 【請求項１０】 前記第１、第６の工程には、前記計測
    ターゲットのターゲット面を、夜間時を含め日射光量が
    低下したときに自動発光を行う発光装置によって照らす
    第８の工程が含まれることを特徴とする請求項６又は８
    に記載の相対変位量計測方法。
JP2000083908A 2000-03-24 2000-03-24 相対変位量計測システム及び相対変位量計測方法 Pending JP2001272228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000083908A JP2001272228A (ja) 2000-03-24 2000-03-24 相対変位量計測システム及び相対変位量計測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000083908A JP2001272228A (ja) 2000-03-24 2000-03-24 相対変位量計測システム及び相対変位量計測方法

Publications (1)

Publication Number Publication Date
JP2001272228A true JP2001272228A (ja) 2001-10-05

Family

ID=18600464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000083908A Pending JP2001272228A (ja) 2000-03-24 2000-03-24 相対変位量計測システム及び相対変位量計測方法

Country Status (1)

Country Link
JP (1) JP2001272228A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234657A (ja) * 2005-02-25 2006-09-07 National Institute Of Advanced Industrial & Technology 変位計測装置及びこれを用いたトンネルの情報化施工方法
JP2013007624A (ja) * 2011-06-23 2013-01-10 Ohbayashi Corp 変位観測方法および変位観測システム
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8549455B2 (en) 2007-08-02 2013-10-01 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8552508B2 (en) 2008-03-13 2013-10-08 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with shared diffusion regions on opposite sides of two-transistor-forming gate level feature and electrical connection of transistor gates through linear interconnect conductors in single interconnect layer
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8680626B2 (en) 2007-10-26 2014-03-25 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US8756551B2 (en) 2007-08-02 2014-06-17 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8759985B2 (en) 2008-03-27 2014-06-24 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US8823062B2 (en) 2006-03-09 2014-09-02 Tela Innovations, Inc. Integrated circuit with offset line end spacings in linear gate electrode level
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8863063B2 (en) 2009-05-06 2014-10-14 Tela Innovations, Inc. Finfet transistor circuit
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9202779B2 (en) 2008-01-31 2015-12-01 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9754878B2 (en) 2006-03-09 2017-09-05 Tela Innovations, Inc. Semiconductor chip including a chip level based on a layout that includes both regular and irregular wires
JP2021076618A (ja) * 2021-02-18 2021-05-20 株式会社フジタ 変位計測マーカー及び変位計測システム

Cited By (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234657A (ja) * 2005-02-25 2006-09-07 National Institute Of Advanced Industrial & Technology 変位計測装置及びこれを用いたトンネルの情報化施工方法
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US10186523B2 (en) 2006-03-09 2019-01-22 Tela Innovations, Inc. Semiconductor chip having region including gate electrode features formed in part from rectangular layout shapes on gate horizontal grid and first-metal structures formed in part from rectangular layout shapes on at least eight first-metal gridlines of first-metal vertical grid
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US10141334B2 (en) 2006-03-09 2018-11-27 Tela Innovations, Inc. Semiconductor chip including region having rectangular-shaped gate structures and first-metal structures
US10141335B2 (en) 2006-03-09 2018-11-27 Tela Innovations, Inc. Semiconductor CIP including region having rectangular-shaped gate structures and first metal structures
US9917056B2 (en) 2006-03-09 2018-03-13 Tela Innovations, Inc. Coarse grid design methods and structures
US9905576B2 (en) 2006-03-09 2018-02-27 Tela Innovations, Inc. Semiconductor chip including region having rectangular-shaped gate structures and first metal structures
US9859277B2 (en) 2006-03-09 2018-01-02 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9754878B2 (en) 2006-03-09 2017-09-05 Tela Innovations, Inc. Semiconductor chip including a chip level based on a layout that includes both regular and irregular wires
US9741719B2 (en) 2006-03-09 2017-08-22 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9711495B2 (en) 2006-03-09 2017-07-18 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9673825B2 (en) 2006-03-09 2017-06-06 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US10230377B2 (en) 2006-03-09 2019-03-12 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8823062B2 (en) 2006-03-09 2014-09-02 Tela Innovations, Inc. Integrated circuit with offset line end spacings in linear gate electrode level
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US10217763B2 (en) 2006-03-09 2019-02-26 Tela Innovations, Inc. Semiconductor chip having region including gate electrode features of rectangular shape on gate horizontal grid and first-metal structures of rectangular shape on at least eight first-metal gridlines of first-metal vertical grid
US9443947B2 (en) 2006-03-09 2016-09-13 Tela Innovations, Inc. Semiconductor chip including region having integrated circuit transistor gate electrodes formed by various conductive structures of specified shape and position and method for manufacturing the same
US9425273B2 (en) 2006-03-09 2016-08-23 Tela Innovations, Inc. Semiconductor chip including integrated circuit including at least five gate level conductive structures having particular spatial and electrical relationship and method for manufacturing the same
US9425145B2 (en) 2006-03-09 2016-08-23 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9425272B2 (en) 2006-03-09 2016-08-23 Tela Innovations, Inc. Semiconductor chip including integrated circuit including four transistors of first transistor type and four transistors of second transistor type with electrical connections between various transistors and methods for manufacturing the same
US9336344B2 (en) 2006-03-09 2016-05-10 Tela Innovations, Inc. Coarse grid design methods and structures
US9240413B2 (en) 2006-03-09 2016-01-19 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8952425B2 (en) 2006-03-09 2015-02-10 Tela Innovations, Inc. Integrated circuit including at least four linear-shaped conductive structures having extending portions of different length
US8946781B2 (en) 2006-03-09 2015-02-03 Tela Innovations, Inc. Integrated circuit including gate electrode conductive structures with different extension distances beyond contact
US8921897B2 (en) 2006-03-09 2014-12-30 Tela Innovations, Inc. Integrated circuit with gate electrode conductive structures having offset ends
US8921896B2 (en) 2006-03-09 2014-12-30 Tela Innovations, Inc. Integrated circuit including linear gate electrode structures having different extension distances beyond contact
US9589091B2 (en) 2006-03-09 2017-03-07 Tela Innovations, Inc. Scalable meta-data objects
US9633987B2 (en) 2007-03-05 2017-04-25 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US10074640B2 (en) 2007-03-05 2018-09-11 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US9910950B2 (en) 2007-03-07 2018-03-06 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8966424B2 (en) 2007-03-07 2015-02-24 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9424387B2 (en) 2007-03-07 2016-08-23 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9595515B2 (en) 2007-03-07 2017-03-14 Tela Innovations, Inc. Semiconductor chip including integrated circuit defined within dynamic array section
US8549455B2 (en) 2007-08-02 2013-10-01 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8759882B2 (en) 2007-08-02 2014-06-24 Tela Innovations, Inc. Semiconductor device with dynamic array sections defined and placed according to manufacturing assurance halos
US8756551B2 (en) 2007-08-02 2014-06-17 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8680626B2 (en) 2007-10-26 2014-03-25 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US10734383B2 (en) 2007-10-26 2020-08-04 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9818747B2 (en) 2007-12-13 2017-11-14 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8951916B2 (en) 2007-12-13 2015-02-10 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US10461081B2 (en) 2007-12-13 2019-10-29 Tel Innovations, Inc. Super-self-aligned contacts and method for making the same
US9281371B2 (en) 2007-12-13 2016-03-08 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9530734B2 (en) 2008-01-31 2016-12-27 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US9202779B2 (en) 2008-01-31 2015-12-01 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US8680583B2 (en) 2008-03-13 2014-03-25 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within at least nine gate level feature layout channels
US8835989B2 (en) 2008-03-13 2014-09-16 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate electrode placement specifications
US8735995B2 (en) 2008-03-13 2014-05-27 Tela Innovations, Inc. Cross-coupled transistor circuit defined on three gate electrode tracks with diffusion regions of common node on opposing sides of same gate electrode track
US8735944B2 (en) 2008-03-13 2014-05-27 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with serially connected transistors
US9081931B2 (en) 2008-03-13 2015-07-14 Tela Innovations, Inc. Cross-coupled transistor circuit having diffusion regions of common node on opposing sides of same gate electrode track and gate node connection through single interconnect layer
US9117050B2 (en) 2008-03-13 2015-08-25 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate contact position and offset specifications
US8785978B2 (en) 2008-03-13 2014-07-22 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with electrical connection of cross-coupled transistors through same interconnect layer
US10727252B2 (en) 2008-03-13 2020-07-28 Tela Innovations, Inc. Semiconductor chip including integrated circuit having cross-coupled transistor configuration and method for manufacturing the same
US8742462B2 (en) 2008-03-13 2014-06-03 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate contact position specifications
US9208279B2 (en) 2008-03-13 2015-12-08 Tela Innovations, Inc. Semiconductor chip including digital logic circuit including linear-shaped conductive structures having electrical connection areas located within inner region between transistors of different type and associated methods
US9213792B2 (en) 2008-03-13 2015-12-15 Tela Innovations, Inc. Semiconductor chip including digital logic circuit including at least six transistors with some transistors forming cross-coupled transistor configuration and associated methods
US8729606B2 (en) 2008-03-13 2014-05-20 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels
US8729643B2 (en) 2008-03-13 2014-05-20 Tela Innovations, Inc. Cross-coupled transistor circuit including offset inner gate contacts
US9245081B2 (en) 2008-03-13 2016-01-26 Tela Innovations, Inc. Semiconductor chip including digital logic circuit including at least nine linear-shaped conductive structures collectively forming gate electrodes of at least six transistors with some transistors forming cross-coupled transistor configuration and associated methods
US10658385B2 (en) 2008-03-13 2020-05-19 Tela Innovations, Inc. Cross-coupled transistor circuit defined on four gate electrode tracks
US10651200B2 (en) 2008-03-13 2020-05-12 Tela Innovations, Inc. Cross-coupled transistor circuit defined on three gate electrode tracks
US8872283B2 (en) 2008-03-13 2014-10-28 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with shared diffusion regions on opposite sides of two-transistor-forming gate level feature
US8816402B2 (en) 2008-03-13 2014-08-26 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate level feature layout channel including single transistor
US8785979B2 (en) 2008-03-13 2014-07-22 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with two inside positioned gate contacts and two outside positioned gate contacts and electrical connection of cross-coupled transistors through same interconnect layer
US8866197B2 (en) 2008-03-13 2014-10-21 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with at least two gate electrodes electrically connected to each other through another transistor forming gate level feature
US8669594B2 (en) 2008-03-13 2014-03-11 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within at least twelve gate level feature layout channels
US8669595B2 (en) 2008-03-13 2014-03-11 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate contact position, alignment, and offset specifications
US8772839B2 (en) 2008-03-13 2014-07-08 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with four inside positioned gate contacts having offset and aligned relationships and electrical connection of transistor gates through linear interconnect conductors in single interconnect layer
US8836045B2 (en) 2008-03-13 2014-09-16 Tela Innovations, Inc. Cross-coupled transistor circuit having diffusion regions of common node on opposing sides of same gate electrode track
US8853794B2 (en) 2008-03-13 2014-10-07 Tela Innovations, Inc. Integrated circuit within semiconductor chip including cross-coupled transistor configuration
US9536899B2 (en) 2008-03-13 2017-01-03 Tela Innovations, Inc. Semiconductor chip including integrated circuit having cross-coupled transistor configuration and method for manufacturing the same
US8552508B2 (en) 2008-03-13 2013-10-08 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with shared diffusion regions on opposite sides of two-transistor-forming gate level feature and electrical connection of transistor gates through linear interconnect conductors in single interconnect layer
US8552509B2 (en) 2008-03-13 2013-10-08 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with other transistors positioned between cross-coupled transistors
US8853793B2 (en) 2008-03-13 2014-10-07 Tela Innovations, Inc. Integrated circuit including gate electrode level region including cross-coupled transistors having gate contacts located over inner portion of gate electrode level region and offset gate level feature line ends
US8592872B2 (en) 2008-03-13 2013-11-26 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors with two transistors of different type having gate electrodes formed by common gate level feature with shared diffusion regions on opposite sides of common gate level feature
US8587034B2 (en) 2008-03-13 2013-11-19 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with four inside positioned gate contacts and electrical connection of transistor gates through linear interconnect conductors in single interconnect layer
US8742463B2 (en) 2008-03-13 2014-06-03 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with outer positioned gate contacts
US8581304B2 (en) 2008-03-13 2013-11-12 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with four inside positioned gate contacts having offset and aligned relationships
US8581303B2 (en) 2008-03-13 2013-11-12 Tela Innovations, Inc. Integrated circuit including cross-coupled trasistors having gate electrodes formed within gate level feature layout channels with four inside positioned gate contacts having offset relationships and electrical connection of cross-coupled transistors through same interconnect layer
US8575706B2 (en) 2008-03-13 2013-11-05 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with at least two different gate level features inner extensions beyond gate electrode
US10020321B2 (en) 2008-03-13 2018-07-10 Tela Innovations, Inc. Cross-coupled transistor circuit defined on two gate electrode tracks
US8847329B2 (en) 2008-03-13 2014-09-30 Tela Innovations, Inc. Cross-coupled transistor circuit defined having diffusion regions of common node on opposing sides of same gate electrode track with at least two non-inner positioned gate contacts
US8569841B2 (en) 2008-03-13 2013-10-29 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with at least one gate level feature extending into adjacent gate level feature layout channel
US9871056B2 (en) 2008-03-13 2018-01-16 Tela Innovations, Inc. Semiconductor chip including integrated circuit having cross-coupled transistor configuration and method for manufacturing the same
US8564071B2 (en) 2008-03-13 2013-10-22 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with at least two different gate level feature extensions beyond contact
US8847331B2 (en) 2008-03-13 2014-09-30 Tela Innovations, Inc. Semiconductor chip including region having cross-coupled transistor configuration with offset electrical connection areas on gate electrode forming conductive structures and at least two different inner extension distances of gate electrode forming conductive structures
US8558322B2 (en) 2008-03-13 2013-10-15 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with at least two gate electrodes electrically connected to each other through gate level feature
US9390215B2 (en) 2008-03-27 2016-07-12 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US8759985B2 (en) 2008-03-27 2014-06-24 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US9779200B2 (en) 2008-03-27 2017-10-03 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8863063B2 (en) 2009-05-06 2014-10-14 Tela Innovations, Inc. Finfet transistor circuit
US10446536B2 (en) 2009-05-06 2019-10-15 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9530795B2 (en) 2009-10-13 2016-12-27 Tela Innovations, Inc. Methods for cell boundary encroachment and semiconductor devices implementing the same
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9269702B2 (en) 2009-10-13 2016-02-23 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9704845B2 (en) 2010-11-12 2017-07-11 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
JP2013007624A (ja) * 2011-06-23 2013-01-10 Ohbayashi Corp 変位観測方法および変位観測システム
JP2021076618A (ja) * 2021-02-18 2021-05-20 株式会社フジタ 変位計測マーカー及び変位計測システム
JP7144556B2 (ja) 2021-02-18 2022-09-29 株式会社フジタ 変位計測マーカー及び変位計測システム

Similar Documents

Publication Publication Date Title
JP2001272228A (ja) 相対変位量計測システム及び相対変位量計測方法
KR101461068B1 (ko) 삼차원 계측장치, 삼차원 계측방법 및 기억매체
JP4883517B2 (ja) 三次元計測装置および三次元計測方法並びに三次元計測プログラム
JP4232064B2 (ja) 画像処理を用いたひび割れ評価装置
JP5002144B2 (ja) 三次元計測用投影装置及びシステム
JP6296477B2 (ja) 対象物の三次元座標を決定する方法および装置
EP2175232A1 (en) Three-dimensional shape measuring device, three-dimensional shape measuring method, three-dimensional shape measuring program, and recording medium
JP5073996B2 (ja) 画像処理装置
JP2009244023A (ja) ラインセンサを利用した計測装置
KR20060117918A (ko) 비접촉 3차원 계측 방법 및 장치
JP5611022B2 (ja) 三次元計測装置及び三次元計測方法
JP2007101275A (ja) 三次元計測用投影装置及びシステム
KR0184039B1 (ko) 화질 검사 장치 및 그 화상 합성 방법
JP2005156396A (ja) 欠陥検査装置
CN112595236A (zh) 一种水下激光三维扫描和实时测距的测量装置
CN112415010A (zh) 一种成像检测方法及系统
JP2007139596A (ja) 可搬式運動計測システムおよび運動計測方法
JP2006320240A (ja) リモートセンシングによる作物情報測定方法
CN107271445A (zh) 一种缺陷检测方法及装置
JP2011069797A (ja) 変位量測定装置及び変位量測定方法
JP2006245891A (ja) カメラモジュールの画像検査用チャート、この画像検査用チャートを用いたカメラモジュールの画像検査方法および画像検査装置
JP2003167530A (ja) ディスプレイ画面検査方法およびディスプレイ画面検査装置
JP2002228417A (ja) クラック測定装置
KR101215083B1 (ko) 기판 검사장치의 높이정보 생성 방법
JPH11337322A (ja) ２次元画像比較による外観の測定方法および装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102