JP2001268889A - ゲートドライバ及び電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】出力素子が誤ってオンの状態を保持している場
合にも、異常動作を解消でき、出力素子の破壊を防止で
きるゲートドライバを提供することを目的としている。 【解決手段】制御入力信号の立ち上がり及び立ち下がり
エッジを検出し、検出したエッジよりオン／オフ信号を
生成し、そのオン／オフ信号によってゲート駆動を行う
状態保持回路４の状態を変化させる方式のゲートドライ
バにおいて、保護動作時オフ信号発生回路６を設け、保
護動作信号が入力されたときに状態保持回路を制御して
出力素子５を強制的にオフさせることを特徴としてい
る。保護動作時オフ信号発生回路によって、出力素子を
強制的にオフさせることができるので、出力素子が誤っ
てオン状態を保持している場合にも、異常動作を解消で
き、出力素子の破壊を防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、制御入力信号に
応答して出力素子をオン／オフ制御するゲートドライ
バ、及びこのゲートドライバと出力素子とを単一のチッ
プ中に集積化した電力変換装置に関する。

【０００２】

【従来の技術】図１０は、従来のゲートドライバ及び電
力変換装置を示すブロック図である。この回路は、エッ
ジ検出回路１、オン信号発生回路２、オフ信号発生回路
３、状態保持回路４、及び出力素子５等で構成されてお
り、破線で囲んだ部分がゲートドライバ１０に相当し、
このゲートドライバ１０と出力素子５とで電力変換装置
が構成されている。

【０００３】上記エッジ検出回路１には、制御入力信号
と保護動作信号が入力され、制御入力信号の立ち上がり
と立ち下がりのエッジを検出する。上記オン信号発生回
路２は、上記エッジ検出回路１で検出した制御入力信号
の立ち上がりエッジに応答してオン信号を生成し、上記
オフ信号発生回路３は、上記エッジ検出回路１で検出し
た入力信号の立ち下がりエッジに応答してオフ信号を生
成する。上記状態保持回路４には、上記オン信号発生回
路２から出力されるオン信号、及び上記オフ信号発生回
路３から出力されるオフ信号が入力され、これらオン信
号とオフ信号とに基づいて上記出力素子５のゲート状態
を保持する。すなわち、上記状態保持回路４は、オン信
号が入力されたときに上記出力素子５のゲートを駆動し
てオンさせ、オフ信号が入力されるまでオン状態を保持
させる。

【０００４】上記のような構成において、図１１に示す
ように、エッジ検出回路１によって制御入力信号の立ち
上がりエッジが検出されると（時刻Ｔ１）、オン信号発
生回路２からパルス状のオン信号が出力され、出力素子
５のゲートが駆動されてオンする。このオン状態は、上
記状態保持回路４により保持される。また、エッジ検出
回路１によって制御入力信号の立ち下がりエッジが検出
されると（時刻Ｔ２）、オフ信号発生回路３からパルス
状のオフ信号が出力され、出力素子５のゲート駆動が停
止されてオフする。このオフ状態が上記状態保持回路４
により保持される。

【０００５】一方、エッジ検出回路１によって制御入力
信号の立ち上がりエッジが検出され（時刻Ｔ３）、出力
素子５のゲートが駆動されてオンしている状態で、保護
動作信号が立ち上がると、エッジ検出回路１内部で制御
入力信号が立ち下がり、この立ち下がりを検出して、オ
フ信号発生回路３からパルス信号（オフ信号）が出力さ
れ（時刻Ｔ４）、出力素子５の駆動が停止されてオフす
る。

【０００６】しかしながら、制御入力信号がオフ
（“Ｌ”レベル）状態の時に、何らかの要因（ノイズ、
出力部電圧変位等）により出力素子５がオンとなる誤動
作が発生（時刻Ｔ５）し、この誤動作に起因して保護動
作信号が立ち上がっても、制御入力信号は元々“Ｌ”レ
ベルであるため、制御入力信号の立ち下がりエッジは存
在せず、オフ信号は発生しない（時刻Ｔ６）。すなわ
ち、保護動作信号に同期してエッジ検出回路１の内部で
制御入力信号を“Ｌ”レベルに固定する構成であるの
で、時刻Ｔ６には制御入力信号が“Ｌ”レベルであり、
制御入力信号の立ち下がりエッジが発生しない。よっ
て、オフ信号を発生することができない。この結果、本
来オフであるべき出力素子５がオンとなる異常動作を解
消できず、出力素子５がオン状態を維持してしまい、破
壊至ることもあった。

【０００７】

【発明が解決しようとする課題】上記のように、制御入
力信号の立ち上がりと立ち下がりエッジを検出し、検出
したエッジからオン信号とオフ信号を生成し、そのオン
信号とオフ信号によって出力素子のゲートの駆動状態を
変化させる方式のゲートドライバにおいて、制御入力信
号をオン状態からオフ状態に変化させ、その立ち下がり
エッジを検出することによって出力素子をオフさせる保
護動作においては、制御入力信号がオフの時に、何らか
の要因で出力素子がオンとなると、制御入力信号の立ち
下がりエッジが存在しないためオフ信号が発生せず、異
常動作を解消できずに出力素子が破壊するという問題が
あった。

【０００８】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、出力素子が誤っ
てオン状態を保持している場合にも、異常動作を解消で
き、出力素子の破壊を防止できるゲートドライバ及び電
力変換装置を提供することにある。

【０００９】

【課題を解決するための手段】この発明の請求項１に記
載したゲートドライバは、制御入力信号の立ち上がりエ
ッジと立ち下がりエッジを検出するエッジ検出回路と、
このエッジ検出回路で検出した制御入力信号の立ち上が
りエッジまたは立ち下がりエッジにより、オン信号を生
成するオン信号発生回路と、上記エッジ検出回路で検出
した制御入力信号の立ち下がりエッジまたは立ち上がり
エッジにより、オフ信号を生成するオフ信号発生回路
と、上記オン信号発生回路から出力されるオン信号に応
答して出力素子を駆動し、上記オフ信号発生回路からオ
フ信号が出力されるまで上記出力素子の駆動状態を保持
する状態保持回路と、保護動作信号に応答してオフ信号
を生成し、前記状態保持回路に供給することにより、上
記出力素子の駆動を停止させる保護動作時オフ信号発生
回路とを具備することを特徴としている。

【００１０】また、請求項２に記載したように、請求項
１のゲートドライバにおいて、異常状態を検出する異常
検出回路と、この異常検出回路により異常が検出された
ときに保護動作信号を発生し、前記保護動作時オフ信号
発生回路に供給する保護動作信号発生回路とを更に具備
することを特徴とする。

【００１１】請求項３に記載したように、請求項１のゲ
ートドライバにおいて、前記保護動作時オフ信号発生回
路は、前記制御入力信号がオフレベルのときのみ、前記
保護動作時オフ信号を発生させることを特徴とする。

【００１２】更に、この発明の請求項４に記載したゲー
トドライバは、異常状態を検出する異常検出回路と、こ
の異常検出回路により異常が検出されたときに保護動作
信号を発生する保護動作信号発生回路と、ハイサイドの
制御入力信号、ローサイドの制御入力信号及び上記保護
動作信号がそれぞれ入力され、ローサイドの制御入力信
号と保護動作信号の状態からハイサイドの制御入力信号
の伝達の可否を判断するハイサイド制御入力信号伝達可
否判定回路と、ハイサイドの制御入力信号、ローサイド
の制御入力信号及び上記保護動作信号がそれぞれ入力さ
れ、ハイサイドの制御入力信号と保護動作信号の状態か
らローサイドの制御入力信号の伝達の可否を判断し、ロ
ーサイド出力素子を駆動するローサイド制御入力信号伝
達可否判定回路と、上記保護動作信号が入力され、保護
動作信号の発生に同期してハイサイドオフ信号を生成す
るためのトリガ信号を生成する保護動作時ハイサイドオ
フ信号生成トリガ信号発生回路と、この保護動作時ハイ
サイドオフ信号生成トリガ信号発生回路から出力される
トリガ信号及び上記ハイサイド制御入力信号伝達可否判
定回路の出力信号が供給され、ハイサイド制御入力信号
の状態から上記トリガ信号の伝達可否を判断する保護動
作時ハイサイドオフ信号生成トリガ信号伝達可否判定回
路と、上記ハイサイド制御入力信号伝達可否判定回路及
び上記保護動作時ハイサイドオフ信号生成トリガ信号伝
達可否判定回路の出力信号が供給され、ハイサイドの制
御入力信号の立ち下がり及び保護動作時ハイサイドオフ
信号生成トリガ信号の立ち下がりを検出し、オフ信号を
発生する立ち下がりエッジ検出オフ信号発生回路と、上
記ハイサイド制御入力信号伝達可否判定回路の出力信号
が供給され、ハイサイドの制御入力信号の立ち上がりを
検出し、オン信号を発生する立ち上がりエッジ検出オン
信号発生回路と、上記立ち上がりエッジ検出オン信号発
生回路から出力されるオン信号に応答してハイサイド出
力素子を駆動し、上記エッジ検出オフ信号発生回路から
オフ信号が出力されるまで上記ハイサイド出力素子の駆
動状態を保持する状態保持回路とを具備することを特徴
としている。

【００１３】この発明の請求項５に記載した電力変換装
置は、ゲートドライバと、このゲートドライバによって
駆動される出力素子とを単一のチップ中に集積化してな
り、上記ゲートドライバは、制御入力信号の立ち上がり
エッジと立ち下がりエッジを検出するエッジ検出回路
と、このエッジ検出回路で検出した制御入力信号の立ち
上がりエッジまたは立ち下がりエッジにより、オン信号
を生成するオン信号発生回路と、上記エッジ検出回路で
検出した制御入力信号の立ち下がりエッジまたは立ち上
がりエッジにより、オフ信号を生成するオフ信号発生回
路と、上記オン信号発生回路から出力されるオン信号に
応答して出力素子を駆動し、上記オフ信号発生回路から
オフ信号が出力されるまで上記出力素子の駆動状態を保
持する状態保持回路と、保護動作信号に応答してオフ信
号を生成し、前記状態保持回路に供給することにより、
上記出力素子の駆動を停止させる保護動作時オフ信号発
生回路とを具備することを特徴としている。

【００１４】請求項６に記載したように、請求項５の電
力変換装置において、前記ゲートドライバは、異常状態
を検出する異常検出回路と、この異常検出回路により異
常が検出されたときに保護動作信号を発生し、前記保護
動作時オフ信号発生回路に供給する保護動作信号発生回
路とを更に具備することを特徴とする。

【００１５】請求項７に記載したように、請求項５の電
力変換装置において、前記エッジ検出回路は、前記保護
動作信号が入力されたときに前記制御入力信号の入力を
停止し、前記保護動作時オフ信号発生回路は、前記保護
動作信号が入力されたとき、及び前記エッジ検出回路に
おける制御入力信号の入力が停止されたときに、前記保
護動作時オフ信号を発生させることを特徴とする。

【００１６】また、この発明の請求項８に記載した電力
変換装置は、ゲートドライバと、このゲートドライバに
よって駆動されるハイサイド出力素子及びローサイド出
力素子とを単一のチップ中に集積化してなり、異常状態
を検出する異常検出回路と、この異常検出回路により異
常が検出されたときに保護動作信号を発生する保護動作
信号発生回路と、ハイサイドの制御入力信号、ローサイ
ドの制御入力信号及び上記保護動作信号がそれぞれ入力
され、ローサイドの制御入力信号と保護動作信号の状態
からハイサイドの制御入力信号の伝達の可否を判断する
ハイサイド制御入力信号伝達可否判定回路と、ハイサイ
ドの制御入力信号、ローサイドの制御入力信号及び上記
保護動作信号がそれぞれ入力され、ハイサイドの制御入
力信号と保護動作信号の状態からローサイドの制御入力
信号の伝達の可否を判断し、ローサイド出力素子を駆動
するローサイド制御入力信号伝達可否判定回路と、上記
保護動作信号が入力され、保護動作信号の発生に同期し
てハイサイドオフ信号を生成するためのトリガ信号を生
成する保護動作時ハイサイドオフ信号生成トリガ信号発
生回路と、この保護動作時ハイサイドオフ信号生成トリ
ガ信号発生回路から出力されるトリガ信号及び上記ハイ
サイド制御入力信号伝達可否判定回路の出力信号が供給
され、ハイサイド制御入力信号の状態から上記トリガ信
号の伝達可否を判断する保護動作時ハイサイドオフ信号
生成トリガ信号伝達可否判定回路と、上記ハイサイド制
御入力信号伝達可否判定回路及び上記保護動作時ハイサ
イドオフ信号生成トリガ信号伝達可否判定回路の出力信
号が供給され、ハイサイドの制御入力信号の立ち下がり
及び保護動作時ハイサイドオフ信号生成トリガ信号の立
ち下がりを検出し、オフ信号を発生する立ち下がりエッ
ジ検出オフ信号発生回路と、上記ハイサイド制御入力信
号伝達可否判定回路の出力信号が供給され、ハイサイド
の制御入力信号の立ち上がりを検出し、オン信号を発生
する立ち上がりエッジ検出オン信号発生回路と、上記立
ち上がりエッジ検出オン信号発生回路から出力されるオ
ン信号に応答してハイサイド出力素子を駆動し、上記エ
ッジ検出オフ信号発生回路からオフ信号が出力されるま
で上記ハイサイド出力素子の駆動状態を保持する状態保
持回路とを具備することを特徴としている。

【００１７】請求項１のような構成によれば、制御入力
信号の入力が停止されている時に、何らかの原因で出力
素子がオンした場合にも、保護動作信号の入力に応答し
て保護動作時オフ信号発生回路からオフ信号を出力して
出力素子をオフすることができる。よって、出力素子が
誤ってオン状態を保持している場合にも、異常動作を解
消でき、出力素子の破壊を防止できる。

【００１８】請求項２のような構成によれば、ゲートド
ライバ内に異常検出回路と保護動作信号発生回路を設け
たので、外付けの回路で異常検出回路や保護動作信号発
生回路を構成する必要がなく、省スペース化、低コスト
化が図れる。

【００１９】請求項３のような構成によれば、制御入力
信号がオフレベルのときのみ、保護動作時オフ信号発生
回路からオフ信号が出力されるので、保護動作時オフ信
号発生回路がノイズ等で誤動作しても、出力素子のオン
状態を保つことができ、その都度出力素子をオフにする
ことがなく、本来オンとなるべき出力素子がオフとなる
誤動作を起こすのを防止できる。これによって、イミュ
ニティの向上が図れる。

【００２０】また、請求項４の構成では、ハイサイド出
力素子とローサイド出力素子を用いる場合に、異常検出
回路によって異常が検出されたときに、異常動作を起こ
している可能性があるハイサイド出力素子側を確実にオ
フすることができ、異常動作を解消して出力素子の破壊
を効果的に防止できる。

【００２１】更に、請求項５乃至請求項８のような構成
によれば、ゲートドライバと出力素子を単一のチップ中
に形成するので、電力変換装置の省スペース化、並びに
低コスト化が図れる。

【００２２】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 ［第１の実施の形態］図１は、この発明の第１の実施の
形態に係るゲートドライバ及び電力変換装置を示すブロ
ック図である。この回路は、エッジ検出回路１’、オン
信号発生回路２、オフ信号発生回路３、状態保持回路
４、出力素子５及び保護動作時オフ信号発生回路６等で
構成されている。破線で囲んだ部分がゲートドライバ１
１に相当し、このゲートドライバ１１と出力素子５とで
電力変換装置が構成される。

【００２３】上記エッジ検出回路１’は、制御入力信号
の立ち上がりと立ち下がりのエッジを検出するものであ
る。上記オン信号発生回路２はエッジ検出回路１’で検
出した制御入力信号の立ち上がり（または立ち下がり）
エッジに応答してオン信号を生成し、上記オフ信号発生
回路３はエッジ検出回路１’で検出した立ち下がり（ま
たは立ち上がり）エッジに応答してオフ信号を生成す
る。上記保護動作時オフ信号発生回路６には、保護動作
信号が入力され、この保護動作信号に応答して保護動作
時に出力素子５を強制的にオフするためのオフ信号を生
成する。上記状態保持回路４には、上記オン信号発生回
路２から出力されるオン信号、上記オフ信号発生回路３
から出力されるオフ信号、及び上記保護動作時オフ信号
発生回路６から出力されるオフ信号がそれぞれ供給さ
れ、これらオン信号とオフ信号とに基づいて上記出力素
子５のゲート状態を保持するようになっている。すなわ
ち、上記状態保持回路４は、オン信号が入力されたとき
に上記出力素子５のゲートを駆動してオンさせ、オフ信
号が入力されるまでオン状態を保持させる。

【００２４】次に、上記図１に示したゲートドライバ１
１の動作を図２のタイミングチャートを参照しつつ説明
する。まず、エッジ検出回路１’で、制御入力信号（図
２ではＨ：オン命令、Ｌ：オフ命令を表す）の立ち上が
りエッジと立ち下がりエッジを検出する。立ち上がりエ
ッジを検出した際は、オン信号発生回路２によってオン
信号を生成する。同様に、立ち下がりエッジを検出した
時は、オフ信号発生回路３によってオフ信号を生成す
る。状態保持回路４は、上記オン信号とオフ信号が当該
回路に入力されない限り、出力素子５のゲートの現在の
状態（図２においては、Ｈ：ゲートオン、Ｌ：ゲートオ
フを表す）を保持する。よって、図２に示すように、時
刻Ｔ１に制御入力信号が立ち上がるとオン信号が発生し
て出力素子５がオンし、時刻Ｔ２に制御入力信号が立ち
下がるとオフ信号が発生して出力素子５がオフとなる。
以上は、通常の動作である。

【００２５】次に、保護動作について説明する。時刻Ｔ
３に制御入力信号が立ち上がると、オン信号発生回路２
からオン信号が出力され、状態保持回路４により出力素
子５が駆動されてオンとなる。その後、保護動作信号
（図２においては、Ｈ：保護動作時、Ｌ：通常動作時を
表す）が時刻Ｔ４に入力されると、保護動作時オフ信号
発生回路６でオフ信号が生成されて状態保持回路４に供
給される。これによって、状態保持回路４の状態がゲー
トオフとなり出力素子５がオフする。

【００２６】次に、制御入力信号が“Ｌ”レベルにある
時刻Ｔ５において、ノイズその他の要因で状態保持回路
４の状態がゲートオフからゲートオンに反転した場合の
動作について述べる。時刻Ｔ５で出力素子５のゲート駆
動状態が反転し、これを検知して時刻Ｔ６に保護動作信
号が発生すると、この保護動作信号に同期して保護動作
時オフ信号発生回路６からオフ信号が出力されて状態保
持回路４の状態がゲートオンからゲートオフに強制的に
反転される。

【００２７】以上のように、本実施の形態によれば、出
力素子５が誤ってオン状態を維持している場合にも、保
護動作信号の入力によって確実に出力素子５のゲートを
オフにできるので、異常動作を解消でき、出力素子５の
破壊も防止できる。

【００２８】［第２の実施の形態］図３は、この発明の
第２の実施の形態に係るゲートドライバ及び電力変換装
置を示すブロック図である。この回路は、上述した第１
の実施の形態のゲートドライバに、異常検出回路７と保
護動作信号発生回路８を付加したものである。すなわ
ち、破線で囲んだ部分がゲートドライバ１２に相当し、
このゲートドライバ１２と出力素子５とで電力変換装置
が構成される。

【００２９】上記異常検出回路７は、電源電圧の変動、
出力素子５の加熱などの温度の異常、及び過電流などの
出力素子５に流れる電流の異常を検知するものである。
異常検出回路７によって異常が検出されると、保護動作
信号発生回路８から保護動作信号が出力される。そし
て、この保護動作信号に応答して、保護動作時オフ信号
発生回路６からオフ信号が出力される。

【００３０】上述した構成において、出力素子５の基本
的な駆動動作、及び保護動作は上記第１の実施の形態と
同様である。上記異常検出回路７と保護動作信号発生回
路８をゲートドライバ１２内に設けたことにより、別部
品で異常検出回路と保護動作信号発生回路を構成する必
要がなくなり、ゲートドライバ１２並びに電力変換装置
の省スペース化や低コスト化が図れる。

【００３１】［第３の実施の形態］図４は、この発明の
第３の実施の形態に係るゲートドライバ及び電力変換装
置を示すブロック図である。このゲートドライバ１３
は、基本的には第１の実施の形態と同様に、エッジ検出
回路１、オン信号発生回路２、オフ信号発生回路３、状
態保持回路４、出力素子５及び保護動作時オフ信号発生
回路６’等で構成されている。そして、上記エッジ検出
回路１には、制御入力信号だけでなく保護動作信号が入
力され、上記保護動作時オフ信号発生回路６’には保護
動作信号だけでなく制御入力信号が入力されるようにな
っている。

【００３２】上述した構成において、通常時の動作は上
記第１の実施の形態と同様である。そして、制御入力信
号が“Ｈ”レベルの時に、保護動作信号が“Ｈ”レベル
となると、図１０に示した従来のゲートドライバと同様
に、オフ信号発生回路３によってオフ信号を生成し、出
力素子５をオフさせる。これに対し、保護動作時オフ信
号発生回路６’は、制御入力信号が“Ｌ”レベルの時に
保護動作信号が“Ｈ”レベルになったときのみオフ信号
を生成する。

【００３３】上記第１，第２の実施の形態では、保護動
作時オフ信号発生回路６がノイズ等で誤動作した場合
に、その都度出力素子５をオフにしてしまい、本来オン
となるべき出力がオフとなる誤動作を起こす可能性があ
る。しかし、本実施の形態によれば、保護動作時オフ信
号発生回路６’がノイズ等で誤動作しても、制御入力信
号が“Ｈ”レベルの時は、出力素子５のオン状態を保つ
ことができるので、イミュニティの向上が図れる。

【００３４】［第４の実施の形態］図５は、この発明の
第４の実施の形態に係る電力変換装置を示すブロック図
である。ゲートドライバ１１は、上述した第１の実施の
形態と同様に回路構成されており、このゲートドライバ
１１と出力素子５とで構成される電力変換装置２０が、
単一のチップ中に集積化して形成されている。

【００３５】上記ゲートドライバ１１及び電力変換装置
２０の基本的な動作は、上述した第１の実施の形態と同
じである。

【００３６】このような構成の電力変換装置２０によれ
ば、ゲートドライバ１１と出力素子５とを単一のチップ
中に集積形成するので、省スペース化と低コスト化が図
れる。

【００３７】なお、上記第２，第３の実施の形態と同様
な回路構成のゲートドライバ１２，１３と出力素子５を
単一のチップ中に集積化して電力変換装置を構成しても
良いのは勿論である。

【００３８】［第５の実施の形態］図６は、この発明の
第５の実施の形態に係るゲートドライバ及び電力変換装
置を示すブロック図である。この回路は、ハイサイド制
御入力信号伝達可否判定回路２１、立ち下がりエッジ検
出オフ信号発生回路２２、立ち上がりエッジ検出オン信
号発生回路２３、状態保持回路２４、ハイサイド出力素
子２５、ローサイド制御入力信号伝達可否判定回路２
６、ローサイド出力素子２７、異常検出回路２８、保護
動作信号発生回路２９、保護動作時ハイサイドオフ信号
生成トリガ信号発生回路３２及び保護動作時ハイサイド
オフ信号生成トリガ信号伝達可否判定回路３３等で構成
されている。破線で囲んだ部分がゲートドライバ３０に
相当し、このゲートドライバ３０とハイサイド出力素子
２５及びローサイド出力素子２７とで電力変換装置３１
が構成される。この電力変換装置３１は、単一のチップ
中に集積化して形成されている。

【００３９】出力素子がハイサイドとローサイドに分か
れている電力変換装置３１では、ハイサイド出力素子２
５に対してのみ、立ち下がりエッジ検出オフ信号発生回
路２２、立ち上がりエッジ検出オン信号発生回路２３及
び状態保持回路２４を要する。なぜなら、ローサイド出
力素子２７は接地されているので、制御入力信号がリア
ルタイムで反映されているからである。

【００４０】上記ハイサイド制御入力信号伝達可否判定
回路２１には、ハイサイドの制御入力信号、ローサイド
の制御入力信号及び上記保護動作信号発生回路２９から
出力される保護動作信号がそれぞれ入力され、ローサイ
ドの制御入力信号と保護動作信号の状態からハイサイド
の制御入力信号の伝達の可否を判断する。また、上記ロ
ーサイド制御入力信号伝達可否判定回路２６には、ハイ
サイドの制御入力信号、ローサイドの制御入力信号及び
上記保護動作信号がそれぞれ入力され、ハイサイドの制
御入力信号と保護動作信号の状態からローサイドの制御
入力信号の伝達の可否を判断し、ローサイド出力素子２
７を駆動する。

【００４１】上記保護動作時ハイサイドオフ信号生成ト
リガ信号発生回路３２には、上記保護動作信号発生回路
２９から出力される保護動作信号が入力され、保護動作
信号の発生に同期してハイサイドオフ信号を生成するた
めのトリガ信号を生成する。このトリガ信号及び上記ハ
イサイド制御入力信号伝達可否判定回路２１の出力信号
は、上記保護動作時ハイサイドオフ信号生成トリガ信号
伝達可否判定回路３３に供給され、ハイサイド制御入力
信号の状態から上記トリガ信号の伝達可否を判断し、上
記立ち下がりエッジ検出オフ信号発生回路２２に供給す
る。

【００４２】また、上記立ち下がりエッジ検出オフ信号
発生回路２２には、上記ハイサイド制御入力信号伝達可
否判定回路２１の出力信号が供給され、ハイサイド制御
入力信号の立ち下がりエッジを検出し、オフ信号を発生
して状態保持回路２４に供給する。この状態保持回路２
４は、立ち上がりエッジ検出オン信号発生回路２３オン
信号が供給されたときに、ハイサイド出力素子２５のゲ
ートを駆動してオンさせ、上記立ち下がりエッジ検出オ
フ信号発生回路２２からオフ信号が供給されるまで上記
ゲート駆動状態を保持する。

【００４３】そして、異常検出回路２８によって、電源
電圧の変動、ハイサイド出力素子２５及び／またはロー
サイド出力素子２７の加熱などの温度の異常、及び過電
流などのハイサイド出力素子２５及び／またはローサイ
ド出力素子２７に流れる電流の異常が検知されると、保
護動作信号発生回路２９から保護動作信号が出力され
る。ハイサイド制御入力信号伝達可否判定回路２１によ
って、ローサイドの制御入力信号と上記保護動作信号の
状態からハイサイドの制御入力信号の伝達を停止させ、
ハイサイド出力素子２５のゲート駆動を停止してオフさ
せる。また、ローサイド制御入力信号伝達可否判定回路
２６によって、ハイサイドの制御入力信号と上記保護動
作信号の状態からローサイドの制御入力信号の伝達を停
止させ、ローサイド出力素子２７をオフさせる。

【００４４】このような構成によれば、制御入力信号が
オフ状態（“Ｌ”レベル）の時に、何らかの原因でハイ
サイド出力素子２５がオンしたときに、たとえハイサイ
ド制御入力信号が“Ｌ”レベルで立ち下がりエッジが存
在しなくとも、保護動作信号の入力に応答して保護動作
時ハイサイドオフ信号生成トリガ信号伝達可否判定回路
３３からトリガ信号を出力して立ち下がりエッジ検出オ
フ信号発生回路２２を制御することによりハイサイド出
力素子２５をオフすることができる。よって、出力素子
がハイサイドとローサイドに分かれている場合に、ハイ
サイド出力素子２５が誤ってオン状態を保持している場
合にも異常動作を解消でき、ハイサイド出力素子２５の
破壊を防止できる。

【００４５】また、ゲートドライバ３０内に異常検出回
路２８と保護動作信号発生回路２９を設けたので、外付
けの回路で異常検出回路や保護動作信号発生回路を構成
する必要がなく、省スペース化、低コスト化が図れる。

【００４６】更に、ゲートドライバ３０とハイサイド出
力素子２５及びローサイド出力素子２７を単一のチップ
中に形成するので、電力変換装置３１の省スペース化、
並びに低コスト化も図れる。

【００４７】［第６の実施の形態］図７乃至図９はそれ
ぞれ、この発明の第６の実施の形態に係るゲートドライ
バ及び電力変換装置について説明するための図である。
図７は概略構成を示すブロック図、図８は図７に示した
回路における保護動作信号発生回路と保護動作時ハイサ
イドオフ信号生成トリガ信号発生回路の具体的な構成例
を示す回路図、図９は図７に示した回路におけるハイサ
イド制御入力信号伝達可否判定回路、保護動作時ハイサ
イドオフ信号生成トリガ信号伝達可否判定回路、立ち下
がりエッジ検出オフ信号発生回路、立ち上がりエッジ検
出オン信号発生回路、及びローサイド制御入力信号伝達
可否判定回路の具体的な構成例を示す回路図である。

【００４８】この第６の実施の形態は、３相駆動の例を
示しており、各相の出力素子がローサイドとハイサイド
に分かれている。図７に示すように、保護動作信号発生
回路４０には、ハイサイド制御入力信号ＨＵ，ＨＶ，Ｈ
Ｗとローサイド制御入力信号ＬＸ，ＬＹ，ＬＺ、チップ
温度検知回路４１の出力信号、電源電圧検知回路４２の
出力信号及び過電流検知回路４３の出力信号等が供給さ
れる。上記チップ温度検知回路４１は、チップの温度を
検知して過熱状態を判定するものである。上記電源電圧
検知回路４２は、電源電圧の低下を検知するものであ
る。また、上記過電流検知回路４３は、出力素子に流れ
る過電流を検知するものである。これらの検知回路４
１，４２，４３は、異常検出回路として働く。

【００４９】上記各検知回路４１，４２，４３によって
チップ温度の上昇や電源電圧の低下、あるいは出力素子
に流れる過電流等の異常状態が検知されると、上記保護
動作信号発生回路４０から保護動作信号が出力される。
この保護動作信号は、保護動作時ハイサイドオフ信号生
成トリガ信号発生回路４４、ハイサイド制御入力信号伝
達可否判定回路４５，４６，４７、及びローサイド制御
入力信号伝達可否判定回路４８，４９，５０にそれぞれ
供給される。

【００５０】上記ハイサイド制御入力信号伝達可否判定
回路４５には、上記保護動作信号に加えてハイサイド制
御入力信号ＨＵとローサイド制御入力信号ＬＸが入力さ
れる。上記ハイサイド制御入力信号伝達可否判定回路４
６には、上記保護動作信号に加えてハイサイド制御入力
信号ＨＶとローサイド制御入力信号ＬＹが入力される。
上記ハイサイド制御入力信号伝達可否判定回路４７に
は、上記保護動作信号に加えてハイサイド制御入力信号
ＨＷとローサイド制御入力信号ＬＺが入力される。一
方、上記ローサイド制御入力信号伝達可否判定回路４８
には、上記保護動作信号に加えてローサイド制御入力信
号ＬＸとハイサイド制御入力信号ＨＵが入力される。上
記ローサイド制御入力信号伝達可否判定回路４９には、
上記保護動作信号に加えてローサイド制御入力信号ＬＹ
とハイサイド制御入力信号ＨＶが入力される。上記ロー
サイド制御入力信号伝達可否判定回路５０には、上記保
護動作信号に加えてローサイド制御入力信号ＬＺとハイ
サイド制御入力信号ＨＷが入力される。

【００５１】上記各ハイサイド制御入力信号伝達可否判
定回路４５，４６，４７の出力信号はそれぞれ、保護動
作時ハイサイドオフ信号生成トリガ信号伝達可否判定回
路５１，５２，５３に供給される。これら保護動作時ハ
イサイドオフ信号生成トリガ信号伝達可否判定回路５
１，５２，５３にはそれぞれ、上記保護動作時ハイサイ
ドオフ信号生成トリガ信号生成回路４４の出力信号が供
給されている。上記回路５１の出力信号は立ち下がりエ
ッジ検出オフ信号発生回路５４と立ち上がりエッジ検出
オン信号発生回路５７に供給され、上記回路５２の出力
信号は立ち下がりエッジ検出オフ信号発生回路５５と立
ち上がりエッジ検出オン信号発生回路５８に供給され、
上記回路５３の出力信号は立ち下がりエッジ検出オフ信
号発生回路５６と立ち上がりエッジ検出オン信号発生回
路５９に供給される。上記立ち下がりエッジ検出オフ信
号発生回路５４の出力信号ＵＨＯＦＦと立ち上がりエッ
ジ検出オン信号発生回路５７の出力信号ＵＨＯＮは、状
態保持回路６０に供給される。上記立ち下がりエッジ検
出オフ信号発生回路５５の出力信号ＶＨＯＦＦと立ち上
がりエッジ検出オン信号発生回路５８の出力信号ＶＨＯ
Ｎは、状態保持回路６１に供給される。更に、上記立ち
下がりエッジ検出オフ信号発生回路５６の出力信号ＷＨ
ＯＦＦと立ち上がりエッジ検出オン信号発生回路５９の
出力信号ＷＨＯＮは、状態保持回路６２に供給される。
そして、これら状態保持回路６０，６１，６２の出力信
号で、各ハイサイド出力素子６３，６４，６５が駆動さ
れるようになっている。

【００５２】一方、上記各ローサイド制御入力信号伝達
可否判定回路４８，４９，５０の出力信号で各ローサイ
ド出力素子６６，６７，６８が駆動される。これらロー
サイド出力素子６６，６７，６８には、過電流を検出す
るためのセンス用素子が設けられており、このセンス用
素子の出力が上記過電流検知回路４３に供給されて過電
流が流れているか否かが検知される。

【００５３】上記保護動作信号発生回路４０は、図８に
示すように、ノアゲート７０〜７３、ナンドゲート７４
〜７８、インバータ７９〜８５、キャパシタ８６，８７
及び抵抗８８，８９等から構成されている。上記ノアゲ
ート７０の入力端には、ハイサイド制御入力信号ＨＵ，
ＨＶ，ＨＷが供給され、上記ノアゲート７１の入力端に
は、ローサイド制御入力信号ＬＸ，ＬＹ，ＬＷが供給さ
れる。上記各ノアゲート７０，７１の出力信号は、ナン
ドゲート７４の両入力端に供給され、このナンドゲート
７４の出力信号がナンドゲート７５の一方の入力端に供
給される。このナンドゲート７５の他方の入力端には、
図示しない内部電源回路からパワーオンリセット信号が
供給される。上記ナンドゲート７５の出力信号は、イン
バータ７９を介してナンドゲート７６の一方の入力端に
供給される。このナンドゲート７６の出力信号は、ナン
ドゲート７７の一方の入力端に供給される。上記ナンド
ゲート７７の他方の入力端には過電流検知回路４３の出
力信号がインバータ８０を介して供給される。上記ナン
ドゲート７７の出力端には、抵抗８８の一端が接続され
ている。この抵抗８８の他端には、インバータ８２の入
力端が接続される。また、この抵抗８８の他端と接地点
間には、キャパシタ８６が接続されている。上記インバ
ータ８２の出力信号は、インバータ８３を介して上記ナ
ンドゲート７６の他方の入力端に供給されるとともに、
インバータ８４を介してノアゲート７３の一方の入力端
に供給される。ナンドゲート７８の一方の入力端には上
記パワーオンリセット信号が供給され、他方の入力端に
は電源電圧検知回路４２の出力信号がインバータ８１を
介して供給される。このナンドゲート７８の出力信号
は、ノアゲート７２の一方の入力端に供給される。この
ノアゲート７２の他方の入力端には、チップ温度検知回
路４１の出力信号が供給される。上記ノアゲート７２の
出力端には、抵抗８９の一端が接続されている。この抵
抗８９の他端には、インバータ８５の入力端が接続され
る。また、この抵抗８９の他端と接地点間には、キャパ
シタ８７が接続されている。上記インバータ８５の出力
信号は、上記ノアゲート７３の他方の入力端に供給され
る。そして、このノアゲート７３の出力端から保護動作
信号が出力される。

【００５４】また、保護動作時ハイサイドオフ信号生成
トリガ信号発生回路４４は、Ｐチャネル型ＭＯＳトラン
ジスタ９０、Ｎチャネル型ＭＯＳトランジスタ９１、抵
抗９２、キャパシタ９３及びノアゲート９４等から構成
されている。上記ノアゲート７３から出力される保護動
作信号は、上記ＭＯＳトランジスタ９０，９１のゲート
とノアゲート９４の一方の入力端に供給される。上記Ｍ
ＯＳトランジスタ９０のソースとバックゲートは、電源
Ｖｄ１に接続され、ドレインは抵抗９２の一端に接続さ
れる。上記ＭＯＳトランジスタ９１のドレインは、抵抗
９２の他端とノアゲート９４の他方の入力端に接続さ
れ、ソースとバックゲートは接地されている。上記キャ
パシタ９３は、上記ＭＯＳトランジスタ９１のソース、
ドレイン間に接続されている。そして、上記ノアゲート
９４の出力信号が、当該保護動作時ハイサイドオフ信号
生成トリガ信号発生回路４４の出力信号（トリガ信号）
として、各保護動作時ハイサイドオフ信号生成トリガ信
号伝達可否判定回路５１，５２，５３に供給される。

【００５５】図９に示す如く、ハイサイド制御入力信号
伝達可否判定回路４５は、インバータ１００〜１０２と
ノアゲート１０３で構成されている。上記インバータ１
００の入力端には、ハイサイド制御入力信号ＨＵが供給
され、このインバータ１００の出力信号は、ノアゲート
１０３の第１の入力端に供給される。上記インバータ１
０１の入力端には、保護動作信号（ノアゲート７３の出
力信号）が供給され、このインバータ１０１の出力信号
は、上記ノアゲート１０３の第２の入力端に供給され
る。このノアゲート１０３の第３の入力端には、ローサ
イド制御入力信号ＬＸが供給され、その出力がインバー
タ１０２の入力端に供給される。

【００５６】同様に、ハイサイド制御入力信号伝達可否
判定回路４６は、インバータ１０４〜１０６とノアゲー
ト１０７で構成されている。上記インバータ１０４の入
力端には、ハイサイド制御入力信号ＨＶが供給され、こ
のインバータ１０４の出力信号は、ノアゲート１０７の
第１の入力端に供給される。上記インバータ１０５の入
力端には、保護動作信号が供給され、このインバータ１
０５の出力信号は、上記ノアゲート１０７の第２の入力
端に供給される。このノアゲート１０７の第３の入力端
には、ローサイド制御入力信号ＬＹが供給され、その出
力がインバータ１０６の入力端に供給される。

【００５７】また、ハイサイド制御入力信号伝達可否判
定回路４７は、インバータ１０８〜１１０とノアゲート
１１１で構成されている。上記インバータ１０８の入力
端には、ハイサイドの制御入力信号ＨＷが供給され、こ
のインバータ１０８の出力信号は、ノアゲート１１１の
第１の入力端に供給される。上記インバータ１０９の入
力端には、保護動作信号が供給され、このインバータ１
０９の出力信号は、上記ノアゲート１１１の第２の入力
端に供給される。このノアゲート１１１の第３の入力端
には、ローサイド制御入力信号ＬＺが供給され、その出
力がインバータ１１０の入力端に供給される。

【００５８】上記保護動作時ハイサイドオフ信号生成ト
リガ信号伝達可否判定回路５１は、ナンドゲート１２
０，１２１で構成されている。ナンドゲート１２０の一
方の入力端にはインバータ１００の出力信号が供給さ
れ、他方の入力端には上記保護動作時ハイサイドオフ信
号生成トリガ信号発生回路４４から出力されるトリガ信
号（ノアゲート９４の出力信号）が供給される。このナ
ンドゲート１２０の出力信号は、ナンドゲート１２１の
一方の入力端に供給される。このナンドゲート１２１の
他方の入力端には、上記インバータ１０２の出力信号が
供給される。

【００５９】同様に、上記保護動作時ハイサイドオフ信
号生成トリガ信号伝達可否判定回路５２は、ナンドゲー
ト１２２，１２３で構成されている。ナンドゲート１２
２の一方の入力端にはインバータ１０４の出力信号が供
給され、他方の入力端には上記トリガ信号が供給され
る。このナンドゲート１２２の出力信号は、ナンドゲー
ト１２３の一方の入力端に供給される。このナンドゲー
ト１２３の他方の入力端には、上記インバータ１０６の
出力信号が供給される。

【００６０】更に、上記保護動作時ハイサイドオフ信号
生成トリガ信号伝達可否判定回路５３は、ナンドゲート
１２４，１２５で構成されている。ナンドゲート１２４
の一方の入力端にはインバータ１０８の出力信号が供給
され、他方の入力端には上記トリガ信号が供給される。
このナンドゲート１２４の出力信号は、ナンドゲート１
２５の一方の入力端に供給される。このナンドゲート１
２５の他方の入力端には、上記インバータ１１０の出力
信号が供給される。

【００６１】上記立ち下がりエッジ検出オフ信号発生回
路５４は、Ｐチャネル型ＭＯＳトランジスタ１３０、Ｎ
チャネル型ＭＯＳトランジスタ１３１、抵抗１３２、キ
ャパシタ１３３及びノアゲート１３４で構成されてい
る。上記ＭＯＳトランジスタ１３０のソースは電源Ｖｄ
１に接続され、ドレインは抵抗１３２の一端に接続さ
れ、ゲートは上記ナンドゲート１２１の出力端に接続さ
れる。上記ＭＯＳトランジスタ１３１のドレインは上記
抵抗１３２の他端に接続され、ソースは接地され、ゲー
トは上記ナンドゲート１２１の出力端に接続される。上
記キャパシタ１３３は、上記ＭＯＳトランジスタ１３１
のドレイン、ソース間に接続される。上記ノアゲート１
３４の一方の入力端は上記ナンドゲート１２１の出力端
に接続され、他方の入力端は上記抵抗１３２の他端に接
続される。そして、このノアゲート１３４の出力信号Ｕ
ＨＯＦＦが状態保持回路６０に供給される。

【００６２】同様に、上記立ち下がりエッジ検出オフ信
号発生回路５５は、Ｐチャネル型ＭＯＳトランジスタ１
３５、Ｎチャネル型ＭＯＳトランジスタ１３６、抵抗１
３７、キャパシタ１３８及びノアゲート１３９で構成さ
れている。上記ＭＯＳトランジスタ１３５のソースは電
源Ｖｄ１に接続され、ドレインは抵抗１３７の一端に接
続され、ゲートは上記ナンドゲート１２３の出力端に接
続される。上記ＭＯＳトランジスタ１３６のドレインは
上記抵抗１３７の他端に接続され、ソースは接地され、
ゲートは上記ナンドゲート１２３の出力端に接続され
る。上記キャパシタ１３８は、上記ＭＯＳトランジスタ
１３６のドレイン、ソース間に接続される。上記ノアゲ
ート１３９の一方の入力端は上記ナンドゲート１２３の
出力端に接続され、他方の入力端は上記抵抗１３７の他
端に接続される。そして、このノアゲート１３９の出力
信号ＶＨＯＦＦが状態保持回路６１に供給される。

【００６３】また、上記立ち下がりエッジ検出オフ信号
発生回路５６は、Ｐチャネル型ＭＯＳトランジスタ１４
０、Ｎチャネル型ＭＯＳトランジスタ１４１、抵抗１４
２、キャパシタ１４３及びノアゲート１４４で構成され
ている。上記ＭＯＳトランジスタ１４０のソースは電源
Ｖｄ１に接続され、ドレインは抵抗１４２の一端に接続
され、ゲートは上記ナンドゲート１２５の出力端に接続
される。上記ＭＯＳトランジスタ１４１のドレインは上
記抵抗１４２の他端に接続され、ソースは接地され、ゲ
ートは上記ナンドゲート１２５の出力端に接続される。
上記キャパシタ１４３は、上記ＭＯＳトランジスタ１４
１のドレイン、ソース間に接続される。上記ノアゲート
１４４の一方の入力端は上記ナンドゲート１２５の出力
端に接続され、他方の入力端は上記抵抗１４２の他端に
接続される。そして、このノアゲート１４４の出力信号
ＷＨＯＦＦが状態保持回路６２に供給される。

【００６４】上記立ち上がりエッジ検出オン信号発生回
路５７は、Ｐチャネル型ＭＯＳトランジスタ１４５、Ｎ
チャネル型ＭＯＳトランジスタ１４６、抵抗１４７、キ
ャパシタ１４８及びノアゲート１４９で構成されてい
る。上記ＭＯＳトランジスタ１４５のソースは電源Ｖｄ
１に接続され、ドレインは抵抗１４７の一端に接続さ
れ、ゲートは上記インバータ１０２の出力端に接続され
る。上記ＭＯＳトランジスタ１４６のドレインは上記抵
抗１４７の他端に接続され、ソースは接地され、ゲート
は上記インバータ１０２の出力端に接続される。上記キ
ャパシタ１４８は、上記ＭＯＳトランジスタ１４６のド
レイン、ソース間に接続される。上記ノアゲート１４９
の一方の入力端は上記インバータ１０２の出力端に接続
され、他方の入力端は上記抵抗１４７の他端に接続され
る。そして、このノアゲート１４９の出力信号ＵＨＯＮ
が状態保持回路６０に供給される。

【００６５】同様に、上記立ち上がりエッジ検出オン信
号発生回路５８は、Ｐチャネル型ＭＯＳトランジスタ１
５０、Ｎチャネル型ＭＯＳトランジスタ１５１、抵抗１
５２、キャパシタ１５３及びノアゲート１５４で構成さ
れている。上記ＭＯＳトランジスタ１５０のソースは電
源Ｖｄ１に接続され、ドレインは抵抗１５２の一端に接
続され、ゲートは上記インバータ１０６の出力端に接続
される。上記ＭＯＳトランジスタ１５１のドレインは上
記抵抗１５２の他端に接続され、ソースは接地され、ゲ
ートは上記インバータ１０６の出力端に接続される。上
記キャパシタ１５３は、上記ＭＯＳトランジスタ１５１
のドレイン、ソース間に接続される。上記ノアゲート１
５４の一方の入力端は上記インバータ１０６の出力端に
接続され、他方の入力端は上記抵抗１５２の他端に接続
される。そして、このノアゲート１５４の出力信号ＶＨ
ＯＮが状態保持回路６１に供給される。

【００６６】更に、上記立ち上がりエッジ検出オン信号
発生回路５９は、Ｐチャネル型ＭＯＳトランジスタ１５
５、Ｎチャネル型ＭＯＳトランジスタ１５６、抵抗１５
７、キャパシタ１５８及びノアゲート１５９で構成され
ている。上記ＭＯＳトランジスタ１５５のソースは電源
Ｖｄ１に接続され、ドレインは抵抗１５７の一端に接続
され、ゲートは上記インバータ１１０の出力端に接続さ
れる。上記ＭＯＳトランジスタ１５６のドレインは上記
抵抗１５７の他端に接続され、ソースは接地され、ゲー
トは上記インバータ１１０の出力端に接続される。上記
キャパシタ１５８は、上記ＭＯＳトランジスタ１５６の
ドレイン、ソース間に接続される。上記ノアゲート１５
９の一方の入力端は上記インバータ１１０の出力端に接
続され、他方の入力端は上記抵抗１５７の他端に接続さ
れる。そして、このノアゲート１５９の出力信号ＷＨＯ
Ｎが状態保持回路６２に供給される。

【００６７】上記ローサイド制御入力信号伝達可否判定
回路４８は、インバータ１６０、ノアゲート１６１、抵
抗１６２、キャパシタ１６３及びナンドゲート１６４で
構成されている。上記ノアゲート１６１の一方の入力端
にはハイサイド制御入力信号ＨＵが供給され、他方の入
力端にはローサイド制御入力信号ＬＸが上記インバータ
１６０を介して供給される。上記ノアゲート１６１の出
力端には抵抗１６２の一端が接続され。この抵抗１６２
の他端はナンドゲート１６４の一方の入力端に接続され
る。また、上記抵抗１６２の他端と接地点間には、キャ
パシタ１６３が接続されている。上記ナンドゲート１６
４の他方の入力端には、保護動作信号が供給され、この
ナンドゲート１６４の出力端からローサイド出力素子６
６を駆動する信号ＵＬＤＲＶが出力される。

【００６８】同様に、上記ローサイド制御入力信号伝達
可否判定回路４９は、インバータ１６５、ノアゲート１
６６、抵抗１６７、キャパシタ１６８及びナンドゲート
１６９で構成されている。上記ノアゲート１６６の一方
の入力端にはハイサイド制御入力信号ＨＶが供給され、
他方の入力端にはローサイド制御入力信号ＬＹが上記イ
ンバータ１６５を介して供給される。上記ノアゲート１
６６の出力端には抵抗１６７の一端が接続され。この抵
抗１６７の他端はナンドゲート１６９の一方の入力端に
接続される。また、上記抵抗１６７の他端と接地点間に
は、キャパシタ１６８が接続されている。上記ナンドゲ
ート１６９の他方の入力端には、保護動作信号が供給さ
れ、このナンドゲート１６９の出力端からローサイド出
力素子６７を駆動する信号ＶＬＤＲＶが出力される。

【００６９】また、上記ローサイド制御入力信号伝達可
否判定回路５０は、インバータ１７０、ノアゲート１７
１、抵抗１７２、キャパシタ１７３及びナンドゲート１
７４で構成されている。上記ノアゲート１７１の一方の
入力端にはハイサイド制御入力信号ＨＷが供給され、他
方の入力端にはローサイド制御入力信号ＬＺが上記イン
バータ１７０を介して供給される。上記ノアゲート１７
１の出力端には抵抗１７２の一端が接続され。この抵抗
１７２の他端はナンドゲート１７４の一方の入力端が接
続される。また、上記抵抗１７２の他端と接地点間に
は、キャパシタ１７３が接続されている。上記ナンドゲ
ート１７４の他方の入力端には、保護動作信号が供給さ
れ、このナンドゲート１７４の出力端からローサイド出
力素子６８を駆動する信号ＷＬＤＲＶが出力される。

【００７０】本実施の形態のゲートドライバ及び電力変
換装置は、上記図６に示した第５の実施の形態の回路を
３相駆動に拡張したものであり、基本的な動作は第５の
実施の形態と実質的に同様である。

【００７１】上記のような構成によれば、３相駆動で且
つ出力素子がハイサイドとローサイドに分かれている場
合にも、ハイサイド制御入力信号がオフの時に何らかの
原因で出力素子がオンしたときに、保護動作信号の入力
に応答して保護動作時オフ信号発生回路からオフ信号を
出力して出力素子をオフすることができる。よって、ハ
イサイド出力素子６３，６４，６５が誤ってオン状態を
保持している場合に、異常動作を解消でき、ハイサイド
出力素子６３，６４，６５の破壊を防止できる。

【００７２】また、ゲートドライバ内にチップ温度検知
回路４１、電源電圧検知回路４２、過電流検知回路４
３、保護動作信号発生回路４０を設けたので、外付けの
回路を付加する必要がなく、省スペース化、低コスト化
が図れる。

【００７３】更に、ゲートドライバとハイサイド出力素
子６３，６４，６５及びローサイド出力素子６６，６
７，６８を単一のチップ中に形成すれば、電力変換装置
の省スペース化、並びに低コスト化も図れる。

【００７４】

【発明の効果】以上説明したように、この発明によれ
ば、出力素子が誤ってオン状態を保持している場合に
も、異常動作を解消でき、出力素子の破壊を防止できる
ゲートドライバ及び電力変換装置が得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態に係るゲートドラ
イバ及び電力変換装置を示すブロック図。

【図２】図１に示したゲートドライバ及び電力変換装置
の動作を説明するためのタイミングチャート。

【図３】この発明の第２の実施の形態に係るゲートドラ
イバ及び電力変換装置を示すブロック図。

【図４】この発明の第３の実施の形態に係るゲートドラ
イバ及び電力変換装置を示すブロック図。

【図５】この発明の第４の実施の形態に係るゲートドラ
イバ及び電力変換装置を示すブロック図。

【図６】この発明の第５の実施の形態に係るゲートドラ
イバ及び電力変換装置を示すブロック図。

【図７】この発明の第６の実施の形態に係るゲートドラ
イバ及び電力変換装置を示すブロック図。

【図８】図７に示した回路における保護動作信号発生回
路と保護動作時ハイサイドオフ信号生成トリガ信号発生
回路の具体的な構成例を示す回路図。

【図９】図７に示した回路におけるハイサイド制御入力
信号伝達可否判定回路、保護動作時ハイサイドオフ信号
生成トリガ信号伝達可否判定回路、立ち下がりエッジ検
出オフ信号発生回路、立ち上がりエッジ検出オン信号発
生回路、及びローサイド制御入力信号伝達可否判定回路
の具体的な構成例を示す回路図。

【図１０】従来のゲートドライバ及び電力変換装置を示
すブロック図。

【図１１】図１０に示したゲートドライバ及び電力変換
装置の動作を説明するためのタイミングチャート。

【符号の説明】

１，１’…エッジ検出回路 ２…オン信号発生回路 ３…オフ信号発生回路 ４，２４，６０，６１，６２…状態保持回路 ５…出力素子 ６，６’…保護動作時オフ信号発生回路 ７，２８…異常検出回路 ８，２９…保護動作信号発生回路 １１，１２，１３，３０…ゲートドライバ ２０，３１…電力変換装置 ２１，４５，４６，４７…ハイサイド制御入力信号伝達
可否判定回路 ２２，５４，５５，５６…立ち下がりエッジ検出オフ信
号発生回路 ２３，５７，５８，５９…立ち上がりエッジ検出オン信
号発生回路 ２５，６３，６４，６５…ハイサイド出力素子 ２６，４８，４９，５０…ローサイド制御入力信号伝達
可否判定回路 ２７，６６，６７，６８…ローサイド出力素子 ２８…異常検出回路 ２９，４０…保護動作信号発生回路 ３２，４４…保護動作時ハイサイドオフ信号生成トリガ
信号発生回路 ３３，５１，５２，５３…保護動作時ハイサイドオフ信
号生成トリガ信号伝達可否判定回路 ４１…チップ温度検知回路 ４２…電源電圧検知回路 ４３…過電流検知回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 AA08 BB05 BB06 BB09 BC01 BC02 JA01 JB01 MM01 MM08 MM12

Claims (8)

【特許請求の範囲】
1. 【請求項１】 制御入力信号の立ち上がりエッジと立ち
   下がりエッジを検出するエッジ検出回路と、 このエッジ検出回路で検出した制御入力信号の立ち上が
   りエッジまたは立ち下がりエッジにより、オン信号を生
   成するオン信号発生回路と、 上記エッジ検出回路で検出した制御入力信号の立ち下が
   りエッジまたは立ち上がりエッジにより、オフ信号を生
   成するオフ信号発生回路と、 上記オン信号発生回路から出力されるオン信号に応答し
   て出力素子を駆動し、上記オフ信号発生回路からオフ信
   号が出力されるまで上記出力素子の駆動状態を保持する
   状態保持回路と、 保護動作信号に応答してオフ信号を生成し、前記状態保
   持回路に供給することにより、上記出力素子の駆動を停
   止させる保護動作時オフ信号発生回路とを具備すること
   を特徴とするゲートドライバ。
2. 【請求項２】 異常状態を検出する異常検出回路と、こ
   の異常検出回路により異常が検出されたときに保護動作
   信号を発生し、前記保護動作時オフ信号発生回路に供給
   する保護動作信号発生回路とを更に具備することを特徴
   とする請求項１に記載のゲートドライバ。
3. 【請求項３】 前記保護動作時オフ信号発生回路は、前
   記制御入力信号がオフレベルのときのみ、前記保護動作
   時オフ信号を発生させることを特徴とする請求項１に記
   載のゲートドライバ。
4. 【請求項４】 異常状態を検出する異常検出回路と、 この異常検出回路により異常が検出されたときに保護動
   作信号を発生する保護動作信号発生回路と、 ハイサイドの制御入力信号、ローサイドの制御入力信号
   及び上記保護動作信号がそれぞれ入力され、ローサイド
   の制御入力信号と保護動作信号の状態からハイサイドの
   制御入力信号の伝達の可否を判断するハイサイド制御入
   力信号伝達可否判定回路と、 ハイサイドの制御入力信号、ローサイドの制御入力信号
   及び上記保護動作信号がそれぞれ入力され、ハイサイド
   の制御入力信号と保護動作信号の状態からローサイドの
   制御入力信号の伝達の可否を判断し、ローサイド出力素
   子を駆動するローサイド制御入力信号伝達可否判定回路
   と、 上記保護動作信号が入力され、保護動作信号の発生に同
   期してハイサイドオフ信号を生成するためのトリガ信号
   を生成する保護動作時ハイサイドオフ信号生成トリガ信
   号発生回路と、 この保護動作時ハイサイドオフ信号生成トリガ信号発生
   回路から出力されるトリガ信号及び上記ハイサイド制御
   入力信号伝達可否判定回路の出力信号が供給され、ハイ
   サイド制御入力信号の状態から上記トリガ信号の伝達可
   否を判断する保護動作時ハイサイドオフ信号生成トリガ
   信号伝達可否判定回路と、 上記ハイサイド制御入力信号伝達可否判定回路及び上記
   保護動作時ハイサイドオフ信号生成トリガ信号伝達可否
   判定回路の出力信号が供給され、ハイサイドの制御入力
   信号の立ち下がり及び保護動作時ハイサイドオフ信号生
   成トリガ信号の立ち下がりを検出し、オフ信号を発生す
   る立ち下がりエッジ検出オフ信号発生回路と、 上記ハイサイド制御入力信号伝達可否判定回路の出力信
   号が供給され、ハイサイドの制御入力信号の立ち上がり
   を検出し、オン信号を発生する立ち上がりエッジ検出オ
   ン信号発生回路と、 上記立ち上がりエッジ検出オン信号発生回路から出力さ
   れるオン信号に応答してハイサイド出力素子を駆動し、
   上記エッジ検出オフ信号発生回路からオフ信号が出力さ
   れるまで上記ハイサイド出力素子の駆動状態を保持する
   状態保持回路とを具備することを特徴とするゲートドラ
   イバ。
5. 【請求項５】 ゲートドライバと、このゲートドライバ
   によって駆動される出力素子とを単一のチップ中に集積
   化してなり、 上記ゲートドライバは、 制御入力信号の立ち上がりエッジと立ち下がりエッジを
   検出するエッジ検出回路と、 このエッジ検出回路で検出した制御入力信号の立ち上が
   りエッジまたは立ち下がりエッジにより、オン信号を生
   成するオン信号発生回路と、 上記エッジ検出回路で検出した制御入力信号の立ち下が
   りエッジまたは立ち上がりエッジにより、オフ信号を生
   成するオフ信号発生回路と、 上記オン信号発生回路から出力されるオン信号に応答し
   て出力素子を駆動し、上記オフ信号発生回路からオフ信
   号が出力されるまで上記出力素子の駆動状態を保持する
   状態保持回路と、 保護動作信号に応答してオフ信号を生成し、前記状態保
   持回路に供給することにより、上記出力素子の駆動を停
   止させる保護動作時オフ信号発生回路とを具備すること
   を特徴とする電力変換装置。
6. 【請求項６】 前記ゲートドライバは、異常状態を検出
   する異常検出回路と、この異常検出回路により異常が検
   出されたときに保護動作信号を発生し、前記保護動作時
   オフ信号発生回路に供給する保護動作信号発生回路とを
   更に具備することを特徴とする請求項５に記載の電力変
   換装置。
7. 【請求項７】 前記保護動作時オフ信号発生回路は、前
   記制御入力信号がオフレベルのときのみ、前記保護動作
   時オフ信号を発生させることを特徴とする請求項５に記
   載の電力変換装置。
8. 【請求項８】 ゲートドライバと、このゲートドライバ
   によって駆動されるハイサイド出力素子及びローサイド
   出力素子とを単一のチップ中に集積化してなり、 異常状態を検出する異常検出回路と、 この異常検出回路により異常が検出されたときに保護動
   作信号を発生する保護動作信号発生回路と、 ハイサイドの制御入力信号、ローサイドの制御入力信号
   及び上記保護動作信号がそれぞれ入力され、ローサイド
   の制御入力信号と保護動作信号の状態からハイサイドの
   制御入力信号の伝達の可否を判断するハイサイド制御入
   力信号伝達可否判定回路と、 ハイサイドの制御入力信号、ローサイドの制御入力信号
   及び上記保護動作信号がそれぞれ入力され、ハイサイド
   の制御入力信号と保護動作信号の状態からローサイドの
   制御入力信号の伝達の可否を判断し、ローサイド出力素
   子を駆動するローサイド制御入力信号伝達可否判定回路
   と、 上記保護動作信号が入力され、保護動作信号の発生に同
   期してハイサイドオフ信号を生成するためのトリガ信号
   を生成する保護動作時ハイサイドオフ信号生成トリガ信
   号発生回路と、 この保護動作時ハイサイドオフ信号生成トリガ信号発生
   回路から出力されるトリガ信号及び上記ハイサイド制御
   入力信号伝達可否判定回路の出力信号が供給され、ハイ
   サイド制御入力信号の状態から上記トリガ信号の伝達可
   否を判断する保護動作時ハイサイドオフ信号生成トリガ
   信号伝達可否判定回路と、 上記ハイサイド制御入力信号伝達可否判定回路及び上記
   保護動作時ハイサイドオフ信号生成トリガ信号伝達可否
   判定回路の出力信号が供給され、ハイサイドの制御入力
   信号の立ち下がり及び保護動作時ハイサイドオフ信号生
   成トリガ信号の立ち下がりを検出し、オフ信号を発生す
   る立ち下がりエッジ検出オフ信号発生回路と、 上記ハイサイド制御入力信号伝達可否判定回路の出力信
   号が供給され、ハイサイドの制御入力信号の立ち上がり
   を検出し、オン信号を発生する立ち上がりエッジ検出オ
   ン信号発生回路と、 上記立ち上がりエッジ検出オン信号発生回路から出力さ
   れるオン信号に応答してハイサイド出力素子を駆動し、
   上記エッジ検出オフ信号発生回路からオフ信号が出力さ
   れるまで上記ハイサイド出力素子の駆動状態を保持する
   状態保持回路とを具備することを特徴とする電力変換装
   置。