JP7225601B2 - トーテムポール回路用駆動装置 - Google Patents

トーテムポール回路用駆動装置 Download PDF

Info

Publication number
JP7225601B2
JP7225601B2 JP2018152167A JP2018152167A JP7225601B2 JP 7225601 B2 JP7225601 B2 JP 7225601B2 JP 2018152167 A JP2018152167 A JP 2018152167A JP 2018152167 A JP2018152167 A JP 2018152167A JP 7225601 B2 JP7225601 B2 JP 7225601B2
Authority
JP
Japan
Prior art keywords
circuit
signal
low
power device
logic input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018152167A
Other languages
English (en)
Other versions
JP2020028031A (ja
Inventor
伸一 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018152167A priority Critical patent/JP7225601B2/ja
Priority to CN201910664543.6A priority patent/CN110829820A/zh
Priority to US16/523,677 priority patent/US10560088B1/en
Publication of JP2020028031A publication Critical patent/JP2020028031A/ja
Application granted granted Critical
Publication of JP7225601B2 publication Critical patent/JP7225601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、２つのパワーデバイスを縦続接続したトーテムポール回路を駆動するためのトーテムポール回路用駆動装置に関する。
スイッチング電源装置では、２つのパワーデバイスを縦続接続したトーテムポール回路を有し、そのトーテムポール回路のハイサイドおよびローサイドのパワーデバイスは、それぞれ独立した駆動回路によって駆動される回路構成が採られている。このような回路構成の装置として、ＨＶドライバＩＣ（ＨＶＩＣ：High Voltage Integrated Circuit）が知られている。
ＨＶドライバＩＣは、ハイサイドのパワーデバイスをオンまたはオフさせる信号を生成するパルス生成回路と、レベルシフト回路と、このレベルシフト回路を介して伝達された信号によってハイサイドのパワーデバイスを駆動するハイサイド駆動回路とを備えている。ＨＶドライバＩＣは、また、ローサイドのパワーデバイスを駆動するローサイド駆動回路を備えている。レベルシフト回路は、パルス生成回路によってグランド電位を基準に生成された信号をレベルシフトしてハイサイドに設置されたハイサイド駆動回路に伝達するものである。レベルシフト回路では、入力信号の変化に伴い、グランド電位とＨＶドライバＩＣのハイサイド電源電位との間で変化する振幅の信号が発生する。ハイサイド駆動回路は、そのような振幅の電圧を受け入れてハイサイドのパワーデバイスのオンまたはオフ駆動を行う。
一方、ローサイドのパワーデバイスをオンまたはオフさせる信号は、グランド電位を基準に生成された信号であるので、レベルシフトされることなくローサイド駆動回路に直接入力される。
トーテムポール回路の出力端子、すなわち、ローサイドのパワーデバイスとハイサイドのパワーデバイスとの接続点は、負荷に接続されている。このため、そのトーテムポール回路の出力端子には、負荷および寄生インダクタンスに起因する外来ノイズが重畳されてしまうことがある。このようなとき、トーテムポール回路の出力端子の電位は、オーバーシュートやアンダーシュート状態となって、ハイサイドのパワーデバイスの高圧電位以上の電位になったり、グランド電位以下の電位になったりする。
トーテムポール回路の出力端子の電位がグランド電位よりも低くなるほどに低下するタイミングのときに、パルス生成回路から信号が出力されるようなことがあると、レベルシフト回路は、その信号を正常にハイサイド駆動回路に伝達することができなくなる。その場合、ハイサイドのパワーデバイスは、オフすべきタイミングのときにオフできずにオンのままであったり、オンすべきタイミングのときにオンできずにオフのままであったりして、本来のスイッチング機能を維持することができなくなる。特に、スイッチング機能の不調によって、ハイサイドのパワーデバイスおよびローサイドのパワーデバイスが同時にオンとなる場合には、貫通電流が流れてしまうことになる。
ハイサイドのパワーデバイスを駆動する信号が正常に伝達されないことで生じるレベルシフト回路の誤動作を確実に回避する技術が提案されている（例えば、特許文献１参照）。この特許文献１に記載の技術によれば、トーテムポール回路の出力端子の電位、すなわち、ハイサイドのハイサイド基準電位を検出し、パワーデバイスを駆動する信号の伝達を阻害するような電位の変化の判定が行われる。ここで、パワーデバイスを駆動する信号の伝達を阻害するような電位の変化が判定されると、パルス生成回路にパワーデバイスを駆動する信号の再生成を要求する。このパワーデバイスを駆動する信号の再生成によって、ハイサイド駆動回路への信号の伝達を確実に行うことができる。
また、ハイサイドおよびローサイドのパワーデバイスが同時にオンとなることを回避するために、ハイサイドおよびローサイドのパワーデバイスの一方がオフしたことを確認してから他方をオンにする技術が提案されている（例えば、特許文献２参照）。この特許文献２に記載の技術によれば、ハイサイドおよびローサイドのパワーデバイスの一方に供給されるオフ信号を検出して他方のパワーデバイスのオン動作を有効にするようにしている。このとき、ローサイドのパワーデバイスに供給されるオフ信号が有効になってから、上位装置から供給されるハイサイドのパワーデバイスのオン信号をレベルシフトするようにしている。これにより、ハイサイドのパワーデバイスは、ローサイドのパワーデバイスがオフしてからオン状態に移行される。一方、上位装置から供給されるローサイドのパワーデバイスのオン信号を有効にするには、ハイサイドのパワーデバイスに供給されるオフ信号をレベルシフトして遅延した信号およびトーテムポール回路の出力端子の電位が使われる。すなわち、ハイサイドのパワーデバイスに供給されるオフ信号をレベルシフトして遅延した信号およびトーテムポール回路の出力端子の電位のいずれかがローレベルに低下したことを確認してから、ローサイドのパワーデバイスがオン状態に移行される。
特許第６１９４９５９号公報 特開２００５－３０４２２６号公報
しかしながら、特許文献２に記載の貫通電流回避技術では、特許文献１のような外来ノイズによる誤動作の対策は考慮されていない。また、近年のスイッチング電源装置では、スイッチングの高周波化が進む中、ハイサイドおよびローサイドのパワーデバイスの一方がオフしてから他方のパワーデバイスがオンするまでのデッドタイムが短くなる傾向にある。デッドタイムが短く設定されていると、ローサイドのパワーデバイスがオンした後にハイサイドのパワーデバイスが外来ノイズによりオンしてしまうことがある。また、外来ノイズの影響が長引いてデッドタイムを過ぎてもハイサイドのパワーデバイスがオンのままになることがある。このような場合、ハイサイドおよびローサイドのパワーデバイスが同時にオンする、いわゆる上下アーム短絡が発生してパワーデバイスに貫通電流が流れてしまう。そのときのローサイドの制御としては、過電流の検出により、意図しない動作停止が起きてしまうという問題がある。
本発明は、このような点に鑑みてなされたものであり、デッドタイムが短い場合や、外来ノイズの発生が長期間に及ぶ場合であっても、意図しない動作停止を起こすことのないトーテムポール回路用駆動装置を提供することを目的とする。
本発明では、上記の課題を解決するために、ハイサイドパワーデバイスおよびローサイドパワーデバイスを縦続接続したトーテムポール回路を駆動するトーテムポール回路用駆動装置が提供される。このトーテムポール回路用駆動装置は、ハイサイドパワーデバイスを駆動するハイサイド駆動回路と、ローサイドパワーデバイスを駆動するローサイド駆動回路と、外部から入力されたハイサイド用論理入力信号の第１のエッジおよび第２のエッジに基づいてハイサイドパワーデバイスをオンさせるセット信号およびオフさせるリセット信号を生成するパルス生成回路と、セット信号およびリセット信号をハイサイド駆動回路に伝達するレベルシフト回路と、ハイサイド基準電位を検出するハイサイド電位検出回路と、ハイサイド電位検出回路が検出したハイサイド基準電位の検出値と基準電圧とを比較し、ハイサイド基準電位の検出値が基準電圧より高くなるとイベント信号を出力するハイサイド電位判定回路と、ハイサイド用論理入力信号およびイベント信号に基づいて外部から入力されたローサイド用論理入力信号を有効または無効にするオンパルス停止回路とを備える。ここで、パルス生成回路は、ハイサイド用論理入力信号がハイサイドパワーデバイスのオフを指示しているときにイベント信号が入力されるとリセット信号を再生成し、オンパルス停止回路は、ハイサイド用論理入力信号がハイサイドパワーデバイスのオフを指示しているときにイベント信号が入力されると、ローサイド用論理入力信号を無効にしてローサイドパワーデバイスのオンを指示する信号の出力を停止するようにした。
また、上記の課題を解決するために、ハイサイドパワーデバイスおよびローサイドパワーデバイスを縦続接続したトーテムポール回路を駆動するトーテムポール回路用駆動装置が提供される。このトーテムポール回路用駆動装置は、ハイサイドパワーデバイスを駆動するハイサイド駆動回路と、ローサイドパワーデバイスを駆動するローサイド駆動回路と、外部から入力されたハイサイド用論理入力信号の第１のエッジおよび第２のエッジに基づいてハイサイドパワーデバイスをオンさせるセット信号およびオフさせるリセット信号を生成するパルス生成回路と、セット信号およびリセット信号をハイサイド駆動回路に伝達するレベルシフト回路と、ハイサイド基準電位を検出するハイサイド電位検出回路と、ハイサイド電位検出回路が検出したハイサイド基準電位の検出値と基準電圧とを比較し、ハイサイド基準電位の検出値が基準電圧より高くなるとイベント信号を出力するハイサイド電位判定回路と、ハイサイド用論理入力信号およびイベント信号に基づいて外部から入力されたローサイド用論理入力信号を有効または無効にするオンパルス停止回路とを備える。ここで、パルス生成回路は、ハイサイド用論理入力信号がハイサイドパワーデバイスのオフを指示しているときにイベント信号が入力されるとリセット信号を再生成し、オンパルス停止回路は、ハイサイド用論理入力信号がハイサイドパワーデバイスのオフを指示しているときにイベント信号が入力されると、ローサイド用論理入力信号を無効にしてローサイドパワーデバイスのオンを指示する信号の出力を停止する。さらに、オンパルス停止回路は、ハイサイド用論理入力信号を反転する第１のインバータと、第１のインバータの出力信号とイベント信号とを入力する第１のＡＮＤ回路と、ローサイド用論理入力信号を反転する第２のインバータと、セット端子に第１のＡＮＤ回路の出力信号を入力し、リセット端子に第２のインバータの出力信号を入力するＲＳフリップフロップと、ＲＳフリップフロップの反転出力信号とローサイド用論理入力信号とを入力してローサイド駆動回路への信号を出力する第２のＡＮＤ回路とを有する。
さらに、上記の課題を解決するために、ハイサイドパワーデバイスおよびローサイドパワーデバイスを縦続接続したトーテムポール回路を駆動するトーテムポール回路用駆動装置が提供される。このトーテムポール回路用駆動装置は、ハイサイドパワーデバイスを駆動するハイサイド駆動回路と、ローサイドパワーデバイスを駆動するローサイド駆動回路と、外部から入力されたハイサイド用論理入力信号の第１のエッジおよび第２のエッジに基づいてハイサイドパワーデバイスをオンさせるセット信号およびオフさせるリセット信号を生成するパルス生成回路と、セット信号およびリセット信号をハイサイド駆動回路に伝達するレベルシフト回路と、ハイサイド基準電位を検出するハイサイド電位検出回路と、ハイサイド電位検出回路が検出したハイサイド基準電位の検出値と基準電圧とを比較し、ハイサイド基準電位の検出値が基準電圧より高くなるとイベント信号を出力するハイサイド電位判定回路と、ハイサイド用論理入力信号およびイベント信号に基づいて外部から入力されたローサイド用論理入力信号を有効または無効にするオンパルス停止回路とを備える。ここで、パルス生成回路は、ハイサイド用論理入力信号がハイサイドパワーデバイスのオフを指示しているときにイベント信号が入力されるとリセット信号を再生成し、オンパルス停止回路は、ハイサイド用論理入力信号がハイサイドパワーデバイスのオフを指示しているときにイベント信号が入力されると、ローサイド用論理入力信号を無効にしてローサイドパワーデバイスのオンを指示する信号の出力を停止する。さらに、オンパルス停止回路は、ハイサイド基準電位の検出値が基準電圧より低いときにハイサイド電位判定回路が出力する判定信号と、ローサイドパワーデバイスのオンを指示するローサイド用論理入力信号と、を受けたとき、ローサイド用論理入力信号を有効にする。また、オンパルス停止回路は、ハイサイド用論理入力信号を反転する第１のインバータと、第１のインバータの出力信号とイベント信号とを入力する第１のＡＮＤ回路と、ローサイド用論理入力信号を反転する第２のインバータと、判定信号とローサイド用論理入力信号とを入力する第２のＡＮＤ回路と、第２のインバータの出力信号と第２のＡＮＤ回路の出力信号とを入力するＯＲ回路と、セット端子に第１のＡＮＤ回路の出力信号を入力し、リセット端子にＯＲ回路の出力信号を入力するＲＳフリップフロップと、ＲＳフリップフロップの反転出力信号とローサイド用論理入力信号とを入力してローサイド駆動回路への信号を出力する第３のＡＮＤ回路とを有する。
上記構成のトーテムポール回路用駆動装置は、ローサイドパワーデバイスをオン制御すべきときに、ハイサイドパワーデバイスがオンしているとき、ローサイド用論理入力信号を無効にすることで、貫通電流の発生を阻止し、意図しない動作停止を阻止できるという効果がある。
本発明の第１の実施の形態に係るトーテムポール回路用駆動装置を適用したスイッチング電源装置を示す回路図である。 パルス生成回路の一例を示す回路図である。 立上りエッジトリガ回路の一例を示す回路図である。 ハイサイド電位判定回路の一例を示す回路図である。 第１の実施の形態に係るトーテムポール回路用駆動装置のオンパルス停止回路の一例を示す回路図である。 トーテムポール回路用駆動装置の正常動作を示すタイミングチャートである。 第１の実施の形態に係るトーテムポール回路用駆動装置の伝達不良時動作を示すタイミングチャートである。 第２の実施の形態のハイサイド電位判定回路の一例を示す回路図である。 第２の実施の形態のオンパルス停止回路の一例を示す回路図である。 第２の実施の形態に係るトーテムポール回路用駆動装置の伝達不良時動作を示すタイミングチャートである。
以下、本発明の実施の形態について、スイッチング電源装置のトーテムポール回路用駆動装置に適用した場合を例に図面を参照して詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示している。また、以下の説明において、端子名とその端子における電圧、信号等は、同じ符号を用いることがある。
［第１の実施の形態］
図１は本発明の第１の実施の形態に係るトーテムポール回路用駆動装置を適用したスイッチング電源装置を示す回路図、図２はパルス生成回路の一例を示す回路図、図３は立上りエッジトリガ回路の一例を示す回路図、図４はハイサイド電位判定回路の一例を示す回路図である。図５は第１の実施の形態に係るトーテムポール回路用駆動装置のオンパルス停止回路の一例を示す回路図、図６はトーテムポール回路用駆動装置の正常動作を示すタイミングチャート、図７は第１の実施の形態に係るトーテムポール回路用駆動装置の伝達不良時動作を示すタイミングチャートである。
スイッチング電源装置は、図１に示したように、ハイサイドパワーデバイスＨＱおよびローサイドパワーデバイスＬＱを縦続接続して構成したトーテムポール回路およびトーテムポール回路用駆動装置（ＨＶドライバＩＣ）１を有している。本実施の形態では、ハイサイドパワーデバイスＨＱおよびローサイドパワーデバイスＬＱは、それぞれＮチャネルのパワーＭＯＳトランジスタで構成している。しかし、ハイサイドパワーデバイスＨＱおよびローサイドパワーデバイスＬＱは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のような他のパワーデバイスであってもよい。ハイサイドパワーデバイスＨＱおよびローサイドパワーデバイスＬＱは、それぞれボディダイオードが逆並列に接続されている。
ハイサイドパワーデバイスＨＱのドレインは、電圧ＨＶを有する高圧電源１０の正極端子に接続され、ローサイドパワーデバイスＬＱのソースは、高圧電源１０の負極端子およびグランドＧＮＤに接続されている。ローサイドパワーデバイスＬＱのソースは、グランドＧＮＤに直接接続されているが、抵抗を介してグランドＧＮＤに接続するようにしてもよい。ハイサイドパワーデバイスＨＱのソースとローサイドパワーデバイスＬＱのドレインとの接続点、すなわち、トーテムポール回路の出力端子は、負荷１１の一方の端子に接続され、負荷１１の他方の端子は、グランドＧＮＤに接続されている。
トーテムポール回路は、ハイサイド駆動回路１２およびローサイド駆動回路１３を有するトーテムポール回路用駆動装置１に接続されている。すなわち、ハイサイドパワーデバイスＨＱのゲートは、ハイサイド駆動回路１２の出力端子ＨＯに接続され、ローサイドパワーデバイスＬＱのゲートは、ローサイド駆動回路１３の出力端子ＬＯに接続されている。ハイサイド駆動回路１２は、その基準電位端子がトーテムポール回路の出力端子およびハイサイド電源１４の負極端子に接続され、電源端子がハイサイド電源１４の正極端子に接続されている。ローサイド駆動回路１３は、その基準電位端子がグランドＧＮＤおよびローサイド電源１５の負極端子に接続され、電源端子がローサイド電源１５の正極端子に接続されている。ここで、ローサイド電源電位は、グランドＧＮＤを基準としたＶＣＣで示され、ハイサイド基準電位およびハイサイド電源電位は、それぞれグランドＧＮＤを基準としたＶＳ，ＶＢで示している。
トーテムポール回路用駆動装置１は、また、パルス生成回路１６と、レベルシフト回路１７と、ハイサイド電位検出回路１８と、ハイサイド電位判定回路１９と、オンパルス停止回路２０とを備えている。
パルス生成回路１６は、図示しない上位装置からハイサイド制御用の論理入力信号ＨＩＮおよびハイサイド電位判定回路１９が出力したイベント信号ＥＶＥＮＴが入力され、ハイサイド用のセット信号ＳＥＴ（パルス信号）およびリセット信号ＲＥＳＥＴ（パルス信号）を生成する。パルス生成回路１６は、また、その電源端子がローサイド電源１５の正極端子に接続され、基準電位端子がグランドＧＮＤおよびローサイド電源１５の負極端子に接続されている。
レベルシフト回路１７は、高耐圧のＭＯＳトランジスタＨＶＮ１，ＨＶＮ２と、抵抗ＬＳＲ１，ＬＳＲ２と、クランプ用のダイオードＤ１，Ｄ２とを有している。ＭＯＳトランジスタＨＶＮ１のゲートは、セット信号ＳＥＴを出力するパルス生成回路１６のセット信号出力端子に接続されている。ＭＯＳトランジスタＨＶＮ２のゲートは、リセット信号ＲＥＳＥＴを出力するパルス生成回路１６のリセット信号出力端子に接続されている。ＭＯＳトランジスタＨＶＮ１のドレインは、抵抗ＬＳＲ１の一方の端子に接続され、抵抗ＬＳＲ１の他方の端子は、ハイサイド駆動回路１２の電源端子に接続されている。ＭＯＳトランジスタＨＶＮ２のドレインは、抵抗ＬＳＲ２の一方の端子に接続され、抵抗ＬＳＲ２の他方の端子は、ハイサイド駆動回路１２の電源端子に接続されている。ＭＯＳトランジスタＨＶＮ１のドレインと抵抗ＬＳＲ１との接続点は、ハイサイド駆動回路１２の入力端子に接続されるとともに、ダイオードＤ１のカソードに接続されている。ＭＯＳトランジスタＨＶＮ２のドレインと抵抗ＬＳＲ２との接続点は、ハイサイド駆動回路１２の入力端子に接続されるとともに、ダイオードＤ２のカソードに接続されている。ダイオードＤ１，Ｄ２のアノードは、トーテムポール回路の出力端子に接続されている。ＭＯＳトランジスタＨＶＮ１，ＨＶＮ２のソースは、グランドＧＮＤに接続されている。
ハイサイド電位検出回路１８は、ハイサイド基準電位ＶＳを検出するもので、本実施の形態では、検出手段として抵抗性フィールドプレート（ＲＦＰ：Resistant Field Plate）を利用している。この抵抗性フィールドプレートは、ハイサイド回路の高耐圧領域デバイスにおいて、耐圧領域ＨＶＪＴ（High Voltage Junction Terminal）の電界緩和を目的に形成されているものである（例えば、国際公開第２０１３／０６９４０８号参照）。ハイサイド電位検出回路１８は、抵抗性フィールドプレートに分岐点を設けて２つの抵抗ＲＦＰ１，ＲＦＰ２に分割し、一方の端子は、トーテムポール回路の出力端子（ハイサイド基準電位ＶＳ）に接続され、他方の端子は、グランドＧＮＤに接続されている。抵抗性フィールドプレートの分岐点は、ハイサイド電位判定回路１９の入力端子に接続され、ハイサイド基準電位ＶＳの変化を表す検出信号ＳＥＮＳＥを出力する。
ハイサイド電位判定回路１９は、ハイサイド電位検出回路１８が検出した検出信号ＳＥＮＳＥを入力し、ハイサイド基準電位ＶＳが外来ノイズの影響を受けて予期しない変化をしたことを検出するための信号であるイベント信号ＥＶＥＮＴを出力する。このハイサイド電位判定回路１９は、電源端子がローサイド電源１５の正極端子に接続され、基準電位端子がグランドＧＮＤおよびローサイド電源１５の負極端子に接続されている。
オンパルス停止回路２０は、ハイサイド電位判定回路１９が出力したイベント信号ＥＶＥＮＴとハイサイド制御用の論理入力信号ＨＩＮとローサイド制御用の論理入力信号ＬＩＮとが入力される。また、オンパルス停止回路２０は、イベント信号ＥＶＥＮＴおよびハイサイド制御用の論理入力信号ＨＩＮの論理状態に応じてローサイド制御用の論理入力信号ＬＩＮを有効または無効にしたローサイド制御用の信号ＬＩＮ＿ＡＤＪを出力する。この信号ＬＩＮ＿ＡＤＪは、ローサイド駆動回路１３に入力される。
次に、パルス生成回路１６、ハイサイド電位判定回路１９およびオンパルス停止回路２０の具体例と、パルス生成回路１６およびハイサイド電位判定回路１９で使用される立上りエッジトリガ回路の具体例とについて説明する。
パルス生成回路１６は、図２に示したように、入力端子としてＨＩＮ端子およびＥＶＥＮＴ端子を有し、出力端子としてＳＥＴ端子およびＲＥＳＥＴ端子を有している。ＨＩＮ端子は、立上りエッジトリガ回路２１の入力に接続され、立上りエッジトリガ回路２１の出力は、ＳＥＴ端子に接続されている。ＨＩＮ端子は、また、インバータ２２の入力に接続されている。インバータ２２の出力は、立上りエッジトリガ回路２３の入力に接続され、立上りエッジトリガ回路２３の出力は、ＯＲ回路２４の一方の入力に接続され、ＯＲ回路２４の出力は、ＲＥＳＥＴ端子に接続されている。インバータ２２の出力は、また、ＡＮＤ回路２５の一方の入力に接続され、ＡＮＤ回路２５の他方の入力は、ＥＶＥＮＴ端子に接続され、ＡＮＤ回路２５の出力は、ＯＲ回路２４の他方の入力に接続されている。
このパルス生成回路１６では、立上りエッジトリガ回路２１，２３を有しているが、これらの構成は、同じであるので、ここでは、立上りエッジトリガ回路２１の回路構成の例を代表して説明する。
立上りエッジトリガ回路２１は、図３に示したように、ハイサイド制御用の論理入力信号ＨＩＮが入力されるＨＩＮ端子を有し、このＨＩＮ端子は、インバータ３１の入力に接続されている。このインバータ３１の出力は、ｎＭＯＳトランジスタ３２およびｐＭＯＳトランジスタ３３のゲートに接続されている。ｎＭＯＳトランジスタ３２のソースは、グランドＧＮＤに接続され、ｎＭＯＳトランジスタ３２のドレインは、ｐＭＯＳトランジスタ３３のドレインに接続されている。ｐＭＯＳトランジスタ３３のソースは、ローサイド電源電位ＶＣＣを供給するローサイド電源１５の正極端子に接続されている。ｎＭＯＳトランジスタ３２およびｐＭＯＳトランジスタ３３からなるＣＭＯＳインバータ回路の出力は、コンデンサ３４の一方に接続され、コンデンサ３４の他方は、グランドＧＮＤに接続されている。ＣＭＯＳインバータ回路の出力は、また、比較器３５の非反転入力に接続されている。比較器３５の反転入力には、基準電圧源３６の正極端子が接続され、基準電圧源３６の負極端子は、グランドＧＮＤに接続されている。比較器３５の出力は、インバータ３７の入力に接続され、インバータ３７の出力は、ＡＮＤ回路３８の一方の入力に接続され、ＡＮＤ回路３８の他方の入力は、ＨＩＮ端子に接続されている。ＡＮＤ回路３８の出力は、ＳＥＴ端子に接続されている。
ここでは、立上りエッジトリガ回路２１について説明したが、リセット信号ＲＥＳＥＴを生成する立上りエッジトリガ回路２３も同じ構成および同じ回路素子定数を有している。このように、立上りエッジトリガ回路２１，２３の構成は、同じであるので、立上りエッジトリガ回路２３の動作説明は、図３を参照することにする。
ハイサイド電位判定回路１９は、図４に示したように、ハイサイド電位検出回路１８が出力した検出信号ＳＥＮＳＥを入力するＳＥＮＳＥ端子を有している。このＳＥＮＳＥ端子は、保護用ダイオード４１のアノードと、保護用ダイオード４２のカソードと、比較器４３の反転入力とに接続されている。保護用ダイオード４１のカソードは、ローサイド電源電位ＶＣＣを供給するローサイド電源１５の正極端子であるＶＣＣ端子に接続され、保護用ダイオード４２のアノードは、ＧＮＤ端子に接続されている。比較器４３の非反転入力は、基準電圧ＲＥＦ１を出力する基準電圧源４４の正極端子に接続され、基準電圧源４４の負極端子は、ＧＮＤ端子に接続されている。比較器４３の出力は、インバータ４５の入力に接続されている。インバータ４５の出力は、立上りエッジトリガ回路４６の入力へ接続され、立上りエッジトリガ回路４６の出力は、ＥＶＥＮＴ端子に接続されている。この比較器４３は、また、電源端子がＶＣＣ端子に接続され、グランド端子がＧＮＤ端子に接続されている。なお、検出信号ＳＥＮＳＥを基準電圧ＲＥＦ１と比較する比較器４３は、実際には、基準電圧源４４が２つの異なる基準電圧を有するヒステリシス比較器である。また、この立上りエッジトリガ回路４６は、図３に示した立上りエッジトリガ回路２１と同じ回路構成を有しており、したがって、以下の立上りエッジトリガ回路４６の動作説明は、図３を参照することにする。
オンパルス停止回路２０は、図５に示したように、入力端子としてＨＩＮ端子、ＥＶＥＮＴ端子およびＬＩＮ端子を有し、出力端子としてＬＩＮ＿ＡＤＪ端子を有している。ＨＩＮ端子は、インバータ５１の入力に接続され、インバータ５１の出力は、ＡＮＤ回路５２の一方の入力に接続され、ＡＮＤ回路５２の他方の入力は、ＥＶＥＮＴ端子に接続されている。ＡＮＤ回路５２の出力は、ＲＳフリップフロップ回路５３のセット入力に接続されている。ＬＩＮ端子は、インバータ５５の入力に接続され、インバータ５５の出力は、ＲＳフリップフロップ回路５３のリセット入力に接続されている。ＲＳフリップフロップ回路５３の反転出力（ＸＱ）は、ＡＮＤ回路５４の一方の入力に接続され、ＡＮＤ回路５４の他方の入力は、ＬＩＮ端子に接続され、ＡＮＤ回路５４の出力は、ＬＩＮ＿ＡＤＪ端子に接続されている。なお、ＲＳフリップフロップ回路５３は、セット優先タイプである。
このオンパルス停止回路２０によれば、ロー（Ｌ）レベルのハイサイド制御用の論理入力信号ＨＩＮとハイ（Ｈ）レベルのイベント信号ＥＶＥＮＴとを入力しているとき、停止信号ＳＴＯＰがＲＳフリップフロップ回路５３をセットする。このとき、ＲＳフリップフロップ回路５３の反転出力は、Ｌレベルの信号を出力するので、ＡＮＤ回路５４は、ＬＩＮ端子から入力されたＨレベルのローサイド制御用の論理入力信号ＬＩＮの伝達を阻止する。このため、ＬＩＮ端子にＨレベルのローサイド制御用の論理入力信号ＬＩＮが入力されても、ＬＩＮ＿ＡＤＪ端子にＨレベルの信号ＬＩＮ＿ＡＤＪが出力されることはない。また、ＲＳフリップフロップ回路５３はセット優先であるため、停止信号ＳＴＯＰがＨレベルである限り、リセット入力にＨレベルのリセット信号が入力されても、ＲＳフリップフロップ回路５３はリセットされることなく、反転出力の論理状態が変化することはない。
次に、以上の構成を有するスイッチング電源装置の動作について、図６および図７のタイミングチャートを参照しながら説明する。
まず、正常動作のとき、パルス生成回路１６は、図６に示すように、論理入力信号ＨＩＮの立上りエッジのタイミングでセット信号ＳＥＴを出力し、論理入力信号ＨＩＮの立下りエッジのタイミングでリセット信号ＲＥＳＥＴを出力する。
すなわち、立上りエッジトリガ回路２１では、Ｈレベルの論理入力信号ＨＩＮが入力されると、そのＨレベルの論理入力信号ＨＩＮは、ＡＮＤ回路３８の他方の入力に印加される。Ｈレベルの論理入力信号ＨＩＮが印加された直後は、ＡＮＤ回路３８の一方の入力にはＨレベルの信号が印加されているので、ＡＮＤ回路３８は、論理入力信号ＨＩＮの立上りエッジのタイミングでＨレベルとなるセット信号ＳＥＴを出力する。
Ｈレベルの論理入力信号ＨＩＮは、また、インバータ３１に入力されて、Ｌレベルに反転されている。このＬレベルの信号は、ｎＭＯＳトランジスタ３２をオフするとともにｐＭＯＳトランジスタ３３をオンし、コンデンサ３４を充電する。コンデンサ３４の充電電圧が、基準電圧源３６の電位を超えると、比較器３５は、Ｈレベルの信号を出力し、このＨレベルの信号は、インバータ３７によってＬレベルの信号に反転される。これにより、ＡＮＤ回路３８は、Ｌレベルのセット信号ＳＥＴを出力する。
一方、立上りエッジトリガ回路２１では、Ｌレベルの論理入力信号ＨＩＮが入力されると、そのＬレベルの論理入力信号ＨＩＮがＡＮＤ回路３８の他方の入力に印加されるので、ＡＮＤ回路３８の出力は、Ｌレベルとなる。このとき、Ｌレベルの論理入力信号ＨＩＮは、インバータ３１に入力されて、Ｈレベルに反転されている。このＨレベルの信号は、ｎＭＯＳトランジスタ３２をオンするとともにｐＭＯＳトランジスタ３３をオフし、コンデンサ３４を放電する。コンデンサ３４の充電電圧が、基準電圧源３６の電位を下回ると、比較器３５は、Ｌレベルの信号を出力し、このＬレベルの信号は、インバータ３７によってＨレベルの信号に反転される。このＨレベルの信号は、ＡＮＤ回路３８の一方の入力に印加されるが、他方の入力がＬレベルとなっているので、ＡＮＤ回路３８の出力は、Ｌレベルのままで変わらない。
したがって、この立上りエッジトリガ回路２１は、論理入力信号ＨＩＮが入力されると、その論理入力信号ＨＩＮの立上りエッジのタイミングでＨレベルとなり、かつ、所定のオン幅を有するようなセット信号ＳＥＴを出力する。このセット信号ＳＥＴは、レベルシフト回路１７を介してハイサイド駆動回路１２に伝達されると、ハイサイド駆動回路１２は、その出力端子ＨＯにハイサイドパワーデバイスＨＱをオンする信号を出力する。ハイサイドパワーデバイスＨＱがオンすると、ハイサイド基準電位ＶＳが高くなり、そのハイサイド基準電位ＶＳは、ハイサイド電位検出回路１８によって検出される。ハイサイド電位検出回路１８によって出力された検出信号ＳＥＮＳＥは、ハイサイド電位判定回路１９に入力される。ハイサイド電位判定回路１９では、ハイサイド基準電位ＶＳに比例した高い値の検出信号ＳＥＮＳＥが入力されると、比較器４３は、Ｌレベルの判定信号ＭＰＬＳを出力し、インバータ４５で反転されたＨレベルの信号が立上りエッジトリガ回路４６に入力される。この立上りエッジトリガ回路４６は、判定信号ＭＰＬＳの立下がりエッジのタイミングで立上り、かつ、所定のオン幅を有するようなイベント信号ＥＶＥＮＴを出力する。このＨレベルのイベント信号ＥＶＥＮＴは、オンパルス停止回路２０に入力される。
オンパルス停止回路２０では、Ｈレベルのイベント信号ＥＶＥＮＴとＨレベルの論理入力信号ＨＩＮとが入力されると、ＡＮＤ回路５２は、Ｌレベルの停止信号ＳＴＯＰを出力する。このとき、ＬＩＮ端子の論理入力信号ＬＩＮは、既に、Ｌレベルであるため、ＲＳフリップフロップ回路５３は、リセットされていて反転出力がＨレベルになっている。しかし、ＡＮＤ回路５４は、Ｌレベルの論理入力信号ＬＩＮが入力されているので、信号ＬＩＮ＿ＡＤＪは、Ｌレベルを維持したままである。
次に、論理入力信号ＨＩＮがＬレベルになると、パルス生成回路１６は、論理入力信号ＨＩＮの立下りエッジのタイミングでリセット信号ＲＥＳＥＴを出力し、レベルシフト回路１７を介してハイサイド駆動回路１２に伝達される。これにより、ハイサイド駆動回路１２の出力端子ＨＯは、ハイサイドパワーデバイスＨＱをオフする信号を出力し、その結果、ハイサイド基準電位ＶＳが低くなる。このとき、ハイサイド電位判定回路１９では、低下した検出信号ＳＥＮＳＥを入力することにより、比較器４３は、Ｈレベルの判定信号ＭＰＬＳを出力する。この判定信号ＭＰＬＳの立上りエッジのタイミングでは、立上りエッジトリガ回路４６に、インバータ４５によって反転されたＬレベルの信号しか入力されないので、イベント信号ＥＶＥＮＴは、Ｌレベルのままである。
論理入力信号ＨＩＮがＬレベルになってからデッドタイムの期間経過後に、ＬＩＮ端子には、Ｈレベルの論理入力信号ＬＩＮが入力される。このとき、オンパルス停止回路２０では、イベント信号ＥＶＥＮＴがＬレベルのままであって停止信号ＳＴＯＰもＬレベルであるが、論理入力信号ＬＩＮがＨレベルになる前のＬレベルであったときに、ＲＳフリップフロップ回路５３は、リセットされている。したがって、ＬＩＮ端子にＨレベルの論理入力信号ＬＩＮが入力されると、ＡＮＤ回路５４は、Ｈレベルの信号ＬＩＮ＿ＡＤＪを出力する。つまり、オンパルス停止回路２０のＬＩＮ＿ＡＤＪ端子には、論理入力信号ＬＩＮの入力と同じタイミングで同じレベルの信号ＬＩＮ＿ＡＤＪが出力される。
次に、図７に示すように、パルス生成回路１６がリセット信号ＲＥＳＥＴを出力するタイミングで、外来ノイズによりハイサイド基準電位ＶＳが低下してリセット信号ＲＥＳＥＴが正常にハイサイド駆動回路１２に伝達されなかった場合について説明する。
リセット信号ＲＥＳＥＴがハイサイド駆動回路１２に伝達されなかった場合、その原因となる外来ノイズによるハイサイド基準電位ＶＳの低下は、ハイサイド電位判定回路１９によって検出されている。すなわち、ハイサイド電位判定回路１９の比較器４３は、ハイサイド基準電位ＶＳの低下を検出すると、Ｈレベルの判定信号ＭＰＬＳを出力する。その後、ハイサイド基準電位ＶＳが回復して検出信号ＳＥＮＳＥが基準電圧ＲＥＦ１より高くなると、比較器４３は、Ｌレベルの判定信号ＭＰＬＳを出力する。この判定信号ＭＰＬＳの立下りエッジのタイミングでＨレベルのイベント信号ＥＶＥＮＴが出力される。
オンパルス停止回路２０では、Ｌレベルの論理入力信号ＨＩＮを入力しているときに、Ｈレベルのイベント信号ＥＶＥＮＴが入力されると、停止信号ＳＴＯＰがＨレベルになり、ＲＳフリップフロップ回路５３がセット状態となる。すると、ＲＳフリップフロップ回路５３の反転出力は、Ｌレベルの信号を出力するので、ＡＮＤ回路５４は、ＬＩＮ端子に入力される論理入力信号ＬＩＮを無効にする。したがって、この状態で、Ｈレベルの論理入力信号ＬＩＮが入力されても、Ｈレベルの信号ＬＩＮ＿ＡＤＪが出力されることはない。
また、パルス生成回路１６では、Ｌレベルの論理入力信号ＨＩＮが入力されているときに、イベント信号ＥＶＥＮＴが入力されると、ＯＲ回路２４は、リセット信号ＲＥＳＥＴを再生成する。このとき、ハイサイド基準電位ＶＳは、回復しているので、リセット信号ＲＥＳＥＴをハイサイド駆動回路１２に正常に伝達することができる。ハイサイド駆動回路１２では、リセット信号ＲＥＳＥＴを受けると、ＨＯ端子の出力信号は、ハイサイドパワーデバイスＨＱをオフする信号に変化し、その結果、ハイサイド基準電位ＶＳが低くなり、ハイサイド基準電位ＶＳを検出した判定信号ＭＰＬＳは、Ｈレベルになる。
このように、ローサイドのオンパルスを停止したままの状態で再生成されたリセット信号ＲＥＳＥＴによりハイサイドパワーデバイスＨＱがオフされると、負荷１１に流れていた電流は、ローサイドパワーデバイスＬＱのボディダイオードに転流するようになる。なお、負荷１１の側には、寄生インダクタンスを含め、何らかのインダクタンスが存在するので、負荷電流は、瞬間的にゼロになることはないが、負荷が誘導性負荷でなければ短時間の間に消費されてゼロになる。
また、ハイサイドパワーデバイスＨＱをオフするタイミング、すなわちイベント信号ＥＶＥＮＴを発生するタイミングがローサイドパワーデバイスＬＱをオンするまでのデッドタイム経過後の場合でも、貫通電流が流れることはない。論理入力信号ＬＩＮがＨレベルになってからイベント信号ＥＶＥＮＴが発生するまでの期間、本来なら、信号ＬＩＮ＿ＡＤＪがＨレベルとなる。しかし、この期間は、判定信号ＭＰＬＳがＨレベルとなっていてハイサイド基準電位ＶＳが外来ノイズにより急減している期間であり、ローサイドパワーデバイスＬＱのソース・ドレイン間には電圧が実質かかっていない。したがって、この状態でローサイドパワーデバイスＬＱがオンしても、ローサイドパワーデバイスＬＱにはほとんど電流が流れない。
イベント信号ＥＶＥＮＴの発生以降は、上記のようにローサイドパワーデバイスＬＱをオンする論理入力信号ＬＩＮのローサイド駆動回路１３への伝達が停止され、ローサイドパワーデバイスＬＱは、オンされることはない。
さらに、レベルシフト回路１７がセット信号ＳＥＴおよびリセット信号ＲＥＳＥＴを正常に伝達した後、ハイサイド基準電位ＶＳは、グランドレベルまで低下しているが、このときに、高い外来ノイズがハイサイド基準電位ＶＳに乗ることがある。このとき、ハイサイド電位判定回路１９は、Ｈレベルのイベント信号ＥＶＥＮＴを出力する。このイベント信号ＥＶＥＮＴを受けたパルス生成回路１６は、リセット信号ＲＥＳＥＴを出力するが、このとき、ハイサイド駆動回路１２は、リセット状態にあるので、何ら動作に変化はない。一方、イベント信号ＥＶＥＮＴを受けたオンパルス停止回路２０では、ＲＳフリップフロップ回路５３が停止信号ＳＴＯＰによってセット状態になるので、その反転出力は、Ｌレベルになる。これにより、信号ＬＩＮ＿ＡＤＪは、Ｌレベルになり、このタイミング以降は、この周期のローサイドのオンパルスが停止されることになる。
［第２の実施の形態］
図８は第２の実施の形態のハイサイド電位判定回路の一例を示す回路図、図９は第２の実施の形態のオンパルス停止回路の一例を示す回路図、図１０は第２の実施の形態に係るトーテムポール回路用駆動装置の伝達不良時動作を示すタイミングチャートである。この図８および図９において、第１の実施の形態の図４および図５に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、第２の実施の形態では、第１の実施の形態のハイサイド電位判定回路１９およびオンパルス停止回路２０以外の要素については、第１の実施の形態の要素と同じであるので詳細な説明は省略する。
第２の実施の形態のハイサイド電位判定回路１９ａは、図８に示したように、ＭＰＬＳ端子を有していることを除いて、第１の実施の形態のハイサイド電位判定回路１９と同じである。ＭＰＬＳ端子は、比較器４３の出力に接続されている。
第２の実施の形態のオンパルス停止回路２０ａは、図９に示したように、第１の実施の形態のオンパルス停止回路２０にＭＰＬＳ端子、ＡＮＤ回路５６およびＯＲ回路５７が追加されている。すなわち、ＭＰＬＳ端子は、ＡＮＤ回路５６の一方の入力に接続され、ＡＮＤ回路５６の他方の入力は、ＬＩＮ端子に接続され、ＡＮＤ回路５６の出力は、ＯＲ回路５７の一方の入力に接続されている。ＯＲ回路５７の他方の入力は、インバータ５５の出力に接続され、ＯＲ回路５７の出力は、ＲＳフリップフロップ回路５３のリセット入力に接続されている。
このオンパルス停止回路２０ａによれば、ＲＳフリップフロップ回路５３をリセットできるのは、まず、第１の実施の形態のように論理入力信号ＬＩＮがＬレベルに変化したときである。このオンパルス停止回路２０ａは、さらに、論理入力信号ＬＩＮがＨレベルであって、再生成されたリセット信号ＲＥＳＥＴによりハイサイドパワーデバイスＨＱがオフされて判定信号ＭＰＬＳがＨレベルになったときに、ＲＳフリップフロップ回路５３をリセットする。これにより、このＲＳフリップフロップ回路５３がリセットされたタイミングでＨレベルの論理入力信号ＬＩＮが有効になり、ＬＩＮ＿ＡＤＪ端子から出力される。つまり、このオンパルス停止回路２０ａは、再生成されたリセット信号ＲＥＳＥＴによりハイサイドパワーデバイスＨＱがオフされると、オンパルス停止回路２０のようにその周期のローサイドのオンパルスを無効にするのではなく、そのタイミングから有効にしている。
以上の構成を有するトーテムポール回路用駆動装置１において、正常動作のときは、図６に示した動作と同じ動作をする。したがって、ここでは、正常動作時における第２の実施の形態のトーテムポール回路用駆動装置１の動作については説明を省略する。
次に、パルス生成回路１６がリセット信号ＲＥＳＥＴを出力するタイミングで、外来ノイズによりハイサイド基準電位ＶＳが低下してリセット信号ＲＥＳＥＴが正常にハイサイド駆動回路１２に伝達されなかった場合について説明する。この場合、図１０に示すように、外来ノイズによるハイサイド基準電位ＶＳの低下・回復が検出されてイベント信号ＥＶＥＮＴおよびリセット信号ＲＥＳＥＴが出力され、ＨＯ端子がＬレベルになって判定信号ＭＰＬＳがＨレベルになるまでは、図７に示した第１の実施の形態の動作と同じである。このとき、ＲＳフリップフロップ回路５３は、セット状態にされていて、ＡＮＤ回路５４は、ＬＩＮ端子に入力される論理入力信号ＬＩＮを無効にしている。
ここで、Ｈレベルの判定信号ＭＰＬＳがオンパルス停止回路２０ａに入力されると、ＬＩＮ端子にＨレベルの論理入力信号ＬＩＮが入力されているので、ＲＳフリップフロップ回路５３は、リセット状態となる。これにより、ＲＳフリップフロップ回路５３の反転出力は、Ｈレベルとなるので、ＡＮＤ回路５４は、ＬＩＮ端子に入力される論理入力信号ＬＩＮを有効にする。ローサイド駆動回路１３は、Ｈレベルの信号ＬＩＮ＿ＡＤＪを受けたタイミングでＬＯ端子にＨレベルの信号を出力し、ローサイドパワーデバイスＬＱをオンする。
このように、ローサイドのオンパルスを無効にしたままの状態で再生成されたリセット信号ＲＥＳＥＴによりハイサイドパワーデバイスＨＱがオフされると、負荷１１に流れていた電流は、ローサイドパワーデバイスＬＱのボディダイオードに転流するようになる。ハイサイドパワーデバイスＨＱがオフされた直後にローサイドパワーデバイスＬＱがオンされるので、このとき、ローサイドパワーデバイスＬＱのボディダイオードに転流される電流は、ローサイドパワーデバイスＬＱを流れることになる。
一般的に、ボディダイオードの順方向電圧は、ローサイドパワーデバイスＬＱがオンしたときのソース・ドレイン間電圧より高い。このため、ローサイドパワーデバイスＬＱをオフのままのときに負荷電流がローサイドに転流すると、ローサイドパワーデバイスＬＱがオンしているときより損失が大きくなる。
そこで、このオンパルス停止回路２０ａでは、ローサイドパワーデバイスＬＱをオフした後でも、ハイサイドパワーデバイスＨＱの再リセットが有効となった場合にローサイドパワーデバイスＬＱをオンさせることにより、損失を低減させるようにしている。
また、ハイサイドパワーデバイスＨＱをオフするタイミングがローサイドパワーデバイスＬＱをオンするまでのデッドタイム経過後の場合、貫通電流が流れることはないのは第１の実施の形態と同様である。イベント信号ＥＶＥＮＴが発生するまでの動きは第１の実施の形態と同じであり、イベント信号ＥＶＥＮＴ発生後は判定信号ＭＰＬＳがＨレベルになるまでの短時間だけローサイドパワーデバイスＬＱがオフすることになる。
さらに、レベルシフト回路１７がセット信号ＳＥＴおよびリセット信号ＲＥＳＥＴを正常に伝達した後、高い外来ノイズにより、ハイサイドパワーデバイスＨＱが誤オンすることがある。このとき、ローサイドパワーデバイスＬＱは、既に、オンしているので、ハイサイド基準電位ＶＳは、高圧電源１０の電圧ＨＶをハイサイドパワーデバイスＨＱおよびローサイドパワーデバイスＬＱのオン抵抗で分圧した電圧まで上昇する。このため、ハイサイド電位判定回路１９ａは、ローサイドパワーデバイスＬＱがオフしている場合と同様に、判定信号ＭＰＬＳおよびイベント信号ＥＶＥＮＴを生成することができる。
なお、以上の実施の形態では、ハイサイド電位判定回路１９は、ハイサイド基準電位ＶＳの変化を検出しているが、ハイサイド基準電位ＶＳよりも常にハイサイド電源１４の電圧だけ高いハイサイド電源電位ＶＢを検出してもよい。
１ トーテムポール回路用駆動装置
１０ 高圧電源
１１ 負荷
１２ ハイサイド駆動回路
１３ ローサイド駆動回路
１４ ハイサイド電源
１５ ローサイド電源
１６ パルス生成回路
１７ レベルシフト回路
１８ ハイサイド電位検出回路
１９，１９ａ ハイサイド電位判定回路
２０，２０ａ オンパルス停止回路
２１ 立上りエッジトリガ回路
２２ インバータ
２３ 立上りエッジトリガ回路
２４ ＯＲ回路
２５ ＡＮＤ回路
３１ インバータ
３２ ｎＭＯＳトランジスタ
３３ ｐＭＯＳトランジスタ
３４ コンデンサ
３５ 比較器
３６ 基準電圧源
３７ インバータ
３８ ＡＮＤ回路
４１ 保護用ダイオード
４２ 保護用ダイオード
４３ 比較器
４４ 基準電圧源
４５ インバータ
４６ 立上りエッジトリガ回路
５１ インバータ
５２ ＡＮＤ回路
５３ ＲＳフリップフロップ回路
５４ ＡＮＤ回路
５５ インバータ
５６ ＡＮＤ回路
５７ ＯＲ回路
Ｄ１，Ｄ２ ダイオード
ＨＯ 出力端子
ＨＱ ハイサイドパワーデバイス
ＨＶＮ１，ＨＶＮ２ ＭＯＳトランジスタ
ＬＯ 出力端子
ＬＱ ローサイドパワーデバイス
ＬＳＲ１，ＬＳＲ２ 抵抗
ＲＦＰ１，ＲＦＰ２ 抵抗

Claims (6)

  1. ハイサイドパワーデバイスおよびローサイドパワーデバイスを縦続接続したトーテムポール回路を駆動するトーテムポール回路用駆動装置において、
    前記ハイサイドパワーデバイスを駆動するハイサイド駆動回路と、
    前記ローサイドパワーデバイスを駆動するローサイド駆動回路と、
    外部から入力されたハイサイド用論理入力信号の第１のエッジおよび第２のエッジに基づいて前記ハイサイドパワーデバイスをオンさせるセット信号およびオフさせるリセット信号を生成するパルス生成回路と、
    前記セット信号および前記リセット信号を前記ハイサイド駆動回路に伝達するレベルシフト回路と、
    ハイサイド基準電位を検出するハイサイド電位検出回路と、
    前記ハイサイド電位検出回路が検出した前記ハイサイド基準電位の検出値と基準電圧とを比較し、前記ハイサイド基準電位の検出値が前記基準電圧より高くなるとイベント信号を出力するハイサイド電位判定回路と、
    前記ハイサイド用論理入力信号および前記イベント信号に基づいて外部から入力されたローサイド用論理入力信号を有効または無効にするオンパルス停止回路と、
    を備え、前記パルス生成回路は、前記ハイサイド用論理入力信号が前記ハイサイドパワーデバイスのオフを指示しているときに前記イベント信号が入力されると前記リセット信号を再生成し、前記オンパルス停止回路は、前記ハイサイド用論理入力信号が前記ハイサイドパワーデバイスのオフを指示しているときに前記イベント信号が入力されると、前記ローサイド用論理入力信号を無効にして前記ローサイドパワーデバイスのオンを指示する信号の出力を停止するようにした、トーテムポール回路用駆動装置。
  2. 前記オンパルス停止回路は、前記ハイサイド用論理入力信号を反転する第１のインバータと、前記第１のインバータの出力信号と前記イベント信号とを入力する第１のＡＮＤ回路と、前記ローサイド用論理入力信号を反転する第２のインバータと、セット端子に前記第１のＡＮＤ回路の出力信号を入力し、リセット端子に前記第２のインバータの出力信号を入力するＲＳフリップフロップと、前記ＲＳフリップフロップの反転出力信号と前記ローサイド用論理入力信号とを入力して前記ローサイド駆動回路への信号を出力する第２のＡＮＤ回路とを有する、請求項１記載のトーテムポール回路用駆動装置。
  3. 前記オンパルス停止回路は、前記ハイサイド基準電位の検出値が前記基準電圧より低いときに前記ハイサイド電位判定回路が出力する判定信号と、前記ローサイドパワーデバイスのオンを指示する前記ローサイド用論理入力信号と、を受けたとき、前記ローサイド用論理入力信号を有効にする、請求項１記載のトーテムポール回路用駆動装置。
  4. 前記オンパルス停止回路は、前記ハイサイド用論理入力信号を反転する第１のインバータと、前記第１のインバータの出力信号と前記イベント信号とを入力する第１のＡＮＤ回路と、前記ローサイド用論理入力信号を反転する第２のインバータと、前記判定信号と前記ローサイド用論理入力信号とを入力する第２のＡＮＤ回路と、前記第２のインバータの出力信号と前記第２のＡＮＤ回路の出力信号とを入力するＯＲ回路と、セット端子に前記第１のＡＮＤ回路の出力信号を入力し、リセット端子に前記ＯＲ回路の出力信号を入力するＲＳフリップフロップと、前記ＲＳフリップフロップの反転出力信号と前記ローサイド用論理入力信号とを入力して前記ローサイド駆動回路への信号を出力する第３のＡＮＤ回路とを有する、請求項３記載のトーテムポール回路用駆動装置。
  5. ハイサイドパワーデバイスおよびローサイドパワーデバイスを縦続接続したトーテムポール回路を駆動するトーテムポール回路用駆動装置において、
    前記ハイサイドパワーデバイスを駆動するハイサイド駆動回路と、
    前記ローサイドパワーデバイスを駆動するローサイド駆動回路と、
    外部から入力されたハイサイド用論理入力信号の第１のエッジおよび第２のエッジに基づいて前記ハイサイドパワーデバイスをオンさせるセット信号およびオフさせるリセット信号を生成するパルス生成回路と、
    前記セット信号および前記リセット信号を前記ハイサイド駆動回路に伝達するレベルシフト回路と、
    ハイサイド基準電位を検出するハイサイド電位検出回路と、
    前記ハイサイド電位検出回路が検出した前記ハイサイド基準電位の検出値と基準電圧とを比較し、前記ハイサイド基準電位の検出値が前記基準電圧より高くなるとイベント信号を出力するハイサイド電位判定回路と、
    前記ハイサイド用論理入力信号および前記イベント信号に基づいて外部から入力されたローサイド用論理入力信号を有効または無効にするオンパルス停止回路と、
    を備え、前記パルス生成回路は、前記ハイサイド用論理入力信号が前記ハイサイドパワーデバイスのオフを指示しているときに前記イベント信号が入力されると前記リセット信号を再生成し、前記オンパルス停止回路は、前記ハイサイド用論理入力信号が前記ハイサイドパワーデバイスのオフを指示しているときに前記イベント信号が入力されると、前記ローサイド用論理入力信号を無効にして前記ローサイドパワーデバイスのオンを指示する信号の出力を停止し、
    前記オンパルス停止回路は、前記ハイサイド用論理入力信号を反転する第１のインバータと、前記第１のインバータの出力信号と前記イベント信号とを入力する第１のＡＮＤ回路と、前記ローサイド用論理入力信号を反転する第２のインバータと、セット端子に前記第１のＡＮＤ回路の出力信号を入力し、リセット端子に前記第２のインバータの出力信号を入力するＲＳフリップフロップと、前記ＲＳフリップフロップの反転出力信号と前記ローサイド用論理入力信号とを入力して前記ローサイド駆動回路への信号を出力する第２のＡＮＤ回路とを有する、
    トーテムポール回路用駆動装置。
  6. ハイサイドパワーデバイスおよびローサイドパワーデバイスを縦続接続したトーテムポール回路を駆動するトーテムポール回路用駆動装置において、
    前記ハイサイドパワーデバイスを駆動するハイサイド駆動回路と、
    前記ローサイドパワーデバイスを駆動するローサイド駆動回路と、
    外部から入力されたハイサイド用論理入力信号の第１のエッジおよび第２のエッジに基づいて前記ハイサイドパワーデバイスをオンさせるセット信号およびオフさせるリセット信号を生成するパルス生成回路と、
    前記セット信号および前記リセット信号を前記ハイサイド駆動回路に伝達するレベルシフト回路と、
    ハイサイド基準電位を検出するハイサイド電位検出回路と、
    前記ハイサイド電位検出回路が検出した前記ハイサイド基準電位の検出値と基準電圧とを比較し、前記ハイサイド基準電位の検出値が前記基準電圧より高くなるとイベント信号を出力するハイサイド電位判定回路と、
    前記ハイサイド用論理入力信号および前記イベント信号に基づいて外部から入力されたローサイド用論理入力信号を有効または無効にするオンパルス停止回路と、
    を備え、前記パルス生成回路は、前記ハイサイド用論理入力信号が前記ハイサイドパワーデバイスのオフを指示しているときに前記イベント信号が入力されると前記リセット信号を再生成し、前記オンパルス停止回路は、前記ハイサイド用論理入力信号が前記ハイサイドパワーデバイスのオフを指示しているときに前記イベント信号が入力されると、前記ローサイド用論理入力信号を無効にして前記ローサイドパワーデバイスのオンを指示する信号の出力を停止し、
    前記オンパルス停止回路は、前記ハイサイド基準電位の検出値が前記基準電圧より低いときに前記ハイサイド電位判定回路が出力する判定信号と、前記ローサイドパワーデバイスのオンを指示する前記ローサイド用論理入力信号と、を受けたとき、前記ローサイド用論理入力信号を有効にし、
    前記オンパルス停止回路は、前記ハイサイド用論理入力信号を反転する第１のインバータと、前記第１のインバータの出力信号と前記イベント信号とを入力する第１のＡＮＤ回路と、前記ローサイド用論理入力信号を反転する第２のインバータと、前記判定信号と前記ローサイド用論理入力信号とを入力する第２のＡＮＤ回路と、前記第２のインバータの出力信号と前記第２のＡＮＤ回路の出力信号とを入力するＯＲ回路と、セット端子に前記第１のＡＮＤ回路の出力信号を入力し、リセット端子に前記ＯＲ回路の出力信号を入力するＲＳフリップフロップと、前記ＲＳフリップフロップの反転出力信号と前記ローサイド用論理入力信号とを入力して前記ローサイド駆動回路への信号を出力する第３のＡＮＤ回路とを有する、
    トーテムポール回路用駆動装置。
JP2018152167A 2018-08-13 2018-08-13 トーテムポール回路用駆動装置 Active JP7225601B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018152167A JP7225601B2 (ja) 2018-08-13 2018-08-13 トーテムポール回路用駆動装置
CN201910664543.6A CN110829820A (zh) 2018-08-13 2019-07-23 图腾柱电路用驱动装置
US16/523,677 US10560088B1 (en) 2018-08-13 2019-07-26 Totem-pole circuit driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018152167A JP7225601B2 (ja) 2018-08-13 2018-08-13 トーテムポール回路用駆動装置

Publications (2)

Publication Number Publication Date
JP2020028031A JP2020028031A (ja) 2020-02-20
JP7225601B2 true JP7225601B2 (ja) 2023-02-21

Family

ID=69406541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018152167A Active JP7225601B2 (ja) 2018-08-13 2018-08-13 トーテムポール回路用駆動装置

Country Status (3)

Country Link
US (1) US10560088B1 (ja)
JP (1) JP7225601B2 (ja)
CN (1) CN110829820A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204122A1 (ja) 2015-06-16 2016-12-22 富士電機株式会社 半導体装置
JP2017022678A (ja) 2015-07-15 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
JP2018046685A (ja) 2016-09-15 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172358A (ja) * 1995-12-21 1997-06-30 Toshiba Corp 高耐圧パワー集積回路
JP4497991B2 (ja) 2004-04-14 2010-07-07 株式会社ルネサステクノロジ 電源ドライバ回路及びスイッチング電源装置
JP2007006048A (ja) * 2005-06-23 2007-01-11 Matsushita Electric Ind Co Ltd パワー用半導体装置
JP5599663B2 (ja) * 2010-07-07 2014-10-01 新電元工業株式会社 ドライブ信号生成回路、制御装置、スイッチング電源装置、および、制御方法
WO2013069408A1 (ja) 2011-11-11 2013-05-16 富士電機株式会社 半導体装置
DE112014001233T5 (de) 2013-09-27 2016-01-07 Fuji Electric Co., Ltd. Treiberschaltkreis und Halbleitervorrichtung
JP6873876B2 (ja) * 2017-09-21 2021-05-19 株式会社東芝 駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204122A1 (ja) 2015-06-16 2016-12-22 富士電機株式会社 半導体装置
JP2017022678A (ja) 2015-07-15 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
JP2018046685A (ja) 2016-09-15 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置

Also Published As

Publication number Publication date
CN110829820A (zh) 2020-02-21
US20200052690A1 (en) 2020-02-13
US10560088B1 (en) 2020-02-11
JP2020028031A (ja) 2020-02-20

Similar Documents

Publication Publication Date Title
US8390341B2 (en) Output circuit
JP6428939B2 (ja) 半導体装置
US10547309B2 (en) Totem-pole circuit driver
US7710167B2 (en) Circuits and methods for controlling an on/off state of a switch
JP6194959B2 (ja) 駆動回路および半導体装置
US9871440B2 (en) Internal power supply circuit and semiconductor device
US9923471B2 (en) DC-DC converters having a half-bridge node, controllers therefor and methods of controlling the same
US10063226B2 (en) Level shift circuit
CN111682739A (zh) 驱动电路
US6903590B2 (en) Pulse generating circuit and high-side driver circuit
US7064603B2 (en) Driving circuit and semiconductor device
CN107078734B (zh) 驱动电路
JP5003588B2 (ja) 半導体回路
JP7225601B2 (ja) トーテムポール回路用駆動装置
JP4816500B2 (ja) 半導体装置
JP2009296390A (ja) スイッチング駆動回路
WO2020183966A1 (ja) パワーモジュールおよびそのレベル変換回路
US11070202B2 (en) Signal transmission circuit, switch driving device, and power module
CN220492642U (zh) 开关控制电路与电子设备
WO2023090187A1 (ja) モータ駆動装置
CN115224913A (zh) 功率开关电路及对应操作方法
CN115336178A (zh) 镜像钳位电路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R150 Certificate of patent or registration of utility model

Ref document number: 7225601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150