CN111682739A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN111682739A
CN111682739A CN202010078659.4A CN202010078659A CN111682739A CN 111682739 A CN111682739 A CN 111682739A CN 202010078659 A CN202010078659 A CN 202010078659A CN 111682739 A CN111682739 A CN 111682739A
Authority
CN
China
Prior art keywords
switching element
circuit
reset
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010078659.4A
Other languages
English (en)
Inventor
赤羽正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111682739A publication Critical patent/CN111682739A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的驱动电路即使在产生负电压后仍使驱动其功率器件的控制电路正常地进行动作。驱动电路包括：在逻辑输入信号从第1逻辑电平变为第2逻辑电平时生成置位信号的置位侧脉冲生成电路；在所述逻辑输入信号变为所述第1逻辑电平时生成重置信号的重置侧脉冲生成电路；由所述置位信号生成电平移位完成置位信号的置位侧电平移位电路；由所述重置信号生成电平移位完成重置信号的重置侧电平移位电路；基于所述电平移位完成置位信号及所述电平移位完成重置信号来使功率器件导通、截止的控制电路；以及保证在所述逻辑输入信号为所述第1逻辑电平时使所述功率器件截止并且在所述逻辑输入信号为所述第2逻辑电平时使所述功率器件导通的状态的保证电路。

Description

驱动电路
技术领域
本发明涉及对功率器件进行驱动的驱动电路。
背景技术
如专利文献1及2所示，半桥式电路在电源的高电位端子和低电位端子之间具有串联连接的第1及第2功率开关元件，第1功率开关元件与第2功率开关元件之间的节点与电动机等负载相连接。通过第1功率开关元件导通、截止，第2功率开关元件以与第1功率开关元件互补的方式导通、截止，从而驱动负载。第2功率开关元件被以电源的低电位端子的电位作为基准电位进行动作的低侧控制电路驱动，从而进行导通、截止。第1功率开关元件通过被以第1功率开关元件与第2功率开关元件之间的节点的电位作为基准电位进行动作的高侧控制电路驱动，从而进行导通、截止。
在高侧控制电路的前级连接有电平移位电路，电平移位电路的前级与前级电路相连接。高侧控制电路及电平移位电路在高电压下进行动作，前级电路在低电压下进行动作。前级电路基于来自外部的逻辑输入信号，生成脉冲型的置位信号及重置信号，电平移位电路对置位信号和重置信号进行电平移位。高侧控制电路基于完成电平移位的置位信号和重置信号来生成驱动信号，根据该驱动信号使第1功率开关元件导通、截止、现有技术文献
专利文献
专利文献1：国际公开第2016/163142号
专利文献2：国际公开第2016/009719号
发明内容
发明所要解决的技术问题
然而，若第1及第2功率开关元件的导通、截止切换，则第1功率开关元件和第2功率开关元件之间的节点的电位有时会由于受到负载的互感的影响而低于电源的低电位端子的电位，该节点的电压变为负电压。若产生上述的负电压，则前级电路的动作不稳定，置位信号和重置信号无法从前级电路稳定地输出。在该节点的电压从负电压状态恢复到正常状态时，置位信号及重置信号的电平也可能变得错误，高侧控制电路可能会进行误动作。
本发明是鉴于上述的现有问题而完成的，其目的是即使在连接至功率器件的节点上产生负电压后，也能使驱动该功率器件的控制电路正常地进行动作。
解决技术问题所采用的技术方案
用于达到上述目的的主要发明是一种驱动电路，包括：置位侧脉冲生成电路，该置位侧脉冲生成电路在从外部输入的逻辑输入信号从第1逻辑电平变为第2逻辑电平时通过内部电源来生成置位信号；重置侧脉冲生成电路，该重置侧脉冲生成电路在所述逻辑输入信号从所述第2逻辑电平变为所述第1逻辑电平时通过所述内部电源来生成重置信号；置位侧电平移位电路，该置位侧电平移位电路通过对所述置位信号进行电平移位，来生成电平移位完成置位信号；重置侧电平移位电路，该重置侧电平移位电路通过对所述重置信号进行电平移位，来生成电平移位完成重置信号；控制电路，该控制电路基于所述电平移位完成置位信号来使功率器件导通，基于所述电平移位完成重置信号来使所述功率器件截止；以及保证电路，该保证电路基于所述逻辑输入信号，保证在所述逻辑输入信号为所述第1逻辑电平时使所述功率器件截止并且在所述逻辑输入信号为所述第2逻辑电平时使所述功率器件导通的状态。
发明效果
根据本发明的实施方式，能使驱动功率器件的控制电路正常地进行动作。
附图说明
图1是示出驱动电路、输出电路、负载以及外部电源的图。
图2是用时间轴表示高侧的输入信号、低侧的输入信号、置位信号、电平移位完成置位信号、重置信号、电平移位完成重置信号、锁存电路的输出及输出信号的关系的时序图。
图3是示出外部电源、以及驱动电路的前级电路的图。
图4是用时间轴表示高侧的输入信号与各开关元件的状态的关系的时序图。
图5是用时间轴表示高侧的功率开关元件从导通切换成截止后的各节点的电压、输入信号、输出信号、各脉冲生成电路的输出信号的关系的时序图。
图6是用时间轴表示高侧的功率开关元件从截止切换成导通后的各节点的电压、输入信号、输出信号、各脉冲生成电路的输出信号的关系的时序图。
具体实施方式
根据本说明书及附图的记载，至少阐明以下的事项。
本实施方式
下面，参照附图，对本发明的实施方式进行说明。其中，下面阐述的实施方式中，为了实施本发明而附加了各种在技术上优选的限定，因此本发明的范围并不限于以下的实施方式及附图示例。
1.驱动电路及输出电路的概要
图1是示出驱动电路1、输出电路5、负载9以及外部电源4的图。图2是表示输入信号HIN、输入信号LIN、置位信号set、电平移位完成置位信号setdrn、重置信号res、电平移位完成重置信号resdrn、锁存电路222的输出及输出信号HO的关系的时序图。
外部电源4生成一定的直流电压，并将该直流电压提供给驱动电路1。
外部电源4与大容量的电容器4a相连接。因此，在驱动电路1及输出电路5等产生的噪声被电容器4a去除，外部电源4不会受到该噪声的影响。因而，外部电源4的输出电压稳定。
通过将高侧的输入信号HIN及低侧的输入信号LIN从微机(未图示)输入至驱动电路1，从而驱动电路1进行动作。输入信号HIN及输入信号LIN是重复切换成第1逻辑电平和第2逻辑电平的逻辑输入信号。这里，第1逻辑电平称为低电平，第2逻辑电平称为高电平。
输入信号HIN与输入信号LIN一般具有互补的关系。也就是说，在输入信号HIN为高电平时，输入信号LIN为低电平，在输入信号HIN为低电平时，输入信号LIN为高电平。
另外，微机不会受到在驱动电路1及输出电路5等产生的噪声的影响。因此，微机稳定地输出输入信号HIN及输入信号LIN。
驱动电路1基于高侧的输入信号HIN及低侧的输入信号LIN来驱动输出电路5时，该输出电路5在将高压直流电源8的电压施加给负载9的电压施加状态、以及将接地电压施加给负载9的接地电压施加状态之间交替地重复切换。
输出电路5包含构成半桥的功率开关元件51、52来构成。功率开关元件51、52是N沟道型的功率MOSFET，但也可以是IGBT或双极型晶体管等这样的功率器件。功率开关元件51、52串联连接在高压直流电源8的高电位输出端子与低电位输出端子之间。功率开关元件52与高压直流电源8的低电位输出端子之间的节点N1接地，该节点N1设为基准电位。功率开关元件51与功率开关元件52之间的节点N2与负载9的一端相连接。负载9的另一端接地。节点N2与高侧直流电源6的低电位输出端子相连接。
驱动电路1基于高侧的输入信号HIN来使功率开关元件51导通、截止。并且，驱动电路1基于低侧的输入信号LIN，以与功率开关元件51互补的方式，使功率开关元件52导通、截止。功率开关元件51导通且功率开关元件52截止时，节点N2的电位成为高压直流电源8的输出电压，负载9处于电压施加状态。功率开关元件51截止且功率开关元件52导通时，节点N2的电位成为基准电位，负载9处于接地电压施加状态。因而，节点N2的电位能在从基准电位到高压直流电源8的输出电压之间进行变动。这里，负载9从电压施加状态经过死区时间切换成接地电压施加状态，在该死区时间中功率开关元件51、52一同截止，从而能防止高压直流电源8的短路及贯穿电流。同样，负载9从接地电压施加状态经过死区时间切换成电压施加状态。
2.驱动电路的结构
驱动电路1包含前级电路10、后级电路20以及低侧控制电路40来构成。
驱动电路1内置于1个芯片中。但是，也可以将前级电路10及后级电路20内置于共同的芯片中，将低侧控制电路40内置于其他芯片中。或者，也可以将前级电路10及低侧控制电路40内置于共同的芯片中，将后级电路20内置于其他芯片中。也可以将后级电路20及低侧控制电路40内置于共同的芯片中，将后前级电路10内置于其他芯片中。或者，也可以将前级电路10、后级电路20、以及低侧控制电路40内置于各个芯片中。
前级电路10在低电压下进行动作，后级电路20在高电压下进行动作。
前级电路10包含：内部电源11、输入电路12、脉冲生成电路13、缓冲电路14来构成。后级电路20包含电平移位电路21、高侧控制电路22以及二极管28、29来构成。
2－1.低侧控制电路
将电力从低侧的直流电源7提供给低侧控制电路40，并且从微机输入有输入信号LIN。低侧控制电路40基于输入信号LIN，以与功率开关元件51互补的方式使功率开关元件52导通、截止。
2-2.内部电源
内部电源11从外部电源4接收供电，并且由外部电源4的电力生成低于外部电源4的输出电压的一定的直流电压。内部电源11将该直流电压提供给输入电路12及脉冲生成电路13。
2－3.输入电路
图3是示出输入电路12、脉冲生成电路13、缓冲电路14以及输入控制状态保证电路15的图。图4是表示脉冲生成电路13的各开关元件133a、134a、133b、134b的状态和输入控制状态保证电路15的各开关元件151a、152a、151b、152b的状态与输入信号HIN的关系的时序图。
输入电路12包含比较器121及噪声滤波器122来构成。比较器121将由内部电源11生成的参照电压Ref与输入信号HIN的电平进行比较。若输入信号HIN的电平高于参照电压Ref，则比较器121的输出信号为高电平。若输入信号HIN的电平低于参照电压Ref，则比较器121的输出信号为低电平。
噪声滤波器122例如是低通滤波器。噪声滤波器122去除比较器121的输出信号的噪声。由噪声滤波器122去除噪声后得到的信号是输入电路12的输出信号，该输出信号被输入至脉冲生成电路13。若不考虑输入电路12的延迟，则输入电路12的输出信号与输入信号HIN同步。
2－4.脉冲生成电路
脉冲生成电路13包含置位侧脉冲生成电路13a与重置侧脉冲生成电路13b来构成。置位侧脉冲生成电路13a在输入电路12的输出信号从低电平上升到高电平时产生脉冲，同时输出在该脉冲产生时为高电平并且在该脉冲消失时为低电平的置位信号set(参照图2)。此外，重置侧脉冲生成电路13b在输入电路12的输出信号从高电平下降到低电平时产生脉冲，输出在该脉冲产生时为高电平并且在该脉冲消失时为低电平的重置信号res(参照图2)。置位信号set为高电平的时刻与重置信号res为高电平的时刻在时间上错开。置位信号set和重置信号res输入至后级电路20的电平移位电路21。
置位侧脉冲生成电路13a包含：置位侧边沿检测电路131a、逆变器132a、开关元件(第3开关元件)133a、开关元件(第4开关元件)134a以及置位侧齐纳二极管(置位侧箝位元件)135a。重置侧脉冲生成电路13b包含：重置侧边沿检测电路131b、逆变器132b、开关元件(第7开关元件)133b、开关元件(第8开关元件)134b以及重置侧齐纳二极管(重置侧箝位元件)135b。
置位侧边沿检测电路131a检测到输入电路12的输出信号从低电平变为高电平的上升沿时，产生脉冲。置位侧边沿检测电路131a向逆变器132a输出在脉冲产生时为高电平并且在该脉冲消失时为低电平的信号。逆变器132a使置位侧边沿检测电路131a的输出信号反转，并将反转后的信号输出至开关元件133a及开关元件134a的栅极。
开关元件133a是P沟道型MOSFET，开关元件134a是N沟道型MOSFET。开关元件133a的源极与内部电源11相连接，开关元件133a的漏极与开关元件134a的漏极相连接，开关元件134a的源极接地并被设为基准电位。
置位侧齐纳二极管135a反向偏置地连接在节点N3与接地之间。也就是说，置位侧齐纳二极管135a的阴极与节点N3相连接，置位侧齐纳二极管135a的阳极与接地相连接并被设为基准电位。另外，置位侧齐纳二极管135a的击穿电压(例如5.5V)高于内部电源11的输出电压(例如5V)，低于外部电源4的输出电压(例如30V)。因而，置位侧齐纳二极管135a将节点N3的电压箝位在击穿电压，使得后述的置位侧电平移位开关元件211a的栅极所连接的节点N3的电压不会过高。
逆变器132a的输出信号为低电平时，也就是说输入信号HIN上升时，开关元件133a导通并且开关元件134a截止(参照图4)。因此，在节点N3上施加内部电源11的电压，节点N3成为高电平。逆变器132a的输出信号为高电平时，开关元件133a截止并且开关元件134a导通。因此，节点N3成为低电平的基准电位。节点N3的电压作为置位信号set被输出。
重置侧边沿检测电路131b检测到输入电路12的输出信号从高电平变为低电平的下降沿时，产生脉冲。重置侧边沿检测电路131b向逆变器132b输出在脉冲产生时为高电平并且在该脉冲消失时为低电平的信号。逆变器132b使重置侧边沿检测电路131b的输出信号反转，并将反转后的信号输出至开关元件133b及开关元件134b的栅极。
开关元件133b是P沟道型MOSFET，开关元件134b是N沟道型MOSFET。开关元件133b的源极与内部电源11相连接，开关元件133b的漏极与开关元件134b的漏极相连接，开关元件134b的源极接地并被设为基准电位。
重置侧齐纳二极管135b反向偏置地连接在节点N4与接地之间。也就是说，重置侧齐纳二极管135b的阴极与节点N4相连接，重置侧齐纳二极管135b的阳极与接地相连接并被设为基准电位。另外，重置侧齐纳二极管135b的击穿电压(例如5.5V)也与置位侧齐纳二极管135a相同。因而，重置侧齐纳二极管135b将节点N4的电压箝位在击穿电压，使得后述的重置侧电平移位开关元件211b的栅极所连接的节点N4的电压不会过高。
逆变器132b的输出信号为低电平时，也就是说输入信号HIN下降时，开关元件133b导通并且开关元件134b截止(参照图4)。因此，在节点N4上施加内部电源11的电压，节点N4成为高电平。逆变器132b的输出信号为高电平时，开关元件133b截止并且开关元件134b导通。因此，节点N4成为低电平的基准电位。
2－5.电平移位电路及箝位二极管
如图1所示，电平移位电路21包含：置位侧电平移位电路21a、以及重置侧电平移位电路21b。置位侧电平移位电路21a使由置位侧脉冲生成电路13a输出的置位信号set反转，并使直流电平移位，并作为电平移位完成置位信号setdrn(参照图2)输出至高侧控制电路22。并且，重置侧电平移位电路21b使由重置侧脉冲生成电路13b输出的重置信号res反转，并使直流电平移位，并作为电平移位完成重置信号resdrn(参照图2)输出至高侧控制电路22。
置位侧电平移位电路21a包含置位侧电平移位开关元件211a和电阻器212a。重置侧电平移位电路21b包含重置侧电平移位开关元件211b和电阻器212b。
电平移位开关元件211a、211b是高耐压的N沟道型MOSFET，但也可以是双极型晶体管。置位侧电平移位开关元件211a的阈值电压(例如1.5V)被设定成低于置位侧齐纳二极管135a的击穿电压(例如5.5V)，重置侧电平移位开关元件211b的阈值电压被设定成低于重置侧齐纳二极管135b的击穿电压。阈值电压是指电平移位开关元件211a、211b导通时的栅极－源极间电压。另外，电平移位开关元件211a、211b为双极型晶体管的情况下，阈值电压是双极型晶体管导通时的电压(例如，0.7V)。
电阻器212a和置位侧电平移位开关元件211a串联连接在高侧直流电源6的高电位输出端子和接地之间。也即是说，置位侧电平移位开关元件211a的漏极经由电阻器212与高侧直流电源6的高电位输出端子相连接，置位侧电平移位开关元件211a的源极接地。
电阻器212b和重置侧电平移位开关元件211b串联连接在高侧直流电源6的高电位输出端子和接地之间。也即是说，重置侧电平移位开关元件211b的漏极经由电阻器212与高侧直流电源6的高电位输出端子相连接，重置侧电平移位开关元件211b的源极接地。
二极管28的阳极与节点N2相连接，二极管28的阴极与电阻器212a和置位侧电平移位开关元件211a之间的节点N5相连接。二极管28将节点N5的电位箝位在节点N2的电位，因此节点N5的电压以节点N2的电位为基准。因此，过电压不会被输入至高侧控制电路22。
二极管29的阳极与节点N2相连接，二极管29的阴极与电阻器212b和重置侧电平移位开关元件211b之间的节点N6相连接。二极管29将节点N6的电位箝位在节点N2的电位，因此节点N6的电压以节点N2的电位为基准。因此，过电压不会被输入至高侧控制电路22。
置位侧电平移位开关元件211a的栅极连接至置位侧脉冲生成电路13a的输出端子、即开关元件133a与开关元件134a之间的节点N3。由置位侧脉冲生成电路13a输出的置位信号set被输入至置位侧电平移位开关元件211a的栅极。置位侧电平移位开关元件211a基于置位信号set来进行导通、截止。置位侧电平移位开关元件211a截止时，漏极电压(节点N5的电压)被高侧直流电源6提高，成为高电平。置位侧电平移位开关元件211a导通时，节点N5的电压由于接地而降低成为低电平。节点N5的电压作为电平移位完成置位信号setdrn被输入至高侧控制电路22。
重置侧电平移位开关元件211b的栅极连接至重置侧脉冲生成电路13b的输出端子、连接至开关元件133b与开关元件134b之间的节点N4。由重置侧脉冲生成电路13b输出的重置信号res被输入至重置侧电平移位开关元件211b的栅极。重置侧电平移位开关元件211b基于重置信号res来进行导通、截止。重置侧电平移位开关元件211b截止时，节点N6的电压被高侧直流电源6提高成为高电平。重置侧电平移位开关元件211b导通时，节点N6的电压由于接地而降低成为低电平。节点N6的电压作为电平移位完成重置信号resdrn被输入至高侧控制电路22。
电平移位完成置位信号setdrn为低电平的时刻与电平移位完成重置信号resdrn为低电平的时刻在时间上错开。
2－6.高侧控制电路
高侧控制电路22基于电平移位完成置位信号setdrn以及电平移位完成重置信号resdrm来生成输出信号HO，并将该输出信号HO输出至功率开关元件51的栅极。由此，高侧控制电路22使功率开关元件51导通、截止。电平移位完成置位信号setdrn为低电平且电平移位完成重置信号resdrm为高电平时，高侧控制电路22将输出信号HO置为高电平。电平移位完成置位信号setdrn与电平移位完成重置信号resdrm都为低电平或高电平时，高侧控制电路22维持输出信号HO的电平。电平移位完成置位信号setdrn为高电平且电平移位完成重置信号resdrm为低电平时，高侧控制电路22将输出信号HO置为低电平。
高侧控制电路22包含保护电路221、锁存电路222以及高侧驱动器223。
在保护电路221上施加有以节点N2的电位作为基准的高侧直流电源6的电压。此外，将电平移位完成置位信号setdrn及电平移位完成重置信号resdrm输入至保护电路221。保护电路221基于电平移位完成置位信号setdrn及电平移位完成重置信号resdrm控制锁存电路222。如图2所示，电平移位完成置位信号setdrn为低电平且电平移位完成重置信号resdrm为高电平时，保护电路221将高电平信号输出至锁存电路222。电平移位完成置位信号setdrn为高电平且电平移位完成重置信号resdrm为低电平时，保护电路221将低电平信号输出至锁存电路222。电平移位完成置位信号setdrn与电平移位完成重置信号resdrm都为低电平或高电平时，保护电路221使输出成为高阻抗。
将以节点N2的电位作为基准的高侧直流电源6的输出电压提供给锁存电路222。根据保护电路221的输出来控制锁存电路222。若保护电路221的输出(锁存电路222的输入)为高电平或低电平，则锁存电路222将其值存储并输出。此外，若保护电路221的输出为高阻抗，则锁存电路222对保护电路221的输出刚要变为高阻抗之前所存储的值进行保持并输出。
这里，驱动电路1正常时，电平移位完成置位信号setdrn为低电平且电平移位完成重置信号resdrm为高电平时，锁存电路222的输出为高电平。之后，在电平移位完成置位信号setdrn及电平移位完成重置信号resdrm都为低电平时，锁存电路222的输出保持在高电平。在电平移位完成置位信号setdrn为高电平及电平移位完成重置信号resdrm为低电平时，锁存电路222的输出为低电平。之后，在电平移位完成置位信号setdrn及电平移位完成重置信号resdrm都为低电平时，锁存电路222的输出保持在低电平。
另一方面，若节点N5、N6的电位变动，则因电平移位开关元件211a、211b的寄生电容等导致的dv/dt噪声产生，电流同时流过电平移位开关元件211a、211b。于是，电平移位完成置位信号setdrn及电平移位完成重置信号resdrm都错误地成为低电平。因此，保护电路221的输出变为高阻抗，锁存电路222的输出的电平被保持。
将以节点N2的电位作为基准的高侧直流电源6的输出电压提供给高侧驱动器223。此外，锁存电路222的输出被输入至高侧驱动器223。高侧驱动器223生成与锁存电路222的输出相对应的输出信号HO，并将该输出信号HO输出至功率开关元件51的栅极。也就是说，若锁存电路222的输出为低电平，则高侧驱动器223将输出信号HO置为低电平，若锁存电路222的输出为高电平，则高侧驱动器223将输出信号HO置为高电平。
另外，高侧控制电路22的构成要素也可以是日本专利特许第3429937号公报所公开的构成要素。
2－7.缓冲电路
如图1及图3所示，将外部电源4的输出电压提供给缓冲电路14。
缓冲电路14将相对于输入信号HIN同相的信号及反相的信号输出至输入控制状态保证电路15。
缓冲电路14包含逆变器141、142来构成。
将输入信号HIN输入至逆变器141。逆变器141通过使输入信号HIN反转，从而将相对于输入信号HIN反相的信号输出至逆变器142及输入控制状态保证电路15。逆变器142通过使逆变器141的输出信号反转，从而将相对于输入信号HIN同相的信号输出至输入控制状态保证电路15。
另外，也可以将输入电路12的输出信号输入至缓冲电路14来代替输入信号HIN。
2－8.输入控制状态保证电路
将外部电源4的输出电压提供给输入控制状态保证电路15。
输入控制状态保证电路15包含置位侧输入控制状态保证电路15a和重置侧输入控制状态保证电路15b来构成。
置位侧输入控制状态保证电路15a基于缓冲电路14的逆变器141的输出信号，在输入信号HIN为高电平时，利用外部电源4对置位侧脉冲生成电路13a的输出端子的电压即开关元件133a与开关元件134a之间的节点N3的电压进行上拉。并且，置位侧输入控制状态保证电路15a基于缓冲电路14的逆变器141的输出信号，在输入信号HIN为低电平时，通过接地对节点N3的电压进行下拉。这里，节点N3的电压的上拉及下拉不会对置位侧脉冲生成电路13a所进行的置位侧电平移位开关元件211a的导通、截止动作造成影响。
重置侧输入控制状态保证电路15b基于缓冲电路14的逆变器142的输出信号，在输入信号HIN为低电平时，利用外部电源4对重置侧脉冲生成电路13b的输出端子的电压即开关元件133b与开关元件134b之间的节点N4的电压进行上拉。并且，重置侧输入控制状态保证电路15b基于缓冲电路14的逆变器142的输出信号，在输入信号HIN为高电平时，通过接地对节点N4的电压进行下拉。节点N4的电压的上拉及下拉不会对重置侧脉冲生成电路13b所进行的重置侧电平移位开关元件211b的导通、截止动作造成影响。
置位侧输入控制状态保证电路15a包含开关元件(第1开关元件)151a、开关元件(第2开关元件)152a、以及置位侧电阻器153a来构成。重置侧输入控制状态保证电路15b包含开关元件(第5开关元件)151b、开关元件(第6开关元件)152b、以及重置侧电阻器153b来构成。开关元件151a、151b是P沟道型MOSFET，开关元件152a、152b是N沟道型MOSFET。
开关元件151a的源极与外部电源4相连接。置位侧电阻器153a连接在开关元件151a的漏极与开关元件152a的漏极之间。将开关元件152a的源极接地并设为基准电位。开关元件151a及开关元件152a的栅极与缓冲电路14的逆变器141的输出端子相连接。置位侧电阻器153a与开关元件152a之间的节点连接至置位侧脉冲生成电路13a的输出端子、即开关元件133a与开关元件134a之间的节点N3。
开关元件151b的源极与外部电源4相连接。重置侧电阻器153b连接在开关元件151b的漏极与开关元件152b的漏极之间。将开关元件152b的源极接地并设为基准电位。开关元件151b及开关元件152b的栅极与缓冲电路14的逆变器142的输出端子相连接。重置侧电阻器153b与开关元件152b之间的节点连接至重置侧脉冲生成电路13b的输出端子、即开关元件133b与开关元件134b之间的节点N4。
逆变器141的输出信号输入至开关元件151a、152a的栅极，由此开关元件151a与输入信号HIN同相地导通、截止，开关元件152a相对于开关元件151a互补地导通、截止。在输入信号HIN为高电平时、即逆变器141的输出信号为低电平时，开关元件151a导通并且开关元件152a截止。因此，利用外部电源4对置位侧脉冲生成电路13a的输出端子(即节点N3)的电压进行上拉。另一方面，在输入信号HIN为低电平时、即逆变器141的输出信号为高电平时，开关元件151a截止并且开关元件151b导通。因此，通过接地对置位侧脉冲生成电路13a的输出端子的电压进行下拉。
这里，在将开关元件133a的导通时的电阻值设为R133a[Ω]，将置位侧电阻器153a的电阻值设为R153a[Ω]，将开关元件151a的导通时的电阻值设为R151a[Ω]时，下式(1)成立。
[数学式1]
R133a≮≮R153a+R151a (1)
因此，在开关元件133a、151a导通且开关元件134a、152a截止时，节点N3的电压几乎不会受到外部电源4的影响，由内部电源11的电压、开关元件133a的导通时的电阻来决定。也就是说，高电平的置位信号set的电平被外部电源4仅稍稍上拉。因此，置位侧电平移位开关元件211a的栅极不会变为过电压。
此外，在将开关元件134a的导通时的电阻值设为R134a[Ω]，将外部电源4的输出电压的值设为VCC[V]，将置位侧电平移位开关元件211a的阈值电压的值设为VTHa[V]时，下式(2)成立。
Figure BDA0002379442410000151
因此，在开关元件134a、151a导通且开关元件133a、152a截止时，即使节点N3的电压被外部电源4上拉，节点N3的电压仍低于置位侧电平移位开关元件211a的阈值电压。因此，置位侧电平移位开关元件211a截止。另外，若开关元件151a的导通时的电阻值足够大，则可以没有置位侧电阻器153a，在该情况下，上述的2个式子中R153a＝0。
逆变器142的输出信号输入至开关元件151b、152b的栅极，由此开关元件151b与输入信号HIN的反转信号同相地导通、截止，开关元件152b相对于开关元件151b互补地导通、截止。在输入信号HIN为高电平时、即逆变器142的输出信号为高电平时，开关元件152b导通并且开关元件151b截止。因此，通过接地对重置侧脉冲生成电路13b的输出端子(即节点N4)的电压进行下拉。另一方面，在输入信号HIN为低电平时、即逆变器142的输出信号为低电平时，开关元件152b截止并且开关元件151b导通。因此，重置侧脉冲生成电路13b的输出端子的电压被外部电源4上拉。
这里，将开关元件133b的导通时的电阻值设为R133b[Ω]，将重置侧电阻器153b的电阻值设为R153b[Ω]，将开关元件151b的导通时的电阻值设为R151b[Ω]，将开关元件134b的导通时的电阻值设为R134b[Ω]，将外部电源4的输出电压的值设为VCC[V]，将重置侧电平移位开关元件211b的阈值电压值设为VTHb[V]时，下式(3)、(4)成立。
[数学式3]
R133b＜＜R153b+R151b (3)
Figure BDA0002379442410000161
由于式(3)成立，开关元件133b、151b导通且开关元件134b、152b截止时，高电平的重置信号res的电平被外部电源4仅稍稍上拉。因此，置位侧开关元件211b的栅极不会变为过电压。
此外，由于式(4)成立，在开关元件134b、151b导通且开关元件133b、152b截止时，即使节点N4的电压被外部电源4上拉，节点N4的电压仍低于重置侧电平移位开关元件211b的阈值电压。因此，重置侧电平移位开关元件211b截止。另外，若开关元件151b的导通时的电阻值足够大，则可以没有重置侧电阻器153b，在该情况下，上述的式子中R153b＝0。
上述的缓冲电路14与置位侧输入控制状态保证电路15a的组合的动作延迟时间小于输入电路12和置位侧脉冲生成电路13a的组合的动作延迟时间。这是因为：输入电路12的噪声滤波器122是低通滤波器，噪声滤波器122的输出信号相对于输入信号延迟。
同样，缓冲电路14与重置侧输入控制状态保证电路15b的组合的动作延迟时间小于输入电路12和重置侧脉冲生成电路13b的组合的动作延迟时间。
3.产生负电压时
在输入信号HIN及输出信号HO的上升或下降后、即功率开关元件51、52的导通、截止切换后，由于负载9的电感与dv/dt的影响，如图5及图6的图表所示，节点N2有可能变为负电压。此外，在三相电流、雷电冲击、ESD浪涌等这样的外来噪声产生时，节点N2也有可能变为负电压。
在节点N2变为负电压时，前级电路10受到后级电路20的影响，前级电路10的动作变得不稳定。尤其是，内部电源11无法正常地进行动作，输入电路12及脉冲生成电路13也无法正常地进行动作。具体而言，来自内部电源11的输出电压降低，可能成为脉冲生成电路13的输出变为高阻抗状态。在这样的情况下，置位侧脉冲生成电路13a及重置侧脉冲生成电路13b的输出信号(置位信号set、重置信号res)不稳定。因此，在节点N2从负电压状态恢复到正常状态时，置位侧脉冲生成电路13a及重置侧脉冲生成电路13b的输出信号变得不确定。
然而，输出输入信号HIN的微机及外部电源4不会受到后级电路20的影响，因此即使节点N2变为负电压，微机及外部电源4仍正常地进行动作。因此，被提供外部电源4的缓冲电路14、置位侧输入控制状态保证电路15a以及重置侧输入控制状态保证电路15b正常地进行动作。于是，在节点N2从负电压状态恢复到正常状态时，即使置位侧脉冲生成电路13a及重置侧脉冲生成电路13b的输出信号不定，高侧控制电路22也不会进行误动作。因此，在高侧控制电路22的输出信号HO恢复后，节点N2仍维持变为负电压前的状态。对于这点，下面更具体地进行说明。
3－1.输出信号HO为低电平的情况
若输入信号HIN下降，则在重置侧脉冲生成电路13b的输出信号(重置信号res)暂时变为高电平后，重置侧脉冲生成电路13b的输出信号与置位侧脉冲生成电路13a的输出信号(置位信号set)都变为低电平(参照图2)。因此，高侧控制电路22的输出信号HO变为低电平。
而且，在功率开关元件功率开关元件51、52的导通、截止的切换后，由于负载9的电感和dv/dt的影响或由于外来噪声等的影响，如图5所示，节点N2变为负电压，置位侧脉冲生成电路13a的输出信号不稳定，但开关元件152a导通，因此置位侧脉冲生成电路13a的输出端子(即、节点N3)的电压通过接地而被下拉。因此，置位侧电平移位开关元件211a无法导通，高侧控制电路22的输出信号HO被维持在低电平。另一方面，开关元件151b导通，因此重置侧脉冲生成电路13b的输出端子(即节点N4)的电压被外部电源4上拉。因此，重置侧脉冲生成电路13b的输出信号不稳定，无论重置侧电平移位开关元件211b是否导通，高侧控制电路22的输出信号HO维持在低电平。
之后，节点N2从负电压状态恢复至正常状态，内部电源11、输入电路12以及脉冲生成电路13恢复。此时，开关元件152a导通，因此置位侧脉冲生成电路13a的输出端子的电压通过接地而被下拉。因此，即使在恢复时置位侧脉冲生成电路13a的输出信号不确定，置位侧电平移位开关元件211a仍无法导通，高侧控制电路22的输出信号HO被维持在低电平。另一方面，开关元件151b导通，因此重置侧脉冲生成电路13b的输出端子的电压被外部电源4上拉。因此，即使重置侧脉冲生成电路13b的输出信号不确定，无论重置侧电平移位开关元件211b是否导通，高侧控制电路22的输出信号HO被维持在低电平。另外，这里，重置侧电平移位开关元件211b导通的情况是指例如开关元件134b截止，节点N4被上拉，节点N4的电压变为重置侧齐纳二极管135b的击穿电压的情况。另一方面，重置侧电平移位开关元件211b截止的情况是指例如开关元件134b导通，节点N4的电压低于阈值电压的情况。
这里，如上所述，缓冲电路14与置位侧输入控制状态保证电路15a的组合的动作延迟时间小于输入电路12和置位侧脉冲生成电路13a的组合的动作延迟时间。因此，在置位侧脉冲生成电路13a的输出信号变得不稳定或不定前，节点N3的电压会受到置位侧输入控制状态保证电路15a的输出的影响。因此，能防止置位侧电平移位开关元件211a的误动作。
3－2.输出信号HO为高电平的情况
在输入信号HIN上升后，重置侧脉冲生成电路13b的输出信号与置位侧脉冲生成电路13a的输出信号(置位信号set)都为低电平时，高侧控制电路22的输出信号HO为高电平。此时，如图6所示，由于外来噪声等的影响导致节点N2变为负电压时，重置侧脉冲生成电路13b的输出信号不稳定，但由于开关元件152b导通，因此重置侧脉冲生成电路13b的输出端子的电压通过接地而被下拉。因此，重置侧电平移位开关元件211b无法导通，高侧控制电路22的输出信号HO被维持在高电平。之后，在节点N2从负电压状态恢复到正常状态时，开关元件152a仍导通，因此重置侧脉冲生成电路13b的输出端子通过接地而被下拉。因此，即使在恢复时重置侧脉冲生成电路13b的输出信号不确定，重置侧电平移位开关元件211b仍无法导通，高侧控制电路22的输出信号HO被维持在高电平。此外，开关元件151a导通，因此置位侧脉冲生成电路13a的输出端子通过外部电源4而被上拉。因此，在节点N2为负电压状态时或之后恢复到正常状态时，无论置位侧电平移位开关元件211a是否导通，高侧控制电路22的输出信号HO均被维持在高电平。另外，置位侧电平移位开关元件211a是否导通，与重置侧电平移位开关元件211b是否导通同样地根据开关元件134a的状态进行变化。
4.总结
(1)在节点N2变为负电压时，内部电源11、输入电路12以及脉冲生成电路13有可能不会正常地进行动作，但缓冲电路14及输入控制状态保证电路15通过外部电源4及输入信号HIN正常地进行动作。因此，产生下面的(2)～(5)那样的有益效果。
(2)输入信号HIN为低电平时，置位侧脉冲生成电路13a的输出端子(即节点N3)的电压通过接地而被下拉。因此，即使节点N2变为负电压，置位侧电平移位开关元件211a也不会导通。因此，高侧控制电路22的输出信号HO被维持在低电平。
(3)输入信号HIN为高电平时，重置侧脉冲生成电路13b的输出端子(即节点N4)的电压通过接地而被下拉。因此，即使节点N2变为负电压，重置侧电平移位开关元件211b也不会导通。因此，高侧控制电路22的输出信号HO被维持在高电平。
(4)输入信号HIN为低电平时，重置侧脉冲生成电路13b的输出端子的电压通过外部电源4而上拉。因此，即使节点N2变为负电压，重置侧电平移位开关元件211b仍容易导通。因此，高侧控制电路22的输出信号HO被维持在低电平。
(5)输入信号HIN为高电平时，置位侧脉冲生成电路13a的输出端子的电压通过接地而被上拉。因此，即使节点N2变为负电压，置位侧电平移位开关元件211a容易导通。因此，高侧控制电路22的输出信号HO被维持在高电平。
(6)在内部电源11、输入电路12及脉冲生成电路13正常地进行动作时，即使置位侧脉冲生成电路13a的输出端子的电压通过外部电源4而上拉，在置位信号set为高电平时，置位侧脉冲生成电路13a的输出端子的电压仍不会超过置位侧电平移位开关元件211a的耐压。这是因为满足上述式(1)。同样地，由于满足上述(3)，因此在重置信号res为高电平时，重置侧脉冲生成电路13b的输出端子的电压不会超过重置侧开关元件211b的耐压。
(7)在内部电源11、输入电路12及脉冲生成电路13正常地进行动作时，即使置位侧脉冲生成电路13a的输出端子的电压通过外部电源4而上拉，在置位信号set为低电平时，置位侧脉冲生成电路13a的输出端子的电压仍不会超过置位侧开关元件211a的阈值电压，置位侧电平移位开关元件211a截止。这是因为满足上述式(2)。同样地，由于满足上述(4)，因此在重置信号res为低电平时，重置侧电平移位开关元件211b截止。
(8)由于节点N2变为负电压，内部电源11、输入电路12及脉冲生成电路13不正常地进行动作时，开关元件133a、134a有时都截止。在这样的情况下，通过输入信号HIN使开关元件151a导通且开关元件152a截止时，置位侧脉冲生成电路13a的输出端子的电压被置位侧齐纳二极管135a箝位，以使得置位侧脉冲生成电路13a的输出端子的电压不会超过置位侧齐纳二极管135a的击穿电压。由此，不会将过电压施加在开关元件211a的栅极，能防止开关元件211a的损坏。在内部电源11、输入电路12以及脉冲生成电路13不正常地进行动作时，在开关元件151b导通且开关元件152b截止时也同样地，在开关元件211b的栅极上不会施加过电压，能防止开关元件211b的损坏。
(9)缓冲电路14与输入控制状态保证电路15的组合的动作延迟时间小于输入电路12与脉冲生成电路13的组合的动作延迟时间。因此，由于节点N2变为负电压导致脉冲生成电路13的输出信号变得不稳定或不确定之前，节点N3、N4的电压受到输入控制状态保证电路15的输出的影响。因此，能防止电平移位开关元件211a、211b的误动作。
5.变形例
另外，上述的实施方式用于方便理解本发明，而并不用于限定并解释本发明。此外，本发明在不脱离其主旨的前提下，可进行变更或改良，并且其等效内容当然也包含在本发明中。
例如，为了使输入电路12与脉冲生成电路13的延迟时间比缓冲电路14与输入控制状态保证电路15的延迟时间更长，也可以在输入电路12设置延迟电路。
标号说明
1 驱动电路
4 外部电源
6 高侧直流电源(高侧电源)
11 内部电源
13a 置位侧脉冲生成电路
13b 重置侧脉冲生成电路
15a 置位侧输入控制状态保证电路
15b 重置侧输入控制状态保证电路
21a 置位侧电平移位电路
21b 重置侧电平移位电路
22 高侧控制电路(控制电路)
51 功率开关元件(功率器件)
131a 置位侧边沿检测电路
131b 重置侧边沿检测电路
133a 开关元件(第3开关元件)
133b 开关元件(第7开关元件)
134a 开关元件(第4开关元件)
134b 开关元件(第8开关元件)
135a 置位侧齐纳二极管(置位侧箝位元件)
135b 重置侧齐纳二极管(重置侧箝位元件)
151a 开关元件(第1开关元件)
151b 开关元件(第5开关元件)
152a 开关元件(第2开关元件)
152b 开关元件(第6开关元件)
153a 置位侧电阻器
153b 重置侧电阻器
211a 置位侧电平移位开关元件
211b 重置侧电平移位开关元件
N3 节点(第3开关元件和第4开关元件之间的节点)
N4 节点(第7开关元件和第8开关元件之间的节点)。

Claims (19)

1.一种驱动电路，其特征在于，包括：
置位侧脉冲生成电路，该置位侧脉冲生成电路在从外部输入的逻辑输入信号从第1逻辑电平变为第2逻辑电平时通过内部电源来生成置位信号；
重置侧脉冲生成电路，该重置侧脉冲生成电路在所述逻辑输入信号从所述第2逻辑电平变为所述第1逻辑电平时通过所述内部电源来生成重置信号；
置位侧电平移位电路，该置位侧电平移位电路通过对所述置位信号进行电平移位，来生成电平移位完成置位信号；
重置侧电平移位电路，该重置侧电平移位电路通过对所述重置信号进行电平移位，来生成电平移位完成重置信号；
控制电路，该控制电路基于所述电平移位完成置位信号来使功率器件导通，基于所述电平移位完成重置信号来使所述功率器件截止；以及
保证电路，该保证电路基于所述逻辑输入信号，来保证在所述逻辑输入信号为所述第1逻辑电平时使所述功率器件截止并且在所述逻辑输入信号为所述第2逻辑电平时使所述功率器件导通的状态。
2.如权利要求1所述的驱动电路，其特征在于，
所述保证电路包括：
置位侧保证电路，该置位侧保证电路在所述逻辑输入信号为所述第1逻辑电平时，通过基准电位对所述置位侧脉冲生成电路的输出电压进行下拉；以及
重置侧保证电路，该重置侧保证电路在所述逻辑输入信号为所述第2逻辑电平时，通过所述基准电位对所述重置侧脉冲生成电路的输出电压进行下拉。
3.如权利要求2所述的驱动电路，其特征在于，
所述置位侧保证电路在所述逻辑输入信号为所述第2逻辑电平时通过外部电源对所述置位侧脉冲生成电路的输出电压进行上拉，
所述重置侧保证电路在所述逻辑输入信号为所述第1逻辑电平时通过所述外部电源对所述重置侧脉冲生成电路的输出电压进行上拉。
4.如权利要求3所述的驱动电路，其特征在于，
所述置位侧保证电路包括：
第1开关元件，该第1开关元件与所述外部电源相连接，在所述逻辑输入信号为所述第2逻辑电平时导通并且在所述逻辑输入信号为所述第1逻辑电平时截止；以及
第2开关元件，该第2开关元件在所述基准电位与所述外部电源之间经由置位侧电阻器与所述第1开关元件串联连接，并基于所述逻辑输入信号与所述第1开关元件互补地进行导通、截止，
所述置位侧电阻器和所述第2开关元件之间的节点与所述置位侧脉冲生成电路的输出相连接。
5.如权利要求4所述的驱动电路，其特征在于，
所述置位侧脉冲生成电路包括：
置位侧边沿检测电路，该置位侧边沿检测电路对所述逻辑输入信号从所述第1逻辑电平变为所述第2逻辑电平的情况进行检测；
第3开关元件，该第3开关元件与所述内部电源相连接，并基于所述置位侧边沿检测电路的输出信号来进行导通、截止；以及
第4开关元件，该第4开关元件在所述基准电位与所述内部电源之间，与所述第3开关元件串联连接，并基于所述置位侧边沿检测电路的输出信号，与所述第3开关元件互补地进行导通、截止，
所述第3开关元件和所述第4开关元件之间的节点与所述置位侧电阻器和所述第2开关元件之间的节点相连接，所述置位侧脉冲生成电路将所述第3开关元件和所述第4开关元件之间的节点的电压作为所述置位信号输出至所述置位侧电平移位电路。
6.如权利要求5所述的驱动电路，其特征在于，
所述第3开关元件的导通时的电阻值小于所述第1开关元件的导通时的电阻值和所述置位侧电阻器的电阻值之和。
7.如权利要求5或6所述的驱动电路，其特征在于，
所述置位侧电平移位电路包括：置位侧电平移位开关元件，该置位侧电平移位开关元件连接在高侧电源与所述基准电位之间，并基于所述置位信号来进行导通、截止，
所述置位侧电平移位电路将所述置位侧电平移位开关元件的所述高侧电源一侧的端子的电压作为所述电平移位完成置位信号输出至所述控制电路。
8.如权利要求7所述的驱动电路，其特征在于，
所述第1开关元件及所述第4开关元件导通且所述第2开关元件及所述第3开关元件截止时的所述置位侧脉冲生成电路的输出电压低于所述置位侧电平移位开关元件的阈值电压。
9.如权利要求7所述的驱动电路，其特征在于，
所述置位侧电平移位开关元件的阈值电压大于将所述第4开关元件的导通时的电阻值除以所述第4开关元件的导通时的电阻值、所述置位侧电阻器的电阻值以及所述第1开关元件的导通时的电阻值之和得到的商与所述外部电源的电压的乘积。
10.如权利要求7所述的驱动电路，其特征在于，
所述置位侧脉冲生成电路还包括：置位侧箝位元件，该置位侧箝位元件将所述第3开关元件和所述第4开关元件之间的节点的电压箝位成低于规定电压。
11.如权利要求10所述的驱动电路，其特征在于，
所述置位侧箝位元件是以反向偏置的方式连接至所述第3开关元件和所述第4开关元件之间的节点的置位侧齐纳二极管，
所述规定电压是所述置位侧齐纳二极管的击穿电压，
所述置位侧电平移位开关元件的阈值电压低于所述置位侧齐纳二极管的击穿电压。
12.如权利要求3所述的驱动电路，其特征在于，
所述重置侧保证电路包括：
第5开关元件，该第5开关元件与所述外部电源相连接，在所述逻辑输入信号为所述第1逻辑电平时导通并且在所述逻辑输入信号为所述第2逻辑电平时截止；以及
第6开关元件，该第6开关元件在所述基准电位与所述外部电源之间经由重置侧电阻器与所述第5开关元件串联连接，并基于所述逻辑输入信号，与所述第5开关元件互补地进行导通、截止，
所述重置侧电阻器和所述第6开关元件之间的节点与所述重置侧脉冲生成电路的输出相连接。
13.如权利要求12所述的驱动电路，其特征在于，
所述重置侧脉冲生成电路包括：
重置侧边沿检测电路，该重置侧边沿检测电路对所述逻辑输入信号从所述第2逻辑电平变为所述第1逻辑电平的情况进行检测；
第7开关元件，该第7开关元件与所述内部电源相连接，并基于所述重置侧边沿检测电路的输出信号来进行导通、截止；以及
第8开关元件，该第8开关元件在所述基准电位与所述内部电源之间，与所述第7开关元件串联连接，并基于所述重置侧边沿检测电路的输出信号，与所述第7开关元件互补地进行导通、截止，
所述第7开关元件和所述第8开关元件之间的节点与所述重置侧电阻器和所述第6开关元件之间的节点相连接，所述重置侧脉冲生成电路将所述第7开关元件和所述第8开关元件之间的节点的电压作为所述重置信号输出至所述重置侧电平移位电路。
14.如权利要求13所述的驱动电路，其特征在于，
所述第7开关元件的导通时的电阻值小于所述第5开关元件的导通时的电阻值和所述重置侧电阻器的电阻值之和。
15.如权利要求13或14所述的驱动电路，其特征在于，
所述重置侧电平移位电路包括：重置侧电平移位开关元件，该重置侧电平移位开关元件连接在高侧电源与所述基准电位之间，并基于所述重置信号来进行导通、截止，
所述重置侧电平移位电路将所述重置侧电平移位开关元件的所述高侧电源一侧的端子的电压作为所述电平移位完成重置信号输出至所述控制电路。
16.如权利要求15所述的驱动电路，其特征在于，
所述第5开关元件及所述第8开关元件导通且所述第6开关元件及所述第7开关元件截止时的所述重置侧脉冲生成电路的输出电压低于所述重置侧电平移位开关元件的阈值电压。
17.如权利要求15所述的驱动电路，其特征在于，
所述重置侧电平移位开关元件的阈值电压大于将所述第8开关元件的导通时的电阻值除以所述第8开关元件的导通时的电阻值、所述重置侧电阻器的电阻值以及所述第5开关元件的导通时的电阻值之和得到的商与所述外部电源的电压的乘积。
18.如权利要求15所述的驱动电路，其特征在于，
所述重置侧脉冲生成电路还包括：重置侧箝位元件，该重置侧箝位元件将所述第7开关元件和所述第8开关元件之间的节点的电压箝位成低于规定电压。
19.如权利要求18所述的驱动电路，其特征在于，
所述重置侧箝位元件还具有以反向偏置的方式连接至所述第7开关元件和所述第8开关元件之间的节点的重置侧齐纳二极管，
所述规定电压是所述重置侧齐纳二极管的击穿电压，
所述重置侧电平移位开关元件的阈值电压低于所述重置侧齐纳二极管的击穿电压。
CN202010078659.4A 2019-03-11 2020-02-03 驱动电路 Pending CN111682739A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019043760A JP7395831B2 (ja) 2019-03-11 2019-03-11 駆動回路
JP2019-043760 2019-03-11

Publications (1)

Publication Number Publication Date
CN111682739A true CN111682739A (zh) 2020-09-18

Family

ID=72241166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010078659.4A Pending CN111682739A (zh) 2019-03-11 2020-02-03 驱动电路

Country Status (4)

Country Link
US (1) US10804893B2 (zh)
JP (1) JP7395831B2 (zh)
CN (1) CN111682739A (zh)
DE (1) DE102020201238A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713760A (zh) * 2020-12-01 2021-04-27 北京无线电测量研究所 一种并联冗余的铁氧体开关驱动器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112905A (zh) 2018-02-01 2019-08-09 台达电子企业管理（上海）有限公司 主板上芯片供电系统
US11277912B2 (en) * 2018-02-01 2022-03-15 Delta Electronics (Shanghai) Co., Ltd System of providing power
JP2021082887A (ja) * 2019-11-15 2021-05-27 富士電機株式会社 スイッチング制御回路
CN112821728A (zh) * 2019-11-15 2021-05-18 富士电机株式会社 开关控制电路、半导体装置
CN113612373B (zh) * 2021-07-30 2023-02-17 中车大连电力牵引研发中心有限公司 简易脉冲互补pwm发生电路及方法
JP2023133950A (ja) * 2022-03-14 2023-09-27 株式会社東芝 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429937B2 (ja) * 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JP2001196906A (ja) 2000-01-14 2001-07-19 Mitsubishi Electric Corp 保護回路、パルス発生回路および駆動回路
JP3588301B2 (ja) 2000-03-09 2004-11-10 三洋電機株式会社 ハーフブリッジ形インバータ回路
JP2007006048A (ja) * 2005-06-23 2007-01-11 Matsushita Electric Ind Co Ltd パワー用半導体装置
JP5530669B2 (ja) 2009-07-01 2014-06-25 三菱電機株式会社 半導体回路
JP5677129B2 (ja) 2011-02-22 2015-02-25 ローム株式会社 信号伝達回路及びこれを用いたスイッチ駆動装置
JP5825144B2 (ja) 2012-02-28 2015-12-02 富士電機株式会社 半導体装置およびハイサイド回路の駆動方法
JP6217862B2 (ja) 2014-07-14 2017-10-25 富士電機株式会社 半導体装置
EP3200348B1 (en) 2015-04-09 2020-10-21 Fuji Electric Co., Ltd. Drive circuit
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713760A (zh) * 2020-12-01 2021-04-27 北京无线电测量研究所 一种并联冗余的铁氧体开关驱动器
CN112713760B (zh) * 2020-12-01 2022-03-04 北京无线电测量研究所 一种并联冗余的铁氧体开关驱动器

Also Published As

Publication number Publication date
US10804893B2 (en) 2020-10-13
US20200295749A1 (en) 2020-09-17
JP2020150304A (ja) 2020-09-17
DE102020201238A1 (de) 2020-09-17
JP7395831B2 (ja) 2023-12-12

Similar Documents

Publication Publication Date Title
CN111682739A (zh) 驱动电路
US7495482B2 (en) Semiconductor device
CN106688183B (zh) 自灭弧式半导体元件的短路保护电路
CN108872761B (zh) 短路检测装置及具备短路检测装置的装置
US8405422B2 (en) Level shift circuit
US10063226B2 (en) Level shift circuit
CN107078734B (zh) 驱动电路
JP6362476B2 (ja) ハイサイドトランジスタのゲート駆動回路、スイッチング出力回路、インバータ装置、電子機器
US10897255B2 (en) Drive circuit
US11309893B2 (en) Drive circuit
US8884661B2 (en) Driver circuit
US11133738B2 (en) Switching control circuit
JP6314823B2 (ja) 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置
JP6572076B2 (ja) ゲート駆動回路
US10560088B1 (en) Totem-pole circuit driver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination