JP2001267498A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001267498A JP2001267498A JP2000070823A JP2000070823A JP2001267498A JP 2001267498 A JP2001267498 A JP 2001267498A JP 2000070823 A JP2000070823 A JP 2000070823A JP 2000070823 A JP2000070823 A JP 2000070823A JP 2001267498 A JP2001267498 A JP 2001267498A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- observation
- circuit
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ウエハの残膜圧に影響されること無く、ヒュ
ーズを正常にブローする為の必要なレーザーエネルギー
を容易に求めること。 【解決手段】 半導体回路を形成するウエハの空いてい
る領域に、観測用ヒューズと、この観測用ヒューズの導
通、切断状態を信号として出力する論理回路を形成して
おき、レーザのエネルギーを変化させて観測用ヒューズ
をブローし、これが切断されると、期待値を外部端子を
通して取り出すことにより、どのエネルギーレベルのレ
ーザを照射した時に観測用ヒューズが切断されたかを、
容易且つ直ちに知ることができ、ウエハの残膜圧に影響
されること無く、ヒューズを正常にブローする為の必要
なレーザーエネルギーを知ることができる。
ーズを正常にブローする為の必要なレーザーエネルギー
を容易に求めること。 【解決手段】 半導体回路を形成するウエハの空いてい
る領域に、観測用ヒューズと、この観測用ヒューズの導
通、切断状態を信号として出力する論理回路を形成して
おき、レーザのエネルギーを変化させて観測用ヒューズ
をブローし、これが切断されると、期待値を外部端子を
通して取り出すことにより、どのエネルギーレベルのレ
ーザを照射した時に観測用ヒューズが切断されたかを、
容易且つ直ちに知ることができ、ウエハの残膜圧に影響
されること無く、ヒューズを正常にブローする為の必要
なレーザーエネルギーを知ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路の置き換え用
の観測用ヒューズを有する半導体装置に係り、特にリダ
ンダンシのヒューズブロー解析技術に関する。
の観測用ヒューズを有する半導体装置に係り、特にリダ
ンダンシのヒューズブロー解析技術に関する。
【０００２】
【従来の技術】昨今、独立した機能を持つ半導体チップ
を幾つか組み合わせて、所望のシステムを構築していた
が、近年著しい微細加工の技術の進展により、これら複
数のチップを１つのチップ上に乗せてシステムを構築す
ることが可能になった。これにより１つのチップで多数
の機能を実現することができるようになった。
を幾つか組み合わせて、所望のシステムを構築していた
が、近年著しい微細加工の技術の進展により、これら複
数のチップを１つのチップ上に乗せてシステムを構築す
ることが可能になった。これにより１つのチップで多数
の機能を実現することができるようになった。
【０００３】しかしながら、回路規模の増加に伴ってチ
ップ面積が増化し、１チップ当たりのコストが上がる傾
向にある。なかでもメモリは、他の回路に比べ比較的占
有する面積領域が大きいことからも、メモリの出来具合
によりウエハから取れるチップ数が変動することとなっ
て、しいては直接チップ単価に眺ね返ってくることにな
る。
ップ面積が増化し、１チップ当たりのコストが上がる傾
向にある。なかでもメモリは、他の回路に比べ比較的占
有する面積領域が大きいことからも、メモリの出来具合
によりウエハから取れるチップ数が変動することとなっ
て、しいては直接チップ単価に眺ね返ってくることにな
る。
【０００４】この様な事態を回避する為に様々な提案が
なされてきたが、中でも図９に示すように、ウエハ２１
に形成されるメモリセル２２として、予めスペア用のメ
モリセル２３と回路置き換え用ヒューズ２４を作成して
おき、テストによりメモリセル２２の故障が発見された
場合、図１０に示すように、ヒューズブローを行って故
障箇所のメモリセル２２をスペア用のメモリセル２３に
置換えて、その部分のメモリブロックの救済を行なう手
法、所謂、リダンダンシ（以下Ｒ／Ｄと記す）が多く見
られる様になった。
なされてきたが、中でも図９に示すように、ウエハ２１
に形成されるメモリセル２２として、予めスペア用のメ
モリセル２３と回路置き換え用ヒューズ２４を作成して
おき、テストによりメモリセル２２の故障が発見された
場合、図１０に示すように、ヒューズブローを行って故
障箇所のメモリセル２２をスペア用のメモリセル２３に
置換えて、その部分のメモリブロックの救済を行なう手
法、所謂、リダンダンシ（以下Ｒ／Ｄと記す）が多く見
られる様になった。
【０００５】
【発明が解決しようとする課題】上記のようなのＲ／Ｄ
により回路の置換えを行なう場合、しばしばＲ／Ｄ前と
Ｒ／Ｄ後のテスト結果になんの変化も見られないチップ
が存在することがある（図１１参照）。この様なチップ
に置いては次の不具合があるものと想定される。 （１）置換えた回路が元々故障していた。
により回路の置換えを行なう場合、しばしばＲ／Ｄ前と
Ｒ／Ｄ後のテスト結果になんの変化も見られないチップ
が存在することがある（図１１参照）。この様なチップ
に置いては次の不具合があるものと想定される。 （１）置換えた回路が元々故障していた。
【０００６】（２）置換えを行なう回路が故障してお
り、回路の置換えが行われていない。
り、回路の置換えが行われていない。
【０００７】（３）ヒューズブローが不完全であり、回
路の置換えが行われていない。
路の置換えが行われていない。
【０００８】（１）（２）の場合についてはＲ／Ｄを実
施する前に対象となる回路部分をテストしておくことに
より故障の有無を知ることができる。（３）の場合につ
いてはブローしたヒューズの状態を顕微鏡で観察する
か、若しくはヒューズ断面を観察するなどして物理解析
を行なう方法がある。しかし、顕微鏡で観察する場合、
目視にてブロー状態を観測する為、観測者によっては誤
認の起こる恐れがる。
施する前に対象となる回路部分をテストしておくことに
より故障の有無を知ることができる。（３）の場合につ
いてはブローしたヒューズの状態を顕微鏡で観察する
か、若しくはヒューズ断面を観察するなどして物理解析
を行なう方法がある。しかし、顕微鏡で観察する場合、
目視にてブロー状態を観測する為、観測者によっては誤
認の起こる恐れがる。
【０００９】また、ヒューズ断面を観察する場合におい
てはウエハを砕いてチップを加工する必要があり、かな
りの手間と時間が必要となる。
てはウエハを砕いてチップを加工する必要があり、かな
りの手間と時間が必要となる。
【００１０】更に、同一のエネルギー値でヒューズブロ
ーを行なう場合、ウエハ上の残膜厚のバラツキにより同
じ箇所をブローしてもウエハによって切れたり切れなか
ったりする部分が出てくる他、同一のウエハ中央部分の
チップと端部分のチップでも同様に切れたり切れなかっ
たりする部分が出てくる。このような場合、実際にヒュ
ーズのブロー状態からヒューズ切れの有無を確認する為
にはかなりの時間を必要とするほか、解析を行なうのも
非常に困難となる。
ーを行なう場合、ウエハ上の残膜厚のバラツキにより同
じ箇所をブローしてもウエハによって切れたり切れなか
ったりする部分が出てくる他、同一のウエハ中央部分の
チップと端部分のチップでも同様に切れたり切れなかっ
たりする部分が出てくる。このような場合、実際にヒュ
ーズのブロー状態からヒューズ切れの有無を確認する為
にはかなりの時間を必要とするほか、解析を行なうのも
非常に困難となる。
【００１１】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、ウエハの残膜圧
に影響されること無く、ヒューズを正常にブローする為
の必要なレーザーエネルギーを容易に求めることがで
き、且つ、ヒューズブロー後にチップに変化がない場合
の故障解析を容易に行うことができる半導体装置を提供
することである。
るためになされたもので、その目的は、ウエハの残膜圧
に影響されること無く、ヒューズを正常にブローする為
の必要なレーザーエネルギーを容易に求めることがで
き、且つ、ヒューズブロー後にチップに変化がない場合
の故障解析を容易に行うことができる半導体装置を提供
することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、観測用ヒューズと、前記
観測用ヒューズの導通、切断状態を信号として出力する
論理回路とを具備することにある。
に、請求項１の発明の特徴は、観測用ヒューズと、前記
観測用ヒューズの導通、切断状態を信号として出力する
論理回路とを具備することにある。
【００１３】請求項２の発明の特徴は、前記観測用ヒュ
ーズと論理回路を複数組、ウエハの別々の位置の未使用
領域に配置することにある。
ーズと論理回路を複数組、ウエハの別々の位置の未使用
領域に配置することにある。
【００１４】請求項３の発明の特徴は、前記論理回路の
出力値を保存するレジスタをバウンダリスキャン回路の
内部に形成し、且つ、前記レジスタの出力側をバウンダ
リスキャンのテストデータ出力用端子（ＴＤＯ）に接続
し、バウンダリスキャンの空いている命令コードを利用
して前記レジスタの保持値を読み出して前記出力用端子
（ＴＤＯ）から外部に出力させることにある。
出力値を保存するレジスタをバウンダリスキャン回路の
内部に形成し、且つ、前記レジスタの出力側をバウンダ
リスキャンのテストデータ出力用端子（ＴＤＯ）に接続
し、バウンダリスキャンの空いている命令コードを利用
して前記レジスタの保持値を読み出して前記出力用端子
（ＴＤＯ）から外部に出力させることにある。
【００１５】請求項４の発明の特徴は、観測用ヒューズ
と、前記観測用ヒューズの導通、切断状態を信号として
出力する論理回路と、前記論理回路の出力を保存するレ
ジスタと、前記レジスタの出力信号と通常信号を選択し
ていずれか一方を通常端子に出力する選択出力回路とを
具備することにある。
と、前記観測用ヒューズの導通、切断状態を信号として
出力する論理回路と、前記論理回路の出力を保存するレ
ジスタと、前記レジスタの出力信号と通常信号を選択し
ていずれか一方を通常端子に出力する選択出力回路とを
具備することにある。
【００１６】請求項５の発明の特徴は、前記観測用ヒュ
ーズ及び論理回路を回路置き換え用のヒューズに混ぜて
配置することにある。
ーズ及び論理回路を回路置き換え用のヒューズに混ぜて
配置することにある。
【００１７】請求項６の発明の特徴は、前記選択出力回
路を切り換える切替信号をバウンダリスキャンの空いて
いる命令コードを利用して生成することにある。
路を切り換える切替信号をバウンダリスキャンの空いて
いる命令コードを利用して生成することにある。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の半導体装置の第
１の実施形態を示した説明図である。ウエハ１の未使用
領域複数ヵ所に、複数の観測用ヒューズ２を一組にした
ヒューズ回路が形成されている。各組の観測用ヒューズ
２はパッド３の間に形成されるが、この観測用ヒューズ
２の未切断と切断状態で異なる値を出力する簡単な論理
回路４も形成されている。
に基づいて説明する。図１は、本発明の半導体装置の第
１の実施形態を示した説明図である。ウエハ１の未使用
領域複数ヵ所に、複数の観測用ヒューズ２を一組にした
ヒューズ回路が形成されている。各組の観測用ヒューズ
２はパッド３の間に形成されるが、この観測用ヒューズ
２の未切断と切断状態で異なる値を出力する簡単な論理
回路４も形成されている。
【００１９】次に、本実施形態の動作について説明す
る。ウエハ１に組込んだ観測用ヒューズ２に対してレー
ザのエネルギー値を少しずつ変化させて図２に示すよう
にブローを実施する。その後、図３に示すようにブロー
を実施した観測用ヒューズ２のコンタクトテストを行な
う。上記した論理回路４は観測用ヒューズ２が切れた場
合には「ハイレベル」となるような回路構成にしてある
ものとする。
る。ウエハ１に組込んだ観測用ヒューズ２に対してレー
ザのエネルギー値を少しずつ変化させて図２に示すよう
にブローを実施する。その後、図３に示すようにブロー
を実施した観測用ヒューズ２のコンタクトテストを行な
う。上記した論理回路４は観測用ヒューズ２が切れた場
合には「ハイレベル」となるような回路構成にしてある
ものとする。
【００２０】従って、観測用ヒューズ２がブローで切断
されると、期待値（ハイレベル）が観測用外部端子（図
示せず）を通して出力されるため、レーザのエネルギー
を変化させてブローを行い、どのエネルギーレベルのレ
ーザを照射した時に、ウエハ１のどこの位置の観測用ヒ
ューズ２が切断されたかを、容易且つ直ちに知ることが
できる。
されると、期待値（ハイレベル）が観測用外部端子（図
示せず）を通して出力されるため、レーザのエネルギー
を変化させてブローを行い、どのエネルギーレベルのレ
ーザを照射した時に、ウエハ１のどこの位置の観測用ヒ
ューズ２が切断されたかを、容易且つ直ちに知ることが
できる。
【００２１】本実施形態によれば、正常にヒューズをブ
ローする為には、どの程度のレーザエネルギーが必要で
あるかを容易に求めることができると共に、求めたエネ
ルギー値をＲ／Ｄ装置ヘフィードバックすることで、レ
ーザのエネルギー不足等でヒューズブローが不確実にな
ることを防止して、より確実にブローを行なうことがで
きるようになり、ヒューズ切れの不具合を未然に防ぐこ
とができる。
ローする為には、どの程度のレーザエネルギーが必要で
あるかを容易に求めることができると共に、求めたエネ
ルギー値をＲ／Ｄ装置ヘフィードバックすることで、レ
ーザのエネルギー不足等でヒューズブローが不確実にな
ることを防止して、より確実にブローを行なうことがで
きるようになり、ヒューズ切れの不具合を未然に防ぐこ
とができる。
【００２２】また、同一のエネルギーレベルのレーザで
ブローした場合、ウエハ１のどこの位置の観測用ヒュー
ズ２が切断されたか、或いは未切断なのかを調べること
により、ウエハ毎に異なる残膜厚のバラツキなどの影響
を容易に知ることができる。従って、ウエハ毎にレーザ
のエネルギー値の調整を行なうことで、ウエハ毎に異な
る。しかも、同一のウエハでもその場所によって異なる
残膜厚のバラツキに影響されることなく、Ｒ／Ｄを行な
うことができる。
ブローした場合、ウエハ１のどこの位置の観測用ヒュー
ズ２が切断されたか、或いは未切断なのかを調べること
により、ウエハ毎に異なる残膜厚のバラツキなどの影響
を容易に知ることができる。従って、ウエハ毎にレーザ
のエネルギー値の調整を行なうことで、ウエハ毎に異な
る。しかも、同一のウエハでもその場所によって異なる
残膜厚のバラツキに影響されることなく、Ｒ／Ｄを行な
うことができる。
【００２３】また、実施に際して、観測用ヒューズ２は
ウエハ１上の元々使用しない部分へ組込む為、製品の回
路面積に対して全く影響を与えることなく、本発明を実
施することができる。
ウエハ１上の元々使用しない部分へ組込む為、製品の回
路面積に対して全く影響を与えることなく、本発明を実
施することができる。
【００２４】図４は本発明の半導体装置の第２の実施形
態を示した構成図である。但し、図１に示した第１の実
施形態と同一部分には同一符号を付して説明する。
態を示した構成図である。但し、図１に示した第１の実
施形態と同一部分には同一符号を付して説明する。
【００２５】観測用ヒューズ２はウエハ１に形成された
通常ヒューズ７の中に少なくとも１本混ぜて形成され、
この観測用ヒューズ２の未切断と切断状態で異なる値を
出力する簡単な論理回路（図示せず）も形成されてい
る。更に、前記論理回路から出力される値を保持する観
測用レジスタ５が設けられ、この観測用レジスタ５の値
を通常信号と選択的に通常出力端子（図示せず）に出力
するためのマルチプレクサ６を観測用レジスタ５と通常
出力端子間に割り込ませてある。
通常ヒューズ７の中に少なくとも１本混ぜて形成され、
この観測用ヒューズ２の未切断と切断状態で異なる値を
出力する簡単な論理回路（図示せず）も形成されてい
る。更に、前記論理回路から出力される値を保持する観
測用レジスタ５が設けられ、この観測用レジスタ５の値
を通常信号と選択的に通常出力端子（図示せず）に出力
するためのマルチプレクサ６を観測用レジスタ５と通常
出力端子間に割り込ませてある。
【００２６】次に本実施形態の動作について説明する。
図５に示すように観測用ヒューズ２を一定のエネルギー
値のレーザでブローする。ブロー結果は観測用ヒューズ
２から、常時、観測用レジスタ５ヘ書込まれる。ブロー
後に、専用外部端子（図示せず）から入力される切替制
御信号１００によりマルチプレクサ６を観測用レジスタ
５側に切り替えて、観測用レジスタ５の値をシリアル信
号として通常出力端子より読み出すことにより（図６参
照）、各部分のブロー状態（ヒューズが切断されたか否
かなど）を容易に知ることができる。
図５に示すように観測用ヒューズ２を一定のエネルギー
値のレーザでブローする。ブロー結果は観測用ヒューズ
２から、常時、観測用レジスタ５ヘ書込まれる。ブロー
後に、専用外部端子（図示せず）から入力される切替制
御信号１００によりマルチプレクサ６を観測用レジスタ
５側に切り替えて、観測用レジスタ５の値をシリアル信
号として通常出力端子より読み出すことにより（図６参
照）、各部分のブロー状態（ヒューズが切断されたか否
かなど）を容易に知ることができる。
【００２７】これにより、観測用ヒューズ２が切断され
ていれば、その部分の通常ヒューズ７も切断されたと推
定され、逆に観測用ヒューズ２が未切断であれば、通常
ヒューズ７も未切断であると推定される。
ていれば、その部分の通常ヒューズ７も切断されたと推
定され、逆に観測用ヒューズ２が未切断であれば、通常
ヒューズ７も未切断であると推定される。
【００２８】従って、本実施形態によれば、Ｒ／Ｄ前と
Ｒ／Ｄ後のテスト結果になんの変化も見られないチップ
の故障解析を容易に行うことができると共に、観測用レ
ジスタ５の出力には、マルチプレクサ６を専用外部端子
から入力される切替信号１００によりレジスタ５側を選
択するように切り換えることにより、観測用端子を他の
通常出力端子と共有することができ、追加のピンを１ピ
ン（切換用専用外部端子）に抑えることができる。
Ｒ／Ｄ後のテスト結果になんの変化も見られないチップ
の故障解析を容易に行うことができると共に、観測用レ
ジスタ５の出力には、マルチプレクサ６を専用外部端子
から入力される切替信号１００によりレジスタ５側を選
択するように切り換えることにより、観測用端子を他の
通常出力端子と共有することができ、追加のピンを１ピ
ン（切換用専用外部端子）に抑えることができる。
【００２９】図７は本発明の半導体装置の第３の実施形
態を示した構成図である。但し、図１に示した第１実施
形態と同一部分には同一符号を付して説明する。
態を示した構成図である。但し、図１に示した第１実施
形態と同一部分には同一符号を付して説明する。
【００３０】本例の半導体装置の構成は図４に示した第
２の実施形態と同様であるが、マルチプレクサ６を切り
換える切替信号１００をバウンダリスキャンコントロー
ル部８により生成するところと、バウンダリースキャン
機能を有している点が異なっている。
２の実施形態と同様であるが、マルチプレクサ６を切り
換える切替信号１００をバウンダリスキャンコントロー
ル部８により生成するところと、バウンダリースキャン
機能を有している点が異なっている。
【００３１】次に本実施形態の動作について説明する。
観測用ヒューズ２を一定のエネルギー値のレーザでブロ
ーする。ブロー結果は観測用ヒューズ２から、常時、観
測用レジスタ５ヘ書込まれる。ブロー後に、バウンダリ
スキャンコントロール部８のバウンダリスキャンの空い
ている命令コードを利用して、特定の命令が選択される
と、切替信号１００がマルチプレクサ６に出力される。
この切替信号１００によりマルチプレクサ６を観測用レ
ジスタ５側に切り替えて、観測用レジスタ５の値をシリ
アル信号として通常出力端子（図示されない）から読み
出すことにより、各部分のブロー状態（ヒューズが切断
されたか否かなど）を容易に知ることができる。
観測用ヒューズ２を一定のエネルギー値のレーザでブロ
ーする。ブロー結果は観測用ヒューズ２から、常時、観
測用レジスタ５ヘ書込まれる。ブロー後に、バウンダリ
スキャンコントロール部８のバウンダリスキャンの空い
ている命令コードを利用して、特定の命令が選択される
と、切替信号１００がマルチプレクサ６に出力される。
この切替信号１００によりマルチプレクサ６を観測用レ
ジスタ５側に切り替えて、観測用レジスタ５の値をシリ
アル信号として通常出力端子（図示されない）から読み
出すことにより、各部分のブロー状態（ヒューズが切断
されたか否かなど）を容易に知ることができる。
【００３２】本実施形態は図５に示した第２の実施形態
と同様の効果があるが、切替信号１００をバウンダリス
キャンの空き命令コードを利用し、特定の命令が選択さ
れた場合に出力する回路を追加することで、切替用の専
用外部端子を省略することができ、端子を追加すること
なく、観測した値を観測用レジスタ５から取り出すこと
ができる。
と同様の効果があるが、切替信号１００をバウンダリス
キャンの空き命令コードを利用し、特定の命令が選択さ
れた場合に出力する回路を追加することで、切替用の専
用外部端子を省略することができ、端子を追加すること
なく、観測した値を観測用レジスタ５から取り出すこと
ができる。
【００３３】図８は本発明の半導体装置の第４の実施形
態を示した構成図である。但し、図４に示した第２実施
形態と同一部分には同一符号を付して説明する。
態を示した構成図である。但し、図４に示した第２実施
形態と同一部分には同一符号を付して説明する。
【００３４】本例の半導体装置の構成は、図４に示した
第２の実施形態とほぼ同様であるが、観測用レジスタ５
をバウンダリスキャン回路の内部に形成し、この観測用
レジスタ５がバウンダリスキャンの図示されないテスト
データ出力用端子（ＴＤＯ）と接続されるようになって
ところと、バウンダリースキャン機能を有している点が
異なる。
第２の実施形態とほぼ同様であるが、観測用レジスタ５
をバウンダリスキャン回路の内部に形成し、この観測用
レジスタ５がバウンダリスキャンの図示されないテスト
データ出力用端子（ＴＤＯ）と接続されるようになって
ところと、バウンダリースキャン機能を有している点が
異なる。
【００３５】次に本実施形態の動作について説明する。
観測用ヒューズ２を一定のエネルギー値のレーザでブロ
ーする。ブロー結果は観測用ヒューズ２から、常時、観
測用レジスタ５ヘ書込まれる。ブロー後に、バウンダリ
スキャンコントロール部８のバウンダリスキャンの空い
ている命令コードにより、観測用レジスタ５に保持され
ている値がＴＤＯから外部に出力される。
観測用ヒューズ２を一定のエネルギー値のレーザでブロ
ーする。ブロー結果は観測用ヒューズ２から、常時、観
測用レジスタ５ヘ書込まれる。ブロー後に、バウンダリ
スキャンコントロール部８のバウンダリスキャンの空い
ている命令コードにより、観測用レジスタ５に保持され
ている値がＴＤＯから外部に出力される。
【００３６】本実施形態によれば、観測用レジスタ５を
バウンダリスキャン回路の内部に取り込むことにより、
追加回路を最小限に抑えることができ、しかも、通常回
路へ全く影響を与えることなく、観測した値を出力させ
ることができる。
バウンダリスキャン回路の内部に取り込むことにより、
追加回路を最小限に抑えることができ、しかも、通常回
路へ全く影響を与えることなく、観測した値を出力させ
ることができる。
【００３７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ウエハの残膜圧に影響されること無く、ヒューズ
を正常にブローする為の必要なレーザーエネルギーを容
易に求めることができ、且つ、ヒューズブロー後にチッ
プに変化がない場合の故障解析を容易に行うことができ
る。
れば、ウエハの残膜圧に影響されること無く、ヒューズ
を正常にブローする為の必要なレーザーエネルギーを容
易に求めることができ、且つ、ヒューズブロー後にチッ
プに変化がない場合の故障解析を容易に行うことができ
る。
【図１】本発明の半導体装置の第１の実施形態の構成を
示した説明図である。
示した説明図である。
【図２】図１に示した観測用ヒューズにレーザエネルギ
ーを変化させてヒューズブローを行なっている図であ
る。
ーを変化させてヒューズブローを行なっている図であ
る。
【図３】図１に示した観測用ヒューズのブロー後に観測
用ヒューズの値を読み取っている図である。
用ヒューズの値を読み取っている図である。
【図４】本発明の半導体装置の第２の実施形態の構成を
示した説明図である。
示した説明図である。
【図５】図４に示した観測用ヒューズのブロー結果を観
測用レジスタヘ格納している図である。
測用レジスタヘ格納している図である。
【図６】図４に示した観測用レジスタヘ格納された値を
外部端子へ出力している図である。
外部端子へ出力している図である。
【図７】本発明の半導体装置の第３の実施形態の構成を
示した説明図である。
示した説明図である。
【図８】本発明の半導体装置の第４の実施形態の構成を
示した説明図である。
示した説明図である。
【図９】ウエハに形成されたメモリセルとスペアセル及
び回路置換用のヒューズの従来配置例を示した図であ
る。
び回路置換用のヒューズの従来配置例を示した図であ
る。
【図１０】テストにより故障が認められた図９に示した
メモリセルをヒューズブローにより置換えている図であ
る。
メモリセルをヒューズブローにより置換えている図であ
る。
【図１１】ヒューズブロー後に回路の置換えが行われて
いない場合を示した説明図である。
いない場合を示した説明図である。
１ ウエハ ２ 観測用ヒューズ ３ パッド ４ 論理回路 ５ 観測用レジスタ ６ マルチプレクサ ８ バウンダリスキャンコントロール部
Claims (6)
- 【請求項１】 観測用ヒューズと、 前記観測用ヒューズの導通、切断状態を信号として出力
する論理回路と、 を具備することを特徴とする半導体装置。 - 【請求項２】 前記観測用ヒューズと論理回路を複数
組、ウエハの別々の位置の未使用領域に配置することを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記論理回路の出力値を保存するレジス
タをバウンダリスキャン回路の内部に形成し、且つ、前
記レジスタの出力側をバウンダリスキャンのテストデー
タ出力用端子に接続し、 バウンダリスキャンの空いている命令コードを利用して
前記レジスタの保持値を読み出して前記出力用端子から
外部に出力することを特徴とする請求項１記載の半導体
装置。 - 【請求項４】 観測用ヒューズと、 前記観測用ヒューズの導通、切断状態を信号として出力
する論理回路と、 前記論理回路の出力を保存するレジスタと、 前記レジスタの出力信号と通常信号を選択していずれか
一方を通常端子に出力する選択出力回路と、 を具備することを特徴とする半導体装置。 - 【請求項５】 前記観測用ヒューズ及び論理回路を回路
置き換え用のヒューズに混ぜて配置することを特徴とす
る請求項１又は４記載の半導体装置。 - 【請求項６】 前記選択出力回路を切り換える切替信号
をバウンダリスキャンの空いている命令コードを利用し
て生成することを特徴とする請求項４又は５記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070823A JP2001267498A (ja) | 2000-03-14 | 2000-03-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070823A JP2001267498A (ja) | 2000-03-14 | 2000-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267498A true JP2001267498A (ja) | 2001-09-28 |
Family
ID=18589493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000070823A Pending JP2001267498A (ja) | 2000-03-14 | 2000-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267498A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7721417B2 (en) | 2005-07-21 | 2010-05-25 | Denso Corporation | Manufacturing method for semiconductor device having a thin film resistor |
-
2000
- 2000-03-14 JP JP2000070823A patent/JP2001267498A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7721417B2 (en) | 2005-07-21 | 2010-05-25 | Denso Corporation | Manufacturing method for semiconductor device having a thin film resistor |
| US7800479B2 (en) | 2005-07-21 | 2010-09-21 | Denso Corporation | Semiconductor device having a trim cut and method of evaluating laser trimming thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6845477B2 (en) | Semiconductor test device for conducting an operation test in parallel on many chips in a wafer test and semiconductor test method | |
| US6246618B1 (en) | Semiconductor integrated circuit capable of testing and substituting defective memories and method thereof | |
| KR100245411B1 (ko) | 반도체 장치의 병렬 테스트 회로 | |
| JP2003098225A (ja) | 半導体集積回路 | |
| JP2530610B2 (ja) | 半導体記憶装置 | |
| JP2004326982A (ja) | 半導体集積回路装置 | |
| KR100897285B1 (ko) | 멀티칩 및 그것의 리페어 방법 | |
| JP2002313860A (ja) | 半導体装置 | |
| US20060083085A1 (en) | Integrated circuit device and testing method thereof | |
| US6518593B2 (en) | Integrated circuit and method of designing integrated circuit | |
| JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
| US8006143B2 (en) | Semiconductor memory device and semiconductor memory device test method | |
| KR100944325B1 (ko) | 리페어 퓨즈 장치 | |
| JP2001267498A (ja) | 半導体装置 | |
| JP2007188931A (ja) | 半導体装置 | |
| KR20020068768A (ko) | 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치 | |
| KR100586068B1 (ko) | 메모리장치의 리페어 회로 | |
| US7622947B1 (en) | Redundant circuit presents connections on specified I/O ports | |
| JP3198546B2 (ja) | 冗長用メモリセルを有する半導体装置 | |
| KR100855961B1 (ko) | 데이터 리던던시 메모리 셀 어레이와 로컬 리던던시 메모리셀 어레이를 모두 구비하는 반도체 메모리 장치 및 상기반도체 메모리 장치의 리던던시 방법. | |
| JP2000322898A (ja) | 半導体集積回路装置 | |
| JPH1166881A (ja) | 半導体記憶装置 | |
| JP4180021B2 (ja) | 半導体記憶装置テスト回路 | |
| KR20230086562A (ko) | 크랙 검출을 수행하는 반도체 칩 | |
| KR100301812B1 (ko) | Y-리던던시컨트롤장치 |