JP2001267494A - 過渡電圧吸収用回路 - Google Patents

過渡電圧吸収用回路

Info

Publication number
JP2001267494A
JP2001267494A JP2000071132A JP2000071132A JP2001267494A JP 2001267494 A JP2001267494 A JP 2001267494A JP 2000071132 A JP2000071132 A JP 2000071132A JP 2000071132 A JP2000071132 A JP 2000071132A JP 2001267494 A JP2001267494 A JP 2001267494A
Authority
JP
Japan
Prior art keywords
transient voltage
protection element
voltage protection
ground
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000071132A
Other languages
English (en)
Other versions
JP3414690B2 (ja
Inventor
Yujiro Sugaya
勇次郎 菅谷
Akio Yasuda
彰夫 安田
Masaru Nagasu
勝 長洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iriso Electronics Co Ltd
Original Assignee
Iriso Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iriso Electronics Co Ltd filed Critical Iriso Electronics Co Ltd
Priority to JP2000071132A priority Critical patent/JP3414690B2/ja
Publication of JP2001267494A publication Critical patent/JP2001267494A/ja
Application granted granted Critical
Publication of JP3414690B2 publication Critical patent/JP3414690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】従来よりもレスポンスがよく、携帯型の機器な
ど接地が電気的に浮いた状態の場合にも適した過渡電圧
吸収用回路を提供する。 【解決手段】ICの入力端子と接地との間に過渡電圧保
護素子を設け、さらに、その過渡電圧保護素子の接地と
ICの接地との間にダム用の容量を設けるとともに過渡
電圧保護素子とICの入力端子との間に制限抵抗を設け
る。過渡電圧保護素子により吸収されたESDエネルギ
ーはダム用容量へ流れ込んで一時的に蓄えられた後、徐
々に放電されていく。また、制限抵抗により、ESDエ
ネルギーが一旦せき止められる状態となるので、過渡電
圧保護素子へかかる電圧が押し上げられるかたちとな
り、より高速に過渡電圧保護素子を動作開始させること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICなどをESD
(静電放電)から守るために設けられる保護回路に関す
る。
【0002】
【従来の技術】従来、回路基板に組み入れられるICな
どの回路を、静電気などによる過渡電圧から保護するた
めに、図1に示す過渡電圧保護素子が使用されている。
この保護素子としては、正常時は非常に大きな絶縁抵抗
であって回路の入出力信号に影響しない一方、過渡電圧
が発生した際には数nsのオーダーで数Ω以下の低イン
ピーダンスに降下して過渡電圧を接地(GND)へ回避
させるという性質が必要で、ツェナーダイオードやバリ
スタ、ガスアレスタなどが使用される。このような過渡
電圧保護素子は、図示のように回路の端子と接地との間
に接続されて機能する。
【0003】
【発明が解決しようとする課題】近年、携帯電話やノー
トパソコンなど携帯型の機器が急増しているが、これら
携帯型機器では保護対象の回路側の接地が電気的に浮い
た状態になるため、人体などから放電されたESDエネ
ルギーの帰還経路がなくなり、十分な過渡電圧吸収機能
を発揮することができないとう問題も発生している。す
なわち、据え置き型の機器であれば、図1に示すように
過渡電圧保護素子の接地は、大地に接地されていたり、
放電側(過渡電圧発生側)の接地とつながっているた
め、回路側から放電側へ帰還する経路ができ十分な保護
機能を期待できるが、携帯型の機器になると、図2に示
すように、回路及び保護素子の接地が電気的に浮いた状
態になることから放電側への帰還経路がなくなり、過渡
電圧保護素子により吸収されたエネルギーが回路側の低
電位(接地端子など)へ一気に流れ込んでしまう。これ
により大きな電位差が発生して回路素子の破壊を招いて
しまう結果となる。
【0004】また、ICの高集積化でゲート絶縁膜など
半導体素子の絶縁壁が薄くなっており、過渡電圧に対し
てますます弱くなってきている。そのため最近では、過
渡電圧保護素子を設けているにもかかわらず、保護でき
ない場合も出てきている。その原因は、過渡電圧が生じ
てから過渡電圧保護素子が動作し始めるまでのタイムラ
グにあり、そのタイムラグの間に瞬間的にかかる高電圧
が、薄くなった絶縁壁を破壊してしまうものである。
【0005】以上の課題に着目して本発明では、より性
能のよい保護用の回路構成を提供するものである。
【0006】
【課題を解決するための手段】本発明によれば、まず、
保護対象の回路の端子と接地との間に過渡電圧保護素子
を接続するとともに、該過渡電圧保護素子の接地と前記
回路の接地との間に所定の容量を設定した過渡電圧吸収
用回路を提供する。この容量がいわばエネルギーのダム
として働き、過渡電圧保護素子により吸収されたエネル
ギー(電流)を一時的に蓄えた後に、徐々に放電させる
ことができる。したがって、接地が電気的に浮いた状態
であっても、吸収エネルギーが一気に流れ込んで高電位
をもたらす現象は回避することができる。
【0007】さらに本発明によれば、保護対象の回路の
端子と接地との間に過渡電圧保護素子を接続するととも
に、該過渡電圧保護素子と前記端子との間に所定の抵抗
値を設定した過渡電圧吸収用回路を提供する。その所定
の抵抗値は、保護対象の回路の端子における信号に影響
を及ぼさないレベルとする。この抵抗値は、電圧降下機
能をもつのではなく、瞬間的(高周波的)に過渡電圧保
護素子に対する電圧を押し上げる働きの制限抵抗として
の機能をもち、過渡電圧保護素子の動作開始を高速化さ
せる。
【0008】そして、これらの容量及び抵抗値は両方と
も備えるようにしておくと、吸収エネルギーのダム機能
と過渡電圧保護素子の動作高速化(タイムラグの抑制)
機能の両方を一度に得られるので、好ましい。
【0009】
【発明の実施の形態】図3に、IC(保護対象の回路)
の入力端子と接地との間に過渡電圧保護素子を設け、さ
らに、その過渡電圧保護素子の接地とICの接地(comm
onGND)との間にダム用の容量を設けた過渡電圧吸収用
回路の例を示す。図示のICは携帯型機器に入れられて
いるもので、接地が電気的に浮いた状態にある。
【0010】本例のダム用容量のキャパシタンスは、放
電側容量及び電圧の積を、ダム用容量に設定される電圧
で除した値以上としている。たとえば、IEC61000-4-2で
規定される人体モデルの場合、容量150pF及び電圧
8kVなので、ダム用容量に設定される電圧を5Vとす
れば、0.24μF以上とする。
【0011】ICの入力、出力インピーダンスは過渡電
圧保護素子の動作状態における数Ωに比べて極端に高い
ので、本例のようにダム用容量を設けると、放電側から
発生して過渡電圧保護素子により吸収されたエネルギー
は確実にダム用容量へ流れ込むことになる。その吸収エ
ネルギーは、ダム用容量で一時的に蓄えられた後、徐々
に放電されていく。
【0012】図4には、上記のダム用容量に加えて、過
渡電圧保護素子とICの入力端子との間に抵抗値として
抵抗素子を設けた制限抵抗付きの例を示す。この抵抗素
子は高周波的に働くため、インダクタンス成分を含むも
のとする。
【0013】このように制限抵抗を設定することによ
り、放電側から放電されたESDエネルギーが制限抵抗
により一旦せき止められる状態となるので、過渡電圧保
護素子へかかる電圧が押し上げられるかたちとなり、よ
り高速に過渡電圧保護素子を動作開始させることができ
る。このせき止め状態を得る働きのため、制限抵抗は過
渡電圧保護素子へできるだけ近づけて配置するのがよ
い。
【0014】
【発明の効果】本発明の過渡電圧吸収用回路によれば、
保護対象の回路の接地と過渡電圧保護素子の接地との間
に所定の容量を設定することにより、回路の接地へ流れ
込む吸収エネルギーを一時的に蓄えてから徐々に放電さ
せられるので、高電位の発生を抑止することができ、保
護機能を高めることができる。また、保護対象の回路の
端子と過渡電圧保護素子との間に所定の抵抗値を設定す
ることにより、過渡電圧のエネルギーをせき止めて過渡
電圧保護素子へ集中させられるので、過渡電圧保護素子
の動作高速化を図れ、保護機能を高めることができる。
そして、これらを併用することで、いっそう効果の高い
過渡電圧吸収用回路が提供される。
【図面の簡単な説明】
【図1】過渡電圧保護素子の従来例を示す回路図。
【図2】携帯型機器における過渡電圧保護素子の従来例
を示す回路図。
【図3】本発明による過渡電圧吸収用回路の一例を示す
回路図。
【図4】本発明による過渡電圧吸収用回路の他の例を示
す回路図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長洲 勝 神奈川県川崎市高津区北見方2−35−8イ リソ電子工業株式会社内 Fターム(参考) 5F038 AZ06 BH02 BH03 BH05 BH13 EZ20

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 保護対象の回路の端子と接地との間に過
    渡電圧保護素子を接続するとともに、該過渡電圧保護素
    子の接地と前記回路の接地との間に所定の容量を設定し
    た過渡電圧吸収用回路。
  2. 【請求項2】 保護対象の回路の端子と接地との間に過
    渡電圧保護素子を接続するとともに、該過渡電圧保護素
    子と前記端子との間に所定の抵抗値を設定した過渡電圧
    吸収用回路。
  3. 【請求項3】 保護対象の回路の端子と接地との間に過
    渡電圧保護素子を接続するとともに、該過渡電圧保護素
    子と前記端子との間に所定の抵抗値を設定し且つ前記過
    渡電圧保護素子の接地と前記回路の接地との間に所定の
    容量を設定した過渡電圧吸収用回路。
JP2000071132A 2000-03-14 2000-03-14 過渡電圧吸収用回路 Expired - Fee Related JP3414690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000071132A JP3414690B2 (ja) 2000-03-14 2000-03-14 過渡電圧吸収用回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000071132A JP3414690B2 (ja) 2000-03-14 2000-03-14 過渡電圧吸収用回路

Publications (2)

Publication Number Publication Date
JP2001267494A true JP2001267494A (ja) 2001-09-28
JP3414690B2 JP3414690B2 (ja) 2003-06-09

Family

ID=18589757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000071132A Expired - Fee Related JP3414690B2 (ja) 2000-03-14 2000-03-14 過渡電圧吸収用回路

Country Status (1)

Country Link
JP (1) JP3414690B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219716A (ja) * 2015-05-26 2016-12-22 住友ベークライト株式会社 過渡電圧保護素子、樹脂組成物および保護部材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219716A (ja) * 2015-05-26 2016-12-22 住友ベークライト株式会社 過渡電圧保護素子、樹脂組成物および保護部材

Also Published As

Publication number Publication date
JP3414690B2 (ja) 2003-06-09

Similar Documents

Publication Publication Date Title
US9601920B2 (en) Transient voltage protection circuits and devices
KR102435672B1 (ko) 정전기 방전 보호 회로 및 이를 포함하는 집적 회로
US7224560B2 (en) Destructive electrical transient protection
US7245468B2 (en) Electro-static discharge (ESD) power clamp with power up detection
US6195245B1 (en) Low capacitance surge protector for high speed data transmission
US6433985B1 (en) ESD network with capacitor blocking element
US6442008B1 (en) Low leakage clamp for E.S.D. protection
JPS61254021A (ja) 電源ラインフイルタ
JP2005045100A (ja) 半導体集積回路装置
KR101089469B1 (ko) 능동적 보호 회로 장치
JP4615023B2 (ja) 切替可能i/oデカップリング・キャパシタンス機能を実現する局部esdパワーレールクランプ
JP2009054851A (ja) 半導体集積回路
KR101006098B1 (ko) 정전기 방전 회로
US20180083440A1 (en) Integrated circuit electrostatic discharge protection with disable-enable
US4021760A (en) EMP circuit board filter using MOV devices
US5990723A (en) Filter circuits for protecting against transient electrical pulses
JP3414690B2 (ja) 過渡電圧吸収用回路
JP3025373B2 (ja) 半導体集積回路
Ker et al. Whole-chip ESD protection design for submicron CMOS VLSI
JPH10173133A (ja) 半導体装置
JP2595491B2 (ja) 表面実装型保護回路部品
US20070183105A1 (en) Electrostatic discharge protection circuit
JP2697060B2 (ja) 半導体集積回路
JP2000261957A (ja) サージ吸収装置とこれを用いた屋内配線方法
KR100331260B1 (ko) 정전기 보호회로의 트랜지스터의 설계방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees