JP2001266567A - 磁気メモリ装置 - Google Patents
磁気メモリ装置Info
- Publication number
- JP2001266567A JP2001266567A JP2000075168A JP2000075168A JP2001266567A JP 2001266567 A JP2001266567 A JP 2001266567A JP 2000075168 A JP2000075168 A JP 2000075168A JP 2000075168 A JP2000075168 A JP 2000075168A JP 2001266567 A JP2001266567 A JP 2001266567A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- film
- ferromagnetic
- magnetization
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
Abstract
(57)【要約】
【課題】大きな信号電圧と大きなＳ/Ｎをもち、大容量
化に寄与する新しい磁気メモリ装置の提供。 【解決手段】第１磁化固着膜と、第１磁化固着膜と近接
配置された第１トンネル絶縁膜と、第１トンネル絶縁膜
を介して第１磁化固着膜と対向配置され外部磁界により
磁化の向きが変わる第１磁性層を備える第１トンネル接
合１１ａ−１と、第１強磁性層と反強磁性結合して外部
磁界によって磁化の向きが変わる第２磁性層、第２トン
ネル絶縁膜と、第２トンネル絶縁膜を介して第２磁性層
に対向配置された第２磁化固着膜を備える第２トンネル
接合１１ａ−２を備え、常に第１トンネル接合と第２ト
ンネル接合の一方が低抵抗、他方が高抵抗を維持する。
読み出し電流は、セルトランジスタ１６ａを介して、第
１トンネル接合と第２トンネル接合に分流され、その電
流差あるいは負荷電圧の差をセンスアンプ１７によって
差動検出できる。
化に寄与する新しい磁気メモリ装置の提供。 【解決手段】第１磁化固着膜と、第１磁化固着膜と近接
配置された第１トンネル絶縁膜と、第１トンネル絶縁膜
を介して第１磁化固着膜と対向配置され外部磁界により
磁化の向きが変わる第１磁性層を備える第１トンネル接
合１１ａ−１と、第１強磁性層と反強磁性結合して外部
磁界によって磁化の向きが変わる第２磁性層、第２トン
ネル絶縁膜と、第２トンネル絶縁膜を介して第２磁性層
に対向配置された第２磁化固着膜を備える第２トンネル
接合１１ａ−２を備え、常に第１トンネル接合と第２ト
ンネル接合の一方が低抵抗、他方が高抵抗を維持する。
読み出し電流は、セルトランジスタ１６ａを介して、第
１トンネル接合と第２トンネル接合に分流され、その電
流差あるいは負荷電圧の差をセンスアンプ１７によって
差動検出できる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁性膜を用いた情
報記憶装置に関わり、特に強磁性トンネル接合を利用し
た磁気メモリ装置に関する。
報記憶装置に関わり、特に強磁性トンネル接合を利用し
た磁気メモリ装置に関する。
【０００２】
【従来の技術】一方、近年、非磁性層を挟んで積層配置
された２つの磁性層を持つ積層膜において、磁気抵抗効
果（ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）の一種、い
わゆる巨大磁気抵抗（ＧｉａｎｔＭＲ）効果が得られる
ことが発見された。これは、磁性層と非磁性層とを数ｎ
ｍの周期で交互に積層し、非磁性層を介して相対する磁
性層の磁気モーメントを反平行状態で磁気的に結合させ
た積層膜、いわゆる人工格子膜によって実現できること
が報告されている。例えば、Fe/Crの人工格子膜（Phys.
Rev.Lett．61，2472（1988）参照） や，Co/Cuの人工格
子膜（J.Magn.Magn.Mater.．94，L1（1991），Phys.Re
v.Lett.66，2152（1991）参照）等である。
された２つの磁性層を持つ積層膜において、磁気抵抗効
果（ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）の一種、い
わゆる巨大磁気抵抗（ＧｉａｎｔＭＲ）効果が得られる
ことが発見された。これは、磁性層と非磁性層とを数ｎ
ｍの周期で交互に積層し、非磁性層を介して相対する磁
性層の磁気モーメントを反平行状態で磁気的に結合させ
た積層膜、いわゆる人工格子膜によって実現できること
が報告されている。例えば、Fe/Crの人工格子膜（Phys.
Rev.Lett．61，2472（1988）参照） や，Co/Cuの人工格
子膜（J.Magn.Magn.Mater.．94，L1（1991），Phys.Re
v.Lett.66，2152（1991）参照）等である。
【０００３】また、非磁性金属層を介して強磁性層を積
層した強磁性層／非磁性層／強磁性層からなる金属サン
ドイッチ膜において、強磁性層間の交換結合がなくなる
程度に非磁性金属層の膜厚を厚くし、かつ、一方の強磁
性層に接してFeMnなどの反強磁性膜を配置して交換結合
させることにより、その強磁性層の磁気モーメントを固
定し、他方の強磁性層の磁化（スピン）のみを外部磁場
で容易にスイッチできるようにした、いわゆるスピンバ
ルブ膜が知られている（米国特許第5,206,590参照）。
この場合、２つの強磁性層間の交換結合が弱いため小さ
な磁場でスピンを反転できるので人工格子膜に比べて感
度の高い磁気抵抗効果素子を提供でき、高密度磁気記録
用再生ヘッドとして、現在実用化されている。
層した強磁性層／非磁性層／強磁性層からなる金属サン
ドイッチ膜において、強磁性層間の交換結合がなくなる
程度に非磁性金属層の膜厚を厚くし、かつ、一方の強磁
性層に接してFeMnなどの反強磁性膜を配置して交換結合
させることにより、その強磁性層の磁気モーメントを固
定し、他方の強磁性層の磁化（スピン）のみを外部磁場
で容易にスイッチできるようにした、いわゆるスピンバ
ルブ膜が知られている（米国特許第5,206,590参照）。
この場合、２つの強磁性層間の交換結合が弱いため小さ
な磁場でスピンを反転できるので人工格子膜に比べて感
度の高い磁気抵抗効果素子を提供でき、高密度磁気記録
用再生ヘッドとして、現在実用化されている。
【０００４】以上は積層膜の膜面に平行に、面内電流を
流した場合の磁気抵抗効果であるが、膜面に垂直方向に
電流を流す、いわゆる垂直磁気抵抗効果を利用すると，
さらに大きな磁気抵抗効果が得られることが知られてい
る（Phys.Rev.Lett．66，3060（1991）参照）。
流した場合の磁気抵抗効果であるが、膜面に垂直方向に
電流を流す、いわゆる垂直磁気抵抗効果を利用すると，
さらに大きな磁気抵抗効果が得られることが知られてい
る（Phys.Rev.Lett．66，3060（1991）参照）。
【０００５】さらに、磁性層／絶縁層／磁性層からなる
３層膜において、外部磁場によって２つの強磁性層のス
ピンを互いに平行あるいは反平行にすることにより膜面
垂直方向のトンネル電流の大きさが互いに違うことを利
用した強磁性トンネル接合による巨大磁気抵抗（TMR）
効果も知られている（J．Magn．Magn．Mater. 139, L23
1 (1995)）。
３層膜において、外部磁場によって２つの強磁性層のス
ピンを互いに平行あるいは反平行にすることにより膜面
垂直方向のトンネル電流の大きさが互いに違うことを利
用した強磁性トンネル接合による巨大磁気抵抗（TMR）
効果も知られている（J．Magn．Magn．Mater. 139, L23
1 (1995)）。
【０００６】また、絶縁層を二つ備えた磁性層／絶縁層
／磁性層／絶縁層／磁性層の三つの磁性層と二つの絶縁
層からなる強磁性２重トンネル接合素子も公開されてい
る（特開平8-69581号）。さらに、特開平10-308313号に
は、両側の絶縁層によって挟まれた中央の強磁性体を微
粒子状にした強磁性２重トンネル接合素子が開示されて
いる。これらの強磁性２重トンネル接合素子は、バイア
ス電圧によるTMR効果の低下が小さいという特長があ
る。
／磁性層／絶縁層／磁性層の三つの磁性層と二つの絶縁
層からなる強磁性２重トンネル接合素子も公開されてい
る（特開平8-69581号）。さらに、特開平10-308313号に
は、両側の絶縁層によって挟まれた中央の強磁性体を微
粒子状にした強磁性２重トンネル接合素子が開示されて
いる。これらの強磁性２重トンネル接合素子は、バイア
ス電圧によるTMR効果の低下が小さいという特長があ
る。
【０００７】一方、巨大磁気抵抗効果素子を磁気ヘッド
等の磁界センサに使用する代わりに、不揮発性磁気メモ
リ装置(MRAM: Magnetoresistive random access memor
y)に利用することも最近研究されている（J.Appl.Phys.
85、5822 (1999),J．Appl．Phys.85,5828 (1999).）。
この場合、保磁力の異なる二つの強磁性層で非磁性金属
層を挟んだ擬スピンバルブ素子や強磁性トンネル効果素
子が検討されている。MRAMへ利用する場合にはこれらの
素子を行方向及び列方向に広がるようにマトリックス状
に配置し、別に設けた配線に電流を流して磁界を印加し
て各素子を構成する二つの磁性層の磁化を互いに平行、
反平行に制御することにより“１”，“０”を記憶させ
る。読み出しはＧＭＲやＴＭＲ効果を利用して行う。
等の磁界センサに使用する代わりに、不揮発性磁気メモ
リ装置(MRAM: Magnetoresistive random access memor
y)に利用することも最近研究されている（J.Appl.Phys.
85、5822 (1999),J．Appl．Phys.85,5828 (1999).）。
この場合、保磁力の異なる二つの強磁性層で非磁性金属
層を挟んだ擬スピンバルブ素子や強磁性トンネル効果素
子が検討されている。MRAMへ利用する場合にはこれらの
素子を行方向及び列方向に広がるようにマトリックス状
に配置し、別に設けた配線に電流を流して磁界を印加し
て各素子を構成する二つの磁性層の磁化を互いに平行、
反平行に制御することにより“１”，“０”を記憶させ
る。読み出しはＧＭＲやＴＭＲ効果を利用して行う。
【０００８】ＧＭＲ効果を利用した擬スピンバルブ素子
は素子に電流を流すことができるため、複数の素子をシ
リーズにつないで大容量化し易いことから、ＭＲＡＭに
適している。しかし、記録する際に、保磁力の大きい磁
性層のスピンを反転する必要があること、また読み出す
際にも保磁力の小さい磁性層のスピンを反転する必要が
あることなどから、情報の書き込み・読み出しのいずれ
においても比較的大きな電流を流す必要があり、低消費
電力型ではない。また、抵抗が小さいため出力電圧が小
さく、そのため高速で読み出すことが困難である。
は素子に電流を流すことができるため、複数の素子をシ
リーズにつないで大容量化し易いことから、ＭＲＡＭに
適している。しかし、記録する際に、保磁力の大きい磁
性層のスピンを反転する必要があること、また読み出す
際にも保磁力の小さい磁性層のスピンを反転する必要が
あることなどから、情報の書き込み・読み出しのいずれ
においても比較的大きな電流を流す必要があり、低消費
電力型ではない。また、抵抗が小さいため出力電圧が小
さく、そのため高速で読み出すことが困難である。
【０００９】一方、ＴＭＲ効果素子を利用したＭＲＡＭ
は、室温でのＭＲ変化率が２０％以上と大きく、かつ抵
抗が大きいのでより大きな出力電圧が得られること、ま
た、読み出し時にスピン反転をする必要が無く、それだ
け読み出し電流が小さくて済むことなどの特長があり、
高速書き込み・読み出しの可能な低消費電力型の不揮発
メモリとして期待されている。しかし、ＴＭＲ素子はバ
イアス電圧とともにＴＭＲが大きく低下し、通常300〜4
00 mV程度のバイアス電圧が印加されるとＴＭＲ効果は
半減する。ＭＲＡＭは電流駆動型であるので、一定の読
み出し電流を流して信号電圧を得る方式が取られるが、
高速読み出しのためにはセンス電流は少なくとも10μＡ
程度必要なため、トンネル磁気抵抗効果素子の接合抵抗
の大きさを考えると、300〜400 mV程度のバイアスが印
加されるのは避けられず、ＴＭＲ効果のバイアス電圧に
よる低下は大きな問題であった。本発明者らはこの問題
に対しては既に述べたような２重以上の多重トンネル接
合を用いることの有効性を見出し特許出願している。し
かし、多重トンネル接合を用いても従来のＭＲＡＭアー
キテクチャでは出力電圧はまだ十分とは言えない。
は、室温でのＭＲ変化率が２０％以上と大きく、かつ抵
抗が大きいのでより大きな出力電圧が得られること、ま
た、読み出し時にスピン反転をする必要が無く、それだ
け読み出し電流が小さくて済むことなどの特長があり、
高速書き込み・読み出しの可能な低消費電力型の不揮発
メモリとして期待されている。しかし、ＴＭＲ素子はバ
イアス電圧とともにＴＭＲが大きく低下し、通常300〜4
00 mV程度のバイアス電圧が印加されるとＴＭＲ効果は
半減する。ＭＲＡＭは電流駆動型であるので、一定の読
み出し電流を流して信号電圧を得る方式が取られるが、
高速読み出しのためにはセンス電流は少なくとも10μＡ
程度必要なため、トンネル磁気抵抗効果素子の接合抵抗
の大きさを考えると、300〜400 mV程度のバイアスが印
加されるのは避けられず、ＴＭＲ効果のバイアス電圧に
よる低下は大きな問題であった。本発明者らはこの問題
に対しては既に述べたような２重以上の多重トンネル接
合を用いることの有効性を見出し特許出願している。し
かし、多重トンネル接合を用いても従来のＭＲＡＭアー
キテクチャでは出力電圧はまだ十分とは言えない。
【００１０】従来のＭＲＡＭアーキテクチャは図８の回
路図に示すように、強磁性トンネル接合（以下、ＭＴＪ
とする）素子１ａ，１ｂとビット線２を、ワード線３
ａ，３ｂによってＯＮ/ＯＦＦ制御される素子選択用ト
ランジスタ４ａ，４ｂを介して並列接続する。個々のＭ
ＴＪ素子１ａ，１ｂと素子選択用トランジスタ４ａ，４
ｂは直列接続する。図８中の５はビット線２の選択用ト
ランジスタ、６はセンスアンプ、７は参照セルに接続さ
れるビット線、８はＴＭＲ素子１ａ，１ｂのトランジス
タ４ａ，４ｂと接続される端の他端に接続されるプレー
ト線である。
路図に示すように、強磁性トンネル接合（以下、ＭＴＪ
とする）素子１ａ，１ｂとビット線２を、ワード線３
ａ，３ｂによってＯＮ/ＯＦＦ制御される素子選択用ト
ランジスタ４ａ，４ｂを介して並列接続する。個々のＭ
ＴＪ素子１ａ，１ｂと素子選択用トランジスタ４ａ，４
ｂは直列接続する。図８中の５はビット線２の選択用ト
ランジスタ、６はセンスアンプ、７は参照セルに接続さ
れるビット線、８はＴＭＲ素子１ａ，１ｂのトランジス
タ４ａ，４ｂと接続される端の他端に接続されるプレー
ト線である。
【００１１】この回路では、読み出し時にＭＴＪ素子１
ａ，１ｂに接続したトランジスタ４ａ，４ｂに電流を流
す必要があるため、トランジスタ特性にバラツキがある
とそれに起因するノイズが無視できない。例えば、図８
において読み出しは通常、ビット線７に接続される参照
セルの電圧と比較して“１”，“０”を判定して行う
が、読み出し信号電圧をＶs、読み出し電流をＩs、ＭＴ
Ｊ素子１ａ，１ｂの抵抗をＲ、そのＴＭＲの抵抗変化率
をＭＲ，トランジスタの抵抗をｒ，そのバラツキをβと
書くと、 Ｖs =ＴＭＲxＲxＩs/2-βｒｌｓ （１） となる。
ａ，１ｂに接続したトランジスタ４ａ，４ｂに電流を流
す必要があるため、トランジスタ特性にバラツキがある
とそれに起因するノイズが無視できない。例えば、図８
において読み出しは通常、ビット線７に接続される参照
セルの電圧と比較して“１”，“０”を判定して行う
が、読み出し信号電圧をＶs、読み出し電流をＩs、ＭＴ
Ｊ素子１ａ，１ｂの抵抗をＲ、そのＴＭＲの抵抗変化率
をＭＲ，トランジスタの抵抗をｒ，そのバラツキをβと
書くと、 Ｖs =ＴＭＲxＲxＩs/2-βｒｌｓ （１） となる。
【００１２】すなわち、信号電圧はＴＭＲ効果に伴う抵
抗変化の半分しか利用できず、しかもトランジスタ特性
のバラツキがノイズとなって信号電圧を低下させてしま
う。このため、このようなＭＲＡＭの信号対雑音比Ｓ/
Ｎ比は30dB程度と小さい。これは参照セルを用いるアー
キテクチャがもたらす結果である。例えば、トランジス
タ１ａ，１ｂに対する通常の値β＝0.2を用い、ｒ=1k
Ω、Ｉs＝10μA，Ｒ=40kΩ、ＴＭＲ＝25%とするとＶs=4
8mV、βｒｌｓ＝2mVである。従って、Ｓ/Ｎ比は20log
（48/2）=27.6dBとなる。
抗変化の半分しか利用できず、しかもトランジスタ特性
のバラツキがノイズとなって信号電圧を低下させてしま
う。このため、このようなＭＲＡＭの信号対雑音比Ｓ/
Ｎ比は30dB程度と小さい。これは参照セルを用いるアー
キテクチャがもたらす結果である。例えば、トランジス
タ１ａ，１ｂに対する通常の値β＝0.2を用い、ｒ=1k
Ω、Ｉs＝10μA，Ｒ=40kΩ、ＴＭＲ＝25%とするとＶs=4
8mV、βｒｌｓ＝2mVである。従って、Ｓ/Ｎ比は20log
（48/2）=27.6dBとなる。
【００１３】このようなＳ/Ｎ比の改善を図るために、
二つのトランジスタと二つのＭＴＪ素子を１ビットとし
て用い、二つのＭＴＪ素子には常に磁化が互いに反平行
になるように書き込み、差動検出法で読み出すというア
ーキテクチャが提案されている（ISSCC国際会議発表、2
000年2月）。
二つのトランジスタと二つのＭＴＪ素子を１ビットとし
て用い、二つのＭＴＪ素子には常に磁化が互いに反平行
になるように書き込み、差動検出法で読み出すというア
ーキテクチャが提案されている（ISSCC国際会議発表、2
000年2月）。
【００１４】一方、素子選択用にトランジスタを用いる
とトランジスタのサイズがＭＴＪ素子よりも大きいため
にビットサイズが大きくなり、ＭＲＡＭの大容量化はト
ランジスタで規定されてしまうという欠点がある。これ
を解消するためにトランジスタの代わりにダイオードを
用い、これとＭＴＪ素子を直列接続した構造が提案され
ている。（Proc. of Int'l. Non. Volatile Memory Tec
hnology Conf. P47 (1998), IEEE Trans. Mag. 35, 283
2 (1999)）。
とトランジスタのサイズがＭＴＪ素子よりも大きいため
にビットサイズが大きくなり、ＭＲＡＭの大容量化はト
ランジスタで規定されてしまうという欠点がある。これ
を解消するためにトランジスタの代わりにダイオードを
用い、これとＭＴＪ素子を直列接続した構造が提案され
ている。（Proc. of Int'l. Non. Volatile Memory Tec
hnology Conf. P47 (1998), IEEE Trans. Mag. 35, 283
2 (1999)）。
【００１５】
【発明が解決しようとする課題】上述の、２つのトラン
ジスタと２つのＭＴＪ素子を１ビットとして用い、二つ
のＭＴＪ素子には常に磁化が互いに反平行になるように
書き込み、差動検出法で読み出す方式では差動検出する
ための参照セルが不要となり、信号電圧はＶs =ＴＭＲx
ＲxＩsとなり、（１）式の２倍以上と大きくなる。しか
し、２素子で１ビットを構成するため１ビットのセルサ
イズが大きく、大容量ＭＲＡＭを実現することは困難と
考えられる。
ジスタと２つのＭＴＪ素子を１ビットとして用い、二つ
のＭＴＪ素子には常に磁化が互いに反平行になるように
書き込み、差動検出法で読み出す方式では差動検出する
ための参照セルが不要となり、信号電圧はＶs =ＴＭＲx
ＲxＩsとなり、（１）式の２倍以上と大きくなる。しか
し、２素子で１ビットを構成するため１ビットのセルサ
イズが大きく、大容量ＭＲＡＭを実現することは困難と
考えられる。
【００１６】また、トランジスタの代わりにダイオード
を用い、これとＭＴＪ素子を直列接続した構造では、情
報の読み出しは上述と同じように参照セルが必要にな
り、Ｓ/Ｎ比が悪いと言う問題を抱えている。
を用い、これとＭＴＪ素子を直列接続した構造では、情
報の読み出しは上述と同じように参照セルが必要にな
り、Ｓ/Ｎ比が悪いと言う問題を抱えている。
【００１７】本発明の課題はこのような状況に鑑み、大
きな信号電圧と大きなＳ/Ｎをもち、大容量化に寄与す
る新しい磁気メモリ装置の提供にある。
きな信号電圧と大きなＳ/Ｎをもち、大容量化に寄与す
る新しい磁気メモリ装置の提供にある。
【００１８】
【問題を解決するための手段】上記課題に鑑み、第一発
明は、磁化方向が固定された第１強磁性磁化固着膜と、
第１強磁性磁化固着膜と近接配置された第１トンネル絶
縁膜と、第１トンネル絶縁膜を介して第１強磁性磁化固
着膜と対向配置され外部磁界により磁化の向きが変わる
第１磁性層、第１強磁性層と反強磁性結合して外部磁界
によって磁化の向きが変わる第２磁性層、及び第１及び
第２強磁性層間に配置され第１及び第２磁性層を反強磁
性磁気結合させる非磁性導電層を備えた磁気記憶膜と、
磁気記憶膜に近接配置された第２トンネル絶縁膜と、第
２トンネル絶縁膜を介して第２磁性層に対向配置された
第２強磁性磁化固着膜とを備えるトンネル接合素子、磁
気記憶膜に電気接続する第１配線、第１強磁性磁化固着
膜に電気接続する第２配線、及び第２強磁性磁化固着膜
に電気接続する第３配線を備えることを特徴とする磁気
メモリ装置を提供する。
明は、磁化方向が固定された第１強磁性磁化固着膜と、
第１強磁性磁化固着膜と近接配置された第１トンネル絶
縁膜と、第１トンネル絶縁膜を介して第１強磁性磁化固
着膜と対向配置され外部磁界により磁化の向きが変わる
第１磁性層、第１強磁性層と反強磁性結合して外部磁界
によって磁化の向きが変わる第２磁性層、及び第１及び
第２強磁性層間に配置され第１及び第２磁性層を反強磁
性磁気結合させる非磁性導電層を備えた磁気記憶膜と、
磁気記憶膜に近接配置された第２トンネル絶縁膜と、第
２トンネル絶縁膜を介して第２磁性層に対向配置された
第２強磁性磁化固着膜とを備えるトンネル接合素子、磁
気記憶膜に電気接続する第１配線、第１強磁性磁化固着
膜に電気接続する第２配線、及び第２強磁性磁化固着膜
に電気接続する第３配線を備えることを特徴とする磁気
メモリ装置を提供する。
【００１９】上記課題に鑑み、第二発明は、磁化方向が
固定された第１強磁性磁化固着膜と、第１磁性膜と近接
配置された第１トンネル絶縁膜と、第１トンネル絶縁膜
を介して第１強磁性磁化固着膜と対向配置され、外部磁
界により磁化の向きが変わる第１磁性層、第１磁性層と
反強磁性結合して前記外部磁界によって磁化の向きが変
わる第２磁性層、及び第１及び第２磁性層間に配置され
第１及び第２磁性層を反強磁性結合させる非磁性導電層
を備える磁気記憶膜と、磁気記憶膜に近接配置された第
２トンネル絶縁膜と、第２トンネル絶縁膜を介して第２
磁性層に対向配置された第２強磁性磁化固着膜と、磁気
記憶膜から第１強磁性磁化固着膜へ流れる第１トンネル
電流と、磁気記憶膜から第２強磁性磁化固着膜へ流れる
第２トンネル電流の電流値、あるいは負荷電圧を差動方
式で検出することを特徴とする磁気メモリ装置を提供す
る。
固定された第１強磁性磁化固着膜と、第１磁性膜と近接
配置された第１トンネル絶縁膜と、第１トンネル絶縁膜
を介して第１強磁性磁化固着膜と対向配置され、外部磁
界により磁化の向きが変わる第１磁性層、第１磁性層と
反強磁性結合して前記外部磁界によって磁化の向きが変
わる第２磁性層、及び第１及び第２磁性層間に配置され
第１及び第２磁性層を反強磁性結合させる非磁性導電層
を備える磁気記憶膜と、磁気記憶膜に近接配置された第
２トンネル絶縁膜と、第２トンネル絶縁膜を介して第２
磁性層に対向配置された第２強磁性磁化固着膜と、磁気
記憶膜から第１強磁性磁化固着膜へ流れる第１トンネル
電流と、磁気記憶膜から第２強磁性磁化固着膜へ流れる
第２トンネル電流の電流値、あるいは負荷電圧を差動方
式で検出することを特徴とする磁気メモリ装置を提供す
る。
【００２０】また、上記課題に鑑み、第三発明は、磁化
方向が固定された第１強磁性磁化固着膜、第１強磁性磁
化固着膜と近接配置された第１トンネル絶縁膜、及び第
１トンネル絶縁膜を介して第１強磁性磁化固着膜対向配
置され外部磁界によって磁化の向きが変わる第１磁性膜
を備え、第１磁性膜の磁化の向きが固定磁化の向きと略
平行状態で電気抵抗が低く、第１磁性膜の磁化の向きが
固定磁化の向き略反平行状態で電気抵抗が高い第１トン
ネル接合部と、磁化方向が固定された第２強磁性磁化固
着膜、第２強磁性磁化固着膜と近接配置された第２トン
ネル絶縁膜、及び前記第２トンネル絶縁膜を介して第２
強磁性磁化固着膜膜と対向配置され、外部磁界によって
磁化の向きが変わる第２磁性膜を備え、第２磁性膜の磁
化の向きが固定磁化の向きと略平行状態で電気抵抗が低
く、第２磁性膜の磁化の向きが固定磁化の向き略反平行
状態で電気抵抗が高い第２トンネル接合部と、第１及び
前記第２磁性膜を電気的に接続する非磁性導電膜と、非
磁性導電膜に電気接続するセルスイッチと、第１強磁性
磁化固着膜に電気接続する第２配線、及び第２強磁性磁
化固着膜に電気接続する第３配線を備えることを特徴と
する磁気メモリ装置を提供する。
方向が固定された第１強磁性磁化固着膜、第１強磁性磁
化固着膜と近接配置された第１トンネル絶縁膜、及び第
１トンネル絶縁膜を介して第１強磁性磁化固着膜対向配
置され外部磁界によって磁化の向きが変わる第１磁性膜
を備え、第１磁性膜の磁化の向きが固定磁化の向きと略
平行状態で電気抵抗が低く、第１磁性膜の磁化の向きが
固定磁化の向き略反平行状態で電気抵抗が高い第１トン
ネル接合部と、磁化方向が固定された第２強磁性磁化固
着膜、第２強磁性磁化固着膜と近接配置された第２トン
ネル絶縁膜、及び前記第２トンネル絶縁膜を介して第２
強磁性磁化固着膜膜と対向配置され、外部磁界によって
磁化の向きが変わる第２磁性膜を備え、第２磁性膜の磁
化の向きが固定磁化の向きと略平行状態で電気抵抗が低
く、第２磁性膜の磁化の向きが固定磁化の向き略反平行
状態で電気抵抗が高い第２トンネル接合部と、第１及び
前記第２磁性膜を電気的に接続する非磁性導電膜と、非
磁性導電膜に電気接続するセルスイッチと、第１強磁性
磁化固着膜に電気接続する第２配線、及び第２強磁性磁
化固着膜に電気接続する第３配線を備えることを特徴と
する磁気メモリ装置を提供する。
【００２１】第一発明の磁気メモリ装置において、磁気
記憶膜から第１強磁性磁化固着膜へ流れる第１トンネル
電流と、磁気記憶膜から第２強磁性磁化固着膜へ流れる
第２トンネル電流との電流差、あるいは負荷電圧差を差
動方式で検出する手段を備えることが好ましい。
記憶膜から第１強磁性磁化固着膜へ流れる第１トンネル
電流と、磁気記憶膜から第２強磁性磁化固着膜へ流れる
第２トンネル電流との電流差、あるいは負荷電圧差を差
動方式で検出する手段を備えることが好ましい。
【００２２】第二発明の磁気メモリ装置において、磁気
記憶膜に電気接続する第１配線、第１強磁性磁化固着膜
に電気接続する第２配線、及び第２強磁性磁化固着膜に
電気接続する第３配線を備えることが好ましい。
記憶膜に電気接続する第１配線、第１強磁性磁化固着膜
に電気接続する第２配線、及び第２強磁性磁化固着膜に
電気接続する第３配線を備えることが好ましい。
【００２３】第一乃び第二発明の磁気メモリ装置は次の
形態を備えることが好ましい。 １）第１強磁性磁化固着膜、第１トンネル接合膜、第１
磁性層、非磁性導電層、第２磁性層 、第２トンネ
ル接合膜、及び第２強磁性磁化固着膜は積層形成されて
いる。 ２）磁気記憶膜は第１配線を介してセルトランジスタの
ソース・ドレイン電極の一方に接続 されている。 ３）第２及び第３配線は夫々の一端で同一のセンスアン
プに接続されている。 ４）トンネル接合素子及びセルトランジスタからなるメ
モリセルを行方向及び列方向にアレ イ状に備る。 ５）列方向に伸びる第１配線及び行方向に伸びる第２及
び第３配線を複数本備える。 ６）列方向にアレイ状に並ぶ複数のセルトランジスタの
ゲート電極は一本の配線に共通接続 されている。 ７）行方向にアレイ状に並ぶ複数のトンネル接合素子
は、第２及び第３配線に共通接続され ている。 ８）第２及び第３配線はトンネル接合素子を上下から挟
み、第２及び第３の配線と交差する 磁気書き込み
用配線を２本備える。 ９）第２及び第３配線のいずれかとセンスアンプとの間
にスイッチを備え、第２及び第３の 配線と交差す
る磁気書き込み用配線を１本備える。 １０）第１強磁性磁化固着膜及び第２強磁性磁化固着膜
のうち、基板主面より最も離れて形 成された強磁
性磁化固着膜と同一層上に形成され、第１配線と磁気記
憶膜を電気的に 接続する電極膜を備える。 １１）磁気記憶膜は第１配線を介してダイオードに接続
されている。 １２）非磁性導電層は、Ｃｕ，Ｒｕ，Ｃｒ,Ｒｅ，Ｉｒ
から選ばれる金属、あるいはＣｕ， Ｒｕ，Ｃｒ,
Ｒｅ，Ｉｒを５０ａｔｏｍ％以上含む合金からなる。 １３） 第１及び第２の磁性層の厚さが互いに異な
る。 １４） 第１及び第２の磁性層は、互いに磁気モーメ
ントの異なる磁性材料からなる。
形態を備えることが好ましい。 １）第１強磁性磁化固着膜、第１トンネル接合膜、第１
磁性層、非磁性導電層、第２磁性層 、第２トンネ
ル接合膜、及び第２強磁性磁化固着膜は積層形成されて
いる。 ２）磁気記憶膜は第１配線を介してセルトランジスタの
ソース・ドレイン電極の一方に接続 されている。 ３）第２及び第３配線は夫々の一端で同一のセンスアン
プに接続されている。 ４）トンネル接合素子及びセルトランジスタからなるメ
モリセルを行方向及び列方向にアレ イ状に備る。 ５）列方向に伸びる第１配線及び行方向に伸びる第２及
び第３配線を複数本備える。 ６）列方向にアレイ状に並ぶ複数のセルトランジスタの
ゲート電極は一本の配線に共通接続 されている。 ７）行方向にアレイ状に並ぶ複数のトンネル接合素子
は、第２及び第３配線に共通接続され ている。 ８）第２及び第３配線はトンネル接合素子を上下から挟
み、第２及び第３の配線と交差する 磁気書き込み
用配線を２本備える。 ９）第２及び第３配線のいずれかとセンスアンプとの間
にスイッチを備え、第２及び第３の 配線と交差す
る磁気書き込み用配線を１本備える。 １０）第１強磁性磁化固着膜及び第２強磁性磁化固着膜
のうち、基板主面より最も離れて形 成された強磁
性磁化固着膜と同一層上に形成され、第１配線と磁気記
憶膜を電気的に 接続する電極膜を備える。 １１）磁気記憶膜は第１配線を介してダイオードに接続
されている。 １２）非磁性導電層は、Ｃｕ，Ｒｕ，Ｃｒ,Ｒｅ，Ｉｒ
から選ばれる金属、あるいはＣｕ， Ｒｕ，Ｃｒ,
Ｒｅ，Ｉｒを５０ａｔｏｍ％以上含む合金からなる。 １３） 第１及び第２の磁性層の厚さが互いに異な
る。 １４） 第１及び第２の磁性層は、互いに磁気モーメ
ントの異なる磁性材料からなる。
【００２４】第三発明の磁気メモリ装置において、第１
及び第２トンネル接合部、及びセルスイッチから構成さ
れるメモリセルをアレイ状に備える。また、第１及び第
２トンネル接合部は常に互いの磁化が反平行と平行であ
る（常に互いの抵抗は高抵抗と低抵抗の組み合わせにな
る）。また、第１トンネル接合及び第２トンネル接合
は、第１及び第２磁性膜間に非磁性導電膜が配置される
ように積層形成される。また、セルスイッチはトランジ
スタまたはダイオードで構成することができる。また、 １５） 第１強磁性磁化固着膜、第１トンネル接合膜、
第１磁性層、非磁性導電層、第２磁性層、第２トンネル
接合膜、及び第２強磁性磁化固着膜は積層形成されてい
る。 １６） 第２及び第３配線は夫々の一端で同一のセンス
アンプに接続されている。 １７） トンネル接合素子及びセルスイッチからなるメ
モリセルを行方向及び列方向にアレイ状に備る。 １８） 列方向に伸びる第１配線及び行方向に伸びる第
２及び第３配線を複数本備える。 １９） 列方向にアレイ状に並ぶ複数のセルトランジス
タのゲート電極は一本の配線に共通接続されている。 ２０） 行方向にアレイ状に並ぶ複数のトンネル接合素
子は、第２及び第３配線に共通接続されている。 ２１） 第２及び第３配線はトンネル接合素子を上下か
ら挟み、第２及び第３の配線と交差する磁気書き込み用
配線を２本備える。 ２２）第２及び第３配線のいずれかとセンスアンプとの
間にスイッチを備え、第２及び第３の配線と交差する磁
気書き込み用配線を１本備える。 ２３） 第１強磁性磁化固着膜及び第２強磁性磁化固着
膜のうち、基板主面より最も離れて形成された強磁性磁
化固着膜と同一層上に形成され、第１配線と磁気記憶膜
を電気的に接続する電極膜を備える。 ２４） 非磁性導電層は、Ｃｕ，Ｒｕ，Ｃｒ,Ｒｅ，Ｉ
ｒから選ばれる金属、あるいはＣｕ，Ｒｕ，Ｃｒ,Ｒ
ｅ，Ｉｒを５０ａｔｏｍ％以上含む合金からなる。
及び第２トンネル接合部、及びセルスイッチから構成さ
れるメモリセルをアレイ状に備える。また、第１及び第
２トンネル接合部は常に互いの磁化が反平行と平行であ
る（常に互いの抵抗は高抵抗と低抵抗の組み合わせにな
る）。また、第１トンネル接合及び第２トンネル接合
は、第１及び第２磁性膜間に非磁性導電膜が配置される
ように積層形成される。また、セルスイッチはトランジ
スタまたはダイオードで構成することができる。また、 １５） 第１強磁性磁化固着膜、第１トンネル接合膜、
第１磁性層、非磁性導電層、第２磁性層、第２トンネル
接合膜、及び第２強磁性磁化固着膜は積層形成されてい
る。 １６） 第２及び第３配線は夫々の一端で同一のセンス
アンプに接続されている。 １７） トンネル接合素子及びセルスイッチからなるメ
モリセルを行方向及び列方向にアレイ状に備る。 １８） 列方向に伸びる第１配線及び行方向に伸びる第
２及び第３配線を複数本備える。 １９） 列方向にアレイ状に並ぶ複数のセルトランジス
タのゲート電極は一本の配線に共通接続されている。 ２０） 行方向にアレイ状に並ぶ複数のトンネル接合素
子は、第２及び第３配線に共通接続されている。 ２１） 第２及び第３配線はトンネル接合素子を上下か
ら挟み、第２及び第３の配線と交差する磁気書き込み用
配線を２本備える。 ２２）第２及び第３配線のいずれかとセンスアンプとの
間にスイッチを備え、第２及び第３の配線と交差する磁
気書き込み用配線を１本備える。 ２３） 第１強磁性磁化固着膜及び第２強磁性磁化固着
膜のうち、基板主面より最も離れて形成された強磁性磁
化固着膜と同一層上に形成され、第１配線と磁気記憶膜
を電気的に接続する電極膜を備える。 ２４） 非磁性導電層は、Ｃｕ，Ｒｕ，Ｃｒ,Ｒｅ，Ｉ
ｒから選ばれる金属、あるいはＣｕ，Ｒｕ，Ｃｒ,Ｒ
ｅ，Ｉｒを５０ａｔｏｍ％以上含む合金からなる。
【００２５】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の磁気メモリ装置の回路構成に関する第１の実施形態
を、図１の回路図を用いて説明する。
明の磁気メモリ装置の回路構成に関する第１の実施形態
を、図１の回路図を用いて説明する。
【００２６】本発明の磁気メモリ装置は、構成する複数
のメモリセルの夫々に２つ以上のトンネル接合を備え
る。第１の実施形態ではトンネル接合を２つ備える２重
トンネル接合素子１１を用いて説明するが、これを多重
トンネル接合に拡張した形態も本発明に含まれる。
のメモリセルの夫々に２つ以上のトンネル接合を備え
る。第１の実施形態ではトンネル接合を２つ備える２重
トンネル接合素子１１を用いて説明するが、これを多重
トンネル接合に拡張した形態も本発明に含まれる。
【００２７】図１に示す２重トンネル接合素子１１ａ，
１１ｂの構成を１１ａの素子を用いて説明する。素子１
１ａは、第１の強磁性磁化固着膜／第１のトンネル絶縁
膜／第１磁性層からなるトンネル接合１１ａ−１と、第
２の強磁性層／第２のトンネル絶縁膜／第２の強磁性磁
化固着膜からなるトンネル接合１１ａ−２を備える。こ
れらが順次積層されると、第１の強磁性磁化固着膜／第
１トンネル絶縁膜／第１磁性層／非磁性導電層／第２磁
性層／第２トンネル絶縁膜／第２の強磁性磁化固着膜の
ような積層順となる。
１１ｂの構成を１１ａの素子を用いて説明する。素子１
１ａは、第１の強磁性磁化固着膜／第１のトンネル絶縁
膜／第１磁性層からなるトンネル接合１１ａ−１と、第
２の強磁性層／第２のトンネル絶縁膜／第２の強磁性磁
化固着膜からなるトンネル接合１１ａ−２を備える。こ
れらが順次積層されると、第１の強磁性磁化固着膜／第
１トンネル絶縁膜／第１磁性層／非磁性導電層／第２磁
性層／第２トンネル絶縁膜／第２の強磁性磁化固着膜の
ような積層順となる。
【００２８】第１及び第２強磁性磁化固着膜は、磁化が
固定された強磁性膜であり、信号磁界の中でもその磁化
は変化しない。第１及び第２磁性層は、間に挿入される
非磁性導電層が第１及び第２磁性層の互いの磁化を常に
反強磁性結合させる。第１及び第２磁性層、及び非磁性
導電層をまとめて磁化記憶膜とするが、信号磁界の印加
によって磁化の向きが変わるのは第１及び第２磁性層で
ある。
固定された強磁性膜であり、信号磁界の中でもその磁化
は変化しない。第１及び第２磁性層は、間に挿入される
非磁性導電層が第１及び第２磁性層の互いの磁化を常に
反強磁性結合させる。第１及び第２磁性層、及び非磁性
導電層をまとめて磁化記憶膜とするが、信号磁界の印加
によって磁化の向きが変わるのは第１及び第２磁性層で
ある。
【００２９】このトンネル接合素子１１ａ，１１ｂの記
憶情報の差動検出について、図１のトンネル接合素子１
１ａを用いて説明する。情報の記憶は、常に各トンネル
接合１１ａ−１，１１ａ−２の一方が低抵抗ＲP、他方
が高抵抗ＲAPとなるように行う。ここで、低抵抗Ｒ
Pは、同じトンネル接合を構成する磁性層と強磁性磁化
固着膜の磁化が互いに平行の状態での抵抗であり、高抵
抗ＲAPは強磁性層と強磁性固着膜の磁化が互いに反平行
の状態での抵抗である。
憶情報の差動検出について、図１のトンネル接合素子１
１ａを用いて説明する。情報の記憶は、常に各トンネル
接合１１ａ−１，１１ａ−２の一方が低抵抗ＲP、他方
が高抵抗ＲAPとなるように行う。ここで、低抵抗Ｒ
Pは、同じトンネル接合を構成する磁性層と強磁性磁化
固着膜の磁化が互いに平行の状態での抵抗であり、高抵
抗ＲAPは強磁性層と強磁性固着膜の磁化が互いに反平行
の状態での抵抗である。
【００３０】このトンネル接合１１ａ−１，１１ａ−２
に互いに逆方向のトンネル電流を流すと、各接合を流れ
るトンネル電流値あるいは負荷電圧の差は和として差動
検出できる。互いに逆方向のトンネル電流とは、トンネ
ル接合１１ａ−１では、第１の磁性層から第１のトンネ
ル絶縁膜を介して第１の磁性磁化固着膜へ流れ、トンネ
ル接合１１ａ−２では、第２磁性層から第２のトンネル
絶縁膜を介して第２の磁性磁化固着膜へ流れる電流であ
る。あるいは、第１の磁性磁化固着膜から第１のトンネ
ル絶縁膜を介して第１磁性層へ、また、第２の磁性磁化
固着膜から第２のトンネル絶縁膜を介して第２磁性層へ
流れる電流でもよい。
に互いに逆方向のトンネル電流を流すと、各接合を流れ
るトンネル電流値あるいは負荷電圧の差は和として差動
検出できる。互いに逆方向のトンネル電流とは、トンネ
ル接合１１ａ−１では、第１の磁性層から第１のトンネ
ル絶縁膜を介して第１の磁性磁化固着膜へ流れ、トンネ
ル接合１１ａ−２では、第２磁性層から第２のトンネル
絶縁膜を介して第２の磁性磁化固着膜へ流れる電流であ
る。あるいは、第１の磁性磁化固着膜から第１のトンネ
ル絶縁膜を介して第１磁性層へ、また、第２の磁性磁化
固着膜から第２のトンネル絶縁膜を介して第２磁性層へ
流れる電流でもよい。
【００３１】この２重トンネル接合素子１１ａは、第１
の強磁性磁化固着膜がビット線１３へ、第２の強磁性磁
化固着膜がビット線１２へ接続されて共通のセンスアン
プ１７に接続されるので、互いに逆方向の電流を流すこ
とにより電流差あるいは負荷電圧差の差動検出が可能に
なる。
の強磁性磁化固着膜がビット線１３へ、第２の強磁性磁
化固着膜がビット線１２へ接続されて共通のセンスアン
プ１７に接続されるので、互いに逆方向の電流を流すこ
とにより電流差あるいは負荷電圧差の差動検出が可能に
なる。
【００３２】記憶膜は図１のトランジスタ１４ａのソー
ス・ドレインに電気接続される。これは、記憶膜を構成
する第１磁性層、非磁性導電層、第２磁性層の全て、あ
るいはいずれかが導電層を介してソース・ドレインに電
気接続される構成とできる。
ス・ドレインに電気接続される。これは、記憶膜を構成
する第１磁性層、非磁性導電層、第２磁性層の全て、あ
るいはいずれかが導電層を介してソース・ドレインに電
気接続される構成とできる。
【００３３】ビット線１２、１３には２重トンネル接合
素子１１ａと同じ構成を持つ他の２重トンネル接合素
子、例えば、図１の２重トンネル接合素子１１ｂが素子
１１ａと同じ形式で並列接続される。また、その２重ト
ンネル接合素子１１ｂの記憶膜とセルトランジスタ１４
ｂとの接続も２重トンネル接合素子１１ａのそれと同様
に行う。
素子１１ａと同じ構成を持つ他の２重トンネル接合素
子、例えば、図１の２重トンネル接合素子１１ｂが素子
１１ａと同じ形式で並列接続される。また、その２重ト
ンネル接合素子１１ｂの記憶膜とセルトランジスタ１４
ｂとの接続も２重トンネル接合素子１１ａのそれと同様
に行う。
【００３４】同じビット線１２，１３に接続されるトン
ネル接合素子は２個以上複数設けることが可能であり、
図１のビット線１２、１３の伸びる方向にアレイ状に配
置される。また、図１の同じビット線に接続されるメモ
リセルのセルトランジスタ１４ａ，１４ｂは、ソース・
ドレインの多端がパストランジスタ１５のソース・ドレ
インに共通接続される。各セルトランジスタのゲートは
対応するワード線１６ａ，１６ｂに接続される。この
際、図示しないが、ワード線の長さ方向にアレイ状に配
置されたメモリセルのセルトランジスタのゲート電極は
同一のワード線に共通接続することができる。
ネル接合素子は２個以上複数設けることが可能であり、
図１のビット線１２、１３の伸びる方向にアレイ状に配
置される。また、図１の同じビット線に接続されるメモ
リセルのセルトランジスタ１４ａ，１４ｂは、ソース・
ドレインの多端がパストランジスタ１５のソース・ドレ
インに共通接続される。各セルトランジスタのゲートは
対応するワード線１６ａ，１６ｂに接続される。この
際、図示しないが、ワード線の長さ方向にアレイ状に配
置されたメモリセルのセルトランジスタのゲート電極は
同一のワード線に共通接続することができる。
【００３５】第１の実施形態では、１トランジスタと２
重トンネル接合素子によって１メモリセルを構成して差
動方式を実現することができ、参照セルを用いる必要が
なくなるとともに、ビットサイズの縮小に大きく寄与で
き、メモリ装置の大容量化が可能である。また、セルト
ランジスタのバラツキの問題を低減できるためノイズを
大幅に低減でき、その結果従来のＭＲＡＭに比べ１０倍
以上大きなＳ／Ｎ比が得られる。また、２重以上の多重
トンネル接合を用いるためＴＭＲのバイアス依存性も小
さい。また、記憶膜が反強磁性的に結合した第１及び第
２の強磁性層を備えているため反磁界が小さく、メモリ
セルが小さくなっても小電流で効率的な書き込みが可能
であるため消費電力の小さい大容量不揮発メモリを提供
できる。 （第２の実施の形態）第２の実施形態では、第１の実施
形態において説明した回路を構成するメモリ装置の構造
と、磁気情報の書き込み／読み出しについて図２の断面
図を用いて説明する。尚、図２のうち、図１と同一の構
成には同一の符号を付し、その詳細な説明は省略する。
重トンネル接合素子によって１メモリセルを構成して差
動方式を実現することができ、参照セルを用いる必要が
なくなるとともに、ビットサイズの縮小に大きく寄与で
き、メモリ装置の大容量化が可能である。また、セルト
ランジスタのバラツキの問題を低減できるためノイズを
大幅に低減でき、その結果従来のＭＲＡＭに比べ１０倍
以上大きなＳ／Ｎ比が得られる。また、２重以上の多重
トンネル接合を用いるためＴＭＲのバイアス依存性も小
さい。また、記憶膜が反強磁性的に結合した第１及び第
２の強磁性層を備えているため反磁界が小さく、メモリ
セルが小さくなっても小電流で効率的な書き込みが可能
であるため消費電力の小さい大容量不揮発メモリを提供
できる。 （第２の実施の形態）第２の実施形態では、第１の実施
形態において説明した回路を構成するメモリ装置の構造
と、磁気情報の書き込み／読み出しについて図２の断面
図を用いて説明する。尚、図２のうち、図１と同一の構
成には同一の符号を付し、その詳細な説明は省略する。
【００３６】本実施形態の２重トンネル接合素子１１
は、第１の強磁性磁化固着膜２１／第１のトンネル絶縁
膜２２／第１磁性層２３／非磁性導電層２４／第２磁性
層２５／第２のトンネル絶縁膜２６／第２の強磁性磁化
固着膜２７が順次積層形成され、第１磁性層２３／非磁
性導電層２４／第２磁性層は記憶膜２８を構成する。こ
の素子１１は、第１の強磁性磁化固着膜２１／第１のト
ンネル絶縁膜２２／第１磁性層２３によって第１のトン
ネル接合が、第２磁性層２５／第２のトンネル絶縁膜２
６／第２の強磁性磁化固着膜２７によって第２のトンネ
ル接合が構成されている。記憶膜２８は３層構造である
が、さらに多層膜とすることも可能である。尚、図２乃
至図４、図６及び図７中のハッチング（斜線）を付した
箇所は層間絶縁膜である。
は、第１の強磁性磁化固着膜２１／第１のトンネル絶縁
膜２２／第１磁性層２３／非磁性導電層２４／第２磁性
層２５／第２のトンネル絶縁膜２６／第２の強磁性磁化
固着膜２７が順次積層形成され、第１磁性層２３／非磁
性導電層２４／第２磁性層は記憶膜２８を構成する。こ
の素子１１は、第１の強磁性磁化固着膜２１／第１のト
ンネル絶縁膜２２／第１磁性層２３によって第１のトン
ネル接合が、第２磁性層２５／第２のトンネル絶縁膜２
６／第２の強磁性磁化固着膜２７によって第２のトンネ
ル接合が構成されている。記憶膜２８は３層構造である
が、さらに多層膜とすることも可能である。尚、図２乃
至図４、図６及び図７中のハッチング（斜線）を付した
箇所は層間絶縁膜である。
【００３７】記憶膜２８を構成する第１及び第２磁性層
２３、２５は互いに反強磁性的に磁気結合している。つ
まり、第１及び第２磁性層２３、２５の磁化は互いに逆
向きに保持され、外部磁界によって反転した後も互いの
磁化は逆向きに維持される。このような反強磁性的磁気
結合は、第１及び第２磁性層２３，２５間へ薄い非磁性
導電層２４を挿入することにより実現できる。
２３、２５は互いに反強磁性的に磁気結合している。つ
まり、第１及び第２磁性層２３、２５の磁化は互いに逆
向きに保持され、外部磁界によって反転した後も互いの
磁化は逆向きに維持される。このような反強磁性的磁気
結合は、第１及び第２磁性層２３，２５間へ薄い非磁性
導電層２４を挿入することにより実現できる。
【００３８】第１及び第２強磁性層に交換結合を促す非
磁性導電層２４の材料は公知のものから選択可能である
が、Ｃｕ，Ｒｕ，Ｃｒ,Ｒｅ，Ｉｒやこれらの一つを５
０ａｔｏｍ％以上含む合金などを用いることが望まし
い。特に、Ｒｕ，Ｒｅ，Ｉｒは反強磁性交換結合が強
く、しかも薄い膜厚で反強磁性交換結合が得られるので
好ましい。
磁性導電層２４の材料は公知のものから選択可能である
が、Ｃｕ，Ｒｕ，Ｃｒ,Ｒｅ，Ｉｒやこれらの一つを５
０ａｔｏｍ％以上含む合金などを用いることが望まし
い。特に、Ｒｕ，Ｒｅ，Ｉｒは反強磁性交換結合が強
く、しかも薄い膜厚で反強磁性交換結合が得られるので
好ましい。
【００３９】また、低い電流磁界による磁化反転を促す
ためには、反強磁性結合した２つの磁性層は互いに磁化
の値が異なることが望ましい。そのために、第１及び第
２磁性層の膜厚が異なるか、あるいは異なる材料の磁性
層を用いることが好ましい。
ためには、反強磁性結合した２つの磁性層は互いに磁化
の値が異なることが望ましい。そのために、第１及び第
２磁性層の膜厚が異なるか、あるいは異なる材料の磁性
層を用いることが好ましい。
【００４０】第１及び第２の強磁性磁化固着膜２１、２
７の磁化は図２に示すように、互いに同じ方向に固着さ
れるており、反強磁性結合した第１及び第２磁性層２
３、２５の磁化が図２の“１”の状態から“０”の状態
へ反転することで、このメモリセルの記憶情報の変更が
行われる。
７の磁化は図２に示すように、互いに同じ方向に固着さ
れるており、反強磁性結合した第１及び第２磁性層２
３、２５の磁化が図２の“１”の状態から“０”の状態
へ反転することで、このメモリセルの記憶情報の変更が
行われる。
【００４１】図２の“１”の状態は、第１の強磁性磁化
固着膜２１と第１磁性層２３の磁化の向きが互いに反平
行であるから第１トンネル接合が高抵抗ＲAP、第２磁性
層２５と第２強磁性磁化固着膜２７の磁化の向きが互い
に平行であるから第２のトンネル接合は低抵抗ＲPとな
る。これに対し、図２の“０”の状態は、第１の強磁性
磁化固着膜２１と第１磁性層２３の磁化の向きが互いに
平行であるから第１のトンネル接合は低抵抗ＲP、第２
磁性層２５と第２強磁性磁化固着膜２７の磁化の向きが
互いに反平行であるから第２トンネル接合の抵抗は高抵
抗ＲAPとできる。
固着膜２１と第１磁性層２３の磁化の向きが互いに反平
行であるから第１トンネル接合が高抵抗ＲAP、第２磁性
層２５と第２強磁性磁化固着膜２７の磁化の向きが互い
に平行であるから第２のトンネル接合は低抵抗ＲPとな
る。これに対し、図２の“０”の状態は、第１の強磁性
磁化固着膜２１と第１磁性層２３の磁化の向きが互いに
平行であるから第１のトンネル接合は低抵抗ＲP、第２
磁性層２５と第２強磁性磁化固着膜２７の磁化の向きが
互いに反平行であるから第２トンネル接合の抵抗は高抵
抗ＲAPとできる。
【００４２】次に、このような記憶情報の書き込み方法
について説明する。情報を記憶させるには、図２のワー
ド線（ＷＬ）２９，３０に信号電流を流することで行
う。ＷＬ２９は、図２の紙面の左右方向に長く伸び、Ｗ
Ｌ３０は紙面の垂直方向に長く伸びている。この両者に
信号電流を流すことでその交点での２重トンネル接合素
子１１のみに情報が記憶される。図２に示すように、記
憶膜２８はセルトランジスタ１４のソース・ドレイン３
１の一方に導電性材料からなるコンタクト柱（配線）を
介して接続され、セルトランジスタ１４の他方のソース
・ドレイン３１は図１のパストランジスタ１５に接続さ
れる。記憶動作を行う際にはセルトランジスタのゲート
３２をオフさせればトンネル接合に電流は流れない。
尚、記憶膜２８とソース・ドレイン３１の一方を接続す
るコンタクト柱は、図２に点線で示すように、紙面より
手前あるいは奥に位置し、ビット線１３及びワード線２
９と層間絶縁膜を介して交差する。
について説明する。情報を記憶させるには、図２のワー
ド線（ＷＬ）２９，３０に信号電流を流することで行
う。ＷＬ２９は、図２の紙面の左右方向に長く伸び、Ｗ
Ｌ３０は紙面の垂直方向に長く伸びている。この両者に
信号電流を流すことでその交点での２重トンネル接合素
子１１のみに情報が記憶される。図２に示すように、記
憶膜２８はセルトランジスタ１４のソース・ドレイン３
１の一方に導電性材料からなるコンタクト柱（配線）を
介して接続され、セルトランジスタ１４の他方のソース
・ドレイン３１は図１のパストランジスタ１５に接続さ
れる。記憶動作を行う際にはセルトランジスタのゲート
３２をオフさせればトンネル接合に電流は流れない。
尚、記憶膜２８とソース・ドレイン３１の一方を接続す
るコンタクト柱は、図２に点線で示すように、紙面より
手前あるいは奥に位置し、ビット線１３及びワード線２
９と層間絶縁膜を介して交差する。
【００４３】次に、メモリセルの記憶情報を読み出す手
段について説明する。図２に示すセルトランジスタ１４
のゲート３２をオン状態にすることによって、２重トン
ネル接合に互いに逆方向のトンネル電流を流し、それに
伴う電流または電圧降下をビット線（ＢＬ）１２、１３
を経由して図１のセルアンプ１４において差動検出す
る。信号電圧は上述の“１”，“０”に対応してΔＶ
（＝（ＲAP―ＲP）Ｉd）または−ΔＶとなり、ＴＭＲの
大きさそのものを信号として利用できることになる。こ
のため非常に大きなＳ／Ｎ比が得られる。尚、図２の１
０はシリコン等の半導体基板を示し、３１はソース・ド
レイン電極を示す。
段について説明する。図２に示すセルトランジスタ１４
のゲート３２をオン状態にすることによって、２重トン
ネル接合に互いに逆方向のトンネル電流を流し、それに
伴う電流または電圧降下をビット線（ＢＬ）１２、１３
を経由して図１のセルアンプ１４において差動検出す
る。信号電圧は上述の“１”，“０”に対応してΔＶ
（＝（ＲAP―ＲP）Ｉd）または−ΔＶとなり、ＴＭＲの
大きさそのものを信号として利用できることになる。こ
のため非常に大きなＳ／Ｎ比が得られる。尚、図２の１
０はシリコン等の半導体基板を示し、３１はソース・ド
レイン電極を示す。
【００４４】また、図１に示す縦に積層した２重トンネ
ル接合はビットサイズの縮小に大きく寄与できる。ま
た、反強磁性結合した２つの磁性層２３、２５に軟磁性
層を用いると、保磁力が小さくなるため、磁気情報を書
き込むのに必要な磁界が小さく、素子サイズが小さくな
っても記憶電流は大きくならず低消費電力型である。
ル接合はビットサイズの縮小に大きく寄与できる。ま
た、反強磁性結合した２つの磁性層２３、２５に軟磁性
層を用いると、保磁力が小さくなるため、磁気情報を書
き込むのに必要な磁界が小さく、素子サイズが小さくな
っても記憶電流は大きくならず低消費電力型である。
【００４５】さらにまた、第１の実施形態と同様に、参
照セルを使用せず、またトランジスタやトンネル接合素
子のバラツキを考慮する必要がないのでコストを著しく
低減できる。
照セルを使用せず、またトランジスタやトンネル接合素
子のバラツキを考慮する必要がないのでコストを著しく
低減できる。
【００４６】読み出し感度を大きくするためには第１及
び第２強磁性磁化固着膜や第１及び第２磁性層の磁性材
料に磁気抵抗効果の大きい材料を用いることが望まし
い。従って、磁性層２３、２５、強磁性磁化固着膜２
１、２７はＣｏ，Ｆｅ，ＣｏＦｅ、ＣｏＮｉ，ＣｏＦｅ
Ｎｉ，ＦｅＮｉ合金などの磁性体、およびＮｉＭｎＳ
ｂ、Ｃｏ2ＭｎＧｅなどのハーフメタルなどを用いるこ
とができる。ハーフメタルは一方のスピンバンドにエネ
ルギーギャップが存在するのでスピン分極率が大きく、
これを用いるとより大きな磁気抵抗効果を得ることがで
き、結果としてより大きな信号出力が得られる。
び第２強磁性磁化固着膜や第１及び第２磁性層の磁性材
料に磁気抵抗効果の大きい材料を用いることが望まし
い。従って、磁性層２３、２５、強磁性磁化固着膜２
１、２７はＣｏ，Ｆｅ，ＣｏＦｅ、ＣｏＮｉ，ＣｏＦｅ
Ｎｉ，ＦｅＮｉ合金などの磁性体、およびＮｉＭｎＳ
ｂ、Ｃｏ2ＭｎＧｅなどのハーフメタルなどを用いるこ
とができる。ハーフメタルは一方のスピンバンドにエネ
ルギーギャップが存在するのでスピン分極率が大きく、
これを用いるとより大きな磁気抵抗効果を得ることがで
き、結果としてより大きな信号出力が得られる。
【００４７】また、強磁性磁化固着膜２１、２７の磁化
を固着する手段には公知の様々な手段を用いることが可
能である。例えば、記憶膜２８の磁性層２３，２５の磁
化反転に必要な合成磁界よりも抗磁界の高い強磁性材料
を強磁性磁化固着膜２１、２７に用いる手段、また、反
強磁性膜を強磁性磁化固着膜２１、２７に接触配置させ
て反強磁性膜と強磁性磁化固着膜との交換結合を利用し
て強磁性磁化固着膜の磁化を固着する手段、反強磁性膜
に替えて硬質磁性膜を接触配置させてその漏洩磁界によ
って強磁性磁化固着膜２１、２７の磁化を固定する手段
等がある。交換結合に用いる反強磁性膜材料としてはＦ
ｅＭｎ，ＩｒＭｎ，ＰｔＭｎなど、通常のスピンバルブ
ＧＭＲで用いられているものを使用することができる。
を固着する手段には公知の様々な手段を用いることが可
能である。例えば、記憶膜２８の磁性層２３，２５の磁
化反転に必要な合成磁界よりも抗磁界の高い強磁性材料
を強磁性磁化固着膜２１、２７に用いる手段、また、反
強磁性膜を強磁性磁化固着膜２１、２７に接触配置させ
て反強磁性膜と強磁性磁化固着膜との交換結合を利用し
て強磁性磁化固着膜の磁化を固着する手段、反強磁性膜
に替えて硬質磁性膜を接触配置させてその漏洩磁界によ
って強磁性磁化固着膜２１、２７の磁化を固定する手段
等がある。交換結合に用いる反強磁性膜材料としてはＦ
ｅＭｎ，ＩｒＭｎ，ＰｔＭｎなど、通常のスピンバルブ
ＧＭＲで用いられているものを使用することができる。
【００４８】また、トンネル絶縁膜２２、２６としては
Ａｌ2Ｏ3，Ｔａ2Ｏ5，酸化シリコン，ＭｇＯなど種々の
絶縁性非磁性材料を用いることができる。これらの膜厚
の好ましい範囲は５オングストロームから３０オングス
トロームである。
Ａｌ2Ｏ3，Ｔａ2Ｏ5，酸化シリコン，ＭｇＯなど種々の
絶縁性非磁性材料を用いることができる。これらの膜厚
の好ましい範囲は５オングストロームから３０オングス
トロームである。
【００４９】さらに、以上説明したような磁気素子用薄
膜は分子線エピタキシー（ＭＢＥ）法、各種スパッタ
法、蒸着法など通常の薄膜形成装置を用いて作製するこ
とができる。また、実施形態に示すような構造は微細加
工技術と多層配線技術を用いて作製することができる。
膜は分子線エピタキシー（ＭＢＥ）法、各種スパッタ
法、蒸着法など通常の薄膜形成装置を用いて作製するこ
とができる。また、実施形態に示すような構造は微細加
工技術と多層配線技術を用いて作製することができる。
【００５０】（第３の実施の形態）第３の実施形態で
は、第１及び第２の実施形態において説明した回路を構
成するメモリ装置の他の構造と、その磁気情報の書き込
み/読み出しについて図３の断面構造と回路の略式図を
用いて説明する。図３のうち、図１及び図２と同一の構
成については同一の符号を付し、その詳細な説明は省略
する。
は、第１及び第２の実施形態において説明した回路を構
成するメモリ装置の他の構造と、その磁気情報の書き込
み/読み出しについて図３の断面構造と回路の略式図を
用いて説明する。図３のうち、図１及び図２と同一の構
成については同一の符号を付し、その詳細な説明は省略
する。
【００５１】この実施形態では、ビット線１２、１３の
一方、図３ではビット線１３とセンスアンプ１７を、ト
ランジスタ３３を介して接続した回路である。これによ
って図２では２本あったワード線２９、３０の一本を省
略できる。すなわち、情報書き込み時にはビット線１２
とワード線３４に電流を流し、同時にトランジスタ３３
をオフ状態にしておく。これによってビット線１２に流
した電流はトンネル接合を流れず書き込み用磁界発生の
みの役割を果たす。
一方、図３ではビット線１３とセンスアンプ１７を、ト
ランジスタ３３を介して接続した回路である。これによ
って図２では２本あったワード線２９、３０の一本を省
略できる。すなわち、情報書き込み時にはビット線１２
とワード線３４に電流を流し、同時にトランジスタ３３
をオフ状態にしておく。これによってビット線１２に流
した電流はトンネル接合を流れず書き込み用磁界発生の
みの役割を果たす。
【００５２】尚、読み出し時にはトランジスタ３３をオ
ン状態にすることで、２重トンネル接合素子１１の２つ
のトンネル接合には互いに逆方向のトンネル電流を流す
ことができ上述の差動検出が可能である。
ン状態にすることで、２重トンネル接合素子１１の２つ
のトンネル接合には互いに逆方向のトンネル電流を流す
ことができ上述の差動検出が可能である。
【００５３】このように、トランジスタ３３の挿入によ
りワード線を１本省略することができ、配線層の数を減
らすことができる。
りワード線を１本省略することができ、配線層の数を減
らすことができる。
【００５４】（第４の実施の形態）第４の実施形態で
は、第１の実施形態において説明した回路を構成するメ
モリ装置の他の構造と、その磁気情報の書き込み/読み
出しについて図４の断面構造と回路の略式図を用いて説
明する。尚、図４の中の図１乃至図３と同一の構成につ
いては同一の符号を付し、その詳細な説明は省略する。
は、第１の実施形態において説明した回路を構成するメ
モリ装置の他の構造と、その磁気情報の書き込み/読み
出しについて図４の断面構造と回路の略式図を用いて説
明する。尚、図４の中の図１乃至図３と同一の構成につ
いては同一の符号を付し、その詳細な説明は省略する。
【００５５】第４の実施形態では、図４に示すように、
トランジスタ１４のソース・ドレイン３１の一方と記憶
膜２８との接続をビット線１２と磁性電極３５とを介し
て行う。これは、図２に示す第２のトンネル絶縁膜２６
及び第２の強磁性磁化固着膜２７に穴を設け、その穴に
絶縁物を埋め込むことにより作成する。また、強磁性電
極３５に替えて非磁性導電膜を用いてもよく、この場合
には、強磁性磁化固着膜２７の成膜とは別に非磁性導電
膜の堆積と加工が必要になる。
トランジスタ１４のソース・ドレイン３１の一方と記憶
膜２８との接続をビット線１２と磁性電極３５とを介し
て行う。これは、図２に示す第２のトンネル絶縁膜２６
及び第２の強磁性磁化固着膜２７に穴を設け、その穴に
絶縁物を埋め込むことにより作成する。また、強磁性電
極３５に替えて非磁性導電膜を用いてもよく、この場合
には、強磁性磁化固着膜２７の成膜とは別に非磁性導電
膜の堆積と加工が必要になる。
【００５６】図４に示すような構成により、磁気情報の
書き込み時にはビット線１２とワード線３４に電流を流
し、ビット線１３に接続されたスイッチをオフ状態にし
ておけば２重トンネル接合１１にトンネル電流は流れ
ず、ビット線１２とワード線３４を流れる２つの電流の
合成磁界により記憶膜２８への磁気情報の書き込みが可
能である。
書き込み時にはビット線１２とワード線３４に電流を流
し、ビット線１３に接続されたスイッチをオフ状態にし
ておけば２重トンネル接合１１にトンネル電流は流れ
ず、ビット線１２とワード線３４を流れる２つの電流の
合成磁界により記憶膜２８への磁気情報の書き込みが可
能である。
【００５７】また、記憶情報の読み出しには、図４のト
ランジスタ３３をオン状態にしてビット線１２、１３に
電流が流れるようにしておき、トランジスタ１４をオン
状態にすることで、２重トンネル接合１１へ通電するこ
とができ、第１の実施形態で説明した各接合へ逆方向電
流を流すことが可能になる。 （第５の実施形態）第１乃至第４の実施形態では、メモ
リセルにトランジスタとトンネル接合素子を用いた場合
の構造・回路構成について説明したが、第５の実施形態
では、セルトランジスタの代わりにセルダイオードを用
いた回路構成について図５の回路図を用いて説明する。
尚、図５のうち、図１乃至図４と同一の構成には同一の
符号を付し、その詳細な説明は省略する。
ランジスタ３３をオン状態にしてビット線１２、１３に
電流が流れるようにしておき、トランジスタ１４をオン
状態にすることで、２重トンネル接合１１へ通電するこ
とができ、第１の実施形態で説明した各接合へ逆方向電
流を流すことが可能になる。 （第５の実施形態）第１乃至第４の実施形態では、メモ
リセルにトランジスタとトンネル接合素子を用いた場合
の構造・回路構成について説明したが、第５の実施形態
では、セルトランジスタの代わりにセルダイオードを用
いた回路構成について図５の回路図を用いて説明する。
尚、図５のうち、図１乃至図４と同一の構成には同一の
符号を付し、その詳細な説明は省略する。
【００５８】図５は図１におけるセルトランシスタ１４
ａ、１４ｂをダイオード５１ａ，５１ｂで置き換えた場
合の電気回路である。但し、ダイオードはセル選択機能
がないのでそれを可能にするように図５ではビット線
（ＢＬ）１２，１３の一端に選択トランジスタ５５，５
６を設けている。この選択トランジスタ５５，５６は各
ビット線に一個設ければ良く、各メモリセルにセルトラ
ンジスタを設けるのに比べてメモリ装置の大容量化への
悪影響は少ない。
ａ、１４ｂをダイオード５１ａ，５１ｂで置き換えた場
合の電気回路である。但し、ダイオードはセル選択機能
がないのでそれを可能にするように図５ではビット線
（ＢＬ）１２，１３の一端に選択トランジスタ５５，５
６を設けている。この選択トランジスタ５５，５６は各
ビット線に一個設ければ良く、各メモリセルにセルトラ
ンジスタを設けるのに比べてメモリ装置の大容量化への
悪影響は少ない。
【００５９】この回路における読み出し動作は、セルト
ランジスタ１４がダイオード５１に代わる以外は図１に
おいて説明したものと同様であり、詳細な説明は省略す
る。
ランジスタ１４がダイオード５１に代わる以外は図１に
おいて説明したものと同様であり、詳細な説明は省略す
る。
【００６０】また、書き込み動作は、図５に示していな
い磁気情報書き込み用ワード線とＢＬ１２、１３のいず
れかに電流を流して行うことができる。ＢＬ１２，１３
に流した電流はダイオード５１を用いることでトンネル
接合素子１１に流れることなく磁界発生にのみ寄与す
る。勿論、互いに直交する磁気情報書き込み用ワード線
を２本用いてもよい。 （第６の実施の形態）第６の実施形態では、第５の実施
形態において説明した回路を構成するメモリセルの構造
と、その磁気情報の書き込み・読み出しについて図６の
断面構造と回路の略式図を用いて説明する。尚、図６の
うち図１乃至図５と同一の構成については、同一の符号
を付しその詳細な説明は省略する。
い磁気情報書き込み用ワード線とＢＬ１２、１３のいず
れかに電流を流して行うことができる。ＢＬ１２，１３
に流した電流はダイオード５１を用いることでトンネル
接合素子１１に流れることなく磁界発生にのみ寄与す
る。勿論、互いに直交する磁気情報書き込み用ワード線
を２本用いてもよい。 （第６の実施の形態）第６の実施形態では、第５の実施
形態において説明した回路を構成するメモリセルの構造
と、その磁気情報の書き込み・読み出しについて図６の
断面構造と回路の略式図を用いて説明する。尚、図６の
うち図１乃至図５と同一の構成については、同一の符号
を付しその詳細な説明は省略する。
【００６１】図６の例ではダイオード５１は２重トンネ
ル接合素子１１の記憶膜２８の上部に形成されている。
ダイオード５１はｐｎ接合ダイオード、金属と半導体と
の接触を利用するショットキーダイオード、その他の周
知のダイオード等を用いることができ、基本的に２つの
層の接合において順方向電圧の印加により電流が流れ、
逆方向電圧の印加によって電流が流れない特性をもつ。
図６では記憶用ＷＬ３４と上部ＢＬ１２に電流を流して
その合成磁界を用いて記憶情報の書き込みを行う。この
ときダイオード５１が存在するために２重トンネル接合
素子には電流は流れない。
ル接合素子１１の記憶膜２８の上部に形成されている。
ダイオード５１はｐｎ接合ダイオード、金属と半導体と
の接触を利用するショットキーダイオード、その他の周
知のダイオード等を用いることができ、基本的に２つの
層の接合において順方向電圧の印加により電流が流れ、
逆方向電圧の印加によって電流が流れない特性をもつ。
図６では記憶用ＷＬ３４と上部ＢＬ１２に電流を流して
その合成磁界を用いて記憶情報の書き込みを行う。この
ときダイオード５１が存在するために２重トンネル接合
素子には電流は流れない。
【００６２】記憶情報の読み出しは図６のダイオード５
１と２つのＢＬ１２、１３を選択することで差動検出す
ることが可能である。 （第７の実施の形態）第７の実施形態では、第５の実施
形態において説明した回路を構成するメモリ装置の他の
構造と、その磁気情報の書き込み・読み出しについて図
７の断面構造と回路の略式図を用いて説明する。尚、図
７のうち図１乃至図６と同一の構成については、同一の
符号を付しその詳細な説明は省略する。
１と２つのＢＬ１２、１３を選択することで差動検出す
ることが可能である。 （第７の実施の形態）第７の実施形態では、第５の実施
形態において説明した回路を構成するメモリ装置の他の
構造と、その磁気情報の書き込み・読み出しについて図
７の断面構造と回路の略式図を用いて説明する。尚、図
７のうち図１乃至図６と同一の構成については、同一の
符号を付しその詳細な説明は省略する。
【００６３】図７には２重トンネル接合素子１１の下部
にダイオード５１を形成した断面構造を示す。この構造
では、下ビット線１３が図７の紙面垂直方向に長く伸
び、上下ビット線１２，１３に電流を流して合成磁界を
発生させることで記憶膜２８への書き込みを行う。この
ときやはりダイオード５１があるために２重トンネル接
合素子１１には電流が流れない。読み出しはダイオード
に接続する図７で紙面垂直方向に伸びるＷＬ５３、また
ＢＬ１２，１３を選択することで行うことができる。
にダイオード５１を形成した断面構造を示す。この構造
では、下ビット線１３が図７の紙面垂直方向に長く伸
び、上下ビット線１２，１３に電流を流して合成磁界を
発生させることで記憶膜２８への書き込みを行う。この
ときやはりダイオード５１があるために２重トンネル接
合素子１１には電流が流れない。読み出しはダイオード
に接続する図７で紙面垂直方向に伸びるＷＬ５３、また
ＢＬ１２，１３を選択することで行うことができる。
【００６４】第５乃至第７の実施形態で説明したダイオ
ード５１を用いれば、その抵抗を調整することによって
読み出し電流を調整できる。例えばダイオードの抵抗を
大きくすれば読み出し電流は小さくなり、結果としてバ
イアス電圧が小さくなりＴＭＲ効果の低下を抑制できる
という大きな利点をもたらす。尚、このようなバイアス
電圧の調整はトランジスタをスイッチ素子として用いた
第１乃至４の実施形態の場合も同様である。
ード５１を用いれば、その抵抗を調整することによって
読み出し電流を調整できる。例えばダイオードの抵抗を
大きくすれば読み出し電流は小さくなり、結果としてバ
イアス電圧が小さくなりＴＭＲ効果の低下を抑制できる
という大きな利点をもたらす。尚、このようなバイアス
電圧の調整はトランジスタをスイッチ素子として用いた
第１乃至４の実施形態の場合も同様である。
【００６５】以上説明した第２乃至第４、第６、第７の
実施形態では、メモリセル内のトンネル接合素子に各層
が基板面の垂直方向に積層形成された２重トンネル接合
素子を用いたが、本発明のトンネル接合素子はこれに限
られず、種々変更可能である。つまり、２重以上の多重
トンネル素子にも適用可能である。また、必ずしも積層
形成される必要はなく、本発明の趣旨を逸脱しない範囲
で構造の変更が可能である。
実施形態では、メモリセル内のトンネル接合素子に各層
が基板面の垂直方向に積層形成された２重トンネル接合
素子を用いたが、本発明のトンネル接合素子はこれに限
られず、種々変更可能である。つまり、２重以上の多重
トンネル素子にも適用可能である。また、必ずしも積層
形成される必要はなく、本発明の趣旨を逸脱しない範囲
で構造の変更が可能である。
【００６６】また、第三の発明において述べたように、
２つの１重トンネル接合を用いて、常に一方のトンネル
接合が低抵抗ＲP、他方のトンネル接合が高抵抗ＲAPの
関係を保つよう構成し、非磁性導電層において分岐す
る、第１トンネル接合を流れる電流と第２トンネル接合
を流れる電流との電流差あるいは負荷電圧差を差動検出
する方式の磁気メモリ装置も本発明の範囲内にある。
２つの１重トンネル接合を用いて、常に一方のトンネル
接合が低抵抗ＲP、他方のトンネル接合が高抵抗ＲAPの
関係を保つよう構成し、非磁性導電層において分岐す
る、第１トンネル接合を流れる電流と第２トンネル接合
を流れる電流との電流差あるいは負荷電圧差を差動検出
する方式の磁気メモリ装置も本発明の範囲内にある。
【００６７】第三の発明の磁気メモリ装置では、メモリ
セルを非磁性導電層と接続する１つのトランジスタと２
つのトンネル接合素子によって構成できるので、トラン
ジスタ数を減らすことができ、スイッチ（トランジスタ
あるいはダイオード）のばらつきの問題と１セルの面積
の縮小を実現可能である。また、Ｓ/Ｎ比に優れた特性
を備えることができる。
セルを非磁性導電層と接続する１つのトランジスタと２
つのトンネル接合素子によって構成できるので、トラン
ジスタ数を減らすことができ、スイッチ（トランジスタ
あるいはダイオード）のばらつきの問題と１セルの面積
の縮小を実現可能である。また、Ｓ/Ｎ比に優れた特性
を備えることができる。
【００６８】第三の発明の磁気メモリ装置を実現する構
造としては、非磁性導電層に接続する第１トンネル接合
と第２トンネル接合を磁性層間の反強磁性結合がなくな
る程度に離間して形成することができる。機能的には、
既に述べた第１乃至第７の実施形態と異なり、非磁性導
電膜による第１及び第２磁性層の反強磁性結合を用い
ず、これらの磁性層の磁化反転を独立に制御して、常に
一方のトンネル接合が低抵抗ＲP、他方のトンネル接合
が高抵抗ＲAPの関係をもたせることで差動検出を実現す
る。従って、両強磁性層の磁化反転に必要な書き込み線
がトンネル接合毎に必要になる。
造としては、非磁性導電層に接続する第１トンネル接合
と第２トンネル接合を磁性層間の反強磁性結合がなくな
る程度に離間して形成することができる。機能的には、
既に述べた第１乃至第７の実施形態と異なり、非磁性導
電膜による第１及び第２磁性層の反強磁性結合を用い
ず、これらの磁性層の磁化反転を独立に制御して、常に
一方のトンネル接合が低抵抗ＲP、他方のトンネル接合
が高抵抗ＲAPの関係をもたせることで差動検出を実現す
る。従って、両強磁性層の磁化反転に必要な書き込み線
がトンネル接合毎に必要になる。
【００６９】その他、本発明は以上述べた趣旨を逸脱し
ない範囲で、第１乃至第７の実施形態をもとに様々に変
更、組み合わせ可能である。
ない範囲で、第１乃至第７の実施形態をもとに様々に変
更、組み合わせ可能である。
【００７０】
【発明の効果】本発明の磁気メモリ装置は、１スイッチ
（トランジスタやダイオード）と２つのトンネル接合を
利用して差動方式を実現することができ、優れたＳ/Ｎ
比を実現可能である。また、ビットサイズの縮小に大き
く寄与でき、記憶容量の大型化が可能である。また、ト
ランジスタやダイオードのバラツキの問題を低減できる
ためノイズを大幅に低減できる。
（トランジスタやダイオード）と２つのトンネル接合を
利用して差動方式を実現することができ、優れたＳ/Ｎ
比を実現可能である。また、ビットサイズの縮小に大き
く寄与でき、記憶容量の大型化が可能である。また、ト
ランジスタやダイオードのバラツキの問題を低減できる
ためノイズを大幅に低減できる。
【図１】 本発明の第１の実施形態を説明するための回
路図。
路図。
【図２】 本発明の第２の実施形態を説明するための断
面構造及び一部回路の略式図。
面構造及び一部回路の略式図。
【図３】 本発明の第３の実施形態を説明するための断
面構造及び一部回路の略式図。
面構造及び一部回路の略式図。
【図４】 本発明の第４の実施形態を説明するための断
面構造及び一部回路の略式図。
面構造及び一部回路の略式図。
【図５】 本発明の第５の実施形態を説明するための回
路図。
路図。
【図６】 本発明の第６の実施形態を説明するための断
面構造及び一部回路の略式図。
面構造及び一部回路の略式図。
【図７】 本発明の第７の実施形態を説明するための断
面構造及び一部回路の略式図。
面構造及び一部回路の略式図。
【図８】 本発明の従来の磁気メモリ装置の回路図。
１ａ，１ｂ，１１ａ−１，１１ａ−２，１１ｂ−１，１
１ｂ−２…トンネル接合素子 ２，１２，１３…ビット線 ３、１６ａ，１６ｂ…セル選択用ワード線 ４ａ，４ｂ，１４ａ，１４ｂ…セルトランジスタ ５，１５…パストランジスタ ６．１７…センスアンプ ７…参照セル用ビット線 ８…プレート線 １０…半導体等の基板 ２９，３０，３４…書き込み用ワード線 ３１…ソース・ドレイン電極 ３２…ゲート電極 ３３，５５，５６…スイッチトランジスタ ５１，５１ａ，５１ｂ…ダイオード
１ｂ−２…トンネル接合素子 ２，１２，１３…ビット線 ３、１６ａ，１６ｂ…セル選択用ワード線 ４ａ，４ｂ，１４ａ，１４ｂ…セルトランジスタ ５，１５…パストランジスタ ６．１７…センスアンプ ７…参照セル用ビット線 ８…プレート線 １０…半導体等の基板 ２９，３０，３４…書き込み用ワード線 ３１…ソース・ドレイン電極 ３２…ゲート電極 ３３，５５，５６…スイッチトランジスタ ５１，５１ａ，５１ｂ…ダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 43/08 Ｈ０１Ｌ 43/08 Ａ Ｐ Ｚ (72)発明者 斉藤 好昭 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5E049 AA01 AA04 AA07 AA09 AA10 AC00 BA06 DB14 DB20 5F083 FZ10 GA05 GA09 GA12 GA30 MA06 MA19 PR22
Claims (22)
- 【請求項１】磁化方向が固定された第１強磁性磁化固着
膜と、 前記第１強磁性磁化固着膜と近接配置された第１トンネ
ル絶縁膜と、 前記第１トンネル絶縁膜を介して前記第１強磁性磁化固
着膜と対向配置され、外部磁界により磁化の向きが変わ
る第１磁性層、前記第１強磁性層と反強磁性結合し、前
記外部磁界により磁化の向きが変わる第２磁性層、及び
前記第１及び第２強磁性層間に配置され前記第１及び第
２磁性層を反強磁性結合させる非磁性導電層を備えた磁
気記憶膜と、 前記磁気記憶膜に近接配置された第２トンネル絶縁膜
と、 前記第２トンネル絶縁膜を介して前記第２磁性層に対向
配置された第２強磁性磁化固着膜とを備えるトンネル接
合素子、 前記磁気記憶膜に電気接続する第１配線、 前記第１強磁性磁化固着膜に電気接続する第２配線、及
び前記第２強磁性磁化固着膜に電気接続する第３配線を
備えることを特徴とする磁気メモリ装置。 - 【請求項２】前記磁気記憶膜と前記第１強磁性磁化固着
膜との間を流れる第１トンネル電流と、前記磁気記憶膜
と前記第２強磁性磁化固着膜との間を流れる第２トンネ
ル電流との電流差、あるいは負荷電圧差を差動方式で検
出することを特徴とする請求項１記載の磁気メモリ装
置。 - 【請求項３】磁化方向が固定された第１強磁性磁化固着
膜と、 前記第１磁性膜と近接配置された第１トンネル絶縁膜
と、 前記第１トンネル絶縁膜を介して前記第１強磁性磁化固
着膜と対向配置され、外部磁界により磁化の向きが変わ
る第１磁性層、前記第１磁性層と反強磁性結合し、前記
外部磁界により磁化の向きが変わる第２磁性層、及び前
記第１及び第２磁性層間に配置され前記第１及び第２磁
性層を反強磁性結合させる非磁性導電層を備える磁気記
憶膜と、 前記磁気記憶膜に近接配置された第２トンネル絶縁膜
と、 前記第２トンネル絶縁膜を介して前記第２磁性層に対向
配置された第２強磁性磁化固着膜とを備えるトンネル接
合素子を具備し、 前記磁気記憶膜と前記第１強磁性磁化固着膜との間を流
れる第１トンネル電流と、前記磁気記憶膜と前記第２強
磁性磁化固着膜との間を流れる第２トンネル電流の電流
差、あるいは負荷電圧差を差動方式で検出することを特
徴とする磁気メモリ装置。 - 【請求項４】前記磁気記憶膜に電気接続する第１配線、
前記第１強磁性磁化固着膜に電気接続する第２配線、及
び前記第２強磁性磁化固着膜に電気接続する第３配線を
備えることを特徴とする請求項３記載の磁気メモリ装
置。 - 【請求項５】前記第１強磁性磁化固着膜、前記第１トン
ネル接合膜、前記第１磁性層、前記非磁性導電層、前記
第２磁性層、前記第２トンネル接合膜、及び前記第２強
磁性磁化固着膜は積層形成されていることを特徴とする
請求項１及び請求項３のいずれかに記載の磁気メモリ装
置。 - 【請求項６】前記磁気記憶膜は前記第１配線を介してト
ランジスタのソース・ドレイン電極の一方に接続されて
いることを特徴とする請求項１及び４のいずれかに記載
の磁気メモリ装置。 - 【請求項７】前記第２及び第３配線はセンスアンプに接
続されていることを特徴とする請求項１及び４のいずれ
かに記載の磁気メモリ装置。 - 【請求項８】前記トンネル接合素子及び前記トランジス
タからなるメモリセルを行方向及び列方向にアレイ状に
備ることを特徴とする請求項６に記載の磁気メモリ装
置。 - 【請求項９】前記列方向に伸びる前記第１配線及び前記
行方向に伸びる前記第２及び第３配線を複数本備えるこ
とを特徴とする請求項８に記載の磁気メモリ装置。 - 【請求項１０】前記列方向に並ぶ複数の前記セルトラン
ジスタのゲート電極は一本の配線に共通接続されている
ことを特徴とする請求項９記載の磁気メモリ装置。 - 【請求項１１】前記行方向に並ぶ複数の前記トンネル接
合素子の第１の強磁性磁化固着膜は前記第２配線に共通
接続され、第２の強磁性磁化固着膜は前記第３配線に共
通接続されていることを特徴とする請求項９記載の磁気
メモリ装置。 - 【請求項１２】前記第２及び第３配線は前記トンネル接
合素子を上下から挟み、互いに交差する磁気書き込み用
配線を２本備えることを特徴とする請求項５記載の磁気
メモリ装置。 - 【請求項１３】前記第２及び第３配線のいずれか一とセ
ンスアンプとの間にスイッチを備え、前記スイッチと接
続される配線は別の配線と交差する磁気書き込み用配線
を備えることを特徴とする請求項７記載の磁気メモリ装
置。 - 【請求項１４】前記第１強磁性磁化固着膜及び前記第２
強磁性磁化固着膜のうち基板主面より離れて形成された
膜と同一層上に形成され、前記第１配線と前記磁気記憶
膜を電気的に接続する電極膜を備えることを特徴とする
請求項１及び４のいずれかに記載の磁気メモリ装置。 - 【請求項１５】前記磁気記憶膜は前記第１配線を介して
ダイオードに接続されていることを特徴とする請求項１
及び４記載のいずれかに記載の磁気メモリ装置。 - 【請求項１６】前記非磁性導電層は、Ｃｕ，Ｒｕ，Ｃ
ｒ,Ｒｅ，Ｉｒから選ばれる金属、あるいはＣｕ，Ｒ
ｕ，Ｃｒ,Ｒｅ，Ｉｒを５０ａｔｏｍ％以上含む合金か
らなることを特徴とする請求項１及び３のいずれかに記
載の磁気メモリ装置。 - 【請求項１７】前記第１及び第２の強磁性層の厚さが互
いに異なることを特徴とする請求項１及び請求項３に記
載の磁気メモリ装置。 - 【請求項１８】前記第１及び第２の強磁性層は、互いに
磁気モーメントの異なる磁性材料からなることを特徴と
する請求項１及び請求項３に記載の磁気メモリ装置。 - 【請求項１９】磁化方向が固定された第１強磁性磁化固
着膜、前記第１強磁性磁化固着膜と近接配置された第１
トンネル絶縁膜、及び前記第１トンネル絶縁膜を介して
前記第１強磁性磁化固着膜と対向配置され外部磁界によ
って磁化の向きが変わる第１磁性膜を備え、前記第１磁
性膜の磁化の向きが前記固定磁化の向きと略平行状態で
電気抵抗が低く、前記第１強磁性膜の磁化の向きが前記
固定磁化の向き略反平行状態で電気抵抗が高い第１トン
ネル接合部と、 磁化方向が固定された第２強磁性磁化固着膜、前記第２
強磁性磁化固着膜と近接配置された第２トンネル絶縁
膜、及び前記第２トンネル絶縁膜を介して前記第２強磁
性磁化固着膜膜と対向配置され、外部磁界によって磁化
の向きが変わる第２磁性膜を備え、前記第２磁性膜の磁
化の向きが前記固定磁化の向きと略平行状態で電気抵抗
が低く、前記第２磁性膜の磁化の向きが前記固定磁化の
向き略反平行状態で電気抵抗が高い第２トンネル接合部
と、 前記第１及び前記第２磁性膜を電気的に接続する非磁性
導電膜と、 前記非磁性導電膜に電気接続するセルスイッチと、 前記第１強磁性磁化固着膜に電気接続する第２配線と、 前記第２強磁性磁化固着膜に電気接続する第３配線とを
備えることを特徴とする磁気メモリ装置。 - 【請求項２０】前記第１及び第２トンネル接合部、及び
前記セルスイッチから構成されるメモリセルを行方向及
び列方向にアレイ状に備えることを特徴とする請求項１
９記載の磁気メモリ装置。 - 【請求項２１】前記第１トンネル接合部及び前記第２ト
ンネル接合部は、常に一方の抵抗が高抵抗であり他方の
抵抗が低抵抗であることを特徴とする請求項１９記載の
磁気メモリ装置。 - 【請求項２２】前記第１トンネル接合及び前記第２トン
ネル接合は、前記第１及び第２磁性膜間に前記非磁性導
電膜が配置されるように積層形成され、前記非磁性導電
膜は前記第１及び第２磁性膜を反強磁性結合させること
を特徴とする請求項１９記載の磁気メモリ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075168A JP3868699B2 (ja) | 2000-03-17 | 2000-03-17 | 磁気メモリ装置 |
| US09/735,629 US6473336B2 (en) | 1999-12-16 | 2000-12-14 | Magnetic memory device |
| EP00311242A EP1109170B1 (en) | 1999-12-16 | 2000-12-15 | Magnetic memory device |
| KR10-2000-0076912A KR100418537B1 (ko) | 1999-12-16 | 2000-12-15 | 자기 메모리 장치 |
| DE60009431T DE60009431T2 (de) | 1999-12-16 | 2000-12-15 | Magnetische Speicheranordnung |
| KR10-2001-0013571A KR100436671B1 (ko) | 2000-03-17 | 2001-03-16 | 자기 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075168A JP3868699B2 (ja) | 2000-03-17 | 2000-03-17 | 磁気メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001266567A true JP2001266567A (ja) | 2001-09-28 |
| JP3868699B2 JP3868699B2 (ja) | 2007-01-17 |
Family
ID=18593099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000075168A Expired - Fee Related JP3868699B2 (ja) | 1999-12-16 | 2000-03-17 | 磁気メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868699B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1505606A2 (en) * | 2003-07-25 | 2005-02-09 | TDK Corporation | Magnetic storage cell and magnetic memory device using same |
| US6930911B2 (en) | 2002-09-25 | 2005-08-16 | Tdk Corporation | Magnetic memory device, method for writing on the same and method for reading from the same |
| US6958932B2 (en) | 2002-01-22 | 2005-10-25 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and method of manufacturing the same |
| KR100544253B1 (ko) * | 2001-09-21 | 2006-01-23 | 미쓰비시덴키 가부시키가이샤 | 액세스 소자를 복수개의 메모리 셀간에서 공유하는 박막자성체 기억 장치 |
| US7209380B2 (en) | 2003-03-13 | 2007-04-24 | Tdk Corporation | Magnetic memory device and method of reading the same |
| US7277320B2 (en) | 2003-03-24 | 2007-10-02 | Tdk Corporation | Magnetic memory device, sense amplifier circuit and method of reading from magnetic memory device |
| JP2008546129A (ja) * | 2005-06-08 | 2008-12-18 | グランディス インコーポレイテッド | スピン転移を利用する高速磁気メモリ装置及びそれに用いられる磁気素子 |
| CN100463208C (zh) * | 2005-11-17 | 2009-02-18 | 旺宏电子股份有限公司 | 包括单字线晶体管的磁性存储元件的系统及其读取和编程方法 |
| US7577018B2 (en) | 2006-03-07 | 2009-08-18 | Tdk Corporation | Readout circuit of magnetic memory |
| JP2013201220A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 磁気メモリ |
| JP5392568B2 (ja) * | 2007-12-14 | 2014-01-22 | 日本電気株式会社 | 不揮発性ラッチ回路及びそれを用いた論理回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6495980B2 (ja) | 2017-08-08 | 2019-04-03 | 株式会社東芝 | 磁気メモリ |
| KR20220033146A (ko) | 2020-09-09 | 2022-03-16 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 리드 방법 |
-
2000
- 2000-03-17 JP JP2000075168A patent/JP3868699B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100544253B1 (ko) * | 2001-09-21 | 2006-01-23 | 미쓰비시덴키 가부시키가이샤 | 액세스 소자를 복수개의 메모리 셀간에서 공유하는 박막자성체 기억 장치 |
| US6958932B2 (en) | 2002-01-22 | 2005-10-25 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and method of manufacturing the same |
| US6930911B2 (en) | 2002-09-25 | 2005-08-16 | Tdk Corporation | Magnetic memory device, method for writing on the same and method for reading from the same |
| US7209380B2 (en) | 2003-03-13 | 2007-04-24 | Tdk Corporation | Magnetic memory device and method of reading the same |
| US7277320B2 (en) | 2003-03-24 | 2007-10-02 | Tdk Corporation | Magnetic memory device, sense amplifier circuit and method of reading from magnetic memory device |
| EP1505606A3 (en) * | 2003-07-25 | 2005-09-21 | TDK Corporation | Magnetic storage cell and magnetic memory device using same |
| US7035139B2 (en) | 2003-07-25 | 2006-04-25 | Tdk Corporation | Magnetic storage cell and magnetic memory device using same |
| JP2005044950A (ja) * | 2003-07-25 | 2005-02-17 | Tdk Corp | 磁気記憶セル及びこれを用いた磁気メモリデバイス |
| EP1505606A2 (en) * | 2003-07-25 | 2005-02-09 | TDK Corporation | Magnetic storage cell and magnetic memory device using same |
| CN100458967C (zh) * | 2003-07-25 | 2009-02-04 | Tdk株式会社 | 磁存储单元以及使用了该单元的磁存储器件 |
| JP4534441B2 (ja) * | 2003-07-25 | 2010-09-01 | Ｔｄｋ株式会社 | 磁気記憶セル及びこれを用いた磁気メモリデバイス |
| JP2008546129A (ja) * | 2005-06-08 | 2008-12-18 | グランディス インコーポレイテッド | スピン転移を利用する高速磁気メモリ装置及びそれに用いられる磁気素子 |
| CN100463208C (zh) * | 2005-11-17 | 2009-02-18 | 旺宏电子股份有限公司 | 包括单字线晶体管的磁性存储元件的系统及其读取和编程方法 |
| US7577018B2 (en) | 2006-03-07 | 2009-08-18 | Tdk Corporation | Readout circuit of magnetic memory |
| JP5392568B2 (ja) * | 2007-12-14 | 2014-01-22 | 日本電気株式会社 | 不揮発性ラッチ回路及びそれを用いた論理回路 |
| JP2013201220A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 磁気メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3868699B2 (ja) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581299B1 (ko) | 자기 저항 효과 소자 및 이것을 갖는 자기 메모리 | |
| US6845038B1 (en) | Magnetic tunnel junction memory device | |
| US6480411B1 (en) | Magnetoresistance effect type memory, and method and device for reproducing information from the memory | |
| US8040724B2 (en) | Magnetic domain wall random access memory | |
| US6473336B2 (en) | Magnetic memory device | |
| JP3589346B2 (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子 | |
| US7532504B2 (en) | Spin injection magnetic domain wall displacement device and element thereof | |
| US6381171B1 (en) | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device | |
| US8411494B2 (en) | Three-dimensional magnetic random access memory with high speed writing | |
| US20030117837A1 (en) | Magnetic random access memory and method of operating the same | |
| JP2004179183A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2005019561A (ja) | スピン注入素子及びそれを用いた磁気装置 | |
| JP2002270790A (ja) | 半導体記憶装置 | |
| JP3868699B2 (ja) | 磁気メモリ装置 | |
| JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
| JP2005310829A (ja) | 磁気メモリ及びその記録方法 | |
| WO2011081051A1 (ja) | 磁気メモリセル及び磁気メモリ | |
| JP2001156358A (ja) | 磁気抵抗効果素子および磁気メモリ素子 | |
| JP2003298023A (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP2004079632A (ja) | 半導体集積回路装置 | |
| JP2003229544A (ja) | 磁気記憶装置 | |
| JP2003188359A (ja) | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 | |
| JP2007095765A (ja) | 多値記録スピン注入磁化反転素子およびこれを用いた装置 | |
| JP3833990B2 (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2002299574A (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040802 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |