JP2001264815A - アクティブマトリクス型液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】 表示画面の異常の原因解析にかかる時間を短
縮してプロセス開発の効率を高め、より高性能なアクテ
ィブマトリクス型液晶表示素子を提供する。 【解決手段】走査電極４と信号電極５とがマトリクス状
に配置されその交点に薄膜トランジスタ２が形成された
アクティブマトリクスアレイ基板２６と対向基板との間
に液晶が充填されたアクティブマトリクス型液晶表示素
子である。任意の本数ごと、例えば５本ごとに走査電極
６と信号電極７に接続する表示画素の一部分である薄膜
トランジスタ３の形状を他の表示画素の一部分である薄
膜トランジスタ２の形状と変えて識別可能にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示素子に関する。

【０００２】

【従来の技術】近年、液晶表示素子は、薄型かつ軽量で
あることにより、ＯＡ用、あるいはＡＶ用に限らずあら
ゆる分野で使用されている。

【０００３】特に薄膜トランジスタを用いた液晶表示素
子、具体的には、カラーフィルタと透明電極を備えた対
向基板と、走査電極と信号電極とがマトリクス状に配置
されその交点に薄膜トランジスタが形成されたアクティ
ブマトリクスアレイ基板との間に、液晶が充填されたア
クティブマトリクス型液晶表示素子は、階調表示に優れ
ているためカラーディスプレイとしてＣＲＴに迫る性能
を実現しており、更なる高精細化が要求されている。

【０００４】このアクティブマトリクス型液晶表示素子
は、点欠陥や表示むらなどの画素単位の不良による表示
画面の異常が発生する場合が多く、このような表示画面
の異常の原因を解析するためには、不良画素のアドレス
の特定を行う必要がある。

【０００５】不良画素のアドレスの特定を行う方法とし
ては、現在ではアクティブマトリクスアレイ基板の走査
電極と信号電極の各ラインの端にライン番号を設け、こ
のライン番号を読み取って交点となる不良画素のアドレ
スを特定する方法が採られている。

【０００６】そして、不良画素のアドレスが特定された
液晶パネルは、例えば、発煙硝酸に浸積されて対向基板
とアクティブマトリクスアレイ基板に分解される。そし
て、分解されたアクティブマトリクスアレイ基板側の画
素電極（ＩＴＯ）と平坦化膜が除去され、顕微鏡によっ
て不良画素の検出が行われる。

【０００７】

【発明が解決しようとする課題】上記のような不良画素
のアドレスの特定方法は、不良画素を識別するための番
号を開口率や表示特性の影響を受ける表示領域内に形成
することは困難であるため、表示領域外に設けられたラ
イン番号だけを頼りに行われる。

【０００８】従って、不良画素の特定は非常に困難であ
り、表示画面異常の原因解析には時間がかかる。本発明
は前記問題点を解決し、表示画面の異常の原因解析にか
かる時間を短縮してプロセス開発の効率を高め、より高
性能なアクティブマトリクス型液晶表示素子を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示素子は、任意の本数ごとに表示画素の
一部分の形状を変えたことを特徴とする。

【００１０】この本発明によると、不良画素の検出が迅
速に行え、プロセス開発の効率が高められるとともに、
高性能なアクティブマトリクス型液晶表示素子が実現で
きる。

【００１１】

【発明の実施の形態】本発明の請求項１記載のアクティ
ブマトリクス型液晶表示素子は、走査電極と信号電極と
がマトリクス状に配置されその交点に薄膜トランジスタ
が形成されたアクティブマトリクスアレイ基板と、前記
アクティブマトリクスアレイ基板と対向する対向基板と
の間に液晶が充填されたアクティブマトリクス型液晶表
示素子であって、任意の本数ごとに前記走査電極と信号
電極に接続する表示画素の一部分の形状を他の表示画素
の形状と変えて、他の表示画素と識別可能に構成したこ
とを特徴とする。

【００１２】本発明の請求項２記載のアクティブマトリ
クス型液晶表示素子は、請求項１において、ソース電極
およびドレイン電極のコンタクトホールの形状を任意の
本数ごとに変えて、他の表示画素と識別可能に構成した
ことを特徴とする。

【００１３】本発明の請求項３記載のアクティブマトリ
クス型液晶表示素子は、請求項１において、蓄積容量上
のドレイン電極のコンタクトホールの形状を任意の本数
ごとに変えて、他の表示画素と識別可能に構成したこと
を特徴とする。

【００１４】本発明の請求項４記載のアクティブマトリ
クス型液晶表示素子は、請求項５において、半導体薄膜
の島状のゲート電極の形状を任意の本数ごとに変えて、
他の表示画素と識別可能に構成したことを特徴とする。

【００１５】本発明の請求項５記載のアクティブマトリ
クス型液晶表示素子は、請求項１において、蓄積容量上
のドレイン電極の形状を任意の本数ごとに変えて、他の
表示画素と識別可能に構成したことを特徴とする。

【００１６】本発明の請求項６記載のアクティブマトリ
クス型液晶表示素子は、請求項１において、表示画素の
形状を上記の複数の組み合わせの形状にして他の表示画
素と識別可能に構成したことを特徴とする。

【００１７】以下、本発明の各実施の形態を具体例に基
づき図１〜図７を用いて説明する。 （実施の形態１）図１〜図５は、本発明の（実施の形態
１）を示す。

【００１８】この（実施の形態１）では、不良画素を検
出する際の目視検査の作業性を改善するために、図１に
示すように、アクティブマトリクスアレイ基板２６の表
示画素の一部分の形状を他の表示画素の形状と変えた点
で従来のものとは異なる。

【００１９】具体的には、走査（ゲート）電極４と信号
（ソース）電極５がマトリクス状に配置された基板１ａ
の外周部には、走査電極４と信号電極５の各ラインの端
に１〜ｎのライン番号が設けられている。

【００２０】従来のアクティブマトリクスアレイ基板２
６では、走査電極４と信号電極５の交点に薄膜トランジ
スタ２が形成されているのみであるが、この（実施の形
態１）では、さらに加えて、任意の本数ごと、ここでは
５本ごとの走査電極６と信号電極７の交点に薄膜トラン
ジスタ２とは一部の形状が異なる薄膜トランジスタ３が
形成されている。

【００２１】このように構成されたアクティブマトリク
スアレイ基板２６を用いると、画素不良が発生した時の
目視検査において、薄膜トランジスタ３の形成された部
分が図１のように線状に認識でき、縦横の５本おきの区
切りが確認できる。従って、この５本おきの区切りと各
ラインの端に付けられているライン番号とを併用するこ
とで、画素不良の発生箇所のマトリクス番号が迅速に特
定できる。

【００２２】図２は、アクティブマトリクスアレイ基板
２６と対向基板２７との間に液晶２８が充填された液晶
表示素子を示す。この液晶表示素子の製造方法を具体例
に基づき説明する。

【００２３】アクティブマトリクスアレイ基板２６の基
板１ａとしては、無アルカリガラス基板（コーニング社
製、型番１７３７）が用いられ、基板１ａの表面には酸
化シリコン薄膜からなる膜厚４００ｎｍのアンダーコー
ト８が形成される。

【００２４】アンダーコート８の上には、プラズマＣＶ
Ｄ法により膜厚５０ｎｍの非結晶シリコン薄膜が形成さ
れ、エキシマレーザ光の照射により溶融・結晶化されて
多結晶シリコン薄膜が形成される。この多結晶シリコン
薄膜はトランジスタ部９と蓄積容量部１０に加工され、
酸化シリコン薄膜からなる膜厚９０ｎｍのゲート絶縁膜
１１が形成される。

【００２５】ゲート絶縁膜１１の上にはフォトレジスト
マスクが設けられ、イオン注入法により第１の不純物が
注入され、高濃度の不純物注入領域（拡散層領域）１２
が形成される。第１の不純物注入では、加速電圧８０Ｋ
Ｖ、ドーズ量１×１０¹⁵／ｃｍ²の条件下で燐イオンが
注入される。

【００２６】第１の不純物が注入されるとフォトレジス
トマスクが除去され、モリブデンに高融点金属であるタ
ングステンを３５％添加した合金からなる膜厚３００ｎ
ｍの走査電極４，６が形成される。

【００２７】この走査電極４，６をマスクとして第２の
不純物注入が行われ、低濃度の不純物注入領域（ＬＤＤ
領域）１３が形成される。第２の不純物の注入では、加
速電圧８０ＫＶ、ドーズ量１×１０¹³／ｃｍ²の条件下
で燐イオンが注入される。

【００２８】次いで、注入した不純物の活性化処理が行
われ、酸化シリコンからなる膜厚４００ｎｍの層間絶縁
膜１４が形成され、ソース及びドレイン領域上にコンタ
クトホール１５、２９が開口され、信号電極５及びドレ
イン電極１６が形成される。

【００２９】その後、ドレイン領域に酸化シリコンから
なる膜厚４００ｎｍの最終絶縁膜１７が形成され、蓄積
容量１０上のドレイン領域にコンタクトホール１８が開
口され、透明なポジ型の感光性アルカリ樹脂（富士薬品
工業社製、品名ＦＲＶ）による平坦化膜１９が形成され
る。

【００３０】次いで、所定のフォトマスクを用いて紫外
線照射が行なわれ、ドレイン電極１６にコンタクトホー
ル１８が開口され、画素電極（ＩＴＯ）２０ａが形成さ
れてドレイン電極１６とのコンタクトが行われる。２３
ａは配向層である。

【００３１】得られたアクティブマトリクスアレイ基板
２６には、走査電極４と信号電極５の各ラインの端にラ
イン番号が設けられる。また、走査電極４と信号電極５
の交点に形成された薄膜トランジスタ２の形状と、５本
ごとの走査電極６と信号電極７の交点に形成された薄膜
トランジスタ３の形状とは異なるよう構成されている。

【００３２】図３は薄膜トランジスタ２を示し、図４は
薄膜トランジスタ３を示す。なお、従来のアクティブマ
トリクスアレイ基板には、図３に示す薄膜トランジスタ
２のみが形成されているものとする。

【００３３】薄膜トランジスタ２は、ソース領域上のコ
ンタクトホール１５ａとドレイン領域上のコンタクトホ
ール２９ａ、およびドレイン電極１６の上に形成された
コンタクトホール１８ａの形状がいずれも八角形となっ
ている。

【００３４】薄膜トランジスタ３は、ソース領域上のコ
ンタクトホール１５ｂとドレイン領域上のコンタクトホ
ール２９ｂの形状が四角形で、ドレイン電極１６の上に
形成されたコンタクトホール１８ｂの形状が八角形とな
っている。

【００３５】このように薄膜トランジスタ３の一部分の
形状を薄膜トランジスタ２と変えるためには、あらかじ
めマスク設計の段階でマスク形状を変更しておくことに
より、コンタクトホール１５ａ、２９ａとコンタクトホ
ール１５ｂ、２９ｂの最終形状が変わり、検査工程時に
おける識別が可能となる。

【００３６】一方、アクティブマトリクスアレイ基板２
６と対向する対向基板２７は、基板１ｂとして無アルカ
リガラス基板（コーニング社製、型番１７３７）が用い
られ、基板１ｂに赤や、緑や、青の顔料分散タイプでス
トライプ配列のカラーフィルタ層２１が形成され、フォ
トリソグラフィでブラックマトリクス層２２が形成され
る。

【００３７】基板１ｂの表面には透明電極としてのイン
ジウム・錫・オキサイドで画素電極２０ｂが形成され、
対向基板２７が得られる。２３ｂは配向膜である。上記
のアクティブマトリクスアレイ基板２６と対向基板２７
の表面には、ポリイミドのγ−ブチロラクトンの５％溶
液が印刷され、２５０℃で硬化された後、レーヨン布を
用いた回転ラビング法による配向処理が行われて配向層
２３ａ、２３ｂが形成される。

【００３８】対向基板２７の画素電極（ＩＴＯ）２０ｂ
の周辺部には、ガラスファイバが１．０重量％混入され
た熱硬化型シール樹脂（三井東圧化学社製、品名ストラ
クトボンド）が印刷され、アクティブマトリクスアレイ
基板２６には樹脂ビーズが１００〜２００個／ｍｍ²の
割合で散布されて両基板が貼り合わされて１５０℃の温
度で加熱され、シール樹脂が硬化される。

【００３９】アクティブマトリクスアレイ基板２６と対
向基板２７との間には、液晶２８としてフッ素エステル
系のネマティック液晶が真空注入され、紫外線硬化性樹
脂で封口された後、紫外線光が照射されて紫外線硬化性
樹脂が硬化され、液晶セル２４が形成される。

【００４０】液晶セル２４の表面には偏光フィルム２５
ａ，２５ｂが貼付され、液晶表示素子が得られる。得ら
れた液晶表示素子に表示画面の異常が発生した場合に
は、その原因を解析するために、不良画素のアドレスの
特定が行われる。

【００４１】不良画素の検査工程は従来と同じである
が、この（実施の形態１）では、アクティブマトリクス
アレイ基板２６の全面に形成された５本ごとの走査電極
６、信号電極７に接続される薄膜トランジスタ３の形状
の一部分を、他の走査電極４、信号電極５に接続される
薄膜トランジスタ２の形状と変えているため、薄膜トラ
ンジスタ３による行と列の区切りを参照しながら検査が
行える。

【００４２】従って、不良画素の特定を容易に行うこと
ができ、アクティブマトリクスアレイ基板の全面に同じ
形状の薄膜トランジスタが形成されたものよりも、その
検査時間を飛躍的に短縮できる。

【００４３】また、上記説明では、従来例を示す薄膜ト
ランジスタ２のコンタクトホール１５ａ、２９ａの形状
を八角形として、薄膜トランジスタ３のコンタクトホー
ル１５ｂ、２９ｂの形状を四角形としたが、本発明はこ
れに限定されるものではなく、薄膜トランジスタ２のコ
ンタクトホール１５ａ、２９ａの形状を四角形として、
薄膜トランジスタ３のコンタクトホール１５ｂ、２９ｂ
の形状を八角形としてもよい。

【００４４】あるいは、図５に示すように、薄膜トラン
ジスタ３のコンタクトホール１５ｃ、２９ｃの形状は四
角形として、ドレイン電極１６上のコンタクトホール１
８ｃの形状を四角形にしてもよく、さらには、図３に示
す薄膜トランジスタ２の１５ａ、２９ａ、１８ａの形状
をいずれも四角形として、薄膜トランジスタ３のコンタ
クトホール１８ｃを八角形としてもよい。

【００４５】また、上記説明では、薄膜トランジスタ２
のコンタクトホール１５ａ、２９ａ，１８ａの形状を八
角形とし、薄膜トランジスタ３のコンタクトホール１５
ｂ、２９ｂを四角形、コンタクトホール１８ｂを八角形
としたが、本発明はこれに限定されるものではなく、薄
膜トランジスタ２と薄膜トランジスタ３のコンタクトの
有効面積が同じ、すなわち画素の一部分の形状を変更す
る前後のコンタクト性能を劣化させないものであればよ
い。

【００４６】このように上記の構成によると、表示画面
の異常の原因解析にかかる時間を短縮でき、プロセス開
発の効率を高め、より高性能なアクティブマトリクス型
液晶表示素子が実現できる。

【００４７】（実施の形態２）図６は、本発明の（実施
の形態２）を示す。この（実施の形態２）では、５本ご
との走査電極６の一部分の形状を他の走査電極４の形状
とは異なるようにした点で異なるが、それ以外の基本的
な構成は上記（実施の形態１）と同様である。

【００４８】すなわち、図６に示す５本ごとの走査電極
６には、信号電極７に平行な島状部６ａが形成されてお
りこの島状部６ａはエッジが角になっている矩形状に形
成されているが、図３に示す走査電極４の信号電極５に
平行な島状部４ａはエッジが落とされた矩形状となって
いる。

【００４９】このような構成によっても、アクティブマ
トリクスアレイ基板２６の走査電極４と５本ごとの走査
電極６との形状が異なり、他の表示画素との識別が容易
となる。

【００５０】なお、上記説明では、走査電極６の島状部
６ａのエッジを角にし、走査電極４の島状部４ａのエッ
ジを落とした構成としたが、逆であっても同様の効果が
得られる。

【００５１】（実施の形態３）図７は、本発明の（実施
の形態３）を示す。この（実施の形態３）では、薄膜ト
ランジスタ３のドレイン電極１６の一部分の形状を、他
のドレイン電極１６の形状とは異なるようにした点で異
なるが、それ以外の基本的な構成は上記（実施の形態
１）と同様である。

【００５２】すなわち、図７に示す薄膜トランジスタ３
のドレイン電極１６は、矩形状に形成されているが、図
３に示す薄膜トランジスタ２のドレイン電極１６は、エ
ッジが落とされた矩形状となっている。

【００５３】このような構成によっても、アクティブマ
トリクスアレイ基板２６の表示画素の一部を構成する薄
膜トランジスタ２と薄膜トランジスタ３の一部分の形状
が異なり、他の表示画素との識別が容易となる。

【００５４】なお、上記説明では、薄膜トランジスタ３
のドレイン電極１６を矩形状にし、薄膜トランジスタ２
の矩形状のドレイン電極１６のエッジを落とした構成と
したが、逆であっても同様の効果が得られる。

【００５５】また、その形状も矩形状とそのエッジを落
としたものに限定されるものではなく、両者の区別がつ
くものであればどのような形状であってもよい。なお、
上記各実施の形態では、表示画素の形状を変える走査電
極６と信号電極７の本数を５本ごとと設定したが、本発
明はこれに限定されるものではなく、さらに１０本ご
と、１００本ごとの変更を加えても良く、検査しやすい
ようその本数は任意に設定できる。

【００５６】また、上記各実施の形態では、薄膜トラン
ジスタ２と一部分の形状を変更した薄膜トランジスタ３
に形成されるコンタクトホールとして、ソース領域上の
コンタクトホール１５ａ〜１５ｃ、ドレイン領域上のコ
ンタクトホール２９ａ〜２９ｃ、蓄積容量上のコンタク
トホール１８ａ〜１８ｃを形成した例を挙げたが、これ
らのコンタクトホールの面積は、画素の一部分の形状を
変更する前後のコンタクト性能を劣化させないものであ
ればよい。従って、薄膜トランジスタ２と薄膜トランジ
スタ３のコンタクトの有効面積が同じであれば、形成さ
れるコンタクトホールの数も特に限定されるものではな
い。

【００５７】このように表示画素の形状は、任意の本数
ごとに走査電極と信号電極に接続する表示画素の一部分
の形状を他の表示画素の形状と変えて、他の表示画素と
識別可能に構成したものであれば特に限定されるもので
はなく、ソース電極およびドレイン電極のコンタクトホ
ールの形状を変える、蓄積容量上のドレインのコンタク
トホールの形状を変える、半導体薄膜の島状のゲート電
極の形状を変える、あるいは蓄積容量上のドレイン電極
の形状を変える、さらにはこれらの幾つかを組み合わせ
ることによって、他の表示画素との識別が可能となる。

【００５８】また、薄膜トランジスタとしてポリシリコ
ンＴＦＴを例に挙げて説明したが、本発明はこれに限定
されるものではなく、アモルファスシリコンＴＦＴや二
端子素子（ＭＩＭおよび薄膜ダイオードなど）などを用
いても同様の効果が得られる。

【００５９】また、アクティブマトリクス型液晶表示素
子は、透過型だけでなく反射型のものを用いてもよい。

【００６０】

【発明の効果】以上のように本発明のアクティブマトリ
クス型液晶表示素子によれば、任意の本数ごとに走査電
極と信号電極に接続する表示画素の一部分の形状を他の
表示画素の形状と変えたアクティブマトリクスアレイ基
板を用いることで、点欠陥や表示むらなどの画素単位の
不良による表示画面の異常が発生した場合の検査工程
で、問題が発生した箇所の表示画素と他の表示画素とを
容易に識別でき、表示画面の異常の原因解析にかかる時
間を短縮でき、作業性が改善され、プロセス開発の効率
が高まり、より高性能なアクティブマトリクス型液晶表
示素子を実現できる。

【図面の簡単な説明】

【図１】本発明の（実施の形態１）におけるアクティブ
マトリクスアレイ基板の構成図

【図２】本発明の（実施の形態１）における液晶表示素
子の断面図

【図３】図２の符号２で示す薄膜トランジスタの平面図

【図４】図２の符号３で示す薄膜トランジスタの平面図

【図５】図４とは別の例を示す図２の符号３で示す薄膜
トランジスタの平面図

【図６】本発明の（実施の形態２）における符号３で示
す薄膜トランジスタの平面図

【図７】本発明の（実施の形態３）における符号３で示
す薄膜トランジスタの平面図

【符号の説明】

２ 薄膜トランジスタ ３ 一部分の形状を変えた薄膜トランジスタ ４ 走査（ゲート）電極 ５ 信号（ソース）電極 ６ ５本ごとの走査（ゲート）電極 ７ ５本ごとの信号（ソース）電極 １５ａ〜１５ｃ ソース領域上のコンタクトホール ２９ａ〜１９ｃ ドレイン領域上のコンタクトホール １６ ドレイン電極 １８ａ〜１８ｃ 蓄積容量上のコンタクトホール

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA38 JA46 JB05 JB23 JB31 JB51 JB56 JB58 JB61 JB77 KA04 KA05 KB25 MA08 MA15 MA27 NA01 NA13 NA29 NA30 5F110 AA24 BB01 CC02 DD02 DD13 EE06 FF02 GG02 GG13 GG15 GG25 GG45 HJ01 HJ04 HJ13 HJ23 HL07 HL14 HM15 NN03 NN04 NN23 NN27 PP03 QQ11 QQ19

Claims (6)

【特許請求の範囲】
1. 【請求項１】走査電極と信号電極とがマトリクス状に配
   置されその交点に薄膜トランジスタが形成されたアクテ
   ィブマトリクスアレイ基板と、前記アクティブマトリク
   スアレイ基板と対向する対向基板との間に液晶が充填さ
   れたアクティブマトリクス型液晶表示素子であって、 任意の本数ごとに前記走査電極と信号電極に接続する表
   示画素の一部分の形状を他の表示画素の形状と変えて他
   の表示画素と識別可能に構成したアクティブマトリクス
   型液晶表示素子。
2. 【請求項２】ソース電極およびドレイン電極のコンタク
   トホールの形状を任意の本数ごとに変えて他の表示画素
   と識別可能に構成した請求項１記載のアクティブマトリ
   クス型液晶表示素子。
3. 【請求項３】蓄積容量上のドレイン電極のコンタクトホ
   ールの形状を任意の本数ごとに変えて他の表示画素と識
   別可能に構成した請求項１記載のアクティブマトリクス
   型液晶表示素子。
4. 【請求項４】半導体薄膜の島状のゲート電極の形状を任
   意の本数ごとに変えて他の表示画素と識別可能に構成し
   た請求項１記載のアクティブマトリクス型液晶表示素
   子。
5. 【請求項５】蓄積容量上のドレイン電極の形状を任意の
   本数ごとに変えて他の表示画素と識別可能に構成した請
   求項１記載のアクティブマトリクス型液晶表示素子。
6. 【請求項６】表示画素の形状を、請求項２から請求項５
   に記載の複数の組み合わせの形状にして他の表示画素と
   識別可能に構成した請求項１記載のアクティブマトリク
   ス型液晶表示素子。