JP2001257286A - ミリ波半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 良好な高周波特性を有するミリ波半導体装置
を提供すること。 【解決手段】 ミリ波半導体装置１において、ミリ波半
導体チップ２と誘電体回路基板３とが外周部接地バンプ
６ｂおよび区切り接地バンプ６ｃによって接続される。
区切り接地バンプ６ｃは、ミリ波半導体チップ２の内側
エリアを所定サイズ以下で複数に区切るように設けられ
る。そして、ビアホール９ｂおよび９ｃは、誘電体回路
基板３の表面接地パターン８ｂおよび８ｃと裏面接地パ
ターン１０とを接続するように設けられるので、ミリ波
半導体チップ２のチップ接地パターン４ｂと誘電体回路
基板３の裏面接地パターン１０とによって挟まれる空間
が複数に分割されて、共振の周波数を実効波長よりも短
くすることができ、高周波特性を向上させることが可能
となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ミリ波半導体チッ
プを実装したミリ波半導体装置に関し、特に、誘電体回
路基板にフェースダウンの形態でミリ波半導体チップを
実装したミリ波半導体装置に関する。

【０００２】

【従来の技術】近年、情報処理装置の向上や、画像処理
装置の高解像度化などに伴い、３０ＧＨｚから３００Ｇ
Ｈｚのミリ波帯における大容量超高速無線通信が注目さ
れている。このミリ波帯用無線通信機器を構成するため
には、高性能なミリ波半導体装置が必要不可欠である。
一般に、このミリ波半導体装置は、回路パターンが形成
された誘電体回路基板にミリ波半導体チップを実装する
ことによって得られる。

【０００３】しかし、半導体装置の実装において従来か
ら広く用いられているワイヤボンディング法によって、
ミリ波半導体チップを誘電体回路基板に電気的に接続し
た場合、チップ端子と基板端子とを結ぶ金属ワイヤのイ
ンダクタンス等の影響で信号の減衰が大きくなり、所望
の特性が得られないという問題があった。そのため、特
開平１１−２６０９６６号公報に開示されているよう
に、バンプを用いたフリップチップボンディング方法等
を使用して、チップ回路パターン面をフェースダウンに
してインダクタンスの低減を図ることが広く行なわれて
いる。

【０００４】図１２〜図１８は、フリップチップボンデ
ィング方法を用いた従来のミリ波半導体装置１０１の構
造を示す図である。図１２は、従来のミリ波半導体装置
に実装されるミリ波半導体チップ１０２の平面図であ
る。このミリ波半導体チップ１０２は、ミリ波半導体チ
ップ１０２の主面に形成されたチップ回路パターン１０
４と、電極パッド１０５と、電極パッド１０５に形成さ
れる金などからなるバンプ１０６と、チップ信号パター
ン１０７とを含む。ミリ波半導体チップ１０２は、Ｇａ
Ａｓなどの材料によって構成され、ウェハプロセス技術
によってその主面にチップ回路パターン１０４、電極パ
ッド１０５およびチップ信号パターン１０７が形成され
る。

【０００５】図１３は、図１２に示すミリ波半導体チッ
プ１０２が搭載される誘電体回路基板１０３の一例を示
す平面図である。この誘電体回路基板１０３は、低損失
の誘電体材料などによって構成され、その主面に導電性
材料などによって構成される基板回路パターン１０８が
形成される。また、基板回路パターン１０８は、表面接
地パターン１０８ａと、基板信号パターン１０８ｄと、
基板信号入出力用端子８ｅと、ミリ波半導体チップ１０
２を搭載するための搭載用回路パターン１０８ｆとを含
む。なお、高周波信号伝送特性を向上させるために、誘
電体回路基板１０３の主面に金メッキ等が施されてい
る。

【０００６】図１４（ａ）は、図１３に示すＩ−ＩＩに
おけるミリ波半導体装置１０１の断面図である。誘電体
回路基板１０３の裏面には、ベタの裏面接地パターン１
１０が形成されている。そして、表面接地パターン１０
８ａと裏面接地パターン１１０とが、誘電体回路基板１
０３に設けられた接地ビアホール１０９ａによって接続
されている。この接地ビアホール１０９ａの配列は、図
１３に示すようにミリ波半導体チップ１０２の形状に準
じて矩形状となっている。

【０００７】図１４（ｂ）は、図１３に示すＩＩＩ−Ｉ
Ｖにおけるミリ波半導体装置１０１の断面図である。ま
た、図１４（ｃ）は、図１３に示すＶ−ＶＩにおけるミ
リ波半導体装置１０１の断面図である。

【０００８】チップ回路パターン１０４が形成されたミ
リ波半導体チップ１０２の主面と、誘電体回路基板１０
３の基板回路パターン１０８とが対向するようにされ、
熱圧着によりミリ波半導体チップ１０２上のバンプ１０
６が基板回路パターン１０８に接合される。その後、外
部環境からの保護のためにミリ波半導体装置１０１が気
密封止されたり、必要に応じてミリ波信号送受信用アン
テナが形成されたり、さらに別基板に搭載されたりする
ことが多い。

【０００９】図１５は、図１２に示すミリ波半導体チッ
プ１０２が搭載される誘電体回路基板の他の一例を示す
平面図である。この誘電体回路基板１０３’は、図１３
に示す誘電体回路基板１０３と比較して、外周部接地パ
ターン１０８ｂの対辺どうしを繋ぎ、搭載用回路パター
ン１０８ｆの内側を区切るように形成された区切り接地
パターン１０８ｃが設けられている点と、区切り接地パ
ターン１０８ｃに区切り接地ビアホール１０９ｃが形成
されている点とのみが異なる。

【００１０】また、図１６（ａ）〜図１６（ｃ）はそれ
ぞれ、図１５に示すＩ−ＩＩにおけるミリ波半導体装置
１０１’の断面図、図１５に示すＩＩＩ−ＩＶにおける
ミリ波半導体装置１０１の断面図、および図１５に示す
Ｖ−ＶＩにおけるミリ波半導体装置１０１の断面図であ
る。

【００１１】

【発明が解決しようとする課題】しかし、図１２〜図１
６に示す従来のミリ波半導体装置１０１および１０１’
において、裏面接地パターン１１０、チップ接地パター
ン１０４ｂ、ミリ波半導体チップ１０２の外周部を囲む
ように配置されたバンプ１０６および外周部接地ビアホ
ール１０９ａなどの導体によって、図１４（ａ）または
図１６（ａ）に示すＩ−ＩＩ面で遮断される。同様に、
図１３または図１５の点線で示す他の面においても遮断
が発生するため、これらの面で囲まれた電磁気的に遮蔽
された空間が形成される。

【００１２】一方、図１４（ｂ）や図１６（ｂ）に示す
ＩＩＩ−ＩＶ面、または図１４（ｃ）や図１６（ｃ）に
示すＶ−ＶＩ面においては、遮断が発生しないか発生し
ても不十分であるため、その空間のサイズに依存した共
振が発生して高周波特性に悪影響を与える。

【００１３】図１７は、図１２〜図１４に示すミリ波半
導体装置１０１の高周波特性の一例を示すグラフであ
る。このグラフは、横軸を周波数、縦軸を伝送特性とし
ており、斜線で示した周波数Ｆ１〜Ｆ２が使用周波数帯
である。また、使用可能な伝送特性の最低レベルがＴ１
であり、このレベルＴ１より伝送特性が良ければ使用上
問題はない。

【００１４】図１７に示すように、周波数が高くなるに
つれて徐々に伝送特性が低下する傾向がある。また、周
波数Ｆ３、Ｆ４、Ｆ５およびＦ６において、局所的な鋭
いピークを有する劣化が見られる。この局所的な鋭いピ
ークの内、使用周波数帯内にあるＦ３において最低レベ
ルＴ１を下回っているため、使用に悪影響を与える。

【００１５】また、図１８は、図１２、図１５および図
１６に示すミリ波半導体装置１０１’の高周波特性の一
例を示すグラフである。図１８に示すように、周波数が
高くなるにつれて徐々に伝送特性が低下する傾向があ
る。また、局所的な鋭いピークを有する劣化が見られ
る。しかし、図１７に示すグラフと比較して、異なる点
が大きく２つある。

【００１６】１つ目は、局所的な鋭いピークの周波数が
Ｆ７、Ｆ８およびＦ９となり、高い周波数側へシフトし
ている点である。２つ目は、周波数が高くなるにつれて
徐々に低下する伝送特性が、図１７に示すグラフにおい
てはほぼリニアであるのに対して、図１８に示すグラフ
においてはＦ１０、Ｆ１１、Ｆ７およびＦ１２付近を中
心とした周波数で緩やかなピークが見られ、低下の傾き
が大きい点である。

【００１７】２つの相違点のうち、前者については、導
体で囲まれた空間の一部を形成する接地ビアホールとし
て、ミリ波半導体チップ１０２の形状に準じた矩形状の
外周部接地ビアホール１０９ｂだけでなく、搭載用回路
パターン１０８ｆの内側を区切るように設けられた区切
り接地パターン１０８ｃと区切り接地ビアホール１０９
ｃとが存在するため、誘電体回路基板１０３’に相当す
る下層のみ遮蔽が強くなり、導体で囲まれた空間のサイ
ズが擬似的に小さくなったものと見なすことができるた
めである。しかし、図１８に示すように、高周波側へシ
フトした局所的な鋭いピークの周波数Ｆ７がＦ２以下で
あり、そのレベルがＴ１を下回るので使用において悪影
響を与える。

【００１８】後者については、図１６（ｃ）に示すよう
に、ミリ波半導体チップ１０２のチップ伝送線路１０７
に対向して誘電体回路基板１０３’の区切り接地パター
ン１０８ｃがあり、その間の距離が通常数μｍから数十
μｍであって実効波長に比べて十分に小さいので、区切
り接地パターン８ｃによってチップ伝送線路１０７のイ
ンピーダンスが乱されるためである。

【００１９】このような伝送特性の低下は、図１８にお
いてはあまり顕著ではないが、ミリ波半導体チップ１０
２’と誘電体回路基板１０３’との間の距離が短いほど
顕著となり、区切り接地パターン１０８ｃの数や幅が増
加するにしたがって劣化傾向を強める。また、場合によ
っては、かなり低い周波数範囲から最低レベルＴ１を下
回ることもある。

【００２０】なお、ミリ波半導体チップのサイズを非常
に小さくするという方法によって、導体で囲まれる空間
のサイズを小さくして共振周波数を使用周波数以上にす
る設計方法を採ることも考えられる。しかし、ＭＭＩＣ
（Millimeter-wave Monolithic Integrated Circui
t）化したり、多くの回路素子を形成するには不十分な
サイズとなってしまう。また、多くの回路素子が形成さ
れ、高性能、多機能なミリ波半導体装置を実現するため
には、多数のミリ波半導体チップを実装しなければなら
ない。したがって、工程コストの増加のみでなく、実装
上必要なチップ間隔を確保することによりミリ波半導体
装置のサイズの増加を招いたり、回路素子の間隔が大き
くなることによる損失が大きくなったり、チップ間のノ
イズの発生等を引き起こしたりして良好な高周波特性が
得られなくなる。

【００２１】本発明は、上記問題点を解決するためにな
されたものであり、第１の目的は、良好な高周波特性を
有するミリ波半導体装置を提供することである。

【００２２】第２の目的は、強い電磁界が発生するよう
なミリ波半導体チップをも実装することが可能なミリ波
半導体装置を提供することである。

【００２３】

【課題を解決するための手段】本発明のある局面に従え
ば、ミリ波半導体チップと誘電体回路基板とがバンプに
よって接続されたミリ波半導体装置であって、バンプは
ミリ波半導体チップの外周部をほぼ囲むように設けられ
る外周部接地バンプと、ミリ波半導体チップの内側エリ
アを所定サイズ以下で複数に区切るように設けられる区
切り接地バンプとを含み、ミリ波半導体チップは外周部
接地バンプおよび区切り接地バンプが接続されるチップ
接地パターンを含み、誘電体回路基板は外周部接地バン
プおよび区切り接地バンプが接続される表面接地パター
ンと、表面接地パターンに接続されるビアホールと、誘
電体回路基板の裏面または内層に設けられ、バンプ、表
面接地パターンおよびビアホールを経て、チップ接地パ
ターンからの距離が所定長さ以下となるようにビアホー
ルに接続して設けられる接地パターンとを含む。

【００２４】区切り接地バンプは、ミリ波半導体チップ
の内側エリアを所定サイズ以下で複数に区切るように設
けられる。そして、ビアホールは、誘電体回路基板の表
面接地パターンと接地パターンとを接続するように設け
られるので、ミリ波半導体チップのチップ接地パターン
と誘電体回路基板の接地パターンとによって挟まれる空
間が複数に分割されて、共振の周波数を実効波長よりも
短くすることができ、高周波特性を向上させることが可
能となる。

【００２５】好ましくは、所定サイズは、短辺または短
直径の長さが実効波長の１／２未満となるように決定さ
れる。

【００２６】所定サイズは、短辺または短直径の長さが
実効波長の１／２未満となるように決定されるので、空
間の短辺または短直径の２倍の波長で発生する共振を、
実効波長よりも短くすることが可能となる。

【００２７】さらに好ましくは、所定長さは、実効波長
の１／４以下である。所定長さが実効波長の１／４以下
であるので、接地パターンが高周波的にほぼ真の接地と
なり得る。

【００２８】さらに好ましくは、外周部接地バンプおよ
び区切り接地バンプの間隔は、実効波長の３／８以下で
ある。

【００２９】外周部接地バンプおよび区切り接地バンプ
の間隔は、実効波長の３／８以下であるので、電磁気的
な遮蔽が強化されることとなり、強い電磁界が発生する
ようなミリ波半導体チップを実装しなければならないミ
リ波半導体装置にも対応することが可能となる。

【００３０】さらに好ましくは、ビアホールの間隔は、
実効波長の１／２以下である。ビアホールの間隔は、実
効波長の１／２以下であるので、電磁気的に遮断する面
を形成することが可能となる。

【００３１】さらに好ましくは、表面接地パターンは、
外周部接地バンプおよび区切り接地バンプのそれぞれに
対応して分割して設けられる。

【００３２】表面接地パターンは、外周部接地バンプお
よび区切り接地バンプのそれぞれに対応して分割して設
けられるので、ミリ波半導体チップのチップ伝送線路に
対向する位置の近辺に表面接地パターンが存在しないよ
うにすることができ、チップ伝送線路のインピーダンス
が乱されるのを防ぐことが可能となる。

【００３３】さらに好ましくは、表面接地パターンは、
外周部接地バンプに接続される外周部接地パターンと、
外周部接地パターンから分離され、区切り接地バンプを
繋ぐような短冊状の区切り接地パターンとを含む。

【００３４】短冊状の区切り接地パターンは、区切り接
地バンプを繋ぐように設けられるので、ミリ波半導体チ
ップのチップ伝送線路に対向する位置の近辺に表面接地
パターンが存在しないようにすることができ、チップ伝
送線路のインピーダンスが乱されるのを防ぐことが可能
となる。

【００３５】さらに好ましくは、表面接地パターンは、
外周部接地バンプに接続される外周部接地パターンと、
外周部接地パターンから枝分かれして、区切り接地バン
プが接続される区切り接地パターンとを含む。

【００３６】区切り接地パターンは、外周部接地パター
ンから枝分かれして、区切り接地バンプが接続されるよ
うに設けられるので、ミリ波半導体チップのチップ伝送
線路に対向する位置の近辺に表面接地パターンが存在し
ないようにすることができ、チップ伝送線路のインピー
ダンスが乱されるのを防ぐことが可能となる。

【００３７】さらに好ましくは、ミリ波半導体装置はさ
らに、ミリ波半導体チップに設けられ、高周波信号を伝
送するチップ伝送線路を含み、チップ伝送線路は、信号
線と信号線を挟むチップ接地パターンとからなるコプレ
ーナ線路であって、信号線を挟むチップ接地パターン端
の間の距離よりも、チップ接地パターン端から接地バン
プまでの距離、および信号線から対向する表面接地パタ
ーンまでの距離の方が大きい。

【００３８】したがって、チップ伝送線路に対するイン
ピーダンス変化を十分に抑えることができ、良好な高周
波特性を得ることができる。

【００３９】

【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１におけるミリ波半導体装置に実装される
ミリ波半導体チップ２の平面図である。このミリ波半導
体チップ２は、ミリ波半導体チップ２の主面に形成され
たチップ回路パターン４と、電極パッド５と、電極パッ
ド５に形成される金などからなるバンプ６と、チップ信
号パターン７とを含む。ミリ波半導体チップ２は、Ｇａ
Ａｓなどの材料によって構成され、ウェハプロセス技術
によってその主面にチップ回路パターン４、電極パッド
５およびチップ信号パターン７が形成される。また、チ
ップ回路パターン４は、チップ信号パターン４ａおよび
チップ接地パターン４ｂを含む。また、バンプ６は、ミ
リ波半導体チップ２の外周部を囲む外周部接地バンプ６
ｂと、ミリ波半導体チップ２の内側エリアを複数に区切
るための区切り接地バンプ６ｃとを含む。

【００４０】ミリ波半導体チップ２のサイズは約２ｍｍ
×約３ｍｍであり、外周部接地バンプ６ｂの間隔は実効
波長の１／４以下となっている。なお、図１に示すミリ
波半導体チップ２においては、チップ伝送線路７とチッ
プ信号入出力端子４ｃとが主なミリ波回路となっている
が、フィルタ、カップラ、ディバイダ、放射素子または
アンプなどの各種のゲインを有する素子を含む複合回路
であっても良い。

【００４１】図１に示すように、区切り接地バンプ６ｃ
によってミリ波半導体チップ２は大きく３つの部分に区
切られており、区切られた部分の短辺の長さは実効波長
の１／２未満となっている。また、区切り接地バンプ６
ｂによって区切られた部分が矩形でない場合、たとえば
楕円状であればその短直径が実効波長の１／２未満とな
るように区切られる。なお、区切り接地バンプ６ｂの間
隔は、区切る必要がある部分については実効波長の１／
４以下となるようにし、区切る必要がない部分について
は実効波長の１／２以上となるようにしている。

【００４２】図２は、本実施の形態におけるミリ波半導
体装置の誘電体回路基板３の平面図である。この誘電体
回路基板３は、低損失の誘電体材料などによって構成さ
れ、その主面に導電性材料などによって構成される基板
回路パターン８が形成される。また、基板回路パターン
８は、表面接地パターン８ａと、基板信号パターン８ｄ
と、ミリ波半導体チップ２を搭載するための搭載用回路
パターン８ｆとを含む。また、表面接地パターン８ａ
は、外周部接地パターン８ｂと、ミリ波半導体チップ２
の搭載部の内側エリアを複数に区切るための区切り接地
パターン８ｃとを含む。また、搭載用回路パターン８ｆ
は、表面接地パターン８ａや基板信号入出力用端子８ｅ
などを含む。

【００４３】外周部接地パターン８ｂは、搭載されるミ
リ波半導体チップ２の外周部接地バンプ６ｂに対向する
位置に設けられ、チップ伝送線路７に対向する近隣には
設けられない。本実施の形態において、外周部接地パタ
ーン８ｂはそれぞれ、外周部接地バンプ６ｂの真下に分
離して配置されている。また、区切り接地パターン８ｃ
はそれぞれ、区切り接地バンプ６ｃの真下に分離して配
置されている。

【００４４】図３（ａ）〜図３（ｃ）はそれぞれ、図２
に示すＩ−ＩＩにおけるミリ波半導体装置１の断面図、
ＩＩＩ−ＩＶにおけるミリ波半導体装置１の断面図およ
びＶ−ＶＩにおけるミリ波半導体装置１の断面図であ
る。

【００４５】図３（ａ）に示すように、誘電体回路基板
３の裏面には、ベタの裏面接地パターン１０が形成され
ている。そして、表面接地パターン８ａと裏面接地パタ
ーン１０とが、誘電体回路基板３に設けられた接地ビア
ホール９ａによって接続されている。この接地ビアホー
ル９ａは、図２に示すようにミリ波半導体チップ２の搭
載部をほぼ囲むような外周部接地ビアホール９ｂと、ミ
リ波半導体チップ２の搭載部の内側エリアを複数に区切
るように配置された区切り接地ビアホール９ｃとを含
む。なお、外部接地ビアホール９ｂおよび区切り接地ビ
アホール９ｃはそれぞれ、外周部接地バンプ６ｂおよび
区切り接地バンプ６ｃの真下にあるため、それぞれの間
隔が実効波長の１／４以下となる。

【００４６】また、本実施の形態のミリ波半導体装置に
おいては、誘電体回路基板３が両面板であるため、裏面
接地パターン１０が誘電体回路基板３の裏面に設けられ
ている。しかし、誘電体回路基板３が多層基板の場合に
は、内層または裏面に配置されることとなり、ベタ状の
内層接地パターンまたは裏面接地パターンが接地の基準
となる。また、誘電体回路基板３には低損失のセラミッ
クスが用いられ、高周波信号伝送特性を向上させるため
に、誘電体回路基板３の基板回路パターン８の表面に金
メッキ等が施されている。また、接地ビアホール９ａに
は、タングステンペーストを充填したものが用いられ
る。

【００４７】図３（ａ）に示すように、外周部接地バン
プ６ｂ、外周部接地パターン８ｂおよび外周部接地ビア
ホール９ｂがそれぞれ、実効波長の１／４以下の間隔と
なるように設けられる。また、これらは、ミリ波半導体
チップ２のチップ接地パターン４ｂから裏面接地パター
ン１０までの経路長が、実効波長の１／４以下となるよ
うに設けられるため、高周波的にほぼ真の接地となり得
る。

【００４８】また、図３（ｃ）に示すように、外周部接
地バンプ６ｃ、外周部接地パターン８ｃおよび外周部接
地ビアホール９ｃがそれぞれ、実効波長の１／４以下の
間隔となるように設けられる。また、これらは、ミリ波
半導体チップ２のチップ接地パターン４ｂから裏面接地
パターン１０までの経路長が、実効波長の１／４以下と
なるように設けられるため、高周波的にほぼ真の接地と
なり得る。

【００４９】したがって、チップ接地パターン４ｂと誘
電体回路基板３の裏面接地パターン１０とによって挟ま
れる空間は、図３（ａ）に示すように、実効波長の１／
４以下の間隔で設けられた外周部接地バンプ６ｂ、外周
部接地パターン８ｂおよび外周部接地ビアホール９ｂに
よって形成されるＩ−ＩＩ面の前後で遮断される。同様
に、その空間は他の３辺に形成される面によっても遮断
されるため、電磁気的に遮蔽された大きな空間が形成さ
れることとなる。

【００５０】また、図３（ｂ）に示すように、電磁気的
に遮断する２つの面１１が形成されるため、それぞれの
面１１の前後で閉じた空間が形成される。したがって、
チップ接地パターン４ｂと、誘電体回路基板３の裏面接
地パターン１０とによって挟まれる空間は、電磁気的に
遮蔽された３つの空間が形成されることとなる。

【００５１】図４は、電磁気的に遮蔽された３つの空間
を説明するための図であり、ミリ波半導体装置１からミ
リ波半導体チップ２と誘電体回路基板３の誘電体部分と
を除き、バンプ、基板回路パターンおよびビアホールの
一部のみを示している。３つの空間のそれぞれを直方体
と見なすと、１つの空間のサイズは、ミリ波半導体チッ
プ２の短辺の長さに近い２ｍｍ弱の辺αと、ミリ波半導
体チップ２の長辺の長さの１／３に近い１ｍｍ弱の辺β
と、辺γとによって表わすことができる。この辺βは、
実効波長の１／２未満となっている。なお、直方体であ
る空間の１辺γは、チップ接地パターン４ｂから裏面接
地パターン１０までの距離に相当し、約０．２ｍｍとな
るため他の２辺よりも短くなる。導体で囲まれた空間に
おいては、少なくともその空間の短辺の長さβの２倍の
波長の共振が発生する。しかし、短辺の長さβが実効波
長の１／２未満であるので、共振の波長は実効波長より
も短くなる。

【００５２】図５は、図１〜図４に示すミリ波半導体装
置１の高周波特性を示すグラフである。このグラフは、
横軸を周波数、縦軸を伝送特性としており、斜線で示し
た周波数Ｆ１〜Ｆ２が使用周波数帯である。また、使用
可能な伝送特性の最低レベルがＴ１であり、このレベル
Ｔ１より伝送特性が良ければ使用上問題はない。

【００５３】図５に示すように、周波数が高くなるにつ
れて徐々に伝送特性が低下する傾向がある。また、周波
数Ｆ１３、Ｆ１４およびＦ１５において、局所的な鋭い
ピークを有する劣化が見られる。しかし、上述したよう
に使用周波数帯の上限周波数Ｆ２の実効波長よりも共振
の波長が短いため、共振周波数は使用周波数帯の上限周
波数Ｆ２よりも高くなる。これらの共振のうち、周波数
Ｆ１３が空間の短辺の長さβの２倍の波長の共振に相当
する。図５から分かるように、使用周波数帯以下の周波
数においては、伝送特性の最低レベルＴ１を下回る局所
的な鋭いピークが発生しないため、良好な高周波特性を
有するミリ波半導体装置が実現できる。

【００５４】なお、図３（ｃ）に示すように、チップ伝
送線路７に対向する位置の近隣には表面接地パターン８
ａが存在しないので、チップ伝送線路７のインピーダン
スが乱されることがない。そのため、図１８に見られる
ような緩やかなピークが発生せず、伝送特性の低下の傾
きが大きくなることもない。

【００５５】本実施の形態におけるミリ波半導体装置
は、後述する実施の形態２または実施の形態３における
ミリ波半導体装置と比較して、区切り接地バンプ６ｃの
間隔および区切り接地ビアホール９ｃの間隔が実効波長
の１／４以下となっているため、電磁気的な遮蔽が強化
されることとなり、強い電磁界が発生するようなミリ波
半導体チップを実装しなければならないミリ波半導体装
置にも対応できる。

【００５６】また、外周部接地パターン８ｂが分離され
ているため、十分な電磁気的な遮蔽を実現しつつも、Ｄ
Ｃ（Direct Current）や低周波信号のための別パター
ンを外周部接地パターン８ｂの間に配置することがで
き、設計の自由度が増大し、より高性能、多機能なミリ
波半導体装置を提供することが可能となった。

【００５７】（実施の形態２）図６は、本発明の実施の
形態２におけるミリ波半導体装置に実装されるミリ波半
導体チップ２’の平面図である。なお、このミリ波半導
体チップ２’は、図１に示す実施の形態１におけるミリ
波半導体チップ２と同様であるので、詳細な説明は繰返
さない。なお、区切り接地バンプの参照符号を６ｃ１お
よび６ｃ２とする。

【００５８】図７は、本実施の形態におけるミリ波半導
体装置の誘電体回路基板３’の平面図である。この誘電
体回路基板３’は、低損失の誘電体材料などによって構
成され、その主面に導電性材料などによって構成される
基板回路パターン８’が形成される。また、基板回路パ
ターン８’は、外周部接地パターン８ｂ’と、ミリ波半
導体チップ２’の搭載部の内側エリアを複数に区切るた
めの区切り接地パターン８ｃ’とを含む。

【００５９】外周部接地パターン８ｂ’は、搭載される
ミリ波半導体チップ２’の外周部接地バンプ６ｂ’に対
向する位置に連続して設けられ、基板信号パターン８
ｄ’によって２つに分離されている。また、区切り接地
パターン８ｃ’は、外周部接地パターン８ｂ’から分離
されており、図６に示す区切り接地パターン６ｃ１と６
ｃ２とを繋ぐような短冊状の形状を有している。

【００６０】また、区切り接地ビアホール９ｃ’は、区
切り接地バンプ６ｃ１および６ｃ２の真下にではなく、
区切り接地バンプ６ｃ１および６ｃ２に対向する位置の
間になるように設けられ、その間隔が実効波長の３／８
以下となるように配置される。また、外周部接地ビアホ
ール９ｂ’の位置が外周部接地バンプ６ｂ’の真下にな
るとは限らず、その間隔が実効波長の３／８以下となる
ように配置される。

【００６１】図８（ａ）〜図８（ｃ）はそれぞれ、図７
に示すＩ−ＩＩにおけるミリ波半導体装置１’の断面
図、ＩＩＩ−ＩＶにおけるミリ波半導体装置１’の断面
図およびＶ−ＶＩにおけるミリ波半導体装置１’の断面
図である。

【００６２】図８（ａ）に示すように、外周部接地バン
プ６ｂ’が実効波長の１／４以下の間隔で設けられ、外
周部接地パターン８ｂ’が連続的に設けられ、外周部接
地ビアホール９ｂ’が実効波長の３／８以下の間隔で設
けられる。また、これらは、ミリ波半導体チップ２のチ
ップ接地パターン４ｂ’から裏面接地パターン１０まで
の経路長が、実効波長の１／４以下となるように設けら
れるため、高周波的にほぼ真の接地となり得る。

【００６３】また、図８（ｃ）に示すように、区切り接
地バンプ６ｃ１および６ｃ２が実効波長の１／４以下の
間隔で設けられ、分離された区切り接地パターン８ｃ’
が設けられ、区切り接地ビアホール９ｃ’が実効波長の
３／８以下の間隔となるように設けられる。また、これ
らは、ミリ波半導体チップ２’のチップ接地パターン４
ｂ’から裏面接地パターン１０’までの経路長が、実効
波長の１／４以下となるように設けられるため、高周波
的にほぼ真の接地となり得る。

【００６４】したがって、チップ接地パターン４ｂ’と
誘電体回路基板３’の裏面接地パターン１０’とによっ
て挟まれる空間は、図８（ａ）に示すように、実効波長
の１／４以下の間隔で設けられた外周部接地バンプ６
ｂ’、外周部接地パターン８ｂ’および実効波長の３／
８以下の間隔で設けられた外周部接地ビアホール９ｂ’
によって形成されるＩ−ＩＩ面の前後で遮断される。同
様に、その空間は他の３辺に形成される面によっても遮
断されるため、電磁気的に遮蔽された大きな空間が形成
されることとなる。

【００６５】また、図８（ｂ）に示すように、電磁気的
に遮断する２つの面１１’が形成されるため、それぞれ
の面１１’の前後で閉じた空間が形成される。したがっ
て、チップ接地パターン４ｂ’と、誘電体回路基板３の
裏面接地パターン１０’とによって挟まれる空間は、電
磁気的に遮蔽された３つの空間が形成されることとな
る。

【００６６】そのため、実施の形態１において説明した
のと同様の理由によって、良好な高周波特性を有するミ
リ波半導体装置が得られる。なお、外周部接地ビアホー
ル９ｂ’および区切り接地ビアホール９ｃ’の間隔が実
効波長の３／８以下であり、実施の形態１における接地
ビアホール９（実効波長の１／４以下）と比較して広く
なっているため、誘電体回路基板３’の一部である下層
においてやや遮蔽が弱くなっている。しかし、空間の上
層に比べると、下層の電磁界はやや弱くなっているため
影響が少なく、実施の形態１におけるミリ波半導体装置
とほぼ同様の高周波特性が得られる。

【００６７】また、図８（ｃ）に示すように、チップ伝
送線路７’はコプレーナ線路となっており、チップコプ
レーナ線路信号線７ａ、その両側のチップコプレーナ線
路スペース７ｂおよびチップコプレーナ線路接地パター
ン７ｃとからなる。チップコプレーナ線路信号線７ａを
挟む２つのチップコプレーナ線路接地パターン７ｃの間
の距離、すなわちチップコプレーナ線路信号線７ａの幅
と２つのチップコプレーナ線路スペース７ｂの幅との和
をＸとし、チップコプレーナ線路接地パターン７ｃの端
から区切り接地バンプ６ｃ’までの距離をＹとし、チッ
プコプレーナ線路信号線７ａから対向する表面接地パタ
ーン８ａ’までの最短距離をＺとする。このとき、距離
ＹおよびＺは、距離Ｘよりも大きくなるように配置され
ているので、チップ伝送線路７に対するインピーダンス
変化を十分に抑えることができ、良好な高周波特性を得
ることができる。

【００６８】なお、チップコプレーナ線路信号線７ａか
ら対向する表面接地パターン８ａまでの最短距離Ｚは、
ミリ波半導体チップ２’の主面と、誘電体回路基板３’
の主面との間のギャップが大きくなると、このギャップ
の実効誘電率の低下が無視できなくなるので、チップコ
プレーナ線路信号線７ａを挟む２つのチップコプレーナ
線路接地パターン７ｃの間の距離よりも若干大きい程度
では、インピーダンス変化を十分に抑えることができな
くなる。本実施の形態においては、ギャップを３０μｍ
程度としており、インピーダンス変化を十分に抑えるこ
とができるレベルとなっている。

【００６９】（実施の形態３）図９は、本発明の実施の
形態３におけるミリ波半導体装置に実装されるミリ波半
導体チップ２”の平面図である。このミリ波半導体チッ
プ２”は、図１に示す実施の形態１におけるミリ波半導
体チップ２と比較して、区切り接地バンプの個数が異な
る点のみが異なる。したがって、重複する構成および機
能の詳細な説明は繰返さない。なお、ミリ波半導体チッ
プ２”の内側エリアを区切るように形成される区切り接
地バンプ６ｃ”が、実効波長の３／８以下となるような
間隔で配置される。また、外周部接地バンプ６ｂ”の間
隔も、実効波長の３／８以下となるように設けられる。

【００７０】図１０は、本実施の形態３におけるミリ波
半導体装置の誘電体回路基板３”の平面図である。この
誘電体回路基板３”は、低損失の誘電体材料などによっ
て構成され、その主面に導電性材料などによって構成さ
れる基板回路パターン８”が形成される。また、基板回
路パターン８”は、外周部接地パターン８ｂ”と、ミリ
波半導体チップ２”の搭載部の内側エリアを複数に区切
るための区切り接地パターン８ｃ”とを含む。

【００７１】外周部接地パターン８ｂ”は、搭載される
ミリ波半導体チップ２”の外周部接地バンプ６ｂ”に対
向する位置に連続して設けられ、基板信号パターン８
ｄ”によって２つに分離されている。また、区切り接地
パターン８ｃ”は、外周部接地パターン８ｂ”から枝分
かれして、区切り接地バンプ６ｃ”が接続される位置ま
で延長された形状となっている。

【００７２】また、区切り接地ビアホール９ｃ”は、１
つの区切り接地パターン８ｃ”に対して１つ設けられ、
区切り接地バンプ６ｃ”の直下よりもやや外側に位置す
るように設けられる。区切り接地ビアホール９ｃ”の間
隔は、区切る必要がある部分については実効波長の１／
２未満となるようにし、区切る必要がない部分について
は実効波長１／２以上となるようにしている。なお、外
周部接地ビアホール９ｂ”は、外周部接地バンプ６ｂ”
の直下よりもやや外側に位置するように設けられ、実効
波長の１／２未満となるように配置される。また、外周
部接地ビアホール９ｂ”および区切り接地ビアホール９
ｃ”は、ミリ波半導体チップ２”のチップ接地パターン
４ｂ”から図示しない誘電体回路基板３”裏面接地パタ
ーンまでの経路長が、実効波長の１／４以下となるよう
に設けられるため、高周波的にほぼ真の接地となる得
る。

【００７３】したがって、チップ接地パターン４ｂ”と
誘電体回路基板３”の裏面接地パターンとによって挟ま
れる空間は、実効波長の３／８以下の間隔で設けられた
外周部接地バンプ６ｂ”および区切り接地バンプ６ｃ”
と、外周部接地パターン８ｂ”および区切り接地パター
ン８ｃ”と、実効波長の１／２未満の間隔で設けられた
外周部接地ビアホール９ｂ”および区切り接地ビアホー
ル９ｃ”とによって形成される４つの面によって遮断さ
れ、電磁気的に遮蔽された大きな空間が形成されること
となる。

【００７４】また、図１０のＶ−ＶＩにおける断面によ
っても電磁気的に遮断されるため、この面の前後によっ
ても電磁気的に遮蔽された空間が形成される。したがっ
て、チップ接地パターン４ｂ”と誘電体回路基板３”の
裏面接地パターンとによって挟まれる空間は、電磁気的
に遮蔽された３つの空間に分割されて、実施の形態１に
おいて説明したのと同じ理由によって良好な高周波特性
を得ることができる。

【００７５】なお、接地ビアホール９ｂ”の間隔が実効
波長の１／２以下であり、実施の形態２における接地ビ
アホール９’（実効波長の３／８以下）と比較して広く
なっているため、誘電体回路基板３”の一部である下層
においてやや遮蔽が弱くなっている。また、外周部接地
バンプ６ｂ”および区切り接地バンプ６ｃ”の間隔が３
／８未満であり、実施の形態１および実施の形態２にお
ける接地バンプ（実効波長の１／４以下）と比較して広
くなっているため、ミリ波半導体チップ２”と誘電体回
路基板３”との間のギャップに相当する上層においてや
や遮蔽が弱くなっている。

【００７６】図１１は、図９および図１０に示す本実施
の形態におけるミリ波半導体装置の高周波特性を示すグ
ラフである。図１１に示すように、最初の局所的な鋭い
ピークの周波数Ｆ１３’は、図５に示す実施の形態１に
おける最初の局所的な鋭いピークの周波数Ｆ１３よりも
やや低くなっているが、使用周波数帯の上限周波数Ｆ２
よりも十分高いため良好な周波数特性が得られる。

【００７７】また、ミリ波半導体チップ２”のチップ伝
送線路に対向する位置の近隣には表面接地パターン８
ｂ”および８ｃ”が存在しないため、チップ伝送線路に
対するインピーダンス変化を十分に抑えることができ、
良好な高周波特性を得ることができる。

【００７８】また、誘電体回路基板３”のビアホールの
真上に、セラミックスの充填・印刷・焼成収縮等や、多
層配線によるカバレージ部の重なり等によって、若干の
凹凸が発生する場合がある。その凹凸の程度が著しい場
合に、ビアホールの真上にバンプがあるとその接合が不
十分となることもあるが、本実施の形態においてはビア
ホールがバンプの真下とならないように配置されるた
め、バンプの接合が不十分となることはない。

【００７９】今回開示された実施の形態は、すべての点
で例示であって制限的なものではないと考えられるべき
である。本発明の範囲は上記した説明ではなくて特許請
求の範囲によって示され、特許請求の範囲と均等の意味
および範囲内でのすべての変更が含まれることが意図さ
れる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１におけるミリ波半導体
装置に実装されるミリ波半導体チップ２の平面図であ
る。

【図２】 本発明の実施の形態１におけるミリ波半導体
装置の誘電体回路基板３の平面図である。

【図３】 本発明の実施の形態１におけるミリ波半導体
装置の断面を示す図である。

【図４】 電磁気的に遮蔽された３つの空間を説明する
ための図である。

【図５】 本発明の実施の形態１におけるミリ波半導体
装置の高周波特性を示すグラフである。

【図６】 本発明の実施の形態２におけるミリ波半導体
装置に実装されるミリ波半導体チップ２’の平面図であ
る。

【図７】 本発明の実施の形態２におけるミリ波半導体
装置の誘電体回路基板３’の平面図である。

【図８】 本発明の実施の形態２におけるミリ波半導体
装置の断面を示す図である。

【図９】 本発明の実施の形態３におけるミリ波半導体
装置に実装されるミリ波半導体チップ２”の平面図であ
る。

【図１０】 本発明の実施の形態３におけるミリ波半導
体装置の誘電体回路基板３”の平面図である。

【図１１】 本発明の実施の形態３におけるミリ波半導
体装置の高周波特性を示すグラフである。

【図１２】 従来のミリ波半導体装置に実装されるミリ
波半導体チップの一例を示す平面図である。

【図１３】 従来のミリ波半導体チップ１０２が搭載さ
れる誘電体回路基板の一例を示す平面図である。

【図１４】 図１２および図１３に示す従来のミリ波半
導体装置の断面を示す図である。

【図１５】 従来のミリ波半導体チップ１０２が搭載さ
れる誘電体回路基板の他の一例を示す平面図である。

【図１６】 図１２および図１５に示す従来のミリ波半
導体装置の断面を示す図である。

【図１７】 図１２〜図１４に示す従来のミリ波半導体
装置の高周波特性を示すグラフである。

【図１８】 図１２、図１５および図１６に示す従来の
ミリ波半導体装置の高周波特性を示すグラフである。

【符号の説明】

１，１’，１” ミリ波半導体装置、２，２’，２”
半導体チップ、３，３’，３” 誘電体回路基板、４ａ
チップ信号パターン、４ｂ，４ｂ” チップ接地パタ
ーン、４ｃ チップ入出力端子、５ 電極パッド、６
バンプ、６ｂ，６ｂ’ 外周部接地バンプ、６ｃ，６ｃ
１，６ｃ２，６ｃ” 区切り接地バンプ、７，７’ チ
ップ信号パターン、７ａ チップコプレーナ線路信号
線、７ｂチップコプレーナ線路スペース、７ｃ チップ
コプレーナ線路接地パターン、８，８’ 回路基板パタ
ーン、８ａ，８ａ’ 表面接地パターン、８ｂ，８
ｂ’，８ｂ” 外周部接地パターン、８ｃ，８ｃ’，８
ｃ” 区切り接地パターン、８ｄ，８ｄ’，８ｄ” 基
板信号パターン、８ｅ 基板信号入出力用端子、８ｆ搭
載用回路パターン、９ａ 接地ビアホール、９ｂ，９
ｂ’，９ｂ” 外周部接地ビアホール、９ｃ，９ｃ’，
９ｃ” 区切り接地ビアホール、１０，１０’裏面接地
パターン、１１，１１’ 電磁気的に遮断される面。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 迫田 直樹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 山村 圭司 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F044 KK02 KK09 LL02

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ミリ波半導体チップと誘電体回路基板と
   がバンプによって接続されたミリ波半導体装置であっ
   て、 前記バンプは、前記ミリ波半導体チップの外周部をほぼ
   囲むように設けられる外周部接地バンプと、 前記ミリ波半導体チップの内側エリアを所定サイズ以下
   で複数に区切るように設けられる区切り接地バンプとを
   含み、 前記ミリ波半導体チップは、前記外周部接地バンプおよ
   び前記区切り接地バンプが接続されるチップ接地パター
   ンを含み、 前記誘電体回路基板は、前記外周部接地バンプおよび前
   記区切り接地バンプが接続される表面接地パターンと、 前記表面接地パターンに接続されるビアホールと、 前記誘電体回路基板の裏面または内層に設けられ、前記
   バンプ、前記表面接地パターンおよび前記ビアホールを
   経て、前記チップ接地パターンからの距離が所定長さ以
   下となるように前記ビアホールに接続して設けられる接
   地パターンとを含む、ミリ波半導体装置。
2. 【請求項２】 前記所定サイズは、短辺または短直径の
   長さが実効波長の１／２未満となるように決定される、
   請求項１記載のミリ波半導体装置。
3. 【請求項３】 前記所定長さは、実効波長の１／４以下
   である、請求項１または２記載のミリ波半導体装置。
4. 【請求項４】 前記外周部接地バンプおよび前記区切り
   接地バンプの間隔は、実効波長の３／８以下である、請
   求項１〜３のいずれかに記載のミリ波半導体装置。
5. 【請求項５】 前記ビアホールの間隔は、実効波長の１
   ／２以下である、請求項１〜４のいずれかに記載のミリ
   波半導体装置。
6. 【請求項６】 前記表面接地パターンは、前記外周部接
   地バンプおよび前記区切り接地バンプのそれぞれに対応
   して分割して設けられる、請求項１〜５のいずれかに記
   載のミリ波半導体装置。
7. 【請求項７】 前記表面接地パターンは、前記外周部接
   地バンプに接続される外周部接地パターンと、 前記外周部接地パターンから分離され、前記区切り接地
   バンプを繋ぐような短冊状の区切り接地パターンとを含
   む、請求項１〜５のいずれかに記載のミリ波半導体装
   置。
8. 【請求項８】 前記表面接地パターンは、前記外周部接
   地バンプに接続される外周部接地パターンと、 前記外周部接地パターンから枝分かれして、前記区切り
   接地バンプが接続される区切り接地パターンとを含む、
   請求項１〜５のいずれかに記載のミリ波半導体装置。
9. 【請求項９】 前記ミリ波半導体装置はさらに、前記ミ
   リ波半導体チップに設けられ、高周波信号を伝送するチ
   ップ伝送線路を含み、 前記チップ伝送線路は、信号線と該信号線を挟むチップ
   接地パターンとからなるコプレーナ線路であって、 前記信号線を挟む前記チップ接地パターン端の間の距離
   よりも、前記チップ接地パターン端から前記接地バンプ
   までの距離、および前記信号線から対向する前記表面接
   地パターンまでの距離の方が大きい、請求項１〜８のい
   ずれかに記載のミリ波半導体装置。