JP2001250903A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2001250903A JP2001250903A JP2000063217A JP2000063217A JP2001250903A JP 2001250903 A JP2001250903 A JP 2001250903A JP 2000063217 A JP2000063217 A JP 2000063217A JP 2000063217 A JP2000063217 A JP 2000063217A JP 2001250903 A JP2001250903 A JP 2001250903A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- conductive path
- conductive
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等に回路装置が実装された混成集積回路装置が
ある。しかしこれらの実装基板および回路装置は、熱的
結合が良好でないため、駆動能力を充分発揮できない問
題があった。 【解決手段】 支持基板を採用することなく、第２の導
電路５１、回路素子５２が絶縁性樹脂５０に支持された
回路装置を採用し、しかも本回路装置の裏面には第２の
導電路５１Ａが露出しているため、実装基板側の第１の
導電路３２に直接固着する事ができる。よって、回路装
置で発生した熱を実装基板側に良好に伝えることがで
き、駆動能力を向上させることができる。
ルシート等に回路装置が実装された混成集積回路装置が
ある。しかしこれらの実装基板および回路装置は、熱的
結合が良好でないため、駆動能力を充分発揮できない問
題があった。 【解決手段】 支持基板を採用することなく、第２の導
電路５１、回路素子５２が絶縁性樹脂５０に支持された
回路装置を採用し、しかも本回路装置の裏面には第２の
導電路５１Ａが露出しているため、実装基板側の第１の
導電路３２に直接固着する事ができる。よって、回路装
置で発生した熱を実装基板側に良好に伝えることがで
き、駆動能力を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、混成集積回路装置
に関し、特に薄く軽量な回路装置が実装基板に実装さ
れ、しかも回路装置の放熱性を改善した混成集積回路装
置に関するものである。
に関し、特に薄く軽量な回路装置が実装基板に実装さ
れ、しかも回路装置の放熱性を改善した混成集積回路装
置に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図１６のように、
プリント基板ＰＳに実装される。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図１６のように、
プリント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図１７は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１６のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図１８お
よび図１９を参照しながら説明する。尚、図１９では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
よび図１９を参照しながら説明する。尚、図１９では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１８Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図１８Ｂを
参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図１８Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１８Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図１８Ｂを
参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図１８Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１８Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図１７、図１８では、ガラスエポキシ
基板５に、トランジスタチップＴが一つしか設けられて
いないが、実際は、トランジスタチップＴがマトリック
ス状に多数個設けられている。そのため、最後にダイシ
ング装置により個別分離されている。
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１８Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図１７、図１８では、ガラスエポキシ
基板５に、トランジスタチップＴが一つしか設けられて
いないが、実際は、トランジスタチップＴがマトリック
ス状に多数個設けられている。そのため、最後にダイシ
ング装置により個別分離されている。
【００１５】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
【００１６】一方、セラミック基板を採用した製造方法
を図１９左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
１８の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
を図１９左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
１８の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１７】またフェイスダウン型の半導体素子ＦＤ
（フリップチップ、ＣＳＰ）やＢＧＡ等は、半田ボール
ＳＢを介してプリント基板ＰＳに実装されていた。
（フリップチップ、ＣＳＰ）やＢＧＡ等は、半田ボール
ＳＢを介してプリント基板ＰＳに実装されていた。
【００１８】
【発明が解決しようとする課題】図１６、図１７に於い
て、実装された回路装置１、６は、駆動時に発熱し、そ
の熱が放熱しにくい構造であるため、中のトランジスタ
チップが温度上昇し、チップの駆動能力を低下させる問
題があった。前記熱の伝達経路としては、金属細線、電
極７（または電極８）、スルーホールＴＨ、電極１０
（または電極１１）の第１の経路、および支持基板５を
介した第２の経路がある。しかし第１の経路は、金属細
線が細いため十分に熱を伝えることができない。また支
持基板であるプリント基板やセラミック基板は、その熱
伝導率が小さいため、やはり十分に熱を伝えることがで
きない。そのため内蔵のトランジスタチップから発生す
る熱は、十分に放熱されず、温度上昇し、その駆動能
力、特に駆動電流が低下、周波数特性の低下等の問題が
発生していた。
て、実装された回路装置１、６は、駆動時に発熱し、そ
の熱が放熱しにくい構造であるため、中のトランジスタ
チップが温度上昇し、チップの駆動能力を低下させる問
題があった。前記熱の伝達経路としては、金属細線、電
極７（または電極８）、スルーホールＴＨ、電極１０
（または電極１１）の第１の経路、および支持基板５を
介した第２の経路がある。しかし第１の経路は、金属細
線が細いため十分に熱を伝えることができない。また支
持基板であるプリント基板やセラミック基板は、その熱
伝導率が小さいため、やはり十分に熱を伝えることがで
きない。そのため内蔵のトランジスタチップから発生す
る熱は、十分に放熱されず、温度上昇し、その駆動能
力、特に駆動電流が低下、周波数特性の低下等の問題が
発生していた。
【００１９】また半導体素子ＦＤは、半田ボールを介し
た経路で熱がプリント基板ＰＳに伝えられるだけである
ため、更に温度上昇する問題があった。
た経路で熱がプリント基板ＰＳに伝えられるだけである
ため、更に温度上昇する問題があった。
【００２０】本発明は、実装基板上に固着される回路装
置として、薄型で且つ軽量な構造を実現し、しかもこの
回路装置を実装基板に実装した際は、回路装置の熱を実
装基板に良好に伝えることができる混成集積回路装置を
実現し、混成集積回路装置としての特性を大幅に改善す
る事を課題とする。
置として、薄型で且つ軽量な構造を実現し、しかもこの
回路装置を実装基板に実装した際は、回路装置の熱を実
装基板に良好に伝えることができる混成集積回路装置を
実現し、混成集積回路装置としての特性を大幅に改善す
る事を課題とする。
【００２１】
【課題を解決するための手段】本発明は、前述した課題
に鑑みて成され、第１に、分離溝で電気的に分離された
複数の第２の導電路と、前記第２の導電路上に裏面が固
着された半導体チップと、該半導体チップを被覆し且つ
前記第２の導電路間の前記分離溝に充填され前記第２の
導電路の裏面を露出して一体に支持する絶縁性樹脂とに
より回路装置を実現し、前記第２の導電路の裏面を実装
基板の第１の導電路と固着することで解決するものであ
る。
に鑑みて成され、第１に、分離溝で電気的に分離された
複数の第２の導電路と、前記第２の導電路上に裏面が固
着された半導体チップと、該半導体チップを被覆し且つ
前記第２の導電路間の前記分離溝に充填され前記第２の
導電路の裏面を露出して一体に支持する絶縁性樹脂とに
より回路装置を実現し、前記第２の導電路の裏面を実装
基板の第１の導電路と固着することで解決するものであ
る。
【００２２】回路装置は、薄型軽量となり、且つ半導体
チップの裏面は、第２の導電路と固着され、この第２の
導電路が実装基板上の第１の導電路と固着されているた
め、半導体チップの熱は、第２の導電路、第１の導電路
を介して実装基板に良好に伝えることができる。特に実
装基板として金属基板を採用すると、その効果は著し
い。
チップの裏面は、第２の導電路と固着され、この第２の
導電路が実装基板上の第１の導電路と固着されているた
め、半導体チップの熱は、第２の導電路、第１の導電路
を介して実装基板に良好に伝えることができる。特に実
装基板として金属基板を採用すると、その効果は著し
い。
【００２３】第２に、分離溝で電気的に分離され、側面
が湾曲構造の複数の第２の導電路と、前記第２のダイパ
ッドから成る前記第２の導電路上に裏面が固着された半
導体チップと、該半導体チップを被覆し且つ前記第２の
導電路間の前記分離溝に充填され前記第２の導電路の裏
面を露出して一体に支持する絶縁性樹脂とにより回路装
置を構成し、前記第２の導電路の裏面を、前記実装基板
の第１の導電路と固着することで解決するものである。
が湾曲構造の複数の第２の導電路と、前記第２のダイパ
ッドから成る前記第２の導電路上に裏面が固着された半
導体チップと、該半導体チップを被覆し且つ前記第２の
導電路間の前記分離溝に充填され前記第２の導電路の裏
面を露出して一体に支持する絶縁性樹脂とにより回路装
置を構成し、前記第２の導電路の裏面を、前記実装基板
の第１の導電路と固着することで解決するものである。
【００２４】第２の導電路の側面を湾曲構造にすること
により、絶縁性樹脂からの第２の導電路の抜け、反りを
抑止する薄型、軽量の回路装置を実現すると同時に、且
つ半導体チップの裏面は、第２の導電路と固着され、こ
の第２の導電路が実装基板上の第１の導電路と固着され
ているため、半導体チップの熱は、第２の導電路、第１
の導電路を介して実装基板に良好に伝えることができ
る。
により、絶縁性樹脂からの第２の導電路の抜け、反りを
抑止する薄型、軽量の回路装置を実現すると同時に、且
つ半導体チップの裏面は、第２の導電路と固着され、こ
の第２の導電路が実装基板上の第１の導電路と固着され
ているため、半導体チップの熱は、第２の導電路、第１
の導電路を介して実装基板に良好に伝えることができ
る。
【００２５】第３に、前記回路装置は、一つの半導体チ
ップが実装されることにより、薄型のディスクリート型
回路装置が実装基板に実装され、しかも放熱性の優れた
前記回路装置を有する混成集積回路装置となる。
ップが実装されることにより、薄型のディスクリート型
回路装置が実装基板に実装され、しかも放熱性の優れた
前記回路装置を有する混成集積回路装置となる。
【００２６】第４に、前記回路装置は、半導体チップの
他に能動素子および／または受動素子が、前記第２の導
電路と電気的に接続されて内蔵され、前記能動素子およ
び／または前記受動素子も含めて回路が形成されること
により前記課題を解決するものである。特に薄型のハイ
ブリッドＩＣ型の回路装置が実装基板に実装され、しか
も放熱性の優れた前記回路装置を有する混成集積回路装
置となる。
他に能動素子および／または受動素子が、前記第２の導
電路と電気的に接続されて内蔵され、前記能動素子およ
び／または前記受動素子も含めて回路が形成されること
により前記課題を解決するものである。特に薄型のハイ
ブリッドＩＣ型の回路装置が実装基板に実装され、しか
も放熱性の優れた前記回路装置を有する混成集積回路装
置となる。
【００２７】第５に、実装基板を、金属基板にする事に
より、更に放熱性を高めることができ、特性の優れた混
成集積回路装置と成る。
より、更に放熱性を高めることができ、特性の優れた混
成集積回路装置と成る。
【００２８】
【発明の実施の形態】まず混成集積回路装置の構造を説
明する前に、図１の実装基板３０に実装される第１の回
路装置５３について説明する。第２の回路装置３１は、
第１の回路装置５３の改良型であるため、ここでは第１
の路装置５３について具体的に説明する。 第１の回路装置の構造 この第１の回路装置５３の具体的な構造を図４に示す。
図４には、絶縁性樹脂５０に埋め込まれた第２の導電路
５１を有し、前記第２の導電路５１上には回路素子５２
が固着され、前記絶縁性樹脂５０で第２の導電路５１を
支持して成る回路装置５３が示されている。
明する前に、図１の実装基板３０に実装される第１の回
路装置５３について説明する。第２の回路装置３１は、
第１の回路装置５３の改良型であるため、ここでは第１
の路装置５３について具体的に説明する。 第１の回路装置の構造 この第１の回路装置５３の具体的な構造を図４に示す。
図４には、絶縁性樹脂５０に埋め込まれた第２の導電路
５１を有し、前記第２の導電路５１上には回路素子５２
が固着され、前記絶縁性樹脂５０で第２の導電路５１を
支持して成る回路装置５３が示されている。
【００２９】本構造は、半導体チップから成る回路素子
５２Ａ、受動素子および／または能動素子から成る回路
素子５２Ｂ、複数の第２の導電路５１Ａ、５１Ｂ、５１
Ｃと、この第２の導電路５１Ａ、５１Ｂ、５１Ｃを埋め
込む絶縁性樹脂５０の３つの材料で構成され、第２の導
電路５１間には、この絶縁性樹脂５０で充填された分離
溝５４が設けられる。そして絶縁性樹脂５０により前記
第２の導電路５１が支持されている。
５２Ａ、受動素子および／または能動素子から成る回路
素子５２Ｂ、複数の第２の導電路５１Ａ、５１Ｂ、５１
Ｃと、この第２の導電路５１Ａ、５１Ｂ、５１Ｃを埋め
込む絶縁性樹脂５０の３つの材料で構成され、第２の導
電路５１間には、この絶縁性樹脂５０で充填された分離
溝５４が設けられる。そして絶縁性樹脂５０により前記
第２の導電路５１が支持されている。
【００３０】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また第２の導電路５１としては、Ｃｕを主材料とし
た導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎ
ｉ等の合金から成る導電箔等を用いることができる。も
ちろん、他の導電材料でも可能であり、特にエッチング
できる導電材、レーザで蒸発する導電材が好ましい。
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また第２の導電路５１としては、Ｃｕを主材料とし
た導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎ
ｉ等の合金から成る導電箔等を用いることができる。も
ちろん、他の導電材料でも可能であり、特にエッチング
できる導電材、レーザで蒸発する導電材が好ましい。
【００３１】また回路素子５２の接続手段は、金属細線
５５Ａ、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペー
スト５５Ｃ、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子５２の種類、回路素子
５２の実装形態で選択される。例えば、ベアの半導体チ
ップであれば、表面の電極と第２の導電路５１Ｂとの接
続は、金属細線５５Ａが選択され、ＣＳＰであれば半田
ボールや半田バンプが選択される。またチップ抵抗、チ
ップコンデンサは、半田５５Ｂが選択される。
５５Ａ、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペー
スト５５Ｃ、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子５２の種類、回路素子
５２の実装形態で選択される。例えば、ベアの半導体チ
ップであれば、表面の電極と第２の導電路５１Ｂとの接
続は、金属細線５５Ａが選択され、ＣＳＰであれば半田
ボールや半田バンプが選択される。またチップ抵抗、チ
ップコンデンサは、半田５５Ｂが選択される。
【００３２】また回路素子と第２の導電路５１Ａとの固
着は、導電被膜が採用される。ここでこの導電被膜は、
少なくとも一層あればよい。
着は、導電被膜が採用される。ここでこの導電被膜は、
少なくとも一層あればよい。
【００３３】この導電被膜として考えられる材料は、Ａ
ｇ、Ａｕ、Ｐｔ、Ｐｄまたはロウ材等であり、蒸着、ス
パッタリング、ＣＶＤ等の低真空、または高真空下の被
着、メッキ、焼結または塗布等により被覆される。
ｇ、Ａｕ、Ｐｔ、Ｐｄまたはロウ材等であり、蒸着、ス
パッタリング、ＣＶＤ等の低真空、または高真空下の被
着、メッキ、焼結または塗布等により被覆される。
【００３４】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を第
２の導電路５１Ａに被覆することによって半導体チップ
を熱圧着でき、また半田等のロウ材を介してチップを固
着できる。ここで、前記導電被膜は複数層に積層された
導電被膜の最上層に形成されても良い。例えば、Ｃｕの
導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順
に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三
層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が
順に被覆されたものが形成できる。尚、これら導電被膜
の種類、積層構造は、これ以外にも多数あるが、ここで
は省略をする。
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を第
２の導電路５１Ａに被覆することによって半導体チップ
を熱圧着でき、また半田等のロウ材を介してチップを固
着できる。ここで、前記導電被膜は複数層に積層された
導電被膜の最上層に形成されても良い。例えば、Ｃｕの
導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順
に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三
層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が
順に被覆されたものが形成できる。尚、これら導電被膜
の種類、積層構造は、これ以外にも多数あるが、ここで
は省略をする。
【００３５】本回路装置５３は、第２の導電路５１を封
止樹脂である絶縁性樹脂５０で支持しているため、支持
基板が不要となり、第１の導電路５１、回路素子５２お
よび絶縁性樹脂５０で構成される。この構成は、本発明
の特徴である。従来の技術の欄でも説明したように、従
来の回路装置の導電路は、支持基板（プリント基板やセ
ラミック基板）で支持されていたり、リードフレームで
支持されているため、本来不要にしても良い構成が付加
されている。しかし、本回路装置は、必要最小限の要素
で構成され、支持基板を不要としているため、薄型で安
価となる特徴を有する。
止樹脂である絶縁性樹脂５０で支持しているため、支持
基板が不要となり、第１の導電路５１、回路素子５２お
よび絶縁性樹脂５０で構成される。この構成は、本発明
の特徴である。従来の技術の欄でも説明したように、従
来の回路装置の導電路は、支持基板（プリント基板やセ
ラミック基板）で支持されていたり、リードフレームで
支持されているため、本来不要にしても良い構成が付加
されている。しかし、本回路装置は、必要最小限の要素
で構成され、支持基板を不要としているため、薄型で安
価となる特徴を有する。
【００３６】また前記構成の他に、回路素子５２を被覆
し且つ前記第２の導電路５２間の前記分離溝５４に充填
されて一体に支持する絶縁性樹脂５０を有している。
し且つ前記第２の導電路５２間の前記分離溝５４に充填
されて一体に支持する絶縁性樹脂５０を有している。
【００３７】この第２の導電路５１間は、分離溝５４と
なり、ここに絶縁性樹脂５０が充填されることで、お互
いの絶縁がはかれるメリットを有する。
なり、ここに絶縁性樹脂５０が充填されることで、お互
いの絶縁がはかれるメリットを有する。
【００３８】また、回路素子５２を被覆し且つ第２の導
電路５１間の分離溝５４に充填され第２の導電路５１の
裏面を露出して一体に支持する絶縁性樹脂５０を有して
いる。
電路５１間の分離溝５４に充填され第２の導電路５１の
裏面を露出して一体に支持する絶縁性樹脂５０を有して
いる。
【００３９】この第２の導電路の裏面を露出する点は、
本発明の特徴の一つである。導電路の裏面が外部との接
続に供することができ、図２４の如き従来構造のスルー
ホールＴＨを不要にできる特徴を有する。
本発明の特徴の一つである。導電路の裏面が外部との接
続に供することができ、図２４の如き従来構造のスルー
ホールＴＨを不要にできる特徴を有する。
【００４０】しかも回路素子がロウ材、Ａｕ、Ａｇ等の
導電被膜を介して直接固着されている場合、第２の導電
路５１の裏面が露出されてため、回路素子５２Ａから発
生する熱を第２の導電路５１Ａを介して実装基板に伝え
ることができる。特に放熱により、駆動電流の上昇等の
特性改善が可能となる半導体チップに有効である。本ポ
イントは、本発明の最大のポイントであり、これについ
ては、後述する。
導電被膜を介して直接固着されている場合、第２の導電
路５１の裏面が露出されてため、回路素子５２Ａから発
生する熱を第２の導電路５１Ａを介して実装基板に伝え
ることができる。特に放熱により、駆動電流の上昇等の
特性改善が可能となる半導体チップに有効である。本ポ
イントは、本発明の最大のポイントであり、これについ
ては、後述する。
【００４１】また本回路装置は、分離溝５４と第２の導
電路５１の裏面は、実質一致している構造となってい
る。本構造は、本発明の特徴であり、図１７に示す裏面
電極１０、１１の段差が設けられないため、回路装置５
３をそのまま水平に移動できる特徴を有する。 第１の回路装置の製造方法 次に図５〜図９および図４を使って回路装置５３の製造
方法について説明する。
電路５１の裏面は、実質一致している構造となってい
る。本構造は、本発明の特徴であり、図１７に示す裏面
電極１０、１１の段差が設けられないため、回路装置５
３をそのまま水平に移動できる特徴を有する。 第１の回路装置の製造方法 次に図５〜図９および図４を使って回路装置５３の製造
方法について説明する。
【００４２】まず図５の如く、シート状の導電箔６０を
用意する。この導電箔６０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
用意する。この導電箔６０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
【００４３】導電箔の厚さは、後のエッチングを考慮す
ると３５μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
ると３５μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
【００４４】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
【００４５】続いて、少なくとも第２の導電路５１とな
る領域を除いた導電箔６０を、導電箔６０の厚みよりも
薄く除去する工程がある。そしてこの除去工程により形
成された分離溝６１および導電箔６０に絶縁性樹脂５０
を被覆する工程がある。
る領域を除いた導電箔６０を、導電箔６０の厚みよりも
薄く除去する工程がある。そしてこの除去工程により形
成された分離溝６１および導電箔６０に絶縁性樹脂５０
を被覆する工程がある。
【００４６】まず、Ｃｕ箔６０の上に、ホトレジスト
（耐エッチングマスク）ＰＲを形成し、第２の導電路５
１となる領域を除いた導電箔６０が露出するようにホト
レジストＰＲをパターニングする（以上図６を参照）。
そして、前記ホトレジストＰＲを介してエッチングすれ
ばよい（以上図７を参照）。
（耐エッチングマスク）ＰＲを形成し、第２の導電路５
１となる領域を除いた導電箔６０が露出するようにホト
レジストＰＲをパターニングする（以上図６を参照）。
そして、前記ホトレジストＰＲを介してエッチングすれ
ばよい（以上図７を参照）。
【００４７】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【００４８】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
【００４９】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００５０】またレーザでは、直接レーザ光を当てて分
離溝を形成でき、この場合は、どちらかといえば分離溝
６１の側面はストレートに形成される。
離溝を形成でき、この場合は、どちらかといえば分離溝
６１の側面はストレートに形成される。
【００５１】またダイシングでは、曲折した複雑なパタ
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
【００５２】尚、図６に於いて、ホトレジストＰＲの代
わりにエッチング液に対して耐食性のある導電被膜を選
択的に被覆しても良い。導電路と成る部分に選択的に被
着すれば、この導電被膜がエッチング保護膜となり、レ
ジストを採用することなく分離溝をエッチングできる。
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐ
ｔまたはＰｄ等である。しかもこれら耐食性の導電被膜
は、ダイパッド、ボンディングパッドとしてそのまま活
用できる特徴を有する。
わりにエッチング液に対して耐食性のある導電被膜を選
択的に被覆しても良い。導電路と成る部分に選択的に被
着すれば、この導電被膜がエッチング保護膜となり、レ
ジストを採用することなく分離溝をエッチングできる。
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐ
ｔまたはＰｄ等である。しかもこれら耐食性の導電被膜
は、ダイパッド、ボンディングパッドとしてそのまま活
用できる特徴を有する。
【００５３】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま第２の導電路５１上のＡｇ被膜
にチップを熱圧着でき、また半田等のロウ材を介してチ
ップを固着できる。またＡｇの導電被膜にはＡｕ細線が
接着できるため、ワイヤーボンディングも可能となる。
従ってこれらの導電被膜をそのままダイパッド、ボンデ
ィングパッドとして活用できるメリットを有する。
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま第２の導電路５１上のＡｇ被膜
にチップを熱圧着でき、また半田等のロウ材を介してチ
ップを固着できる。またＡｇの導電被膜にはＡｕ細線が
接着できるため、ワイヤーボンディングも可能となる。
従ってこれらの導電被膜をそのままダイパッド、ボンデ
ィングパッドとして活用できるメリットを有する。
【００５４】続いて、図８の如く、分離溝６１が形成さ
れた導電箔６０に回路素子５２を電気的に接続して実装
する工程がある。
れた導電箔６０に回路素子５２を電気的に接続して実装
する工程がある。
【００５５】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００５６】ここでは、ベアの半導体チップとしてトラ
ンジスタチップ５２Ａが第２の導電路５１Ａにダイボン
ディングされ、エミッタ電極と第２の導電路５１Ｂ、ベ
ース電極と第２の導電路５１Ｂが、熱圧着によるボール
ボンディングあるいは超音波によるウェッヂボンディン
グ等で固着された金属細線５５Ａを介して接続される。
また５２Ｂは、チップコンデンサ等の受動素子および／
または能動素子であり、ここではチップコンデンサを採
用し、半田等のロウ材または導電ペースト５５Ｂで固着
される。
ンジスタチップ５２Ａが第２の導電路５１Ａにダイボン
ディングされ、エミッタ電極と第２の導電路５１Ｂ、ベ
ース電極と第２の導電路５１Ｂが、熱圧着によるボール
ボンディングあるいは超音波によるウェッヂボンディン
グ等で固着された金属細線５５Ａを介して接続される。
また５２Ｂは、チップコンデンサ等の受動素子および／
または能動素子であり、ここではチップコンデンサを採
用し、半田等のロウ材または導電ペースト５５Ｂで固着
される。
【００５７】更に、図９に示すように、前記導電箔６０
および分離溝６１に絶縁性樹脂５０を付着する工程があ
る。これは、トランスファーモールド、インジェクショ
ンモールド、またはディッピングにより実現できる。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。
および分離溝６１に絶縁性樹脂５０を付着する工程があ
る。これは、トランスファーモールド、インジェクショ
ンモールド、またはディッピングにより実現できる。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。
【００５８】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約約
１００μｍ程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。
された絶縁性樹脂の厚さは、回路素子の最頂部から約約
１００μｍ程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。
【００５９】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、第２の導電路５１となる導電箔６０が支持基
板となることである。従来では、図１８の様に、本来必
要としない支持基板５を採用して導電路７〜１１を形成
しているが、本発明では、支持基板となる導電箔６０
は、第２の導電路として必要な材料である。そのため、
構成材料を極力省いて作業できるメリットを有し、コス
トの低下も実現できる。
るまでは、第２の導電路５１となる導電箔６０が支持基
板となることである。従来では、図１８の様に、本来必
要としない支持基板５を採用して導電路７〜１１を形成
しているが、本発明では、支持基板となる導電箔６０
は、第２の導電路として必要な材料である。そのため、
構成材料を極力省いて作業できるメリットを有し、コス
トの低下も実現できる。
【００６０】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が第２の導電路５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で、回路素子の実装からダイシングま
で取り扱え、特に絶縁性樹脂をモールドする際、金型へ
の搬送、金型への実装の作業が非常に楽になる特徴を有
する。
く形成されているため、導電箔６０が第２の導電路５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で、回路素子の実装からダイシングま
で取り扱え、特に絶縁性樹脂をモールドする際、金型へ
の搬送、金型への実装の作業が非常に楽になる特徴を有
する。
【００６１】続いて、導電箔６０の裏面を化学的および
／または物理的に除き、第２の導電路５１として分離す
る工程がある。ここでこの除く工程は、研磨、研削、エ
ッチング、レーザの金属蒸発等により施される。
／または物理的に除き、第２の導電路５１として分離す
る工程がある。ここでこの除く工程は、研磨、研削、エ
ッチング、レーザの金属蒸発等により施される。
【００６２】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図９では点線で
示している。その結果、約４０μｍの厚さの第２の導電
路５１となって分離される。また絶縁性樹脂５０が露出
する手前まで、導電箔６０を全面ウェトエッチングし、
その後、研磨または研削装置により全面を削り、絶縁性
樹脂５０を露出させても良い。
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図９では点線で
示している。その結果、約４０μｍの厚さの第２の導電
路５１となって分離される。また絶縁性樹脂５０が露出
する手前まで、導電箔６０を全面ウェトエッチングし、
その後、研磨または研削装置により全面を削り、絶縁性
樹脂５０を露出させても良い。
【００６３】この結果、絶縁性樹脂５０に第２の導電路
５１の表面が露出する構造となる。そして分離溝６１が
削られ、図４の分離溝５４となる。（以上図９参照）最
後に、必要によって露出した第２の導電路５１に半田等
の導電材を被着し、回路装置として完成する。
５１の表面が露出する構造となる。そして分離溝６１が
削られ、図４の分離溝５４となる。（以上図９参照）最
後に、必要によって露出した第２の導電路５１に半田等
の導電材を被着し、回路装置として完成する。
【００６４】尚、第２の導電路５１の裏面に導電被膜を
被着する場合、図５の導電箔の裏面に、前もって導電被
膜を形成しても良い。この場合、第２の導電路に対応す
る部分を選択的に被着すれば良い。被着方法は、例えば
メッキである。またこの導電被膜は、エッチングに対し
て耐性がある材料がよい。またこの導電被膜またはホト
レジストを採用した場合、研磨をせずにエッチングだけ
で第２の導電路５１として分離できる。
被着する場合、図５の導電箔の裏面に、前もって導電被
膜を形成しても良い。この場合、第２の導電路に対応す
る部分を選択的に被着すれば良い。被着方法は、例えば
メッキである。またこの導電被膜は、エッチングに対し
て耐性がある材料がよい。またこの導電被膜またはホト
レジストを採用した場合、研磨をせずにエッチングだけ
で第２の導電路５１として分離できる。
【００６５】尚、本製造方法では、導電箔６０に半導体
チップとチップコンデンサが実装されているだけである
が、これを１単位としてマトリックス状に配置しても良
い。また他の能動素子（半導体チップ）としてトランジ
スタ、ダイオード、ＩＣまたはＬＳＩをディスクリート
型として形成しても良い。これは、例えば図２の符号３
１、４１である。また能動素子（半導体チップ）として
トランジスタ、ダイオード、ＩＣまたはＬＳＩおよび／
または受動素子としてチップ抵抗、チップコンデンサを
実装し、ハイブリッドＩＣ型として構成しても良い。こ
れは、例えば図２の符号３４、５３である。尚、これら
もマトリックス状に配置しても良い。この場合は、第２
の導電路が分離された後に、ダイシング装置で個々に分
離される。
チップとチップコンデンサが実装されているだけである
が、これを１単位としてマトリックス状に配置しても良
い。また他の能動素子（半導体チップ）としてトランジ
スタ、ダイオード、ＩＣまたはＬＳＩをディスクリート
型として形成しても良い。これは、例えば図２の符号３
１、４１である。また能動素子（半導体チップ）として
トランジスタ、ダイオード、ＩＣまたはＬＳＩおよび／
または受動素子としてチップ抵抗、チップコンデンサを
実装し、ハイブリッドＩＣ型として構成しても良い。こ
れは、例えば図２の符号３４、５３である。尚、これら
もマトリックス状に配置しても良い。この場合は、第２
の導電路が分離された後に、ダイシング装置で個々に分
離される。
【００６６】以上の製造方法によって、絶縁性樹脂５０
に第２の導電路５１が埋め込まれ、絶縁性樹脂５０の裏
面と第２の導電路５１の裏面が実質一致する平坦な回路
装置５３が実現できる。
に第２の導電路５１が埋め込まれ、絶縁性樹脂５０の裏
面と第２の導電路５１の裏面が実質一致する平坦な回路
装置５３が実現できる。
【００６７】本製造方法は、絶縁性樹脂５０を支持基板
として活用し第２の導電路５１の分離作業ができる。絶
縁性樹脂５０は、第２の導電路５１を埋め込む材料とし
て必要な材料であり、図１８の従来の製造方法のよう
に、不要な支持基板５を必要としない。従って、最小限
の材料で製造でき、コストの低減が実現できる特徴を有
する。
として活用し第２の導電路５１の分離作業ができる。絶
縁性樹脂５０は、第２の導電路５１を埋め込む材料とし
て必要な材料であり、図１８の従来の製造方法のよう
に、不要な支持基板５を必要としない。従って、最小限
の材料で製造でき、コストの低減が実現できる特徴を有
する。
【００６８】尚、第２の導電路５１表面からの絶縁性樹
脂の厚さは、前工程の絶縁性樹脂の付着の時に調整でき
る。従って実装される回路素子により違ってくるが、回
路装置５６としての厚さは、厚くも薄くもできる特徴を
有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４
０μｍの第２の導電路５１と回路素子が埋め込まれた回
路装置になる。（以上図４を参照） 混成集積回路装置の構造 続いて本発明の混成集積回路装置について図１および図
２を参照しながら説明する。図２は混成集積回路装置の
平面図であり、図２のＡ−Ａ線における断面図が図１で
ある。
脂の厚さは、前工程の絶縁性樹脂の付着の時に調整でき
る。従って実装される回路素子により違ってくるが、回
路装置５６としての厚さは、厚くも薄くもできる特徴を
有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４
０μｍの第２の導電路５１と回路素子が埋め込まれた回
路装置になる。（以上図４を参照） 混成集積回路装置の構造 続いて本発明の混成集積回路装置について図１および図
２を参照しながら説明する。図２は混成集積回路装置の
平面図であり、図２のＡ−Ａ線における断面図が図１で
ある。
【００６９】まず実装基板３０について説明する。前述
した回路装置５３を実装する基板３０としては、プリン
ト基板、セラミック基板、フレキシブルシート基板また
は金属基板が考えられる。この実装基板３０は、表面に
第１の導電路３２Ａ〜が形成されるため、電気的絶縁が
考慮されて、少なくとも基板の表面が絶縁処理されてい
る。プリント基板、セラミック基板、フレキシブルシー
ト基板は、基板自身が絶縁材料で構成されているため、
そのまま表面に第１の導電路３２Ａ〜を形成すれば良
い。しかし金属基板の場合は、少なくとも表面に絶縁材
料が被着され、この上に第１の導電路３２Ａ〜が被着さ
れている。尚、本実施の形態では、第１の導電路３２Ａ
〜を実装基板３０に形成された導電パターン、第２の導
電路５１Ａ〜を絶縁性樹脂５０に支持される導電パター
ンとして区別して説明している。
した回路装置５３を実装する基板３０としては、プリン
ト基板、セラミック基板、フレキシブルシート基板また
は金属基板が考えられる。この実装基板３０は、表面に
第１の導電路３２Ａ〜が形成されるため、電気的絶縁が
考慮されて、少なくとも基板の表面が絶縁処理されてい
る。プリント基板、セラミック基板、フレキシブルシー
ト基板は、基板自身が絶縁材料で構成されているため、
そのまま表面に第１の導電路３２Ａ〜を形成すれば良
い。しかし金属基板の場合は、少なくとも表面に絶縁材
料が被着され、この上に第１の導電路３２Ａ〜が被着さ
れている。尚、本実施の形態では、第１の導電路３２Ａ
〜を実装基板３０に形成された導電パターン、第２の導
電路５１Ａ〜を絶縁性樹脂５０に支持される導電パター
ンとして区別して説明している。
【００７０】この第１の導電路３２Ａ〜の中には、ダイ
パッドと成る第２の導電路５１Ａに直接固着される第１
の導電路３２Ａ、ボンディングパッドとな成る第２の導
電路５１Ｂに直接固着される第１の導電路３２Ｂがあ
る。また受動素子や能動素子が電気的に接続される第２
の導電路５１Ｃに固着される第１の導電路３２Ｃがあ
る。
パッドと成る第２の導電路５１Ａに直接固着される第１
の導電路３２Ａ、ボンディングパッドとな成る第２の導
電路５１Ｂに直接固着される第１の導電路３２Ｂがあ
る。また受動素子や能動素子が電気的に接続される第２
の導電路５１Ｃに固着される第１の導電路３２Ｃがあ
る。
【００７１】本発明の特徴は、回路装置として絶縁性樹
脂５０に封止され、半導体チップ裏面が固着された第２
の導電路５１Ａ、５１Ｃ、５１Ｅ、５１Ｆが、実装基板
３０上の第１の導電路３２Ａ、３２Ｃ、３２Ｅ、３２Ｆ
と固着されることにある。
脂５０に封止され、半導体チップ裏面が固着された第２
の導電路５１Ａ、５１Ｃ、５１Ｅ、５１Ｆが、実装基板
３０上の第１の導電路３２Ａ、３２Ｃ、３２Ｅ、３２Ｆ
と固着されることにある。
【００７２】図１の矢印で示すように、半導体チップに
発生した熱は、第２の導電路５１Ａ、５１Ｃ、５１Ｅ、
５１Ｆを介して実装基板３０上の第１の導電路３２Ａ、
３２Ｃ、３２Ｅ、３２Ｆに放熱される。第２の導電路５
１Ａ、５１Ｃ、５１Ｅ、５１Ｆ、第１の導電路３２Ａ、
３２Ｃ、３２Ｅ、３２Ｆは、導電材で熱伝導に優れるた
めに、半導体チップの熱を実装基板側に伝えることがで
きる。また金属細線５５Ａに伝わる熱も直方体の比較的
サイズの大きい第２の導電路５１Ｂを介して第１の導電
路３２Ｂに伝えることができる。これら第１の導電路３
２Ａ、３２Ｃ、３２Ｅ、３２Ｆは、配意線３２Ｄと一体
となり、熱は配線３２Ｄを介して外部雰囲気に放出され
る。従って、半導体チップの温度上昇を防止することが
でき、半導体チップの温度上昇を抑制できる分、駆動電
流の増大が可能となる。また第１の導電路と第２の導電
路の間には、誘電体物質が介在していないため、容量成
分を小さくでき、周波数特性の改善も可能となる。
発生した熱は、第２の導電路５１Ａ、５１Ｃ、５１Ｅ、
５１Ｆを介して実装基板３０上の第１の導電路３２Ａ、
３２Ｃ、３２Ｅ、３２Ｆに放熱される。第２の導電路５
１Ａ、５１Ｃ、５１Ｅ、５１Ｆ、第１の導電路３２Ａ、
３２Ｃ、３２Ｅ、３２Ｆは、導電材で熱伝導に優れるた
めに、半導体チップの熱を実装基板側に伝えることがで
きる。また金属細線５５Ａに伝わる熱も直方体の比較的
サイズの大きい第２の導電路５１Ｂを介して第１の導電
路３２Ｂに伝えることができる。これら第１の導電路３
２Ａ、３２Ｃ、３２Ｅ、３２Ｆは、配意線３２Ｄと一体
となり、熱は配線３２Ｄを介して外部雰囲気に放出され
る。従って、半導体チップの温度上昇を防止することが
でき、半導体チップの温度上昇を抑制できる分、駆動電
流の増大が可能となる。また第１の導電路と第２の導電
路の間には、誘電体物質が介在していないため、容量成
分を小さくでき、周波数特性の改善も可能となる。
【００７３】特に実装基板３０が金属基板で構成される
と、第１の導電路３２Ｂを介して半導体チップの熱を金
属基板に伝えることができる。この金属基板は、大きな
ヒートシンクとして、また放熱板として働き、前述した
他の実装基板よりも更に半導体チップの温度上昇を防止
することができる。
と、第１の導電路３２Ｂを介して半導体チップの熱を金
属基板に伝えることができる。この金属基板は、大きな
ヒートシンクとして、また放熱板として働き、前述した
他の実装基板よりも更に半導体チップの温度上昇を防止
することができる。
【００７４】金属基板の場合、第１の導電路間の短絡が
考慮されて表面に絶縁材料が施され、材料としては、無
機物、有機物が考えられる。一般的には、エポキシ樹
脂、ポリイミド樹脂等が採用される。この材料は、３０
〜３００μｍと薄く形成されるため、比較的熱抵抗を小
さくできるが、更に、絶縁性樹脂の中にシリカ、アルミ
ナ等のフィラーを混ぜ合わせることで更に熱抵抗を小さ
くすることができる。
考慮されて表面に絶縁材料が施され、材料としては、無
機物、有機物が考えられる。一般的には、エポキシ樹
脂、ポリイミド樹脂等が採用される。この材料は、３０
〜３００μｍと薄く形成されるため、比較的熱抵抗を小
さくできるが、更に、絶縁性樹脂の中にシリカ、アルミ
ナ等のフィラーを混ぜ合わせることで更に熱抵抗を小さ
くすることができる。
【００７５】図２は、混成集積回路装置の平面図を示
し、一番外側の実線が実装基板３０である。この実装基
板３０上の表面には、第１の導電路３２が形成され、こ
こでは太い実線で示す。この第１の導電路３２には、受
動素子および／または能動素子が電気的に接続されて固
着される。特に能動素子は、ベアチップの半導体素子、
前製造方法で形成されたディスクリート型の回路装置３
１、前製造方法で形成されたＩＣ、ＬＳＩまたはシステ
ムＬＳＩが内蔵されたディスクリート型の回路装置３
３、前製造方法で形成され、トランジスタ、ダイオー
ド、ＩＣ、ＬＳＩ、システムＬＳＩ、チップ抵抗、チッ
プコンデンサ等が内蔵され、回路として構成されたハイ
ブリッド型の回路装置３４、５３、チップコンデンサ等
の受動素子、またはベアチップの半導体素子等の回路素
子３５が必要により選択されて実装されている。尚、回
路装置の絶縁性樹脂５０は、細い線で示し、第２の導電
路５１は、細い点線で囲み、中をハッチングして示して
いる。
し、一番外側の実線が実装基板３０である。この実装基
板３０上の表面には、第１の導電路３２が形成され、こ
こでは太い実線で示す。この第１の導電路３２には、受
動素子および／または能動素子が電気的に接続されて固
着される。特に能動素子は、ベアチップの半導体素子、
前製造方法で形成されたディスクリート型の回路装置３
１、前製造方法で形成されたＩＣ、ＬＳＩまたはシステ
ムＬＳＩが内蔵されたディスクリート型の回路装置３
３、前製造方法で形成され、トランジスタ、ダイオー
ド、ＩＣ、ＬＳＩ、システムＬＳＩ、チップ抵抗、チッ
プコンデンサ等が内蔵され、回路として構成されたハイ
ブリッド型の回路装置３４、５３、チップコンデンサ等
の受動素子、またはベアチップの半導体素子等の回路素
子３５が必要により選択されて実装されている。尚、回
路装置の絶縁性樹脂５０は、細い線で示し、第２の導電
路５１は、細い点線で囲み、中をハッチングして示して
いる。
【００７６】また実装基板３０の上には、前述した第１
の導電路３２Ａ〜３２Ｃの他に、配線となる第１の導電
路３２Ｄがある。また回路装置３３の半導体チップ４１
裏面が第２の導電路５１Ｅを介して固着される第１の導
電路３２Ｅがある。またハイブリッドＩＣ回路を構成す
る半導体素子（ここではトランジスタで構成されている
がダイオード、ＩＣ、ＬＳＩまたはシステムＬＳＩでも
良い。）４２裏面が第２の導電路５１Ｆを介して固着さ
れる第１の導電路３２Ｆ、また外部リード接続用のパッ
ドとなる第１の導電路３２Ｇ等がある。
の導電路３２Ａ〜３２Ｃの他に、配線となる第１の導電
路３２Ｄがある。また回路装置３３の半導体チップ４１
裏面が第２の導電路５１Ｅを介して固着される第１の導
電路３２Ｅがある。またハイブリッドＩＣ回路を構成す
る半導体素子（ここではトランジスタで構成されている
がダイオード、ＩＣ、ＬＳＩまたはシステムＬＳＩでも
良い。）４２裏面が第２の導電路５１Ｆを介して固着さ
れる第１の導電路３２Ｆ、また外部リード接続用のパッ
ドとなる第１の導電路３２Ｇ等がある。
【００７７】半導体チップ裏面と、実装基板３０側の第
１の導電路３２との間には、導電材料から成る第２の導
電路５１、第２の導電路５１と第１の導電路３２を固着
するロウ材または導電性被膜があるだけなので、熱的結
合は良好である。
１の導電路３２との間には、導電材料から成る第２の導
電路５１、第２の導電路５１と第１の導電路３２を固着
するロウ材または導電性被膜があるだけなので、熱的結
合は良好である。
【００７８】従って、半導体チップから発生する熱は、
実装基板側の第１の導電路３２へ伝えられ、更にはこの
第１の導電路３２から実装基板３０または外部雰囲気に
放熱される。
実装基板側の第１の導電路３２へ伝えられ、更にはこの
第１の導電路３２から実装基板３０または外部雰囲気に
放熱される。
【００７９】特に金属基板を実装基板３０として採用す
ると、金属基板がヒートシンクおよび放熱板として作用
し、半導体チップの温度上昇を防止することができる。
半導体チップとしては、シリコン系、化合物系に実施で
き、特にＢＩＰ型、ＭＯＳ型に好適である。更には、発
熱が著しい大電流駆動の半導体チップ、パワーＭＯＳ、
ＩＧＢＴ、ＳＩＴ、サイリスタ等に適している。 回路装置を改良した第２の構造 図３は、絶縁性樹脂５０の中で支持される第２の導電路
５１の側面が湾曲構造を有する点以外は、図１と同様で
ある。前回路装置の製造方法（図６、図７）で説明した
ように、分離溝６０をハーフエッチングで形成する際、
非異方性的にエッチングすることにより、第２の導電路
５１の側面を湾曲にすることができる。従って、この湾
曲構造によりアンカー効果を発生し、第２の導電路５１
が絶縁性樹脂５０から抜けたり、反ったりする不具合を
抑止することができる特徴を有する。 回路装置を改良した第３の構造 アンカー効果を発生させる別の構造として、図１０の如
く、ひさし５８を形成するものがある。以下、図１１〜
図１５、図１０を使って説明する。尚、ひさしとなる第
２の材料７０が被着される以外は、前製造方法と実質同
一であるため、詳細な説明は省略する。
ると、金属基板がヒートシンクおよび放熱板として作用
し、半導体チップの温度上昇を防止することができる。
半導体チップとしては、シリコン系、化合物系に実施で
き、特にＢＩＰ型、ＭＯＳ型に好適である。更には、発
熱が著しい大電流駆動の半導体チップ、パワーＭＯＳ、
ＩＧＢＴ、ＳＩＴ、サイリスタ等に適している。 回路装置を改良した第２の構造 図３は、絶縁性樹脂５０の中で支持される第２の導電路
５１の側面が湾曲構造を有する点以外は、図１と同様で
ある。前回路装置の製造方法（図６、図７）で説明した
ように、分離溝６０をハーフエッチングで形成する際、
非異方性的にエッチングすることにより、第２の導電路
５１の側面を湾曲にすることができる。従って、この湾
曲構造によりアンカー効果を発生し、第２の導電路５１
が絶縁性樹脂５０から抜けたり、反ったりする不具合を
抑止することができる特徴を有する。 回路装置を改良した第３の構造 アンカー効果を発生させる別の構造として、図１０の如
く、ひさし５８を形成するものがある。以下、図１１〜
図１５、図１０を使って説明する。尚、ひさしとなる第
２の材料７０が被着される以外は、前製造方法と実質同
一であるため、詳細な説明は省略する。
【００８０】まず図１１の如く、第１の材料から成る導
電箔６０の上にエッチングレートの小さい第２の材料７
０が被覆された導電箔６０を用意する。
電箔６０の上にエッチングレートの小さい第２の材料７
０が被覆された導電箔６０を用意する。
【００８１】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチ
ングでき、エッチングレートの差によりＮｉがひさし５
８と成って形成されるため好適である。太い実線がＮｉ
から成る導電被膜７０であり、その膜厚は１〜１０μｍ
程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８
が形成されやすい。
化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチ
ングでき、エッチングレートの差によりＮｉがひさし５
８と成って形成されるため好適である。太い実線がＮｉ
から成る導電被膜７０であり、その膜厚は１〜１０μｍ
程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８
が形成されやすい。
【００８２】また第２の材料は、第１の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る被膜をエッチングすればひさし５８が形
成できるからである。第２の材料としては、Ａｌ、Ａ
ｇ、Ａｕ等が考えられる。（以上図１１を参照） 続いて、少なくとも導電路５１となる領域を除いた導電
箔６０を、導電箔６０の厚みよりも薄く取り除く工程が
ある。
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る被膜をエッチングすればひさし５８が形
成できるからである。第２の材料としては、Ａｌ、Ａ
ｇ、Ａｕ等が考えられる。（以上図１１を参照） 続いて、少なくとも導電路５１となる領域を除いた導電
箔６０を、導電箔６０の厚みよりも薄く取り除く工程が
ある。
【００８３】Ｎｉ７０の上に、ホトレジストＰＲを形成
し、導電路５１となる領域を除いたＮｉ７０が露出する
ようにホトレジストＰＲをパターニングし、前記ホトレ
ジストを介してエッチングすればよい。
し、導電路５１となる領域を除いたＮｉ７０が露出する
ようにホトレジストＰＲをパターニングし、前記ホトレ
ジストを介してエッチングすればよい。
【００８４】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし５８がで
てくる。（以上頭１３を参照） 尚、前記分離溝６１が形成された導電箔６０に回路素子
５２を実装する工程（図１４）、前記導電箔６０および
分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏
面を化学的および／または物理的に除き、導電路５１と
して分離する工程（図１５）、および導電路裏面に導電
被膜を形成して完成までの工程（図１０）は、前製造方
法と同一であるためその説明は省略する。
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし５８がで
てくる。（以上頭１３を参照） 尚、前記分離溝６１が形成された導電箔６０に回路素子
５２を実装する工程（図１４）、前記導電箔６０および
分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏
面を化学的および／または物理的に除き、導電路５１と
して分離する工程（図１５）、および導電路裏面に導電
被膜を形成して完成までの工程（図１０）は、前製造方
法と同一であるためその説明は省略する。
【００８５】また湾曲構造の第２の導電路上にひさし５
８を形成しても良い。図１９の右側には、本発明を簡単
にまとめたフローが示されている。Ｃｕ箔の用意、Ａｇ
またはＮｉ等のメッキ、ハーフエッチング、ダイボン
ド、ワイヤーボンデイング、トランスファーモールド、
裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの
９工程で回路装置が実現できる。しかも支持基板をメー
カーから供給することなく、全ての工程を内作する事が
できる。
８を形成しても良い。図１９の右側には、本発明を簡単
にまとめたフローが示されている。Ｃｕ箔の用意、Ａｇ
またはＮｉ等のメッキ、ハーフエッチング、ダイボン
ド、ワイヤーボンデイング、トランスファーモールド、
裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの
９工程で回路装置が実現できる。しかも支持基板をメー
カーから供給することなく、全ての工程を内作する事が
できる。
【００８６】
【発明の効果】以上の説明から明らかなように、本発明
では、回路素子、第２の導電路および絶縁性樹脂の必要
最小限で構成された薄型・軽量の回路装置を採用し、し
かも前記回路素子裏面が固着された第２の導電路が絶縁
性樹脂から露出しているために、実装基板側の第１の導
電路と固着できる混成集積回路装置を提供できる。
では、回路素子、第２の導電路および絶縁性樹脂の必要
最小限で構成された薄型・軽量の回路装置を採用し、し
かも前記回路素子裏面が固着された第２の導電路が絶縁
性樹脂から露出しているために、実装基板側の第１の導
電路と固着できる混成集積回路装置を提供できる。
【００８７】そのため、内蔵の回路素子の熱を実装基板
側に放熱させることができ、しかも薄くてより軽量の混
成集積回路装置を提供できる。、また第２の導電路の側
面が湾曲構造であるため、回路装置全体が発熱しても第
２の導電路の抜け、反りを抑止できる構造であり、しか
も混成集積回路装置として優れた放熱構造を有している
ため、回路装置自身の温度上昇を抑制でき、第２の導電
路の抜け、反りを防止することができる。従って薄型・
軽量の回路装置が実装された混成集積回路装置全体の信
頼性を向上させることができる。
側に放熱させることができ、しかも薄くてより軽量の混
成集積回路装置を提供できる。、また第２の導電路の側
面が湾曲構造であるため、回路装置全体が発熱しても第
２の導電路の抜け、反りを抑止できる構造であり、しか
も混成集積回路装置として優れた放熱構造を有している
ため、回路装置自身の温度上昇を抑制でき、第２の導電
路の抜け、反りを防止することができる。従って薄型・
軽量の回路装置が実装された混成集積回路装置全体の信
頼性を向上させることができる。
【００８８】更には、実装基板として金属基板を採用す
れば、実装される回路装置の発熱を抑止でき、より駆動
電流を流せる混成集積回路装置を提供できる。
れば、実装される回路装置の発熱を抑止でき、より駆動
電流を流せる混成集積回路装置を提供できる。
【図１】本発明の混成集積回路装置を説明する断面図で
ある。
ある。
【図２】本発明の混成集積回路装置を説明する平面図で
ある。
ある。
【図３】本発明に採用される混成集積回路装置を説明す
る図である。
る図である。
【図４】本発明に採用される回路装置を説明する図であ
る。
る。
【図５】本発明に採用される回路装置の製造方法を説明
する図である。
する図である。
【図６】本発明に採用される回路装置の製造方法を説明
する図である。
する図である。
【図７】本発明に採用される回路装置の製造方法を説明
する図である。
する図である。
【図８】本発明に採用される回路装置の製造方法を説明
する図である。
する図である。
【図９】本発明に採用される回路装置の製造方法を説明
する図である。
する図である。
【図１０】本発明に採用される回路装置を説明する図で
ある。
ある。
【図１１】本発明に採用される回路装置の製造方法を説
明する図である。
明する図である。
【図１２】本発明に採用される回路装置の製造方法を説
明する図である。
明する図である。
【図１３】本発明に採用される回路装置の製造方法を説
明する図である。
明する図である。
【図１４】本発明に採用される回路装置の製造方法を説
明する図である。
明する図である。
【図１５】本発明に採用される回路装置の製造方法を説
明する図である。
明する図である。
【図１６】従来の回路装置の実装構造を説明する図であ
る。
る。
【図１７】従来の回路装置を説明する図である。
【図１８】従来の回路装置の製造方法を説明する図であ
る。
る。
【図１９】従来と本発明の回路装置の製造方法を説明す
る図である。
る図である。
３０ 実装基板 ３１ 回路装置 ３２ 第１の導電路 ３３，３４ 回路装置 ５０ 絶縁性樹脂 ５１ 第２の導電路 ５２ 回路素子 ５３ 回路装置 ５４ 分離溝 ５８ ひさし
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/28 Ｈ０１Ｌ 23/12 Ｈ 23/373 23/36 Ｍ (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 4M109 AA01 BA01 DB03 GA02 5F036 AA01 BB08 BB21 BD01 BD03 5F044 AA01 5F047 AA02 BA01 BA42 CA01 5F061 AA01 BA01 CA21 CB13 DD13 FA02
Claims (12)
- 【請求項１】 少なくとも表面が絶縁処理され、複数の
第１の導電路を有する実装基板と、 分離溝で電気的に分離された複数の第２の導電路と、前
記第２の導電路上に裏面が固着された半導体チップと、
該半導体チップを被覆し且つ前記第２の導電路間の前記
分離溝に充填され前記第２の導電路の裏面を露出して一
体に支持する絶縁性樹脂とを備えた回路装置とを有し、 前記第２の導電路の裏面は、前記第１の導電路と固着さ
れることを特徴とした混成集積回路装置。 - 【請求項２】 少なくとも表面が絶縁処理され、複数の
第１の導電路とを有する実装基板と、 分離溝で電気的に分離され、側面が湾曲構造の複数の第
２の導電路と、前記第２のダイパッドから成る前記第２
の導電路上に裏面が固着された半導体チップと、該半導
体チップを被覆し且つ前記第２の導電路間の前記分離溝
に充填され前記第２の導電路の裏面を露出して一体に支
持する絶縁性樹脂とを備えた回路装置とを有し、 前記第２の導電路の裏面は、前記第１の導電路と固着さ
れることを特徴とした混成集積回路装置。 - 【請求項３】 前記回路装置は、一つの半導体チップが
実装されることを特徴とした請求項１または請求項２に
記載の混成集積回路装置。 - 【請求項４】 前記回路装置は、半導体チップの他に能
動素子および／または受動素子が、前記第２の導電路と
電気的に接続されて内蔵され、前記能動素子および／ま
たは前記受動素子も含めて回路が形成されることを特徴
とした請求項１または請求項２に記載の混成集積回路装
置。 - 【請求項５】 前記第２の導電路上には、前記第２の導
電路と被着されたひさしが設けられる請求項１または請
求項２に記載の混成集積回路装置。 - 【請求項６】 前記第２の導電路は銅、アルミニウム、
鉄−ニッケルのいずれかの導電箔で構成されることを特
徴とする請求項１から請求項５のいずれかに記載された
混成集積回路装置。 - 【請求項７】 前記ひさしはニッケル、金あるいは銀で
構成されることを特徴とする請求項５に記載された混成
集積回路装置。 - 【請求項８】 前記第２の導電路と前記半導体チップは
ボンディング細線で接続されることを特徴とする請求項
１または請求項２に記載された混成集積回路装置。 - 【請求項９】 前記第２の導電路の裏面と前記分離溝間
に充填された絶縁性樹脂の裏面は実質的に平坦であるこ
とを特徴とする請求項１または請求項２に記載された混
成集積回路装置。 - 【請求項１０】 前記実装基板は、金属基板から成るこ
とを特徴とした請求項１から請求項９のいずれかに記載
の混成集積回路装置。 - 【請求項１１】 前記半導体チップは、ＢＩＰ型トラン
ジスタ、ＭＯＳ型トランジスタまたは化合物型トランジ
スタから成る請求項１から請求項１０のいずれかに記載
の混成集積回路装置。 - 【請求項１２】 前記半導体チップは、パワーＭＯＳ、
ＩＧＢＴ，ＳＩＴまたはＣＰＵである請求項１から請求
項１０のいずれかに記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063217A JP2001250903A (ja) | 2000-03-08 | 2000-03-08 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063217A JP2001250903A (ja) | 2000-03-08 | 2000-03-08 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001250903A true JP2001250903A (ja) | 2001-09-14 |
Family
ID=18583118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000063217A Pending JP2001250903A (ja) | 2000-03-08 | 2000-03-08 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001250903A (ja) |
-
2000
- 2000-03-08 JP JP2000063217A patent/JP2001250903A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405486B2 (en) | Circuit device | |
| US6624511B2 (en) | Hybrid integrated circuit device | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP2001257291A (ja) | 回路装置 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP2001274282A (ja) | 半導体装置 | |
| JP2001274312A (ja) | 半導体装置およびその製造方法 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001274184A (ja) | 回路装置の製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP2001250903A (ja) | 混成集積回路装置 | |
| JP3869633B2 (ja) | 半導体装置の製造方法 | |
| JP3676197B2 (ja) | 半導体装置および混成集積回路装置 | |
| JP2001274290A (ja) | 回路装置 | |
| JP2002057173A (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP2001351933A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |