JP2001244600A - 電子機器および電子機器の実装方法 - Google Patents

電子機器および電子機器の実装方法

Info

Publication number
JP2001244600A
JP2001244600A JP2000050401A JP2000050401A JP2001244600A JP 2001244600 A JP2001244600 A JP 2001244600A JP 2000050401 A JP2000050401 A JP 2000050401A JP 2000050401 A JP2000050401 A JP 2000050401A JP 2001244600 A JP2001244600 A JP 2001244600A
Authority
JP
Japan
Prior art keywords
frequency
cable
resonance
printed circuit
digital logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000050401A
Other languages
English (en)
Inventor
Yasuji Hayashi
靖二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000050401A priority Critical patent/JP2001244600A/ja
Publication of JP2001244600A publication Critical patent/JP2001244600A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 複数のプリント基板間をケーブルにより接続
して信号伝送を行なう構成において、一方のプリント基
板のグラウンド配線を機器筐体の導電性部材に接続しな
い場合に生じる共振現象に起因する放射ノイズピークを
抑制し、装置の誤動作や他の機器に対する悪影響を防止
する。 【解決手段】 デジタルロジック回路を実装しグラウ
ンド配線が金属筐体1に接続されたプリント基板2a、
デジタルロジック回路を実装しグラウンド配線が金属筐
体1に接続されていないプリント基板2b、プリント基
板2a、2bのデジタルロジック回路を接続し両プリン
ト基板間で電気信号を伝送するケーブル3から成り、プ
リント基板2bと金属筐体1間のキャパシタンスおよび
前記ケーブルのインダクタンスに起因する共振現象の共
振周波数をケーブル3の長さによって調節し、放射ノイ
ズを低減する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタルロジック
回路を実装しグラウンド配線が機器筐体の導電性部材に
接続された複数のプリント基板を有する電子機器および
その実装方法に関するものである。
【0002】
【従来の技術】複数のプリント基板をケーブルにより相
互接続する回路構造は電子機器一般に広く用いられてい
る。
【0003】電子機器の筐体内で、2つのプリント基板
間でケーブルを用いてデジタルクロック信号を伝送する
際、ケーブル配線を流れるデジタルクロック信号の高調
波成分である高周波電流に起因する放射ノイズが問題に
なることがある。
【0004】この対策としては、2つのプリント基板は
電子機器の導電性部材に接地するのが一般的である。こ
れは、第一に金属筐体に接地することでリターン電流の
経路を強化し、放射ノイズの主たる原因とされるコモン
モード電流の発生を抑制することができるからである。
また、第二に接地されないプリント基板やケーブルなど
はアンテナとして作用し、放射ノイズの放射源となる場
合があるからである。
【0005】
【発明が解決しようとする課題】しかしながら、実際の
電子機器において片方のプリント基板の近くに筐体導電
性部材がなく、必然的に接地を取れない場合、あるい
は、筐体からのESDによってプリント基板上に実装さ
れた電子部品が破壊されることを避けるために意図的に
接地を行なわない場合がある。
【0006】このようにプリント基板を接地しない場
合、接地を行なわない基板とケーブル全体がアンテナと
なり、接地しているときには現われなかった新たな共振
現象が発生し、この共振現象による放射ノイズピークが
問題となる。
【0007】本発明の課題は、複数のプリント基板間を
ケーブルにより接続して信号伝送を行なう構成におい
て、一方のプリント基板のグラウンド配線を機器筐体の
導電性部材に接続しない場合に生じる共振現象に起因す
る放射ノイズピークを抑制し、装置の誤動作や他の機器
に対する悪影響を防止することにある。
【0008】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明においては、デジタルロジック回路を実装
しグラウンド配線が機器筐体の導電性部材に接続された
複数のプリント基板を有する電子機器およびその実装方
法において、デジタルロジック回路を実装しグラウンド
配線が機器筐体の導電性部材に接続された第1のプリン
ト基板と、デジタルロジック回路を実装しグラウンド配
線が機器筐体の導電性部材に接続されていない第2のプ
リント基板と、第1および第2のプリント基板のデジタ
ルロジック回路を接続し両プリント基板間で電気信号を
伝送するケーブルを有し、第2のプリント基板と前記機
器筐体の導電性部材の間のキャパシタンスおよび前記ケ
ーブルのインダクタンスに起因する共振現象の共振周波
数を前記ケーブルの長さによって調節し、放射ノイズを
低減する構成を採用した。
【0009】あるいはさらに、前記ケーブルの長さを、
前記デジタルロジック回路のクロック信号の高調波周波
数と、前記共振現象により発生される放射ノイズの共振
ピークが最大となる共振周波数が一致しないように定め
た構成を採用した。
【0010】あるいはさらに、前記デジタルロジック回
路のクロック信号のn次高調波(nは任意の整数)の周
波数をfN、前記共振現象におけるインピーダンスピー
クが6dB低減される周波数半値幅をΔfとした時、前
記共振現象の共振周波数foを前記ケーブル長の調節に
よりfN±1/2Δfの周波数範囲外に設定する構成を
採用した。
【0011】あるいはさらに、前記ケーブル長の調節に
より、前記共振現象の共振周波数をデジタルロジック回
路のクロック信号のn次高調波と、n+1次高調波(n
は任意の整数)の中間の周波数に設定した構成を採用し
た。
【0012】
【発明の実施の形態】以下、図面に示す実施形態に基づ
き本発明を詳細に説明する。
【0013】[第1の実施形態]図1は、本発明が対象
とする電子機器の構造を示したもので、同図には、電子
機器の金属筐体1内部において、相互接続される二つの
プリント基板2a、2bと、プリント基板2a、2bを
相互に接続するケーブル3が示されている。ここでは、
便宜上、プリント基板2aが信号送り側(ドライバ)、
プリント基板2bが信号受け側(レシーバ)であるもの
とし、ケーブル3はプリント基板2a、2bに実装され
たデジタルロジック回路を接続する二本以上の配線を持
つものとする。
【0014】プリント基板2aのグラウンド導電部材は
導電性スペーサ4a、4b、4c、4dにより金属筐体
1と電気的に接続されている。
【0015】一方、信号受け側プリント基板2bは、非
導電性スペーサ5a、5b、5c、5dによって保持さ
れており、金属筐体1との間に電気的な接続はない。
【0016】図2は、上記のような構成において、横軸
に周波数を、縦軸にインピーダンス(Z)を取り、プリ
ント基板2bのグラウンド導体と金属筐体1を接続しな
い場合のプリント基板2bとケーブル3のインピーダン
ス特性の実測値7と、プリント基板2bのグラウンド導
体と金属筐体1を接続した場合のプリント基板2bとケ
ーブル3のインピーダンス特性の実測値8をそれぞれ示
したものである。
【0017】プリント基板2bのグラウンド導体と金属
筐体1を接続しない場合には、符号6で示すような新た
な共振ピークが現われる。この共振ピーク6の周波数が
機器のクロック周波数の高調波に一致あるいは近接して
いれば、回路からの放射ノイズが増加し、機器の構成回
路や他の電子機器に悪影響を及ぼす。
【0018】この共振ピーク6の共振周波数f0はケー
ブル3部分のインダクタンスLとプリント基板2b部分
のキャパシタンスCによって概ね f0=1/(√2)・π・L・C …(1) となる(「√2」は2の平方根を示す)。
【0019】したがって、ケーブル3部分のインダクタ
ンスLとプリント基板2b部分のキャパシタンスCを調
整すれば放射ノイズを低減することができる。一般にプ
リント基板2b側の特性の変更は困難であるから、ケー
ブル3部分のインダクタンスLを調節するのが得策であ
る。
【0020】図3は、金属筐体1と接続していない方の
プリント基板2bとケーブル3のインピーダンス特性
の、ケーブル3の長さを変化させた場合の変化を示して
いる。図3において、符号10のインピーダンス特性
は、ケーブル3のケーブル長を調整していない場合のも
ので、このインピーダンス特性10は、クロック周波数
の高調波である100MHz(fn)と共振周波数が近
接している。
【0021】一方、符号9のインピーダンス特性は、ケ
ーブル3のケーブル長の調整により共振周波数をずらし
たもので、インピーダンス特性9は、その共振周波数が
クロック周波数の高調波である100MHz(fn)か
ら離れた特性となっている。
【0022】図4は、図3のようにケーブル長の調整あ
り(図3のインピーダンス特性9)、ケーブル長の調整
なし(図3のインピーダンス特性10)のそれぞれの構
成における放射ノイズを40MHzから300MHzま
で実測した図である。図4は横軸に周波数を、縦軸に放
射ノイズの電界強度を取っている。
【0023】図4において、放射ノイズスペクトル12
は、ケーブル長の調整なし(図3のインピーダンス特性
10)の構成、つまり、共振周波数f0がクロック周波
数の高調波fnに近い場合の放射ノイズ特性である。
【0024】また、放射ノイズスペクトル11は、ケー
ブル長の調整あり(図3のインピーダンス特性9)の構
成におけるもので、共振周波数f0がクロック周波数の
高調波fnから離れるようにケーブル長を変更した時の
放射ノイズ特性である。
【0025】図4から明らかなように、ケーブル長を変
更し、回路(接地しないプリント基板2bとケーブル
3)の共振周波数f0がクロック周波数の高調波fnか
ら離れるように調整することにより、変更前に放射ノイ
ズの規格線(規格の上限)13を越えるほど高かった放
射ノイズピークが大幅に低減されていることがわかる。
【0026】図5は、図2の共振ピーク6をどのように
調整すれば良いかを示すものである。図5のインピーダ
ンス特性15のように、機器のデジタルクロックの
(n)次高調波の周波数14a、(n+1)次高調波の
周波数14b、(n+2)次高調波の周波数14c…と
回路(接地しないプリント基板2bとケーブル3)の共
振周波数f0(符号6)を一致させないようにケーブル
の長さを調節する。
【0027】このように、ケーブル長の変更により回路
(接地しないプリント基板2bとケーブル3)の共振周
波数を理想的な状態に調整することにより、共振現象に
起因する放射ノイズピークを抑制し、装置の誤動作や他
の機器に対する悪影響を防止することができる。
【0028】なお、図5において、符号16a、16
b、16c、16dは、機器のクロック信号のn次高調
波14a、(n+1)次高調波14b、(n+2)次高
調波14c以外の高調波を示し、このようにクロックの
高調波以外の範囲に回路(接地しないプリント基板2b
とケーブル3)の共振周波数を設定することにより放射
ノイズに現われる共振ピークを抑制する事ができる。
【0029】以上のように、本実施形態によれば、接地
された第1のプリント基板と接地されない第2のプリン
ト基板、両者を接続するケーブルから成る構成におい
て、接地されない第2のプリント基板と機器筐体の導電
性部材の間のキャパシタンスおよびケーブルのインダク
タンスに起因する共振現象の共振周波数をケーブルの長
さによって調節することにより放射ノイズを低減するこ
とができる。特に、本来の構成部材の他に付加的な部
品、たとえば静電遮蔽のための隔壁やシールド部材、ア
ース線などを用いる必要がなく、また、第2のプリント
基板を接地したくないという回路の仕様があってもそれ
を損なうことがなく、簡単安価に実施することができ
る。また、ケーブル長により共振周波数を規定する事に
より製品間の放射ノイズのばらつきも抑制できる。
【0030】クロックの高調波以外の範囲に回路(接地
しないプリント基板2bとケーブル3)の共振周波数を
設定する構成については、下記のようにいくつかの異な
る例が考えられる。
【0031】[第2の実施形態]図6は、図5と同様の
書式でケーブル長の調整によりクロックの高調波以外の
範囲に共振周波数を設定した回路(接地しないプリント
基板2bとケーブル3)のインピーダンス特性15を示
している。
【0032】図5において、符号17は、共振ピークの
インピーダンス値の2倍のインピーダンス値を有する周
波数幅Δfを示している。そして、この周波数幅Δf
(17)に基づき、機器のクロック信号のn次高調波1
4a、(n+1)次高調波14b、(n+2)次高調波
14c…の周波数fnの両側のfn−(Δf/2)〜f
n+(Δf/2)の範囲にインピーダンス特性15のピ
ークの共振周波数f0が入らないようにケーブル長を調
整する。このようにして、放射ノイズについては、6d
B以上の低減効果が得られる。
【0033】なお、図6において、符号18a、18
b、18c、18dは、図5の符号16a、16b、1
6c、16dと同様に、機器のクロック信号のn次高調
波14a、(n+1)次高調波14b、(n+2)次高
調波14c以外の高調波を示している。
【0034】[第3の実施形態]図7は図5と同様の書
式でケーブル長の調整によりクロックの高調波以外の範
囲に共振周波数を設定した回路(接地しないプリント基
板2bとケーブル3)のインピーダンス特性15を示し
ている。
【0035】この構成では、デジタルクロックのn次高
調波の周波数14aと、(n+1)次高調波の周波数1
4bと、(n+2)次高調波の周波数14cのちょうど
中間の周波数19b、あるいは19aに共振周波数6
(f0)が一致するようにケーブルの長さを調節してい
る。このような調整の仕方でも放射ノイズに現われる共
振ピークを抑制する事ができる。
【0036】
【発明の効果】以上説明したように、本発明によれば、
デジタルロジック回路を実装しグラウンド配線が機器筐
体の導電性部材に接続された複数のプリント基板を有す
る電子機器およびその実装方法において、デジタルロジ
ック回路を実装しグラウンド配線が機器筐体の導電性部
材に接続された第1のプリント基板と、デジタルロジッ
ク回路を実装しグラウンド配線が機器筐体の導電性部材
に接続されていない第2のプリント基板と、第1および
第2のプリント基板のデジタルロジック回路を接続し両
プリント基板間で電気信号を伝送するケーブルを有し、
第2のプリント基板と前記機器筐体の導電性部材の間の
キャパシタンスおよび前記ケーブルのインダクタンスに
起因する共振現象の共振周波数を前記ケーブルの長さに
よって調節し、放射ノイズを低減する構成を採用してい
るので、複数のプリント基板間をケーブルにより接続し
て信号伝送を行なう構成において、一方のプリント基板
のグラウンド配線を機器筐体の導電性部材に接続しない
場合に生じる共振現象に起因する放射ノイズピークを抑
制し、装置の誤動作や他の機器に対する悪影響を防止す
ることができ、本来の構成部材の他に付加的な部品、た
とえば静電遮蔽のための隔壁やシールド部材、アース線
などを用いる必要がなく、また、一方のプリント基板を
接地したくないという回路の仕様があってもそれを損な
うことがなく、簡単安価に実施することができ、また、
ケーブル長により共振周波数を規定する事により製品間
の放射ノイズのばらつきも抑制できる、などの優れた効
果がある。
【図面の簡単な説明】
【図1】本発明が対象とする金属筐体内に実装された2
つのプリント基板、および両者を接続するケーブルを示
した外形図である
【図2】一方のプリント基板のグラウンド配線が金属筐
体に接続されている時と、されていない時のケーブルお
よびプリント基板から成る系のインピーダンスの周波数
特性を示した説明図である。
【図3】共振周波数をシフトさせるためのケーブルの長
さの調整を行なった場合、あるいはこの調整を行なわな
い場合のケーブルと接地させていないプリント基板のイ
ンピーダンスの実測結果を示した説明図である。
【図4】図3の共振周波数をシフトさせるためのケーブ
ルの長さの調整を行なった場合、あるいはこの調整を行
なわない場合のそれぞれのプリント基板およびケーブル
からの放射ノイズを比較した実測結果を示す説明図であ
る。
【図5】ケーブル長によって問題の共振周波数をクロッ
ク周波数の高調波に一致させないように設定する例を示
した説明図である。
【図6】ケーブル長によって問題の共振周波数色を共振
ピークのインピーダンスに対して2倍のインピーダンス
となるピークの周波数幅をΔfとしたとき、fn−1/
2Δf<fo<fn+1/2Δfの周波数幅に入らない
ように設定する例を示した説明図である。
【図7】ケーブル長によって問題の共振周波数をクロッ
ク周波数の高調波の中間に設定する例を示した説明図で
ある。
【符号の説明】
1 金属筐体 2a プリント基板(ドライバ側) 2b プリント基板(レシーバ側) 3 ケーブル 4a、4b、4c、4d 導電性スペーサ 5a、5b、5c、5d 非導電性スペーサ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 デジタルロジック回路を実装しグラウン
    ド配線が機器筐体の導電性部材に接続された第1のプリ
    ント基板と、 デジタルロジック回路を実装しグラウンド配線が機器筐
    体の導電性部材に接続されていない第2のプリント基板
    と、 第1および第2のプリント基板のデジタルロジック回路
    を接続し両プリント基板間で電気信号を伝送するケーブ
    ルを有し、 第2のプリント基板と前記機器筐体の導電性部材の間の
    キャパシタンスおよび前記ケーブルのインダクタンスに
    起因する共振現象の共振周波数を前記ケーブルの長さに
    よって調節し、放射ノイズを低減したことを特徴とする
    電子機器。
  2. 【請求項2】 前記ケーブルの長さを、前記デジタルロ
    ジック回路のクロック信号の高調波周波数と、前記共振
    現象により発生される放射ノイズの共振ピークが最大と
    なる共振周波数が一致しないように定めたことを特徴と
    する請求項1に記載の電子機器。
  3. 【請求項3】 前記デジタルロジック回路のクロック信
    号のn次高調波(nは任意の整数)の周波数をfN、前
    記共振現象におけるインピーダンスピークが6dB低減
    される周波数半値幅をΔfとした時、前記共振現象の共
    振周波数foを前記ケーブル長の調節によりfN±1/
    2Δfの周波数範囲外に設定することを特徴とする請求
    項1に記載の電子機器。
  4. 【請求項4】 前記ケーブル長の調節により、前記共振
    現象の共振周波数をデジタルロジック回路のクロック信
    号のn次高調波と、n+1次高調波(nは任意の整数)
    の中間の周波数に設定したことを特徴とする請求項1に
    記載の電子機器。
  5. 【請求項5】 デジタルロジック回路を実装しグラウン
    ド配線が機器筐体の導電性部材に接続された第1のプリ
    ント基板と、デジタルロジック回路を実装しグラウンド
    配線が機器筐体の導電性部材に接続されていない第2の
    プリント基板と、第1および第2のプリント基板のデジ
    タルロジック回路を接続し両プリント基板間で電気信号
    を伝送するケーブルを有する電子機器の実装方法におい
    て、 第2のプリント基板と前記機器筐体の導電性部材の間の
    キャパシタンスおよび前記ケーブルのインダクタンスに
    起因する共振現象の共振周波数を前記ケーブルの長さに
    よって調節し、放射ノイズを低減することを特徴とする
    電子機器の実装方法。
  6. 【請求項6】 前記ケーブルの長さを、前記デジタルロ
    ジック回路のクロック信号の高調波周波数と、前記共振
    現象により発生される放射ノイズの共振ピークが最大と
    なる共振周波数が一致しないように定めたことを特徴と
    する請求項5に記載の電子機器の実装方法。
  7. 【請求項7】 前記デジタルロジック回路のクロック信
    号のn次高調波(nは任意の整数)の周波数をfN、前
    記共振現象におけるインピーダンスピークが6dB低減
    される周波数半値幅をΔfとした時、前記共振現象の共
    振周波数foを前記ケーブル長の調節によりfN±1/
    2Δfの周波数範囲外に設定することを特徴とする請求
    項5に記載の電子機器の実装方法。
  8. 【請求項8】 前記ケーブル長の調節により、前記共振
    現象の共振周波数をデジタルロジック回路のクロック信
    号のn次高調波と、n+1次高調波(nは任意の整数)
    の中間の周波数に設定したことを特徴とする請求項5に
    記載の電子機器の実装方法。
JP2000050401A 2000-02-28 2000-02-28 電子機器および電子機器の実装方法 Withdrawn JP2001244600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000050401A JP2001244600A (ja) 2000-02-28 2000-02-28 電子機器および電子機器の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000050401A JP2001244600A (ja) 2000-02-28 2000-02-28 電子機器および電子機器の実装方法

Publications (1)

Publication Number Publication Date
JP2001244600A true JP2001244600A (ja) 2001-09-07

Family

ID=18572189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000050401A Withdrawn JP2001244600A (ja) 2000-02-28 2000-02-28 電子機器および電子機器の実装方法

Country Status (1)

Country Link
JP (1) JP2001244600A (ja)

Similar Documents

Publication Publication Date Title
JP2845210B2 (ja) 電磁放射を低減するグランド構成
JP3654136B2 (ja) 擬似大地化の方法及び装置
JPH09199818A (ja) グランド間接続構造
US7539025B2 (en) Method of reducing electromagnetic interference and circuit connection device using the same
US20160203887A1 (en) Shielded electrical cable
US6657291B1 (en) Combined resistor-capacitor elements for decoupling in electronic packages
JPH0879190A (ja) 平衡伝送線路の電磁妨害防止装置
JP2001244600A (ja) 電子機器および電子機器の実装方法
US6573804B2 (en) Electronic apparatus having a printed circuit board with multi-point grounding
JP3471607B2 (ja) 疑似大地化方法及び装置
JPH09232014A (ja) インタフェースケーブル接続用コネクタ
US4908735A (en) Electronic apparatus reducing generation of electro magnetic interference
JP3703362B2 (ja) 電子機器
JP2003283072A (ja) プリント配線板ユニット
KR100512738B1 (ko) 인쇄회로기판 및 이를 사용하는 전자기기
US5063362A (en) Suppression of electrical interferences from an electronic circuit
KR100868928B1 (ko) 전자 방사를 감소시키는 방법 및 장치
JP2005150161A (ja) プリント配線板接続構造
JP3408376B2 (ja) フィルタ回路
Eroglu A practical comparison of cabling effects on radiated emissions
JP2001203434A (ja) プリント配線板及び電気機器
JPH05251583A (ja) 高周波プリント板回路
KR20200114709A (ko) 기판 구조체 및 그 제어 방법
JP2001268137A (ja) デジタル信号配線方法
Bogar et al. Interconnection and circuit packaging for electromagnetic compatibility

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070209

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501