JP2001243207A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JP2001243207A JP2001243207A JP2000056321A JP2000056321A JP2001243207A JP 2001243207 A JP2001243207 A JP 2001243207A JP 2000056321 A JP2000056321 A JP 2000056321A JP 2000056321 A JP2000056321 A JP 2000056321A JP 2001243207 A JP2001243207 A JP 2001243207A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- normal
- self
- system configuration
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 システム構成制御のために専用のシステム構
成制御プロセッサを不要にすることで、システム構成の
簡素化と低価格化を図り、システム構成制御プロセッサ
の故障にも容易、迅速に対応可能にする。 【解決手段】 自己診断結果が正常なプロセッサ1、
2、3の中から選んだプロセッサをシステム構成制御プ
ロセッサとして、該システム構成制御プロセッサにより
各プロセッサの制御情報を読み出し、システムの動作を
最適化可能にするプロセッサを選択してシステム構成に
組み込む。
成制御プロセッサを不要にすることで、システム構成の
簡素化と低価格化を図り、システム構成制御プロセッサ
の故障にも容易、迅速に対応可能にする。 【解決手段】 自己診断結果が正常なプロセッサ1、
2、3の中から選んだプロセッサをシステム構成制御プ
ロセッサとして、該システム構成制御プロセッサにより
各プロセッサの制御情報を読み出し、システムの動作を
最適化可能にするプロセッサを選択してシステム構成に
組み込む。
Description
【0001】
【発明の属する技術分野】本発明は、複数のプロセッサ
を持つシステムのシステム構成情報を自動生成する情報
処理システムに関する。
を持つシステムのシステム構成情報を自動生成する情報
処理システムに関する。
【0002】
【従来の技術】従来の複数のプロセッサをもつ情報処理
システムは、専用のシステム構成制御プロセッサを持
ち、そのシステム構成制御プロセッサがシステムに接続
される各プロセッサの制御情報を読み込み、システム構
成情報を生成していた。また、特開平8−161279
号公報には、「マルチプロセッサシステム」として、シ
ステム立ち上げ時において障害を起こしたCPUの切り
離しを確実に行なうためのマルチプロセッサシステムが
開示されている。
システムは、専用のシステム構成制御プロセッサを持
ち、そのシステム構成制御プロセッサがシステムに接続
される各プロセッサの制御情報を読み込み、システム構
成情報を生成していた。また、特開平8−161279
号公報には、「マルチプロセッサシステム」として、シ
ステム立ち上げ時において障害を起こしたCPUの切り
離しを確実に行なうためのマルチプロセッサシステムが
開示されている。
【0003】
【発明が解決しようとする課題】しかしながら、前記し
た従来の情報処理システムにあっては、システムの構成
制御を行なう専用のシステム構成制御プロセッサが、シ
ステムに最低1個必要であり、このことがシステム価格
低減の障害となっていた。また、専用のシステム構成制
御プロセッサが故障したとき、システムの構成情報の生
成が実行できなくなるという問題があった。一方、前記
した特開平8−161279号公報に記載の構成では、
初期診断に記憶制御部の情報を必要とするため、記憶制
御部が故障すれば、初期診断が行なえなくなるという問
題があった。また、マスタとなるプロセッサ決定時のプ
ロセッサ間通信を必要とするため、バストラフィックが
増大し、決定までの時間がかかり、最悪の場合はストー
ルするという問題があった。さらに、ローカルバスを必
要とするため、システム構成が複雑になり、故障箇所が
特定しにくいという問題があった。
た従来の情報処理システムにあっては、システムの構成
制御を行なう専用のシステム構成制御プロセッサが、シ
ステムに最低1個必要であり、このことがシステム価格
低減の障害となっていた。また、専用のシステム構成制
御プロセッサが故障したとき、システムの構成情報の生
成が実行できなくなるという問題があった。一方、前記
した特開平8−161279号公報に記載の構成では、
初期診断に記憶制御部の情報を必要とするため、記憶制
御部が故障すれば、初期診断が行なえなくなるという問
題があった。また、マスタとなるプロセッサ決定時のプ
ロセッサ間通信を必要とするため、バストラフィックが
増大し、決定までの時間がかかり、最悪の場合はストー
ルするという問題があった。さらに、ローカルバスを必
要とするため、システム構成が複雑になり、故障箇所が
特定しにくいという問題があった。
【0004】本発明は前記問題を解決するものであり、
システム構成制御のために専用のシステム構成制御プロ
セッサを不要にすることで、システム構成の簡素化およ
び低価格化が図れるとともに、システム構成制御プロセ
ッサの故障にも容易かつ迅速に対応できる信頼性の高い
情報処理システムを得ることを目的とする。
システム構成制御のために専用のシステム構成制御プロ
セッサを不要にすることで、システム構成の簡素化およ
び低価格化が図れるとともに、システム構成制御プロセ
ッサの故障にも容易かつ迅速に対応できる信頼性の高い
情報処理システムを得ることを目的とする。
【0005】
【課題を解決するための手段】前記目的達成のために、
請求項1の発明にかかる情報処理システムは、それぞれ
が自己診断機能を有する複数のプロセッサと、これらの
プロセッサが共有し、かつ各自己診断結果を格納する記
憶手段とを設けて、前記自己診断結果が正常なプロセッ
サの中から選んだプロセッサをシステム構成制御プロセ
ッサとして、該システム構成制御プロセッサにより各プ
ロセッサの制御情報を読み出し、システムの動作を最適
化可能にするプロセッサを選択してシステム構成に組み
込むようにしたものである。
請求項1の発明にかかる情報処理システムは、それぞれ
が自己診断機能を有する複数のプロセッサと、これらの
プロセッサが共有し、かつ各自己診断結果を格納する記
憶手段とを設けて、前記自己診断結果が正常なプロセッ
サの中から選んだプロセッサをシステム構成制御プロセ
ッサとして、該システム構成制御プロセッサにより各プ
ロセッサの制御情報を読み出し、システムの動作を最適
化可能にするプロセッサを選択してシステム構成に組み
込むようにしたものである。
【0006】また、請求項2の発明にかかる情報処理シ
ステムは、前記システム構成制御プロセッサを、前記自
己診断結果が正常であり、かつ予め決められた優先順位
の最も高いプロセッサとしたものである。
ステムは、前記システム構成制御プロセッサを、前記自
己診断結果が正常であり、かつ予め決められた優先順位
の最も高いプロセッサとしたものである。
【0007】また、請求項3の発明にかかる情報処理シ
ステムは、前記プロセッサに、システムの電源投入時ま
たは初期化要求時に自プロセッサの自己診断試験を実行
する自己診断試験実行手段を設けたものである。
ステムは、前記プロセッサに、システムの電源投入時ま
たは初期化要求時に自プロセッサの自己診断試験を実行
する自己診断試験実行手段を設けたものである。
【0008】また、請求項4の発明にかかる情報処理シ
ステムは、前記各プロセッサに、前記記憶手段内の自プ
ロセッサの正常フラグと優先順位テーブルを読み出し、
自プロセッサの優先順位が最も高いとき自プロセッサを
システム構成制御プロセッサと認識する優先順位認識手
段を設けたものである。
ステムは、前記各プロセッサに、前記記憶手段内の自プ
ロセッサの正常フラグと優先順位テーブルを読み出し、
自プロセッサの優先順位が最も高いとき自プロセッサを
システム構成制御プロセッサと認識する優先順位認識手
段を設けたものである。
【0009】また、請求項5の発明にかかる情報処理シ
ステムは、前記各プロセッサに、自プロセッサがシステ
ム構成制御プロセッサのとき、前記記憶手段から正常フ
ラグが設定されていて、かつ終了フラグが設定されてい
ないプロセッサを選択し、その選択したプロセッサの制
御情報の内容が正常のとき終了フラグ設定手段に終了フ
ラグを設定させ、異常のとき正常フラグ設定手段に正常
フラグを無効にさせる構成制御実行手段を設けたもので
ある。
ステムは、前記各プロセッサに、自プロセッサがシステ
ム構成制御プロセッサのとき、前記記憶手段から正常フ
ラグが設定されていて、かつ終了フラグが設定されてい
ないプロセッサを選択し、その選択したプロセッサの制
御情報の内容が正常のとき終了フラグ設定手段に終了フ
ラグを設定させ、異常のとき正常フラグ設定手段に正常
フラグを無効にさせる構成制御実行手段を設けたもので
ある。
【0010】
【発明の実施の形態】以下、本発明の実施の一形態を図
について説明する。図1は本発明の情報処理システムを
示すブロック図であり、この情報処理システムは、プロ
セッサ1〜3とこれらの各プロセッサ1〜3で共有する
記憶手段8とからなる。そして、各プロセッサ1〜3に
おいて、10は各プロセッサ自身の自己診断試験を行な
う自己診断試験実行手段、11は自己診断試験の結果が
正常であれば、共有する記憶手段8内の自プロセッサの
正常フラグ61〜63を設定する正常フラグ設定手段、
17は共有する記憶手段8内の正常フラグ61〜63と
優先順位テーブル90を読み出し、自プロセッサの優先
順位が有効であれば自プロセッサをシステム構成制御プ
ロセッサと認識する優先順位認識手段である。
について説明する。図1は本発明の情報処理システムを
示すブロック図であり、この情報処理システムは、プロ
セッサ1〜3とこれらの各プロセッサ1〜3で共有する
記憶手段8とからなる。そして、各プロセッサ1〜3に
おいて、10は各プロセッサ自身の自己診断試験を行な
う自己診断試験実行手段、11は自己診断試験の結果が
正常であれば、共有する記憶手段8内の自プロセッサの
正常フラグ61〜63を設定する正常フラグ設定手段、
17は共有する記憶手段8内の正常フラグ61〜63と
優先順位テーブル90を読み出し、自プロセッサの優先
順位が有効であれば自プロセッサをシステム構成制御プ
ロセッサと認識する優先順位認識手段である。
【0011】また、19は自プロセッサがシステム構成
制御プロセッサのとき、共有する記憶手段8から正常フ
ラグ61〜63が設定されていて、かつ終了フラグ71
〜73が設定されていないプロセッサを選択し、選択し
たプロセッサの制御情報の読み込みを指示し、制御情報
の内容が正常か異常かを判断して正常フラグ設定手段1
1と終了フラグ設定手段12に指示を出す構成制御実行
手段である。また、15は構成制御実行手段19から指
示があり次第、選択したプロセッサの制御情報を読み込
んで格納する制御情報格納手段、12は制御情報が正常
であれば、共有する記憶手段8内の対応するプロセッサ
の終了フラグ71〜73を設定する終了フラグ設定手段
である。なお、前記正常フラグ設定手段11は、制御情
報が異常であれば、共有する記憶手段内の対応するプロ
セッサの正常フラグ61〜63を無効にする。ここで、
制御情報とは、各プロセッサのRevision(修正
履歴)情報や速度(高速または低速)情報などのあらゆ
る情報を含む。
制御プロセッサのとき、共有する記憶手段8から正常フ
ラグ61〜63が設定されていて、かつ終了フラグ71
〜73が設定されていないプロセッサを選択し、選択し
たプロセッサの制御情報の読み込みを指示し、制御情報
の内容が正常か異常かを判断して正常フラグ設定手段1
1と終了フラグ設定手段12に指示を出す構成制御実行
手段である。また、15は構成制御実行手段19から指
示があり次第、選択したプロセッサの制御情報を読み込
んで格納する制御情報格納手段、12は制御情報が正常
であれば、共有する記憶手段8内の対応するプロセッサ
の終了フラグ71〜73を設定する終了フラグ設定手段
である。なお、前記正常フラグ設定手段11は、制御情
報が異常であれば、共有する記憶手段内の対応するプロ
セッサの正常フラグ61〜63を無効にする。ここで、
制御情報とは、各プロセッサのRevision(修正
履歴)情報や速度(高速または低速)情報などのあらゆ
る情報を含む。
【0012】次に、この情報処理システムの動作を、図
2のフローチャートを用いて説明する。システムの電源
投入時または初期化要求時に、各プロセッサ1〜3はそ
れぞれ自プロセッサの自己診断試験実行手段10を用い
て自プロセッサの自己診断試験を実行する(ステップS
1)。例えばプロセッサ1において、自己診断試験実行
手段10は、自プロセッサであるプロセッサ1の自己診
断試験を実行し、自己診断試験の結果が正常であれば
(ステップS2)、正常フラグ設定手段11に対して、
記憶装置8内の自プロセッサの正常フラグ61の設定を
指示する。もし、自己診断試験の結果が異常であれば、
自プロセッサの動作を停止し、自プロセッサの正常フラ
グは設定しない(ステップS3)。
2のフローチャートを用いて説明する。システムの電源
投入時または初期化要求時に、各プロセッサ1〜3はそ
れぞれ自プロセッサの自己診断試験実行手段10を用い
て自プロセッサの自己診断試験を実行する(ステップS
1)。例えばプロセッサ1において、自己診断試験実行
手段10は、自プロセッサであるプロセッサ1の自己診
断試験を実行し、自己診断試験の結果が正常であれば
(ステップS2)、正常フラグ設定手段11に対して、
記憶装置8内の自プロセッサの正常フラグ61の設定を
指示する。もし、自己診断試験の結果が異常であれば、
自プロセッサの動作を停止し、自プロセッサの正常フラ
グは設定しない(ステップS3)。
【0013】一方、前記正常フラグ61の設定の指定が
あった場合には、正常フラグ設定手段11は、バス10
0を介して記憶手段8にアクセスし、記憶手段8内の自
プロセッサのエリアにプロセッサ1の正常フラグ61を
設定し(ステップS4)、優先順位認識手段17に対し
て優先順位テーブル90と各プロセッサ1〜3の正常フ
ラグ61〜63の監視を指示する。このため、優先順位
認識手段17は、バス100を介して記憶手段8にアク
セスし、優先順位テーブル90と正常フラグ61〜63
を監視し(ステップS5)、具体的には、記憶手段8内
の各プロセッサ1〜3の正常フラグ61〜63を読み出
し、その値が有効であるプロセッサについて、優先順位
テーブル90に予め設定されている各プロセッサ1〜3
の優先順位を読み出し、自プロセッサの優先順位が有効
(例えば、優先順位が最も高い)であるとき(ステップ
S6)、構成制御実行手段19に対してプロセッサ(自
プロセッサ含む)の制御情報の読み込みを指示する。こ
のとき他のプロセッサの優先順位は無効となる(ステッ
プS7)。
あった場合には、正常フラグ設定手段11は、バス10
0を介して記憶手段8にアクセスし、記憶手段8内の自
プロセッサのエリアにプロセッサ1の正常フラグ61を
設定し(ステップS4)、優先順位認識手段17に対し
て優先順位テーブル90と各プロセッサ1〜3の正常フ
ラグ61〜63の監視を指示する。このため、優先順位
認識手段17は、バス100を介して記憶手段8にアク
セスし、優先順位テーブル90と正常フラグ61〜63
を監視し(ステップS5)、具体的には、記憶手段8内
の各プロセッサ1〜3の正常フラグ61〜63を読み出
し、その値が有効であるプロセッサについて、優先順位
テーブル90に予め設定されている各プロセッサ1〜3
の優先順位を読み出し、自プロセッサの優先順位が有効
(例えば、優先順位が最も高い)であるとき(ステップ
S6)、構成制御実行手段19に対してプロセッサ(自
プロセッサ含む)の制御情報の読み込みを指示する。こ
のとき他のプロセッサの優先順位は無効となる(ステッ
プS7)。
【0014】構成制御実行手段19は前記制御情報の読
み込みの指示を受けて、バス100を介して記憶手段8
にアクセスし、記憶手段8内の各プロセッサ1〜3の正
常フラグ62〜63と終了フラグ72〜73を読み出
し、正常フラグ62〜63が有効で、しかも終了フラグ
72〜73が設定されていないプロセッサ(例えばプロ
セッサ2)を選択し(ステップS8)、例えばこの条件
のプロセッサ2があると(ステップS9)、選択したプ
ロセッサ2の制御情報を読み込み(ステップS10)、
この制御情報が正常であれば(ステップS11)、終了
フラグ設定手段12に対して選択したプロセッサ2の終
了フラグ(例えば、プロセッサ2終了フラグ72)の設
定を指示する(ステップS12)。読み込んだプロセッ
サ2の制御情報は制御情報格納手段15に格納される。
み込みの指示を受けて、バス100を介して記憶手段8
にアクセスし、記憶手段8内の各プロセッサ1〜3の正
常フラグ62〜63と終了フラグ72〜73を読み出
し、正常フラグ62〜63が有効で、しかも終了フラグ
72〜73が設定されていないプロセッサ(例えばプロ
セッサ2)を選択し(ステップS8)、例えばこの条件
のプロセッサ2があると(ステップS9)、選択したプ
ロセッサ2の制御情報を読み込み(ステップS10)、
この制御情報が正常であれば(ステップS11)、終了
フラグ設定手段12に対して選択したプロセッサ2の終
了フラグ(例えば、プロセッサ2終了フラグ72)の設
定を指示する(ステップS12)。読み込んだプロセッ
サ2の制御情報は制御情報格納手段15に格納される。
【0015】もし、制御情報が異常であれば(ステップ
S11)、正常フラグ設定手段11に対して選択したプ
ロセッサの正常フラグ(例えば、プロセッサ2正常フラ
グ62)の無効化を指示し、他のプロセッサを選択し直
す(ステップS13)。もし、正常フラグが有効かつ優
先順位が有効であるプロセッサがなければ、システムの
構成情報の生成は終了となる(ステップS14)。終了
フラグ設定手段12は、バス100を介して記憶手段8
にアクセスし、記憶手段8内の選択したプロセッサに対
応する終了フラグを設定する。このようにして、複数の
プロセッサを持つシステムのシステム構成情報を自動生
成することができる。
S11)、正常フラグ設定手段11に対して選択したプ
ロセッサの正常フラグ(例えば、プロセッサ2正常フラ
グ62)の無効化を指示し、他のプロセッサを選択し直
す(ステップS13)。もし、正常フラグが有効かつ優
先順位が有効であるプロセッサがなければ、システムの
構成情報の生成は終了となる(ステップS14)。終了
フラグ設定手段12は、バス100を介して記憶手段8
にアクセスし、記憶手段8内の選択したプロセッサに対
応する終了フラグを設定する。このようにして、複数の
プロセッサを持つシステムのシステム構成情報を自動生
成することができる。
【0016】
【発明の効果】以上のように、本発明によれば、自己診
断結果が正常なプロセッサの中から選んだプロセッサを
システム構成制御プロセッサとして、該システム構成制
御プロセッサにより各プロセッサの制御情報を読み出
し、システムの動作を最適化可能にするプロセッサを選
択してシステム構成に組み込むような構成を採用するこ
とで、システムを構成するプロセッサのうちの1つが他
のプロセッサの制御情報を読み込み、システム構成情報
を自動生成することができ、これにより専用のシステム
構成制御プロセッサが不要になるという利点が得られ
る。また、システムを構成するいくつかのプロセッサが
システム構成制御プロセッサとなりうるため、システム
構成制御プロセッサの故障にも容易に対応することが可
能となり、システムの信頼性が一段と向上するという効
果が得られる。
断結果が正常なプロセッサの中から選んだプロセッサを
システム構成制御プロセッサとして、該システム構成制
御プロセッサにより各プロセッサの制御情報を読み出
し、システムの動作を最適化可能にするプロセッサを選
択してシステム構成に組み込むような構成を採用するこ
とで、システムを構成するプロセッサのうちの1つが他
のプロセッサの制御情報を読み込み、システム構成情報
を自動生成することができ、これにより専用のシステム
構成制御プロセッサが不要になるという利点が得られ
る。また、システムを構成するいくつかのプロセッサが
システム構成制御プロセッサとなりうるため、システム
構成制御プロセッサの故障にも容易に対応することが可
能となり、システムの信頼性が一段と向上するという効
果が得られる。
【図1】 本発明の実施の一形態による情報処理システ
ムを示すブロック図である。
ムを示すブロック図である。
【図2】 本発明の情報処理システムの動作手順を示す
フローチャートである。
フローチャートである。
1、2、3 プロセッサ 8 記憶手段 11 正常フラグ設定手段 12 終了フラグ設定手段 17 優先順位認識手段 19 構成制御実行手段 61、62、63 正常フラグ 71、72、73 終了フラグ 90 優先順位テーブル
Claims (5)
- 【請求項1】 それぞれが自己診断機能を有する複数の
プロセッサと、 これらのプロセッサが共有し、かつ各自己診断結果を格
納する記憶手段とを備え、 前記自己診断結果が正常なプロセッサの中から選んだプ
ロセッサをシステム構成制御プロセッサとして、該シス
テム構成制御プロセッサにより各プロセッサの制御情報
を読み出し、システムの動作を最適化可能にするプロセ
ッサを選択してシステム構成に組み込むことを特徴とす
る情報処理システム。 - 【請求項2】 前記システム構成制御プロセッサが、前
記自己診断結果が正常であり、かつ予め決められた優先
順位の最も高いプロセッサであることを特徴とする請求
項1に記載の情報処理システム。 - 【請求項3】 前記プロセッサには、システムの電源投
入時または初期化要求時に自プロセッサの自己診断試験
を実行する自己診断試験実行手段が設けられていること
を特徴とする請求項1に記載の情報処理システム。 - 【請求項4】 前記各プロセッサには、前記記憶手段内
の自プロセッサの正常フラグと優先順位テーブルを読み
出し、自プロセッサの優先順位が最も高いとき自プロセ
ッサをシステム構成制御プロセッサと認識する優先順位
認識手段が設けられていることを特徴とする請求項1に
記載の情報処理システム。 - 【請求項5】 前記各プロセッサには、自プロセッサが
システム構成制御プロセッサのとき、前記記憶手段から
正常フラグが設定されていて、かつ終了フラグが設定さ
れていないプロセッサを選択し、その選択したプロセッ
サの制御情報の内容が正常のとき終了フラグ設定手段に
終了フラグを設定させ、異常のとき正常フラグ設定手段
に正常フラグを無効にさせる構成制御実行手段が設けら
れていることを特徴とする請求項1に記載の情報処理シ
ステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000056321A JP2001243207A (ja) | 2000-03-01 | 2000-03-01 | 情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000056321A JP2001243207A (ja) | 2000-03-01 | 2000-03-01 | 情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001243207A true JP2001243207A (ja) | 2001-09-07 |
Family
ID=18577296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000056321A Pending JP2001243207A (ja) | 2000-03-01 | 2000-03-01 | 情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001243207A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
-
2000
- 2000-03-01 JP JP2000056321A patent/JP2001243207A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5386565A (en) | Method and system for controlling/monitoring computer system having plural operating systems to run thereon | |
JP3447404B2 (ja) | マルチプロセッサシステム | |
JPH08137763A (ja) | フラッシュメモリ制御装置 | |
JP2001243207A (ja) | 情報処理システム | |
KR20070080493A (ko) | 하드웨어 폴링 처리기를 포함한 데이터 처리 시스템 | |
EP3428799B1 (en) | Data access device and access error notification method | |
JPH11338833A (ja) | マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム | |
JP2009258984A (ja) | 情報処理装置およびロード制御方法 | |
JPH11224244A (ja) | 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体 | |
JPH01137359A (ja) | プロセッサの制御方法 | |
JPH04324569A (ja) | マルチプロセッサシステム | |
KR100238175B1 (ko) | 버스 제어논리장치 | |
JP2583617B2 (ja) | マルチプロセッサシステム | |
JP3087477B2 (ja) | コンピュータシステム | |
JPH0635747A (ja) | デバッグ支援装置 | |
EP0382529A2 (en) | Microprocessor having store buffer | |
JPS6029131B2 (ja) | 診断方式 | |
JP2003271463A (ja) | 二重化メモリ装置 | |
JP5194360B2 (ja) | 情報処理装置およびその制御方法 | |
JPH05158721A (ja) | 仮想計算機システム | |
JPH11110309A (ja) | コンピュータシステムのメモリ診断方法 | |
JP3127737B2 (ja) | ディジタル信号処理装置 | |
JPH06202901A (ja) | Romエミュレート方式デバッガ及びromエミュレート方法 | |
JPH06259289A (ja) | 文字パターン破棄制御方式 | |
JPH0320834A (ja) | 情報処理装置の初期診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |