JP2001237363A - Circuit device and mounting substrate - Google Patents

Circuit device and mounting substrate

Info

Publication number
JP2001237363A
JP2001237363A JP2000044441A JP2000044441A JP2001237363A JP 2001237363 A JP2001237363 A JP 2001237363A JP 2000044441 A JP2000044441 A JP 2000044441A JP 2000044441 A JP2000044441 A JP 2000044441A JP 2001237363 A JP2001237363 A JP 2001237363A
Authority
JP
Japan
Prior art keywords
conductive path
conductive
circuit
insulating resin
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000044441A
Other languages
Japanese (ja)
Other versions
JP3668090B2 (en
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Shigeaki Mashita
茂明 真下
Katsumi Okawa
克実 大川
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000044441A priority Critical patent/JP3668090B2/en
Publication of JP2001237363A publication Critical patent/JP2001237363A/en
Application granted granted Critical
Publication of JP3668090B2 publication Critical patent/JP3668090B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that the thickness of support substrates of originally unnecessary printed board, a ceramic substrate and a flexible sheet enlarges a circuit device on which circuit elements are mounted. SOLUTION: The separation groove 54 of a bent side is formed in conductive foil 60 and circuit elements are mounted. Insulating resin 50 is bonded and inverted with conductive foil 60 as a support substrate. Conductive foil is polished with insulating resin 50 as the support substrate and is separated as a conductive path. Thus, a thin circuit device where the conductive path 51 and circuit element 52 are supported by insulating resin 50 can be realized without adopting the support substrate. Since the side of the conductive path is bent, the lack of the conductive path can be prevented. Since the conductive path is exposed, an external circuit element 1 can be mounted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路装置および実
装基板に関し、特に支持基板を不要にした薄型の回路装
置および実装基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit device and a mounting substrate, and more particularly to a thin circuit device and a mounting substrate which do not require a supporting substrate.

【0002】[0002]

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a cellular phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.

【0003】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置1は、図26のように、
プリント基板PSに実装される。
For example, a semiconductor device will be described as an example of a circuit device. As a general semiconductor device, there is a package type semiconductor device sealed with a conventional transfer mold. This semiconductor device 1 is, as shown in FIG.
It is mounted on the printed circuit board PS.

【0004】またこのパッケージ型半導体装置1は、半
導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3
の側部から外部接続用のリード端子4が導出されたもの
である。
In the package type semiconductor device 1, the periphery of a semiconductor chip 2 is covered with a resin layer 3.
The lead terminal 4 for external connection is led out from the side part of FIG.

【0005】しかしこのパッケージ型半導体装置1は、
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
However, this package type semiconductor device 1 has
The lead terminals 4 were outside the resin layer 3, and the overall size was large, and the size, thickness and weight were not satisfied.

【0006】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
Therefore, various companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size. Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【0007】図27は、支持基板としてガラスエポキシ
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。
FIG. 27 shows a case where a glass epoxy substrate 5 is used as a support substrate, and the CS is slightly larger than the chip size.
It shows P6. Here, the glass epoxy substrate 5
It is assumed that the transistor chip T is mounted on the semiconductor device.

【0008】このガラスエポキシ基板5の表面には、第
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9には前記ベアのトランジスタチップTが
固着され、トランジスタのエミッタ電極と第1の電極7
が金属細線12を介して接続され、トランジスタのベー
ス電極と第2の電極8が金属細線12を介して接続され
ている。更にトランジスタチップTを覆うようにガラス
エポキシ基板5に樹脂層13が設けられている。
A first electrode 7, a second electrode 8, and a die pad 9 are formed on the surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface.
Are formed. And, through the through hole TH,
The first electrode 7 and the first back electrode 10 are electrically connected, and the second electrode 8 and the second back electrode 11 are electrically connected. The bare transistor chip T is fixed to the die pad 9, and the emitter electrode of the transistor and the first electrode 7 are fixed.
Are connected via the thin metal wire 12, and the base electrode of the transistor and the second electrode 8 are connected via the thin metal wire 12. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.

【0009】前記CSP6は、ガラスエポキシ基板5を
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できるメリットを有する。
Although the CSP 6 employs the glass epoxy substrate 5, unlike the wafer scale CSP, the structure extending from the chip T to the back surface electrodes 10 and 11 for external connection is simple, and the CSP 6 can be manufactured at low cost. Have.

【0010】また前記CSP6は、図26のように、プ
リント基板PSに実装される。プリント基板PSには、
電気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. In the printed circuit board PS,
The CSP is provided with electrodes and wiring constituting an electric circuit.
6. The package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.

【0011】そしてこのプリント基板モジュールで構成
された回路は、色々なセットの中に取り付けられる。
The circuit constituted by the printed circuit board module is mounted in various sets.

【0012】つぎに、このCSP6の製造方法を図28
および図29を参照しながら説明する。尚、図29で
は、中央のガラエポ/フレキ基板と題するフロー図を参
照する。
Next, a method of manufacturing the CSP 6 will be described with reference to FIG.
This will be described with reference to FIG. In FIG. 29, reference is made to a flow chart entitled "Galaepoe / flexible substrate" at the center.

【0013】まず基材(支持基板)としてガラスエポキ
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔20、21を圧着する。(以上図28Aを参照) 続いて、第1の電極7,第2の電極8、ダイパッド9、
第1の裏面電極10および第2の裏面電極11に対応す
るCu箔20、21に耐エッチング性のレジスト22を
被覆し、Cu箔20、21をエッチングによりパターニ
ングする。尚、パターニングは、表と裏で別々にしても
良い(以上図28Bを参照) 続いて、レジスト22を除去した後、ドリルやレーザを
利用してスルーホールTHのための孔を前記ガラスエポ
キシ基板5に形成し、この孔にメッキを施し、スルーホ
ールTHを形成する。このスルーホールTHにより第1
の電極7と第1の裏面電極10、第2の電極8と第2の
裏面電極10が電気的に接続される。(以上図28Cを
参照) 更に、図面では省略をしたが、ボンデイングポストと成
る第1の電極7,第2の電極8にNiメッキを施すと共
に、ダイボンディングポストとなるダイパッド9にAu
メッキを施し、トランジスタチップTをダイボンディン
グする。
First, a glass epoxy substrate 5 is prepared as a substrate (supporting substrate), and C
The u foils 20 and 21 are pressed. (See FIG. 28A above.) Subsequently, the first electrode 7, the second electrode 8, the die pad 9,
The Cu foils 20, 21 corresponding to the first back electrode 10 and the second back electrode 11 are coated with an etching resistant resist 22, and the Cu foils 20, 21 are patterned by etching. The patterning may be performed separately on the front and back sides (see FIG. 28B). Subsequently, after removing the resist 22, a hole for a through hole TH is formed using a drill or a laser on the glass epoxy substrate. 5 and plating this hole to form a through hole TH. The first through hole TH
The electrode 7 and the first back electrode 10 are electrically connected, and the second electrode 8 and the second back electrode 10 are electrically connected. (Refer to FIG. 28C.) Further, although not shown in the drawing, the first electrode 7 and the second electrode 8 serving as bonding posts are plated with Ni, and the die pad 9 serving as a die bonding post is formed with Au.
Plating is performed, and the transistor chip T is die-bonded.

【0014】最後に、トランジスタチップTのエミッタ
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している。(以上図28Dを参照) そして必要により、ダイシングして個々の電気素子とし
て分離している。図28では、ガラスエポキシ基板5
に、トランジスタチップTが一つしか設けられていない
が、実際は、トランジスタチップTがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode and the second electrode 8 of the transistor chip T are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 28D above.) Then, if necessary, dicing is performed to separate individual electric elements. In FIG. 28, the glass epoxy substrate 5
Although only one transistor chip T is provided, a large number of transistor chips T are provided in a matrix. Therefore, they are finally separated by a dicing device.

【0015】以上の製造方法により、支持基板5を採用
したCSP型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method
The same applies to the case where a flexible sheet is used as the support substrate.

【0016】一方、セラミック基板を採用した製造方法
を図29左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、図28の製造方法の樹脂層を被覆するま
では図28の製造方法と同じであるが、セラミック基板
は、非常にもろく、フレキシブルシートやガラスエポキ
シ基板と異なり、直ぐに欠けてしまうため金型を用いた
モールドができない問題がある。そのため、封止樹脂を
ポッティングし、硬化した後、封止樹脂を平らにする研
磨を施し、最後にダイシング装置を使って個別分離して
いる。
On the other hand, a manufacturing method using a ceramic substrate is shown in the flow on the left side of FIG. After preparing a ceramic substrate that is a support substrate, a through hole is formed, and then
The front and back electrodes are printed and sintered using conductive paste. After that, until the resin layer of the manufacturing method of FIG. 28 is covered, the manufacturing method is the same as that of FIG. 28. There is a problem that cannot be molded using. For this reason, after sealing resin is potted and cured, it is polished to flatten the sealing resin, and finally separated individually using a dicing device.

【0017】[0017]

【発明が解決しようとする課題】図27に於いて、トラ
ンジスタチップT、接続手段7〜12および樹脂層13
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
In FIG. 27, a transistor chip T, connecting means 7 to 12 and a resin layer 13 are shown.
Is a necessary component for electrical connection to the outside and protection of the transistor, but it is difficult to provide an electric circuit element that realizes reduction in size, thickness, and weight with only these components. Was.

【0018】また、支持基板となるガラスエポキシ基板
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。そのため、このガラスエポキシ基板5を
採用することによって、コストが上昇し、更にはガラス
エポキシ基板5が厚いために、回路素子として厚くな
り、小型化、薄型化、軽量化に限界があった。
Further, the glass epoxy substrate 5 serving as the support substrate is essentially unnecessary as described above. However, in the manufacturing method, the glass epoxy substrate 5 is used as a supporting substrate for bonding the electrodes, and the glass epoxy substrate 5 cannot be eliminated. For this reason, the use of the glass epoxy substrate 5 increases the cost, and further, the glass epoxy substrate 5 is thick, so that it becomes thick as a circuit element, and there is a limit in reducing the size, thickness, and weight.

【0019】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
Further, in the case of a glass epoxy substrate or a ceramic substrate, a through-hole forming step for connecting electrodes on both sides is indispensable, and there is a problem that the manufacturing process becomes long.

【0020】また図26の如く、前記CSP6をプリン
ト基板PSに実装すると、プリント基板PSの厚みとC
SP6の支持基板の厚みが足し合わされ、プリント基板
モジュールは、厚みのあるものに成ってしまう。まして
やプリント基板PSの裏面にも回路素子1、チップコン
デンサCCを実装すると、実装された回路素子の厚みも
足し合わされ、更に厚いプリント基板モジュールになっ
てしまう。従って前記プリント基板モジュールが実装さ
れたセット(電子機器)の大型化を招いてしまう問題が
あった。
When the CSP 6 is mounted on a printed circuit board PS as shown in FIG.
The thickness of the support substrate of SP6 is added, and the printed circuit board module becomes thick. Furthermore, when the circuit element 1 and the chip capacitor CC are mounted on the back surface of the printed circuit board PS, the thickness of the mounted circuit elements is also added, resulting in a thicker printed circuit board module. Therefore, there is a problem that a set (electronic device) on which the printed circuit board module is mounted is enlarged.

【0021】[0021]

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第1に、分離溝で電気的に分離
された複数の導電路と、所望の該導電路の上に固着され
た回路素子と、該回路素子を被覆し且つ前記導電路間の
前記分離溝に充填され前記導電路の裏面を露出して一体
に支持する絶縁性樹脂と、前記導電路の裏面に固着され
た外付け回路素子とを備え、前記導電路の側面を湾曲さ
せて前記絶縁性樹脂と嵌合させたことで解決するもので
ある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned many problems, and firstly, a plurality of conductive paths electrically separated by a separation groove and a desired conductive path above the conductive path. A circuit element fixed to the insulating element; an insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths to expose and support the back surface of the conductive path integrally; This problem is solved by providing a fixed external circuit element, and bending the side surface of the conductive path to fit the insulating resin.

【0022】第2に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路上に固着された回路素子
と、該回路素子の電極と他の前記導電路とを接続する接
続手段と、前記回路素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の裏面を露出して一体に
支持する絶縁性樹脂と、前記導電路の裏面に固着された
外付け回路素子とを備え、前記導電路の側面を湾曲させ
て前記絶縁性樹脂と嵌合させたことで解決するものであ
る。
Second, a plurality of conductive paths electrically separated by the separation groove, a desired circuit element fixed on the conductive path, and an electrode of the circuit element and another conductive path are connected. A connecting means, an insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths to expose and support the back surface of the conductive path integrally; and an outer resin fixed to the back surface of the conductive path. The problem is solved by providing a mounting circuit element, and bending the side surface of the conductive path to fit the insulating resin.

【0023】第3に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路上に固着された複数の回路
素子と、該回路素子の所望の電極と他の前記導電路とを
接続する接続手段と、前記回路素子を被覆し且つ前記導
電路間の前記分離溝に充填され前記導電路の裏面を露出
して一体に支持する絶縁性樹脂と、前記導電路の裏面に
固着された外付け回路素子とを備え、前記導電路の側面
を湾曲させて前記絶縁性樹脂と嵌合させたことで解決す
るものである。
Third, a plurality of conductive paths electrically separated by a separation groove, a plurality of circuit elements fixed on the desired conductive path, a desired electrode of the circuit element, and other conductive paths A connecting means for connecting the circuit element, an insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths to expose and support the back surface of the conductive path integrally; This problem is solved by providing a fixed external circuit element, and bending the side surface of the conductive path to fit the insulating resin.

【0024】この外付け部品を除いた回路装置は、構成
要素を最小限にでき、しかも裏面が露出されているため
に外付け部品により機能を更に付加した回路装置を実現
できるものである。
The circuit device excluding the external components can minimize the number of components and can realize a circuit device in which functions are further added by the external components since the back surface is exposed.

【0025】第4に、前記回路素子は半導体ベアチッ
プ、チップ回路部品、パッケージ型半導体装置、CSP
のいずれかあるいは両方でなることで解決するものであ
る。
Fourth, the circuit element is a semiconductor bare chip, chip circuit component, package type semiconductor device, CSP
The problem is solved by either or both of the above.

【0026】第5に、前記接続手段はボンディング細線
またはロウ材で構成されることで解決するものである。
Fifth, the problem can be solved by forming the connection means from a bonding thin wire or a brazing material.

【0027】第6に、前記導電路の裏面と前記分離溝間
に充填された絶縁性樹脂の裏面とを実質的に平坦にする
ことで解決するものである。
Sixth, the problem is solved by making the back surface of the conductive path and the back surface of the insulating resin filled between the separation grooves substantially flat.

【0028】導電路と絶縁性樹脂で同一面を形成するた
め、実装された外付け回路素子は、導電路の側面に当た
ることなくずらすことができる。特に位置ずれして実装
された外付け回路素子を水平方向にずらして配置し直す
ことができる。また外付け回路素子の実装後、ロウ材が
溶けていれば、ずれて実装された外付け回路素子は、溶
けたロウ材の表面張力により、導電路上部に自ら戻ろう
とし、外付け回路素子自身による再配置が成される。
Since the conductive path and the insulating resin form the same surface, the mounted external circuit element can be shifted without hitting the side surface of the conductive path. In particular, it is possible to reposition the externally mounted circuit elements that are mounted in a displaced manner while being shifted in the horizontal direction. If the brazing material is melted after mounting the external circuit element, the mounted external circuit element will attempt to return to the top of the conductive path by the surface tension of the melted brazing material, and The relocation is done by itself.

【0029】第7に、前記導電路は電極、ボンディング
パッド、ダイパッド、配線またはコネクタとして用いら
れることで解決するものである。
Seventh, the problem is solved by using the conductive path as an electrode, a bonding pad, a die pad, a wiring or a connector.

【0030】第8に、分離溝で電気的に分離され、側面
が湾曲した複数の導電路と、所望の該導電路裏面に固着
された回路素子と、該回路素子を被覆し且つ前記導電路
間の前記分離溝に充填され前記導電路の表面を露出して
一体に支持する絶縁性樹脂とから成る前記回路素子が埋
め込まれた実装基板であり、前記導電路の表面に固着さ
れた外付け回路素子とを具備することで解決するもので
ある。
Eighth, a plurality of conductive paths which are electrically separated by separating grooves and have curved side surfaces, a desired circuit element fixed to the back surface of the conductive path, An insulating resin that is filled with the insulating groove and that is filled with the insulating groove and that exposes the surface of the conductive path and integrally supports the conductive path. The problem is solved by providing a circuit element.

【0031】回路素子が埋め込まれた機能内蔵型の実装
基板として活用できる。例えば標準回路を実装基板の中
に内蔵し、ユーザ側は、実装基板上に独自の機能を追加
するための外付け部品が実装できる。
The present invention can be used as a mounting board having a built-in function in which circuit elements are embedded. For example, a standard circuit is built in a mounting board, and the user can mount external components for adding unique functions on the mounting board.

【0032】第9に、前記導電路の表面と前記分離溝間
に充填された絶縁性樹脂の表面とを実質的に平坦にする
ことで解決するものである。
Ninth, the problem is solved by making the surface of the conductive path and the surface of the insulating resin filled between the separation grooves substantially flat.

【0033】前述したように外付け部品を簡単にずらす
ことができ、位置調整が容易に実現できる。
As described above, external components can be easily shifted, and position adjustment can be easily realized.

【0034】第10に、前記導電路の表面をボンディン
グパッドまたは外部接続用パッドとすることで解決する
ものである。
Tenthly, the problem is solved by making the surface of the conductive path a bonding pad or a pad for external connection.

【0035】第11に、前記実装基板の中で用いられる
ロウ材の融点は、前記導電路表面で用いられるロウ材の
融点よりも高いことで解決するものである。
Eleventh, the problem is solved by the fact that the melting point of the brazing material used in the mounting substrate is higher than the melting point of the brazing material used on the surface of the conductive path.

【0036】外付け部品をロウ材により実現する場合で
も、実装基板内のロウ材が溶けず、実装基板内の回路が
不良とならない。
Even when the external parts are realized by the brazing material, the brazing material in the mounting board does not melt, and the circuit in the mounting board does not become defective.

【0037】[0037]

【発明の実施の形態】回路装置を説明する第1の実施の
形態 まず本発明の回路装置について図1を参照しながらその
構造について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment for Explaining a Circuit Device First, the structure of a circuit device according to the present invention will be described with reference to FIG.

【0038】図1Aには、絶縁性樹脂50に導電路51
が埋め込まれ、前記導電路51上には回路素子52A、
52Bが固着され、前記絶縁性樹脂50で導電路51を
支持して成る回路装置53が示され、更には外付け回路
素子1が裏面に実装されている。また導電路51の側面
は湾曲構造59を有している。ここで回路素子は一つで
も良く、また複数の回路素子が実装されても良い。また
複数の回路素子は、導電路の一つである配線も含めて一
つのIC回路が構成されても良い。
FIG. 1A shows that a conductive path 51 is connected to an insulating resin 50.
Is embedded, and a circuit element 52A is provided on the conductive path 51.
A circuit device 53 is shown in which 52B is fixed and the conductive path 51 is supported by the insulating resin 50. Further, an external circuit element 1 is mounted on the back surface. The side surface of the conductive path 51 has a curved structure 59. Here, the number of circuit elements may be one, or a plurality of circuit elements may be mounted. In addition, a plurality of circuit elements may constitute one IC circuit including a wiring that is one of the conductive paths.

【0039】本構造は、符号52A、52Bで示す回路
素子、符号51A、51B、51Cで示す複数の導電
路、前記回路素子52A、52Bおよび導電路51A、
51B、51Cを埋め込む絶縁性樹脂50の3つで構成
され、導電路51間には、この絶縁性樹脂50で充填さ
れた分離溝54が設けられる。そして絶縁性樹脂50に
より湾曲構造59を有する前記導電路51が支持されて
いる。
This structure includes circuit elements indicated by reference numerals 52A and 52B, a plurality of conductive paths indicated by reference numbers 51A, 51B and 51C, and the circuit elements 52A and 52B and the conductive paths 51A and 51A.
An insulating resin 50 buried in 51B and 51C is formed, and a separation groove 54 filled with the insulating resin 50 is provided between the conductive paths 51. The conductive path 51 having the curved structure 59 is supported by the insulating resin 50.

【0040】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路51としては、Cuを主材料とした導電
箔、Alを主材料とした導電箔、またはFe−Ni等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
As the insulating resin, a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. As the insulating resin, any resin can be adopted as long as the resin can be hardened using a mold, or can be coated by dipping or coating. Further, as the conductive path 51, a conductive foil mainly composed of Cu, a conductive foil mainly composed of Al, a conductive foil composed of an alloy such as Fe-Ni, or the like can be used. Of course, other conductive materials are also possible. Particularly, a conductive material that can be etched and a conductive material that evaporates by laser are preferable.

【0041】本発明では、特にエッチングとしてドライ
エッチング、あるいはウェットエッチングを採用して非
異方性的なエッチングを施すことにより、導電路51の
側面を湾曲構造59とし、アンカー効果を発生させてい
る。その結果、導電路51が絶縁性樹脂50から抜けな
い構造を実現している。
According to the present invention, the side surface of the conductive path 51 is formed into a curved structure 59 by performing non-anisotropic etching, particularly by employing dry etching or wet etching as an etching, thereby generating an anchor effect. . As a result, a structure in which the conductive path 51 does not come off from the insulating resin 50 is realized.

【0042】また回路素子52の接続手段は、金属細線
55A、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材55B、Agペースト等の導電ペー
スト55C、導電被膜または異方性導電性樹脂等があ
る。そしてこれら接続手段は、回路素子52の種類、回
路素子52の実装形態により選択される。例えば、ベア
の半導体素子であれば、半導体素子表面の電極と導電路
51との接続は、金属細線が選択され、CSPであれば
半田ボールや半田バンプが選択される。またチップ抵
抗、チップコンデンサは、半田55Bが選択される。ま
たパッケージされた回路素子、例えばBGA等を導電路
51に実装しても問題はなく、これを採用する場合、接
続手段は半田が選択される。
The connection means of the circuit element 52 includes a thin metal wire 55A, a conductive ball made of a brazing material, a flat conductive ball, a brazing material 55B such as a solder, a conductive paste 55C such as an Ag paste, a conductive film or an anisotropic conductive material. Resin and the like. These connection means are selected depending on the type of the circuit element 52 and the mounting form of the circuit element 52. For example, in the case of a bare semiconductor element, a thin metal wire is selected for the connection between the electrode on the surface of the semiconductor element and the conductive path 51, and in the case of a CSP, a solder ball or a solder bump is selected. For the chip resistor and the chip capacitor, the solder 55B is selected. There is no problem even if a packaged circuit element, for example, a BGA or the like is mounted on the conductive path 51, and when this is adopted, solder is selected as the connection means.

【0043】また回路素子と導電路51Aとの固着は、
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでは、導電被膜は少なくとも一層あればよい。
The adhesion between the circuit element and the conductive path 51A is as follows.
If no electrical connection is required, an insulating adhesive is chosen,
When electrical connection is required, a conductive coating is used. Here, at least one conductive film is sufficient.

【0044】この導電被膜として考えられる材料は、A
g、Au、PtまたはPd等であり、蒸着、スパッタリ
ング、CVD等の低真空、または高真空下の被着、メッ
キまたは導電ペースト焼結等により被覆される。
The material considered as the conductive film is A
g, Au, Pt, Pd, or the like, and is coated by deposition under a low or high vacuum such as evaporation, sputtering, or CVD, plating, or sintering of a conductive paste.

【0045】例えばAgは、Auと接着するし、ロウ材
とも接着する。よってチップ裏面にAu被膜が被覆され
ていれば、そのままAg被膜、Au被膜を導電路51A
に被覆することによってチップを熱圧着でき、また半田
等のロウ材を介してチップを固着できる。ここで、前記
導電被膜は複数層に積層された導電被膜の最上層に形成
されても良い。例えば、Cuの導電路51Aの上には、
Ni被膜、Au被膜の二層が順に被着されたもの、Ni
被膜、Cu被膜、半田被膜の三層が順に被着されたも
の、Ag被膜、Ni被膜の二層が順に被覆されたものが
形成できる。尚、これら導電被膜の種類、積層構造は、
これ以外にも多数あるが、ここでは省略をする。
For example, Ag adheres to Au and also adheres to the brazing material. Therefore, if the Au film is coated on the back surface of the chip, the Ag film and the Au film are directly applied to the conductive path 51A.
The chip can be thermocompression-bonded, and the chip can be fixed via a brazing material such as solder. Here, the conductive film may be formed on the uppermost layer of the conductive film laminated in a plurality of layers. For example, on the conductive path 51A of Cu,
Ni coating, two layers of Au coating sequentially applied, Ni
A coating in which three layers of a coating, a Cu coating, and a solder coating are sequentially applied, and a coating in which two layers of an Ag coating and a Ni coating are sequentially applied can be formed. In addition, the kind and layered structure of these conductive films are
There are many other types, but they are omitted here.

【0046】本回路装置は、導電路51を封止樹脂であ
る絶縁性樹脂50で支持しているため、支持基板が不要
となり、導電路51、回路素子52および絶縁性樹脂5
0で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されていたり、リードフレーム
で支持されているため、本来不要にしても良い構成が付
加されている。しかし、本回路装置は、必要最小限の構
成要素で構成され、支持基板を不要としているため、薄
型で安価となる特徴を有する。
In this circuit device, since the conductive path 51 is supported by the insulating resin 50 as a sealing resin, a supporting substrate is not required, and the conductive path 51, the circuit element 52 and the insulating resin 5 are not required.
0. This configuration is a feature of the present invention. As described in the section of the related art, the conductive path of the conventional circuit device is supported by a support substrate or supported by a lead frame, and therefore, a configuration that may be unnecessary originally is added. However, this circuit device has a feature that it is thin and inexpensive because it is composed of the minimum necessary components and does not require a support substrate.

【0047】また前記構成の他に、回路素子52を被覆
し且つ前記導電路51間の前記分離溝54に充填されて
一体に支持する絶縁性樹脂50を有している。
In addition to the above configuration, there is provided an insulating resin 50 which covers the circuit element 52 and is filled in the separation groove 54 between the conductive paths 51 and integrally supported.

【0048】また湾曲構造59の導電路51間は、分離
溝54となり、ここに絶縁性樹脂50が充填されること
で、導電路51の抜けが防止できると同時にお互いの絶
縁がはかれるメリットを有する。
Separation grooves 54 are formed between the conductive paths 51 of the curved structure 59, and the insulating resin 50 is filled in the separation grooves 54, so that the conductive paths 51 can be prevented from coming off and at the same time, they can be mutually insulated. .

【0049】また、回路素子52を被覆し且つ導電路5
1間の分離溝54に充填され導電路51の裏面のみを露
出して一体に支持する絶縁性樹脂50を有している。
The circuit element 52 is covered and the conductive path 5
There is an insulating resin 50 that is filled in the separation groove 54 between the two and that only the back surface of the conductive path 51 is exposed and supported integrally.

【0050】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図27の如き従来構造のスルーホール
THを不要にできる特徴を有する。
The fact that the back surface of the conductive path is exposed is one of the features of the present invention. The back surface of the conductive path can be used for connection to the outside, and has a feature that the through hole TH of the conventional structure as shown in FIG. 27 can be omitted.

【0051】しかも回路素子がロウ材、Au、Ag等の
導電被膜を介して直接導電路51に固着されている場
合、導電路51の裏面が露出されているため、回路素子
52Aから発生する熱を導電路51Aから放出すること
ができる。特に放熱により、駆動電流の上昇等の特性改
善が可能となる半導体チップに有効である。しかも導電
路の裏面が露出しているため外部接続用電極として活用
できる。例えば外部リードEL1、薄膜の配線が被着さ
れたフレキシブルシート、コネクタ等を導電路51Bの
裏面に実装できる。またそのまま導電路51Bをオス型
コネクタとし、実装基板に取り付けられたメス型のコネ
クターに挿入することもできる。
Further, when the circuit element is directly fixed to the conductive path 51 via a conductive film of brazing material, Au, Ag, or the like, the back surface of the conductive path 51 is exposed, so that the heat generated from the circuit element 52A is generated. From the conductive path 51A. In particular, the present invention is effective for a semiconductor chip capable of improving characteristics such as an increase in drive current due to heat radiation. Moreover, since the back surface of the conductive path is exposed, it can be used as an electrode for external connection. For example, an external lead EL1, a flexible sheet on which thin-film wiring is adhered, a connector, or the like can be mounted on the back surface of the conductive path 51B. Alternatively, the conductive path 51B may be used as a male connector and inserted into a female connector attached to the mounting board.

【0052】また本回路装置に於いて、分離溝54の表
面と導電路51の表面は、実質一致している構造となっ
ている。本構造は、本発明の特徴であり、図27に示す
如く、裏面電極10、11の段差が設けられないため、
外付け回路素子1をそのまま水平に移動できる特徴を有
する。特に回路装置53がプリント基板の如くある程度
の大きさであれば、導電路51上には、外付け回路素子
を実装できる。これはIC回路が埋め込まれたプリント
基板の様なものである。一方、図1Bで別の外部接続構
造を説明する。図1Bは、図1Aと実質同一であり、外
部接続用電極EL2が絶縁性樹脂50から露出している
ものである。この構造に依れば、導電路51Bの表面を
介して外部との接続が可能である。例えば金属細線また
はロウ材を介して本回路装置を取り付ける実装基板と電
気的に接続することも可能であり、外部リードの接続も
可能である。 回路装置を説明する第2の実施の形態 次に図8Aに示された回路装置56を説明する。
Further, in the present circuit device, the surface of the separation groove 54 and the surface of the conductive path 51 have substantially the same structure. This structure is a feature of the present invention, and as shown in FIG. 27, since no step is provided between the back electrodes 10 and 11,
It has a feature that the external circuit element 1 can be horizontally moved as it is. In particular, if the circuit device 53 has a certain size such as a printed circuit board, an external circuit element can be mounted on the conductive path 51. This is like a printed circuit board with embedded IC circuits. Meanwhile, another external connection structure will be described with reference to FIG. 1B. FIG. 1B is substantially the same as FIG. 1A, in which the external connection electrode EL2 is exposed from the insulating resin 50. According to this structure, connection with the outside via the surface of the conductive path 51B is possible. For example, it is possible to electrically connect to the mounting substrate on which the present circuit device is mounted via a thin metal wire or brazing material, and to connect external leads. Second Embodiment for Explaining Circuit Device Next, a circuit device 56 shown in FIG. 8A will be described.

【0053】本構造は、導電路51の表面に導電被膜5
7が形成されており、それ以外は、図1Aの構造と実質
同一である。よってこの導電被膜57について説明す
る。
In this structure, the conductive film 5 is formed on the surface of the conductive path 51.
7 are formed, and the rest is substantially the same as the structure of FIG. 1A. Therefore, the conductive film 57 will be described.

【0054】第1の特徴は、導電路や回路装置の反りを
防止するするために導電被膜57を設ける点である。
The first feature is that a conductive coating 57 is provided to prevent warpage of the conductive path and the circuit device.

【0055】一般に、絶縁性樹脂と導電路材料(以下第
1の材料と呼ぶ。)の熱膨張係数の差により、回路装置
自身が反ったり、また導電路が湾曲したり剥がれたりす
る。また導電路51の熱伝導率が絶縁性樹脂の熱伝導率
よりも優れているため、導電路51の方が先に温度上昇
して膨張する。そのため、第1の材料よりも熱膨張係数
の小さい第2の材料を被覆することにより、導電路の反
り、剥がれ、回路装置の反りを防止することができる。
特に第1の材料としてCuを採用した場合、第2の材料
としてはAu、NiまたはPt等が良い。Cuの膨張率
は、16.7×10−6(10のマイナス6乗)で、A
uは、14×10−6、Niは、12.8×10−6、
Ptは、8.9×10−6である。
In general, due to the difference in thermal expansion coefficient between the insulating resin and the conductive path material (hereinafter, referred to as a first material), the circuit device itself warps, and the conductive path is bent or peeled off. In addition, since the thermal conductivity of the conductive path 51 is superior to the thermal conductivity of the insulating resin, the conductive path 51 expands by increasing the temperature first. Therefore, by covering the second material having a smaller coefficient of thermal expansion than the first material, it is possible to prevent the conductive path from being warped or peeled off, and to prevent the circuit device from being warped.
In particular, when Cu is used as the first material, Au, Ni, Pt, or the like is preferable as the second material. The expansion coefficient of Cu is 16.7 × 10 −6 (10 −6), and A
u is 14 × 10 −6, Ni is 12.8 × 10 −6,
Pt is 8.9 × 10 −6.

【0056】第2の特徴は、第2の材料によりアンカー
効果を持たせている点である。第2の材料によりひさし
58が形成され、しかも導電路51と被着したひさし5
8が絶縁性樹脂50に埋め込まれているため、アンカー
効果を発生し、導電路51の抜けを防止できる構造とな
る。
The second feature is that the second material has an anchor effect. The eaves 58 are formed of the second material, and the eaves 5 are attached to the conductive paths 51.
Since 8 is embedded in the insulating resin 50, an anchor effect is generated, and a structure in which the conductive path 51 can be prevented from coming off is obtained.

【0057】本発明は、湾曲構造59とひさし58の両
方で、二重のアンカー効果を発生させて導電路51の抜
けを抑制している。特に絶縁性樹脂の中にIC回路を形
成する場合、細く曲折した配線が設けられる。しかしこ
の配線にもひさしと湾曲構造が設けられるため、配線の
抜けを防止できる。更には、導電路51の裏面が露出し
ているので、外部リードEL1、薄膜の配線が被着され
たのフレキシブルシート、コネクタ等を導電路51に実
装できる。またそのまま導電路51Bをオス型のコネク
タとし、実装基板上のメス型のコネクターに挿入するこ
ともできる。
In the present invention, both the curved structure 59 and the eaves 58 generate a double anchor effect to prevent the conductive path 51 from coming off. Particularly, when an IC circuit is formed in an insulating resin, a thin and bent wiring is provided. However, since this wire is also provided with an eave and a curved structure, it is possible to prevent the wire from coming off. Further, since the back surface of the conductive path 51 is exposed, the external lead EL1, a flexible sheet on which thin-film wiring is adhered, a connector, and the like can be mounted on the conductive path 51. Alternatively, the conductive path 51B may be used as a male connector and inserted into a female connector on the mounting board.

【0058】一方、図8Bに別の外部接続構造を説明す
る。図8Bは、図1Bと実質同一であり、ひさし58が
形成されている点のみ異なるものである。またひさしの
効果については、図8Aと同様なのでその説明は省略す
る。本構造に依れば、外部接続用電極EL2が絶縁性樹
脂50から露出しているものである。この構造に依り、
導電路51Bの表面を介して外部との接続が可能であ
る。例えば金属細線を介して実装基板と電気的に接続す
ることも可能であり、また外部リードの接続も可能であ
る。以上、回路装置としてトランジスタチップ52Aと
受動素子52Bが実装された回路装置で説明してきた
が、本発明は、一つの半導体チップが封止されて構成さ
れた回路装置、図22の如く、CSP等のフェイスダウ
ン型の素子80が実装された回路装置81、または図2
3の如くチップ抵抗、チップコンデンサ等の受動素子8
2が封止された回路装置83でも実施できる。更には、
複数の回路素子、これらを電気的に接続する配線等でI
C回路を構成しても良い。
On the other hand, another external connection structure will be described with reference to FIG. 8B. FIG. 8B is substantially the same as FIG. 1B, except that an eave 58 is formed. The effect of the eaves is the same as that of FIG. 8A, and a description thereof will be omitted. According to this structure, the external connection electrode EL2 is exposed from the insulating resin 50. Due to this structure,
Connection with the outside is possible through the surface of the conductive path 51B. For example, it is possible to electrically connect to the mounting board via a thin metal wire, and it is also possible to connect external leads. The circuit device in which the transistor chip 52A and the passive element 52B are mounted has been described above as a circuit device. However, the present invention relates to a circuit device in which one semiconductor chip is sealed, as shown in FIG. 2. A circuit device 81 on which a face-down type element 80 of FIG.
Passive elements 8 such as chip resistors and chip capacitors
2 can also be implemented in a sealed circuit device 83. Furthermore,
A plurality of circuit elements, wirings for electrically connecting them, etc.
A C circuit may be configured.

【0059】また外付け回路素子としてパッケージ型半
導体装置1を取り付けているが、その他の半導体装置、
チップコンデンサ、チップ抵抗、CSP、BGA等の回
路装置(電気部品)も実装可能である。またその数は、
回路装置の大きさにより限定されるが、少なくとも一つ
実装される。 回路装置の製造方法を説明する第1の実施の形態 次に図2〜図7および図1を使って回路装置53の製造
方法について説明する。
The package type semiconductor device 1 is mounted as an external circuit element.
Circuit devices (electric components) such as a chip capacitor, a chip resistor, a CSP, and a BGA can also be mounted. The number is
Although limited by the size of the circuit device, at least one is mounted. First Embodiment for Explaining Method for Manufacturing Circuit Device Next, a method for manufacturing a circuit device 53 will be described with reference to FIGS. 2 to 7 and FIG.

【0060】まず図2の如く、シート状の導電箔60を
用意する。この導電箔60は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、例えばCuを主材料とした導電箔、Al
を主材料とした導電箔またはFe−Ni等の合金から成
る導電箔等が採用される。
First, as shown in FIG. 2, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesion of the brazing material, the bonding property, and the plating property.
Examples of the material include a conductive foil mainly composed of Cu, Al
Or a conductive foil made of an alloy such as Fe-Ni or the like.

【0061】導電箔の厚さは、後のエッチングを考慮す
ると10μm〜300μm程度が好ましく、ここでは7
0μm(2オンス)の銅箔を採用した。しかし300μ
m以上でも10μm以下でも基本的には良い。後述する
ように、導電箔60の厚みよりも浅い分離溝61が形成
できればよい。
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the later etching.
A 0 μm (2 oz) copper foil was employed. But 300μ
Basically, it is good even if it is more than m or less than 10 μm. As will be described later, it is only necessary that the separation groove 61 shallower than the thickness of the conductive foil 60 can be formed.

【0062】尚、シート状の導電箔60は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
The sheet-like conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or the conductive foil cut into a predetermined size may be used. It may be prepared and transported to each step described later.

【0063】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く除
去する工程がある。そしてこの除去工程により形成され
た分離溝61および導電箔60に絶縁性樹脂50を被覆
する工程がある。
Subsequently, there is a step of removing the conductive foil 60 excluding at least a region to be the conductive path 51 so as to be thinner than the thickness of the conductive foil 60. Then, there is a step of coating the insulating resin 50 on the separation groove 61 and the conductive foil 60 formed in this removing step.

【0064】まず、図3の如く、Cu箔60の上に、ホ
トレジストPR(耐エッチングマスク)を形成し、導電
路51となる領域を除いた導電箔60が露出するように
ホトレジストPRをパターニングする。そして、図4A
の如く、前記ホトレジストPRを介してエッチングして
いる。
First, as shown in FIG. 3, a photoresist PR (etching resistant mask) is formed on the Cu foil 60, and the photoresist PR is patterned so as to expose the conductive foil 60 excluding the region that becomes the conductive path 51. . And FIG. 4A
As described above, etching is performed via the photoresist PR.

【0065】本製造方法ではウェットエッチングまたは
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。尚、エッチングにより形成された分離溝61の深さ
は、約50μmである。
The present manufacturing method is characterized in that it is non-anisotropically etched by wet etching or dry etching, and its side surfaces are rough and curved. Note that the depth of the separation groove 61 formed by etching is about 50 μm.

【0066】ウェットエッチングの場合、エッチャント
は、塩化第二鉄または塩化第二銅等が採用され、前記導
電箔は、このエッチャントの中にディッピングされる
か、このエッチャントがシャワーリングされる。
In the case of wet etching, ferric chloride or cupric chloride is used as an etchant, and the conductive foil is dipped in the etchant or the etchant is showered.

【0067】特に図4Bの如く、エッチングマスクとな
るホトレジストPRの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向に広くエッチング
される。図のように分離溝61の側面のある位置から上
方に向かうにつれて、その位置に対応する分離溝61の
開口径が小さくなれば、逆テーパー構造となり、アンカ
ー構造を有する構造となる。またシャワーリングを採用
することで、深さ方向に向かいエッチングが進み、横方
向のエッチングは抑制されるため、この逆テーパー構造
が顕著に現れる。
In particular, as shown in FIG. 4B, the etching in the horizontal direction is difficult to proceed immediately below the photoresist PR serving as an etching mask, and the deeper portion is etched widely in the horizontal direction. As shown in the figure, when the opening diameter of the separation groove 61 corresponding to the position becomes smaller from a position on the side surface of the separation groove 61 upward, the separation groove 61 has a reverse tapered structure and has a structure having an anchor structure. In addition, by employing a shower ring, etching proceeds in the depth direction and etching in the lateral direction is suppressed, so that this inversely tapered structure appears remarkably.

【0068】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Cuを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。このドライエッチングによりウェットエッチン
グよりもファインパターンの導電路が実現できる尚、図
3に於いて、ホトレジストの代わりにエッチング液に対
して耐食性のある導電被膜を選択的に被覆しても良い。
導電路と成る部分に選択的に被着すれば、この導電被膜
がエッチング保護膜となり、レジストを採用することな
く分離溝をエッチングできる。この導電被膜として考え
られる材料は、例えばAg、Au、PtまたはPd等で
ある。しかもこれら耐食性の導電被膜は、ダイパッド、
ボンディングパッドとしてそのまま活用できる特徴を有
する。
In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that it is impossible to remove Cu by reactive ion etching, but it can be removed by sputtering. Further, etching can be performed anisotropically or non-anisotropically depending on sputtering conditions. By the dry etching, a conductive path having a fine pattern can be realized as compared with the wet etching. In FIG. 3, a conductive film having corrosion resistance to an etching solution may be selectively coated instead of the photoresist.
When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist. A material that can be considered as the conductive film is, for example, Ag, Au, Pt, or Pd. Moreover, these corrosion-resistant conductive films are used for die pads,
It has the feature that it can be used as it is as a bonding pad.

【0069】例えばAg被膜は、Auと接着するし、ロ
ウ材とも接着する。よってチップ裏面にAu被膜が被覆
されていれば、そのまま導電路51上のAg被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またAgの導電被膜にはAu細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
For example, an Ag film adheres to Au and also adheres to a brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the conductive path 51 as it is, and the chip can be fixed via a brazing material such as solder. Further, since the Au thin wire can be bonded to the Ag conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive films can be used as die pads and bonding pads as they are.

【0070】続いて、図5の如く、分離溝61が形成さ
れた導電箔60に回路素子52を電気的に接続して実装
する工程がある。
Subsequently, as shown in FIG. 5, there is a step of electrically connecting and mounting the circuit element 52 to the conductive foil 60 in which the separation groove 61 is formed.

【0071】回路素子52としては、トランジスタ、ダ
イオード、ICチップ等の半導体素子52A、チップコ
ンデンサ、チップ抵抗等の受動素子52Bである。また
厚みが厚くはなるが、CSP、BGA等のフェイスダウ
ンの半導体素子も実装できる。
The circuit element 52 is a semiconductor element 52A such as a transistor, a diode, or an IC chip, and a passive element 52B such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element such as a CSP or a BGA can be mounted.

【0072】ここでは、ベアのトランジスタチップ52
Aが導電路51Aにダイボンディングされ、エミッタ電
極と導電路51B、ベース電極と導電路51Bが、金属
細線55Aを介して接続される。方法としては、熱圧着
によるボールボンディングあるいは超音波によるウェッ
ヂボンデイング等である。また52Bは、チップコンデ
ンサまたは受動素子であり、半田等のロウ材または導電
ペースト55Bで固着される。
Here, the bare transistor chip 52
A is die-bonded to the conductive path 51A, and the emitter electrode and the conductive path 51B, and the base electrode and the conductive path 51B are connected via a thin metal wire 55A. Examples of the method include ball bonding by thermocompression bonding or web bonding by ultrasonic waves. Reference numeral 52B denotes a chip capacitor or a passive element, which is fixed with a brazing material such as solder or a conductive paste 55B.

【0073】更に、図6に示すように、前記導電箔60
および湾曲した分離溝61に絶縁性樹脂50を付着する
工程がある。これは、トランスファーモールド、インジ
ェクションモールド、ディッピングまたは塗布により実
現できる。樹脂材料としては、エポキシ樹脂等の熱硬化
性樹脂がトランスファーモールドで実現でき、ポリイミ
ド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂
はインジェクションモールドで実現できる。
Further, as shown in FIG.
And a step of attaching the insulating resin 50 to the curved separation groove 61. This can be achieved by transfer molding, injection molding, dipping or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.

【0074】本実施の形態では、導電箔60表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から上に
約100μmが被覆されるように調整されている。尚、
この厚みは、回路装置の強度を考慮して厚くすること
も、薄くすることも可能である。
In the present embodiment, the thickness of the insulating resin coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the top of the circuit element. still,
This thickness can be increased or reduced in consideration of the strength of the circuit device.

【0075】本工程の特徴は、絶縁性樹脂50を被覆す
るまでは、導電路51となる導電箔60が支持基板とな
ることである。従来では、図28の様に、本来必要とし
ない支持基板5を採用して導電路7〜11を形成してい
るが、本発明では、支持基板となる導電箔60は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
The feature of this step is that the conductive foil 60 serving as the conductive path 51 becomes a supporting substrate until the insulating resin 50 is covered. Conventionally, as shown in FIG. 28, the conductive paths 7 to 11 are formed by using the support substrate 5 which is not originally required, but in the present invention, the conductive foil 60 serving as the support substrate is required as an electrode material. Material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.

【0076】また分離溝61は、導電箔の厚みよりも浅
く形成されているため、導電箔60が導電路51として
個々に分離されていない。従ってシート状の導電箔60
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
Since the separation grooves 61 are formed shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the conductive paths 51. Therefore, the sheet-shaped conductive foil 60
When molding insulating resin,
It has the feature that the work of transporting to the mold and mounting on the mold is very easy.

【0077】更には、湾曲構造59を持った分離溝61
に絶縁性樹脂50が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂50の剥がれも防止でき、
逆に後の工程で分離される導電路51の抜けも防止でき
る。
Further, a separation groove 61 having a curved structure 59
Is filled with the insulating resin 50, an anchor effect is generated in this portion, and peeling of the insulating resin 50 can be prevented.
Conversely, it is possible to prevent the conductive path 51 separated in a later step from coming off.

【0078】続いて、導電箔60の裏面を化学的および
/または物理的に除き、導電路51として分離する工程
がある。ここでこの除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
Subsequently, there is a step of chemically and / or physically removing the back surface of the conductive foil 60 and separating it as the conductive path 51. Here, the removing step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0079】実験では研磨装置または研削装置により全
面を30μm程度削り、分離溝61から絶縁性樹脂50
を露出させている。この露出される面を図6では点線で
示している。その結果、約40μmの厚さの導電路51
となって分離される。また絶縁性樹脂50が露出する手
前まで、導電箔60を全面ウェトエッチングし、その
後、研磨または研削装置により全面を削り、裏面から絶
縁性樹脂50を露出させても良い。
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device, and the insulating resin 50 was
Is exposed. This exposed surface is indicated by a dotted line in FIG. As a result, the conductive path 51 having a thickness of about 40 μm is formed.
And separated. Further, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and thereafter, the entire surface may be ground by a polishing or grinding device to expose the insulating resin 50 from the back surface.

【0080】この結果、絶縁性樹脂50に導電路51の
表面が露出する構造となる。その結果、分離溝61が加
工され、図1の分離溝54となる。(以上図6参照)最
後に、必要によって露出した導電路51に半田等の導電
材を被着し、図7の如く、回路装置53を反転し、外付
け回路素子1を実装する。回路装置53は、実質平坦で
あるため、チップマウンター等の部品実装装置に載置で
きる。また半田リフロー装置にも流すことができる。ま
た外付け回路素子をロウ材を介して固着する場合は、絶
縁性樹脂50の中に設けられるロウ材の融点を高くする
必要がある。こうすることにより例えば半田リフロー工
程に於いて、ロウ材55Bが溶けず、断線等の防止が可
能となる。
As a result, a structure in which the surface of the conductive path 51 is exposed to the insulating resin 50 is obtained. As a result, the separation groove 61 is processed and becomes the separation groove 54 of FIG. (See FIG. 6 above.) Finally, a conductive material such as solder is applied to the exposed conductive path 51 as necessary, and the circuit device 53 is inverted and the external circuit element 1 is mounted as shown in FIG. Since the circuit device 53 is substantially flat, it can be mounted on a component mounting device such as a chip mounter. It can also flow to a solder reflow device. When the external circuit element is fixed via a brazing material, it is necessary to increase the melting point of the brazing material provided in the insulating resin 50. By doing so, for example, in the solder reflow step, the brazing material 55B is not melted, and disconnection and the like can be prevented.

【0081】尚、導電路51の裏面に導電被膜を被着す
る場合、図2の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。またこの導電被膜は、エッチングに対して耐性があ
る材料がよい。この場合、研磨をせずにエッチングだけ
で導電路51として分離できる。
When a conductive film is applied to the back surface of the conductive path 51, the conductive film may be formed in advance on the back surface of the conductive foil shown in FIG. In this case, the portion corresponding to the conductive path may be selectively applied. The deposition method is, for example, plating. The conductive film is preferably made of a material having resistance to etching. In this case, the conductive paths 51 can be separated only by etching without polishing.

【0082】尚、本製造方法では、絶縁性樹脂50の中
にトランジスタとチップ抵抗が一組だけ実装されている
が、これを1単位としてマトリックス状に配置しても良
いし、どちらか一方の回路素子を1単位としてマトリッ
クス状に配置しても良い。更には複数の回路素子から成
るIC回路を一単位としてマトリックス状に配置しても
良い。この場合は、後述するようにダイシング装置で個
々に分離される。
In the present manufacturing method, only one set of the transistor and the chip resistor is mounted in the insulating resin 50. However, these may be arranged in a matrix as one unit or one of them. The circuit elements may be arranged as a unit in a matrix. Further, an IC circuit composed of a plurality of circuit elements may be arranged in a matrix as one unit. In this case, as will be described later, they are individually separated by a dicing device.

【0083】以上の製造方法によって、絶縁性樹脂50
に導電路51が埋め込まれ、絶縁性樹脂50の裏面と導
電路51の裏面が一致する平坦な回路装置56が実現で
きる。
By the above manufacturing method, the insulating resin 50
A conductive circuit 51 is buried in the substrate, and a flat circuit device 56 in which the back surface of the insulating resin 50 and the back surface of the conductive path 51 match can be realized.

【0084】本製造方法の特徴は、絶縁性樹脂50を支
持基板として活用し導電路51の分離作業ができること
にある。絶縁性樹脂50は、導電路51を埋め込む材料
として必要な材料であり、図28の従来の製造方法のよ
うに、不要な支持基板5を必要としない。従って、最小
限の材料で製造でき、コストの低減が実現できる特徴を
有する。
The feature of the present manufacturing method is that the conductive path 51 can be separated using the insulating resin 50 as a supporting substrate. The insulating resin 50 is a material necessary as a material for embedding the conductive path 51, and does not require an unnecessary support substrate 5 unlike the conventional manufacturing method of FIG. Therefore, it has a feature that it can be manufactured with a minimum amount of material and that cost reduction can be realized.

【0085】尚、導電路51表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
56としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、400μm厚の絶縁性樹脂50に40μ
mの導電路51と回路素子が埋め込まれた回路装置にな
る。(以上図1を参照) 回路装置の製造方法を説明する第2の実施の形態 次に図9〜図14、図8を使ってひさし58を有する回
路装置56の製造方法について説明する。尚、ひさしと
なる第2の材料70が被着される以外は、第1の実施の
形態と実質同一であるため、詳細な説明は省略する。
The thickness of the insulating resin from the surface of the conductive path 51 can be adjusted when the insulating resin is adhered in the previous step. Accordingly, the thickness of the circuit device 56 has a characteristic that it can be thick or thin, though it differs depending on the circuit element to be mounted. Here, 40 μm is applied to the insulating resin 50 having a thickness of 400 μm.
The circuit device has the m conductive paths 51 and the circuit elements embedded therein. (Refer to FIG. 1 above) Second Embodiment Explaining a Method of Manufacturing a Circuit Device Next, a method of manufacturing a circuit device 56 having an eave 58 will be described with reference to FIGS. 9 to 14 and FIG. Note that, except that the second material 70 serving as an eaves is adhered, the second embodiment is substantially the same as the first embodiment, and thus detailed description is omitted.

【0086】まず図9の如く、第1の材料から成る導電
箔60上にエッチングレートの小さい第2の材料70が
被覆された導電箔60を用意する。
First, as shown in FIG. 9, a conductive foil 60 in which a second material 70 having a small etching rate is coated on a conductive foil 60 made of a first material is prepared.

【0087】例えばCu箔の上にNiを被着すると、塩
化第二鉄または塩化第二銅等でCuとNiが一度にエッ
チングでき、エッチングレートの差によりNiがひさし
58と成って形成されるため好適である。太い実線がN
iから成る導電被膜70であり、その膜厚は1〜10μ
m程度が好ましい。またNiの膜厚が厚い程、ひさし5
8が形成されやすい。
For example, when Ni is deposited on a Cu foil, Cu and Ni can be etched at once with ferric chloride or cupric chloride or the like, and Ni becomes eaves 58 due to a difference in etching rate. Therefore, it is suitable. Thick solid line is N
i, a conductive film having a thickness of 1 to 10 μm.
m is preferable. In addition, the eaves 5
8 is easily formed.

【0088】また第2の材料は、第1の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
2の材料から成る被膜を導電路51の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第1
の材料から成る導電箔をエッチングすればひさし58が
形成できるからである。第2の材料としては、Al、A
g、Au等が考えられる。
The second material may be coated with a material which can be selectively etched with the first material. In this case, first, a film made of the second material is patterned so as to cover the formation region of the conductive path 51, and the first film is formed using this film as a mask.
This is because the eaves 58 can be formed by etching the conductive foil made of the above material. As the second material, Al, A
g, Au and the like are conceivable.

【0089】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く取
り除く工程がある。
Subsequently, there is a step of removing the conductive foil 60 excluding at least a region to be the conductive path 51 so as to be thinner than the thickness of the conductive foil 60.

【0090】図10の様に、Ni70の上に、ホトレジ
ストPRを形成し、導電路51となる領域を除いたNi
70が露出するようにホトレジストPRをパターニング
し、図11のように前記ホトレジストを介してエッチン
グすればよい。
As shown in FIG. 10, a photoresist PR is formed on Ni 70 and Ni
The photoresist PR may be patterned so that 70 is exposed, and etching may be performed via the photoresist as shown in FIG.

【0091】前述したように塩化第二鉄、塩化第二銅等
のエッチャントを採用しエッチングすると、Ni70の
エッチングレートがCu60のエッチングレートよりも
遅いため、エッチングが進むにつれてひさし58がでて
くる。
As described above, when etching is performed using an etchant such as ferric chloride or cupric chloride, the eaves 58 come out as the etching proceeds because the etching rate of Ni70 is lower than the etching rate of Cu60.

【0092】尚、前記分離溝61が形成された導電箔6
0に回路素子52を実装する工程(図12)、前記導電
箔60および分離溝61に絶縁性樹脂50を被覆し、導
電箔60の裏面を化学的および/または物理的に除き、
導電路51として分離する工程(図13)、導電路裏面
に導電被膜を形成し、回路装置56を反転する工程(図
14)、および外付け回路素子1を実装して完成までの
工程(図8)は、前製造方法と同一であるためその説明
は省略する。 回路装置の製造方法を説明する第3の実施の形態 続いて、複数の回路素子を一単位としてマトリックス状
に配置し、封止後に個別分離して、ディスクリート装
置、IC装置とする製造方法を図15〜図21を参照し
て説明する。尚、本製造方法は、第1の実施の形態と殆
どが同じであるため、同一の部分は簡単に述べる。
The conductive foil 6 on which the separation groove 61 is formed
0, a step of mounting the circuit element 52 (FIG. 12), covering the conductive foil 60 and the separation groove 61 with an insulating resin 50, and chemically and / or physically removing the back surface of the conductive foil 60;
The step of separating as the conductive path 51 (FIG. 13), the step of forming a conductive film on the back of the conductive path and inverting the circuit device 56 (FIG. 14), and the step of mounting the external circuit element 1 to completion (FIG. 8) is the same as the previous manufacturing method, and the description thereof is omitted. Third Embodiment for explaining a method for manufacturing a circuit device Next, a method for manufacturing a discrete device and an IC device by arranging a plurality of circuit elements as one unit in a matrix and separating them individually after sealing is illustrated. This will be described with reference to FIGS. Since this manufacturing method is almost the same as the first embodiment, the same parts will be described briefly.

【0093】まず図15の如く、シート状の導電箔60
を用意する。
First, as shown in FIG. 15, a sheet-like conductive foil 60 is formed.
Prepare

【0094】尚、シート状の導電箔60は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
The sheet-shaped conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or the conductive foil cut into a predetermined size may be used. It may be prepared and transported to each step described later.

【0095】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く除
去する工程がある。
Subsequently, there is a step of removing the conductive foil 60 excluding at least a region to be the conductive path 51 so as to be thinner than the thickness of the conductive foil 60.

【0096】まず、図16の如く、Cu箔60の上に、
ホトレジストPRを形成し、導電路51となる領域を除
いた導電箔60が露出するようにホトレジストPRをパ
ターニングする。そして、図17の如く、前記ホトレジ
ストPRを介してエッチングすればよい。
First, as shown in FIG.
A photoresist PR is formed, and the photoresist PR is patterned so as to expose the conductive foil 60 excluding a region serving as the conductive path 51. Then, as shown in FIG. 17, etching may be performed through the photoresist PR.

【0097】エッチングにより形成された分離溝61の
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。
The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is rough, so that the adhesiveness to the insulating resin 50 is improved.

【0098】またここの分離溝61の側壁は、非異方性
的にエッチングされるため湾曲となる。この除去工程
は、ウェットエッチング、ドライエッチングが採用でき
る。そしてこの湾曲構造によりアンカー効果が発生する
構造となる。(詳細は、回路装置の製造方法を説明する
第1の実施の形態を参照)尚、図16に於いて、ホトレ
ジストPRの代わりにエッチング液に対して耐食性のあ
る導電被膜を選択的に被覆しても良い。導電路と成る部
分に選択的に被着すれば、この導電被膜がエッチング保
護膜となり、レジストを採用することなく分離溝をエッ
チングできる。
The side wall of the separation groove 61 is curved because it is anisotropically etched. For this removing step, wet etching or dry etching can be adopted. The curved structure provides a structure in which an anchor effect is generated. (For details, refer to the first embodiment for explaining a method of manufacturing a circuit device.) In FIG. 16, a conductive film having corrosion resistance to an etching solution is selectively coated instead of the photoresist PR. May be. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist.

【0099】続いて、図18の如く、分離溝61が形成
された導電箔60に回路素子52を電気的に接続して実
装する工程がある。
Subsequently, as shown in FIG. 18, there is a step of electrically connecting and mounting the circuit element 52 to the conductive foil 60 in which the separation groove 61 is formed.

【0100】回路素子52としては、トランジスタ、ダ
イオード、ICチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、CSP、BGA等のフェイスダウンの半導体素
子も実装できる。
The circuit element 52 is a semiconductor element such as a transistor, a diode, or an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element such as a CSP or a BGA can be mounted.

【0101】図では、ベアのトランジスタチップ52A
が導電路51Aにダイボンディングされ、エミッタ電極
と導電路51B、ベース電極と導電路51Bが金属細線
55Aを介して接続され、チップコンデンサ52Bが半
田を介して接続されている。
In the figure, a bare transistor chip 52A is shown.
Are die-bonded to the conductive path 51A, the emitter electrode and the conductive path 51B, the base electrode and the conductive path 51B are connected via a thin metal wire 55A, and the chip capacitor 52B is connected via solder.

【0102】更に、図19に示すように、前記導電箔6
0および分離溝61に絶縁性樹脂50を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。
Further, as shown in FIG.
There is a step of attaching the insulating resin 50 to the separation groove 61 and the separation groove 61. This can be achieved by transfer molding, injection molding, or dipping.

【0103】本実施の形態では、導電箔60表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約1
00μm程度が被覆されるように調整されている。この
厚みは、回路装置の強度を考慮して厚くすることも、薄
くすることも可能である。
In the present embodiment, the thickness of the insulating resin coated on the surface of conductive foil 60 is approximately 1 mm from the top of the circuit element.
It is adjusted so as to cover about 00 μm. This thickness can be increased or reduced in consideration of the strength of the circuit device.

【0104】本工程の特徴は、絶縁性樹脂50を被覆す
る際、導電路51となる導電箔60が支持基板となるこ
とである。従来では、図28の様に、本来必要としない
支持基板5を採用して導電路7〜11を形成している
が、本発明では、支持基板となる導電箔60は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。
The feature of this step is that, when the insulating resin 50 is coated, the conductive foil 60 serving as the conductive path 51 serves as a support substrate. Conventionally, as shown in FIG. 28, the conductive paths 7 to 11 are formed by using the support substrate 5 which is not originally required, but in the present invention, the conductive foil 60 serving as the support substrate is required as an electrode material. Material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.

【0105】また分離溝61は、導電箔の厚みよりも浅
く形成されているため、導電箔60が導電路51として
個々に分離されていない。従ってシート状の導電箔60
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
Since the separation grooves 61 are formed shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the conductive paths 51. Therefore, the sheet-shaped conductive foil 60
When molding insulating resin,
It has the feature that the work of transporting to the mold and mounting on the mold is very easy.

【0106】続いて、導電箔60の裏面を化学的および
/または物理的に除き、導電路51として分離する工程
がある。ここで前記除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
Subsequently, there is a step of chemically and / or physically removing the back surface of the conductive foil 60 and separating it as the conductive path 51. Here, the removing step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0107】実験では研磨装置または研削装置により全
面を30μm程度削り、絶縁性樹脂50を露出させてい
る。この露出される面を図19では点線で示している。
その結果、約40μmの厚さの導電路51となって分離
される。また絶縁性樹脂50が露出する手前まで、導電
箔60を全面ウェトエッチングし、その後、研磨または
研削装置により全面を削り、絶縁性樹脂50を露出させ
ても良い。
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device to expose the insulating resin 50. This exposed surface is indicated by a dotted line in FIG.
As a result, the conductive paths 51 having a thickness of about 40 μm are separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and thereafter, the entire surface may be ground by a polishing or grinding device to expose the insulating resin 50.

【0108】この結果、絶縁性樹脂50に導電路51の
表面が露出する構造となる。
As a result, a structure in which the surface of the conductive path 51 is exposed to the insulating resin 50 is obtained.

【0109】更に、図20の如く、露出した導電路51
に半田等の導電材を被着する。
Further, as shown in FIG.
Is coated with a conductive material such as solder.

【0110】最後に、図21の如く、回路素子毎に分離
し、回路装置として完成する工程がある。
Finally, as shown in FIG. 21, there is a step of separating each circuit element to complete a circuit device.

【0111】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
The separation line is indicated by an arrow and can be realized by dicing, cutting, pressing, chocolate break, or the like. When a chocolate break is adopted, a protrusion may be formed on the mold so that a groove is formed in the separation line when the insulating resin is coated.

【0112】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常に小さいサ
イズに分離可能であるため、好適である。
In particular, dicing is preferred because it is frequently used in a normal semiconductor device manufacturing method and can be separated into very small sizes.

【0113】そして図21で完成した回路装置を反転
し、外付け回路素子を実装して完成する。
Then, the circuit device completed in FIG. 21 is inverted, and external circuit elements are mounted to complete the circuit device.

【0114】図29の右側には、本発明を簡単にまとめ
たフローが示されている。Cu箔の用意、AgまたはN
i等のメッキ、ハーフエッチング、ダイボンド、ワイヤ
ーボンデイング、トランスファーモールド、裏面Cu箔
除去、導電路の裏面処理およびダイシングの9工程で回
路装置が実現できる。しかも支持基板をメーカーから供
給することなく、全ての工程を内作する事ができる。回
路装置の種類およびこれらの実装方法を説明する実施の
形態。
The right side of FIG. 29 shows a flow chart briefly summarizing the present invention. Preparation of Cu foil, Ag or N
The circuit device can be realized by nine steps of plating of i, etc., half etching, die bonding, wire bonding, transfer molding, removal of backside Cu foil, backside treatment of conductive paths, and dicing. Moreover, all processes can be performed in-house without supplying a supporting substrate from a manufacturer. An embodiment describing types of circuit devices and a method for mounting them.

【0115】図22は、フェイスダウン型の回路素子8
0を実装した回路装置81を示すものである。回路素子
80としては、ベアの半導体チップ、表面が封止された
CSPやBGA等が該当する。また図23は、チップ抵
抗やチップ抵抗等の受動素子82が実装された回路装置
83を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。
FIG. 22 shows a face-down type circuit element 8.
9 shows a circuit device 81 in which a “0” is mounted. The circuit element 80 corresponds to a bare semiconductor chip, a CSP or BGA with a sealed surface, or the like. FIG. 23 shows a circuit device 83 on which passive elements 82 such as chip resistors and chip resistors are mounted. Since they do not require a supporting substrate, they are thin and are sealed with an insulating resin, so that they have excellent environmental resistance.

【0116】図24は、実層構造について説明するもの
である。プリント基板や金属基板、セラミック基板等の
実装基板84に形成された導電路85に今まで説明して
きた本発明の回路装置53、81、83が実装されたも
のである。
FIG. 24 illustrates the real layer structure. The circuit devices 53, 81, and 83 of the present invention described above are mounted on conductive paths 85 formed on a mounting substrate 84 such as a printed substrate, a metal substrate, or a ceramic substrate.

【0117】特に、半導体チップ52の裏面が固着され
た導電路51Aは、実装基板84の導電路85と熱的に
結合されているため、前記導電路85を介して放熱させ
ることができる。また実装基板84として金属基板を採
用すると、金属基板の高熱伝導も手伝って更に半導体チ
ップ52の温度を低下させることができる。そのため、
半導体チップの駆動能力を向上させることができる。
In particular, since the conductive path 51 A to which the back surface of the semiconductor chip 52 is fixed is thermally coupled to the conductive path 85 of the mounting board 84, heat can be radiated through the conductive path 85. When a metal substrate is used as the mounting substrate 84, the heat of the metal substrate is also helped, and the temperature of the semiconductor chip 52 can be further reduced. for that reason,
The driving capability of the semiconductor chip can be improved.

【0118】例えばパワーMOS、IGBT、SIT、
大電流駆動用のトランジスタ、大電流駆動用のIC(M
OS型、BIP型、Bi−CMOS型)メモリ素子等
は、好適である。
For example, power MOS, IGBT, SIT,
Transistor for driving large current, IC for driving large current (M
OS type, BIP type, Bi-CMOS type) memory element and the like are preferable.

【0119】また金属基板としては、Al基板、Cu基
板、Fe基板が好ましく、また導電路85との短絡が考
慮されて、絶縁性樹脂および/または酸化膜等が形成さ
れる。
As the metal substrate, an Al substrate, a Cu substrate, or an Fe substrate is preferable. In consideration of a short circuit with the conductive path 85, an insulating resin and / or an oxide film is formed.

【0120】また図25は、本発明の回路装置を実装基
板90として用い、この上に本発明の回路装置91、お
よび受動素子92を実装したものである。実装基板90
と回路装置91との間は、導電路の露出面が平坦である
ため、短絡防止用に絶縁性樹脂93が被覆されている。
この絶縁性樹脂93は、プリント基板に採用される半田
レジストと同様に、接続部分のみが露出されている。こ
の構造に依れば、プリント基板を採用することなく、回
路素子を埋め込んだ実装基板モジュールが可能となる。
FIG. 25 shows a case where the circuit device of the present invention is used as a mounting substrate 90, and the circuit device 91 and the passive element 92 of the present invention are mounted thereon. Mounting board 90
Since the exposed surface of the conductive path is flat between the semiconductor device and the circuit device 91, the insulating resin 93 is coated to prevent a short circuit.
This insulating resin 93 has only a connection portion exposed similarly to a solder resist used for a printed circuit board. According to this structure, a mounting board module in which circuit elements are embedded can be used without using a printed board.

【0121】更に、図30を使い本回路装置のメリット
を述べる。従来の実装方法に於いて、半導体メーカー
は、パッケージ型半導体装置、フリップチップを形成
し、セットメーカーは、半導体メーカーから供給された
半導体装置と部品メーカーから供給された受動素子等を
プリント基板に実装し、これをセットに組み込んで電子
機器としていた。しかし本回路装置では、自身を実装基
板として採用できるため、半導体メーカーは、実装基板
モジュールとしてセットメーカーに供給できる。従っ
て、セットメーカーは、プリント基板への素子実装を省
くことができる。
Further, advantages of the present circuit device will be described with reference to FIG. In the conventional mounting method, a semiconductor maker forms a package type semiconductor device and a flip chip, and a set maker mounts a semiconductor device supplied by a semiconductor maker and a passive element supplied by a component maker on a printed circuit board. Then, this was assembled into a set to form an electronic device. However, in the present circuit device, the semiconductor device itself can be used as a mounting substrate, and thus the semiconductor device can be supplied to a set manufacturer as a mounting substrate module. Therefore, the set maker can omit mounting elements on the printed circuit board.

【0122】[0122]

【発明の効果】以上の説明から明らかなように、本発明
では、回路素子、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置を実現できる。また絶縁性樹脂の被覆
膜厚、導電箔の厚みを調整することにより、非常に小型
化、薄型化および軽量化された回路装置を実現できる。
As is apparent from the above description, according to the present invention, the circuit device is composed of the minimum necessary circuit elements, conductive paths and insulating resin, and has no waste of resources. Therefore, there is no extra component until completion, and a circuit device that can greatly reduce the cost can be realized. Further, by adjusting the coating thickness of the insulating resin and the thickness of the conductive foil, a very small, thin, and lightweight circuit device can be realized.

【0123】また導電路の裏面のみを絶縁性樹脂から露
出しているため、外付け回路素子を実装することがで
き、全体の回路機能を高めることも可能となる。また導
電路の裏面が直ちに外部との接続に供することができ、
図27の如き従来構造の裏面電極およびスルーホールを
不要にできる利点を有する。
Since only the back surface of the conductive path is exposed from the insulating resin, an external circuit element can be mounted, and the overall circuit function can be enhanced. Also, the back surface of the conductive path can be immediately provided for connection with the outside,
There is an advantage that the back electrode and the through hole of the conventional structure as shown in FIG. 27 can be eliminated.

【0124】しかも、導電路の裏面が露出されてため、
回路素子から発生する熱を導電路を介して外部に伝える
ことができる。特にこの放熱により、パワー素子の実装
も可能となる。
In addition, since the back surface of the conductive path is exposed,
Heat generated from the circuit element can be transmitted to the outside via the conductive path. In particular, this heat dissipation makes it possible to mount a power element.

【0125】また本回路装置は、分離溝の表面と導電路
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチQFP実装時には回路装置自身を
そのまま水平に移動できるので、リードずれの修正が極
めて容易となる。
Further, the present circuit device has a structure in which the surface of the separation groove and the surface of the conductive path have a flat surface substantially coincident with each other, and the circuit device itself can be horizontally moved as it is when a narrow pitch QFP is mounted. Therefore, it is extremely easy to correct the lead deviation.

【0126】また導電路の表側に第2の材料を形成して
いるため、熱膨張係数の違いにより実装基板の反り、特
に細長い配線の反りまたは剥離を抑制することができ
る。
Further, since the second material is formed on the front side of the conductive path, it is possible to suppress the warpage of the mounting substrate due to the difference in the coefficient of thermal expansion, particularly the warpage or peeling of the elongated wiring.

【0127】また導電路側面の湾曲構造、導電路に被着
されたひさしによって二重のアンカー効果を発生させる
ことができ、導電路の反り、抜けを防止することができ
る。
Further, a double anchor effect can be generated by the curved structure of the side surface of the conductive path and the eaves attached to the conductive path, thereby preventing the conductive path from warping or coming off.

【0128】また本発明の回路装置の製造方法では、導
電路の材料となる導電箔自体を支持基板として機能さ
せ、分離溝の形成時あるいは回路素子の実装、絶縁性樹
脂の被着時までは導電箔で全体を支持し、また導電箔を
各導電路として分離する時、外付け回路素子を実装する
時は、絶縁性樹脂を支持基板にして機能させている。従
って、回路素子、導電箔、絶縁性樹脂の必要最小限で製
造できる。従来例で説明した如く、本来回路装置を構成
する上で支持基板が要らなくなり、コスト的にも安価に
できる。また支持基板が不要であること、導電路が絶縁
性樹脂に埋め込まれていること、更には絶縁性樹脂と導
電箔の厚みの調整が可能であることにより、非常に薄い
回路装置が形成できるメリットもある。また分離溝の形
成工程に於いて湾曲構造も形成でき、アンカー効果のあ
る構造も同時に実現できる。
In the method of manufacturing a circuit device according to the present invention, the conductive foil itself, which is the material of the conductive path, is made to function as a support substrate, and is used until the formation of separation grooves, the mounting of circuit elements, and the attachment of insulating resin. When the whole is supported by the conductive foil, the conductive foil is separated as each conductive path, and when an external circuit element is mounted, the insulating resin is used as a supporting substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, the need for a support substrate, the fact that the conductive path is embedded in the insulating resin, and the ability to adjust the thickness of the insulating resin and the conductive foil allow the formation of extremely thin circuit devices. There is also. Further, a curved structure can be formed in the step of forming the separation groove, and a structure having an anchor effect can be realized at the same time.

【0129】また図29から明白なように、スルーホー
ルの形成工程、導体の印刷工程(セラミック基板の場
合)等を省略できるので、製造工程を大幅に短縮でき、
しかも全行程を内作できる利点を有する。またフレーム
金型も一切不要であり、極めて短納期となる製造方法で
ある。
As is apparent from FIG. 29, the step of forming a through hole, the step of printing a conductor (in the case of a ceramic substrate), and the like can be omitted, so that the manufacturing process can be greatly reduced.
Moreover, there is an advantage that the entire process can be performed in-house. In addition, no frame mold is required at all, and the manufacturing method has a very short delivery time.

【0130】次に導電箔の厚みよりも薄く取り除く工程
(例えばハーフエッチング)までは、導電路を個々に分
離せずに取り扱えるため、後の回路素子の実装工程、絶
縁性樹脂の被覆工程に於いて、作業性が向上する特徴も
有する。
Next, since the conductive paths can be handled without being separated individually until the step of removing the conductive paths to a thickness smaller than the thickness of the conductive foil (for example, half-etching), the steps of mounting the circuit elements and covering the insulating resin are performed later. Therefore, it also has a feature of improving workability.

【0131】また導電路と絶縁性樹脂で同一面を形成す
るため、実装された外付け回路素子は、回路装置裏面の
導電路側面に当たることなくずらすことができる。特に
位置ずれして実装された外付け回路素子を水平方向にず
らして配置し直すことができる。また外付け回路素子の
実装後、ロウ材が溶けていれば、ずれて実装された外付
け回路素子は、溶けたロウ材の表面張力により、導電路
上部に自ら戻ろうとし、外付け回路素子自身による再配
置が可能となる。
Since the same surface is formed of the conductive path and the insulating resin, the mounted external circuit element can be shifted without hitting the side of the conductive path on the back surface of the circuit device. In particular, it is possible to reposition the externally mounted circuit elements that are mounted in a displaced manner while being shifted in the horizontal direction. Also, if the brazing material is melted after mounting the external circuit element, the mounted external circuit element will try to return to the upper part of the conductive path by the surface tension of the melted brazing material, and the external circuit element Relocation by itself becomes possible.

【0132】更に、半導体装置自身を実装基板として採
用できるため、半導体メーカーが、プリント基板モジュ
ールとしてセットメーカーに供給でき、セットメーカー
は、プリント基板への素子実装を省くことができる。
Further, since the semiconductor device itself can be adopted as a mounting substrate, a semiconductor maker can supply a printed circuit board module to a set maker, and the set maker can omit mounting elements on a printed circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路装置を説明する図である。FIG. 1 is a diagram illustrating a circuit device of the present invention.

【図2】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 2 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図3】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 3 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図4】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図5】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図6】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図7】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 7 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図8】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図9】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図10】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 10 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図11】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 11 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図12】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 12 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図13】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 13 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図14】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 14 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図15】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 15 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図16】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 16 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図17】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 17 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図18】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 18 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図19】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 19 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図20】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 20 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図21】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 21 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図22】本発明の回路装置を説明する図である。FIG. 22 is a diagram illustrating a circuit device according to the present invention.

【図23】本発明の回路装置を説明する図である。FIG. 23 is a diagram illustrating a circuit device according to the present invention.

【図24】本発明の回路装置の実装方法を説明する図で
ある。
FIG. 24 is a diagram illustrating a method for mounting the circuit device of the present invention.

【図25】本発明の回路装置の実装方法を説明する図で
ある。
FIG. 25 is a diagram illustrating a method for mounting the circuit device of the present invention.

【図26】従来の回路装置の実装構造を説明する図であ
る。
FIG. 26 is a diagram illustrating a mounting structure of a conventional circuit device.

【図27】従来の回路装置を説明する図である。FIG. 27 is a diagram illustrating a conventional circuit device.

【図28】従来の回路装置の製造方法を説明する図であ
る。
FIG. 28 is a diagram illustrating a method for manufacturing a conventional circuit device.

【図29】従来と本発明の回路装置の製造方法を説明す
る図である。
FIG. 29 is a diagram illustrating a method for manufacturing a circuit device according to the related art and the present invention.

【図30】セット組立までの従来の方法と本発明の方法
を説明する図である。
FIG. 30 is a diagram illustrating a conventional method up to assembling a set and a method of the present invention.

【符号の説明】[Explanation of symbols]

1 外付け回路素子 50 絶縁性樹脂 51 導電路 52 回路素子 53 回路装置 54 分離溝 58 ひさし 59 湾曲構造 REFERENCE SIGNS LIST 1 external circuit element 50 insulating resin 51 conductive path 52 circuit element 53 circuit device 54 separation groove 58 eaves 59 curved structure

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Fターム(参考) 4M109 AA01 BA03 CA21 DA04 DA10 DB02 DB15 DB16  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Junji Sakamoto 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Shigeaki Mashimo 2-5-2 Keihanhondori, Moriguchi-shi, Osaka No. 5 Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-5-5 Keihanhondori 2-chome, Moriguchi-shi, Osaka Prefecture (72) Inventor Eiju Maehara 2 Keihanhondori, Moriguchi-shi, Osaka 5-5-5 Sanyo Electric Co., Ltd. (72) Inventor Koji Takahashi 29 Kita-cho, Isesaki-shi, Gunma F-term in Kanto Sanyo Electronics Co., Ltd. 4M109 AA01 BA03 CA21 DA04 DA10 DB02 DB15 DB16

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路の上に固着された回路素子と、該
回路素子を被覆し且つ前記導電路間の前記分離溝に充填
され前記導電路の裏面を露出して一体に支持する絶縁性
樹脂と、前記導電路の裏面に固着された外付け回路素子
とを備え、前記導電路の側面を湾曲させて前記絶縁性樹
脂と嵌合させたことを特徴とする回路装置。
1. A plurality of conductive paths electrically separated by a separating groove, a circuit element fixed on the desired conductive path, and the separating groove covering the circuit element and between the conductive paths. And an external circuit element fixed to the back surface of the conductive path and exposing the back surface of the conductive path and integrally supporting the back surface of the conductive path. A circuit device characterized by being fitted with a resin.
【請求項2】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された回路素子と、該回
路素子の電極と他の前記導電路とを接続する接続手段
と、前記回路素子を被覆し且つ前記導電路間の前記分離
溝に充填され前記導電路の裏面を露出して一体に支持す
る絶縁性樹脂と、前記導電路の裏面に固着された外付け
回路素子とを備え、前記導電路の側面を湾曲させて前記
絶縁性樹脂と嵌合させたことを特徴とする回路装置。
2. A connecting means for connecting a plurality of conductive paths electrically separated by a separation groove, a desired circuit element fixed on the conductive path, and an electrode of the circuit element to another conductive path. An insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths to expose and support the back surface of the conductive path integrally; and an external circuit fixed to the back surface of the conductive path. A circuit device comprising: an element; and a side surface of the conductive path being curved and fitted with the insulating resin.
【請求項3】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された複数の回路素子
と、該回路素子の所望の電極と他の前記導電路とを接続
する接続手段と、前記回路素子を被覆し且つ前記導電路
間の前記分離溝に充填され前記導電路の裏面を露出して
一体に支持する絶縁性樹脂と、前記導電路の裏面に固着
された外付け回路素子とを備え、前記導電路の側面を湾
曲させて前記絶縁性樹脂と嵌合させたことを特徴とする
回路装置。
3. A plurality of conductive paths electrically separated by a separating groove, a plurality of circuit elements fixed on the desired conductive path, a desired electrode of the circuit element, and the other conductive path. Connecting means for connecting; an insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths to expose and support the back surface of the conductive path integrally; and affixed to the back surface of the conductive path. A circuit device comprising: an external circuit element, wherein a side surface of the conductive path is curved and fitted to the insulating resin.
【請求項4】 前記回路素子は、半導体ベアチップ、チ
ップ回路部品、パッケージ型半導体装置、CSPのいず
れかあるいは両方であることを特徴とする請求項1から
請求項3のいずれかに記載された回路装置。
4. The circuit according to claim 1, wherein the circuit element is one or both of a semiconductor bare chip, a chip circuit component, a package type semiconductor device, and a CSP. apparatus.
【請求項5】 前記接続手段はボンディング細線で構成
されることを特徴とする請求項2または請求項3に記載
された回路装置。
5. The circuit device according to claim 2, wherein said connecting means is formed of a bonding thin wire.
【請求項6】 前記導電路の裏面と前記分離溝間に充填
された絶縁性樹脂の裏面とを実質的に平坦にすることを
特徴とする請求項1から請求項3のいずれかに記載され
た回路装置。
6. The method according to claim 1, wherein the back surface of the conductive path and the back surface of the insulating resin filled between the separation grooves are made substantially flat. Circuit device.
【請求項7】 前記導電路は電極、ボンディングパッ
ド、ダイパッド、配線またはコネクタとして用いられる
ことを特徴とした請求項1から請求項3のいずれかに記
載された回路装置。
7. The circuit device according to claim 1, wherein the conductive path is used as an electrode, a bonding pad, a die pad, a wiring, or a connector.
【請求項8】 分離溝で電気的に分離され、側面が湾曲
した複数の導電路と、所望の該導電路裏面に固着された
回路素子と、該回路素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の表面を露出して一体に
支持する絶縁性樹脂とから成る前記回路素子が埋め込ま
れた実装基板であり、前記導電路の表面に固着された外
付け回路素子とを具備する実装基板。
8. A plurality of conductive paths which are electrically separated by separating grooves and have curved side surfaces, a desired circuit element fixed to the back surface of the conductive path, and a circuit element which covers the circuit element and is provided between the conductive paths. An external circuit element fixed to the surface of the conductive path, wherein the circuit element is made of an insulating resin that is filled in the separation groove and is made of an insulating resin that exposes the surface of the conductive path and integrally supports the conductive path. A mounting board comprising:
【請求項9】 前記導電路の表面と前記分離溝間に充填
された絶縁性樹脂の表面とを実質的に平坦にすることを
特徴とする請求項8に記載された実装基板
9. The mounting substrate according to claim 8, wherein a surface of the conductive path and a surface of the insulating resin filled between the separation grooves are made substantially flat.
【請求項10】 前記導電路の表面をボンディングパッ
ドまたは外部接続用パッドとすることを特徴とする請求
項8または請求項9に記載された実装基板。
10. The mounting board according to claim 8, wherein the surface of the conductive path is a bonding pad or a pad for external connection.
【請求項11】 前記実装基板の中で用いられるロウ材
の融点は、前記導電路表面で用いられるロウ材の融点よ
りも高いことを特徴とする請求項8に記載の実装基板。
11. The mounting board according to claim 8, wherein the melting point of the brazing material used in the mounting board is higher than the melting point of the brazing material used on the surface of the conductive path.
JP2000044441A 2000-02-22 2000-02-22 Mounting board and circuit module using the same Expired - Fee Related JP3668090B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000044441A JP3668090B2 (en) 2000-02-22 2000-02-22 Mounting board and circuit module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000044441A JP3668090B2 (en) 2000-02-22 2000-02-22 Mounting board and circuit module using the same

Publications (2)

Publication Number Publication Date
JP2001237363A true JP2001237363A (en) 2001-08-31
JP3668090B2 JP3668090B2 (en) 2005-07-06

Family

ID=18567192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000044441A Expired - Fee Related JP3668090B2 (en) 2000-02-22 2000-02-22 Mounting board and circuit module using the same

Country Status (1)

Country Link
JP (1) JP3668090B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059586A (en) * 2005-08-24 2007-03-08 Fujikura Ltd Wiring circuit board and manufacturing method thereof
JP2007116155A (en) * 2005-10-17 2007-05-10 Samsung Electro-Mechanics Co Ltd Board containing passive element and manufacturing method thereof
WO2007052422A1 (en) * 2005-11-01 2007-05-10 Murata Manufacturing Co., Ltd. Circuit device manufacturing method and circuit device
WO2016063694A1 (en) * 2014-10-23 2016-04-28 住友ベークライト株式会社 Metal-foil-clad substrate, circuit board, and substrate with heat-generating body mounted thereon
KR101664022B1 (en) * 2015-08-03 2016-10-24 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059586A (en) * 2005-08-24 2007-03-08 Fujikura Ltd Wiring circuit board and manufacturing method thereof
US8282841B2 (en) 2005-08-24 2012-10-09 Fujikura Ltd. Printed circuit board and manufacturing method thereof
JP2007116155A (en) * 2005-10-17 2007-05-10 Samsung Electro-Mechanics Co Ltd Board containing passive element and manufacturing method thereof
US7704846B2 (en) 2005-10-17 2010-04-27 Samsung Electro-Mechanics Co., Ltd. Substrate embedded with passive device
WO2007052422A1 (en) * 2005-11-01 2007-05-10 Murata Manufacturing Co., Ltd. Circuit device manufacturing method and circuit device
JPWO2007052422A1 (en) * 2005-11-01 2009-04-30 株式会社村田製作所 Circuit device manufacturing method and circuit device
WO2016063694A1 (en) * 2014-10-23 2016-04-28 住友ベークライト株式会社 Metal-foil-clad substrate, circuit board, and substrate with heat-generating body mounted thereon
JPWO2016063694A1 (en) * 2014-10-23 2017-08-03 住友ベークライト株式会社 Metal foil-clad board, circuit board, and heating element mounting board
KR101664022B1 (en) * 2015-08-03 2016-10-24 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
JP3668090B2 (en) 2005-07-06

Similar Documents

Publication Publication Date Title
KR100509136B1 (en) Circuit device and method of manufacturing the same
JP3639514B2 (en) Circuit device manufacturing method
JP3574026B2 (en) Circuit device and method of manufacturing the same
JP2001257291A (en) Circuit device
JP3561683B2 (en) Circuit device manufacturing method
JP2001217372A (en) Circuit device and method of manufacturing the same
JP2001274312A (en) Semiconductor device and its manufacturing method
JP3634709B2 (en) Semiconductor module
JP3574025B2 (en) Circuit device and method of manufacturing the same
JP3691335B2 (en) Circuit device manufacturing method
JP3668090B2 (en) Mounting board and circuit module using the same
JP2003037344A (en) Circuit device and its manufacturing method
JP3510839B2 (en) Semiconductor device and manufacturing method thereof
JP2001250884A (en) Manufacturing method of circuit device
JP2001250887A (en) Manufacturing method of circuit device
JP4443190B2 (en) Manufacturing method of semiconductor device
JP3691328B2 (en) Circuit device and circuit module
JP2001274290A (en) Circuit device
JP3869633B2 (en) Manufacturing method of semiconductor device
JP3778783B2 (en) Circuit device and manufacturing method thereof
JP2005175509A (en) Circuit arrangement
JP2001250883A (en) Manufacturing method of circuit device
JP4036603B2 (en) Semiconductor device and manufacturing method thereof
JP2002057173A (en) Manufacturing method of circuit device
JP2002237545A (en) Manufacturing for circuit device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees