JP2001231254A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【課題】 充電回路を備えたスイッチング電源におい
て、電源の２次側への電流の逆流を防止するダイオード
の発熱を小さくし、スイッチング電源の効率を改善す
る。 【解決手段】 スイッチングトランスの２次側から逆電
流防止用ダイオードＤ１を介して負荷に直流電圧を供給
する充電回路を備えたスイッチング電源において、上記
ダイオードＤ１と並列にＦＥＴ〔Ｑ１〕を接続したこと
を特徴としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、充電回路を備えた
スイッチング電源に関するものである。

【０００２】

【従来の技術】この種のスイッチング電源として、図２
のものが提案されているが、図２においては、負荷（バ
ッテリー）Ｘから電源２次側回路への電流の逆流を防止
するダイオードＤ１が存在するため、ダイオードの順方
向電圧（Ｖ_Ｆ）による大きな損失が存在する。

【０００３】

【発明が解決しようとする課題】ダイオードの順方向電
圧（Ｖ_Ｆ）による損失が大きいと、ダイオードに多量の
熱が発生するため、かかる損失を低減し、スイッチング
電源の効率を改善することができる手段が要求されてい
た。

【０００４】

【課題を解決するための手段】本発明は、上記の課題を
解決するもので、ダイオードＤ１にＦＥＴ〔Ｑ１〕を並
列に接続し、スイッチング電源起動時はダイオードＤ１
を起動させ、設定電圧到達後、ＦＥＴ〔Ｑ１〕をオンさ
せ、ダイオードＤ１の順方向電圧（Ｖ_Ｆ）による大きな
損失から、ＦＥＴ〔Ｑ１〕のオン抵抗による小さな損失
に切り換える手段を備えたことを特徴とするスイッチン
グ電源を提供するものである。すなわち、スイッチング
トランスの２次側から逆電流防止用ダイオードＤ１を介
して負荷に直流電圧を供給する充電回路を備えたスイッ
チング電源において、上記ダイオードＤ１と並列にＦＥ
Ｔ〔Ｑ１〕を接続したことを特徴とするスイッチング電
源である。

【０００５】そして、上記ＦＥＴ〔Ｑ１〕のオン抵抗
が、上記ダイオードＤ１の順方向抵抗より小さいことを
特徴とするスイッチング電源である。

【０００６】また、上記の充電回路が、スイッチングト
ランスの２次側の両端子に接続された補助電源Ａと、上
記ＦＥＴ〔Ｑ１〕に接続されたトランジスタＱ２との間
に時定数回路Ｂを接続してなることを特徴とするスイッ
チング電源である。

【０００７】そして、上記の補助電源Ａが、ダイオード
Ｄ２とコンデンサＣ１とからなることを特徴とするスイ
ッチング電源である。

【０００８】さらに、上記の時定数回路Ｂが、抵抗Ｒ１
とコンデンサＣ２とからなることを特徴とするスイッチ
ング電源である。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。図１は、本発
明の実施形態が適用されるスイッチング電源の実施例の
回路図である。この回路は、フライバックコンバータと
呼ばれるものであり、出力電圧を安定化するための定電
圧検出回路と、バッテリーに一定電流で充電するための
定電流検出回路からの制御信号を、１次側の制御回路に
フィードバックして動作している。ダイオードＤ１が、
バッテリーから電源の２次回路への電流の逆流を防止す
るダイオードであり、このダイオードの順方向電圧（Ｖ
_Ｆ）による損失によって発生する熱をいかに抑えるかが
問題であった。

【００１０】上記の問題を解決するため、とられた手段
は下記のとおりである。すなわち、 （１）ダイオードのＶ_Ｆによる損失を低減するオン抵抗
が小さいＦＥＴ〔Ｑ１〕をダイオードＤ１と並列に接続
し、スイッチング電源起動時はダイオードＤ１を起動さ
せ、設定電圧到達後、ＦＥＴ〔Ｑ１〕をオンさせる。 （２） そのために、ダイオードＤ２とコンデンサＣ１
からなる補助電源と、抵抗Ｒ１とコンデンサＣ２からな
る時定数回路とを接続して、トランジスタＱ２のベース
に印加される電圧を遅延させる。 かかる遅延手段により、トランジスタＱ２が遅れてオン
するため、ＦＥＴ〔Ｑ１〕も遅れてオンとなり、ダイオ
ードＤ１に流れる電流がオン抵抗の低いＦＥＴ〔Ｑ１〕
に遅れて流れることになる。その結果、スイッチング電
源の出力電流のほとんどがＦＥＴ〔Ｑ１〕側に流れるた
め、ダイオードＤ１で発生する熱の増加が抑えられ、ス
イッチング電源の効率が改善できる。

【００１１】

【実施例】図１の本発明の実施例による回路と、図２の
従来例による回路とを作製し、ダイオードＤ１に発生す
る電圧Ｖの経時変化を調査した。その結果をそれぞれ図
３、図４に示す。実施例においては、図３のように、最
初はダイオードＤ１に電流Ｉが流れ、ダイオードの順方
向電圧と順方向電流の関係曲線（Ｖ_Ｆ−Ｉ_Ｆ特性）のと
おり、電流Ｉの増加に伴い電圧Ｖも次第に増加して行く
が、次第にその増加の度合がゆるやかになり、Ｖ_Ｐに達
する。ＦＥＴ〔Ｑ１〕は、図１に示すようにダイオード
Ｄ２とコンデンサＣ１からなる補助電源Ａと、抵抗Ｒ１
とコンデンサＣ２からなる時定数回路Ｂとにトランジス
タＱ２を介して接続されているので、ＦＥＴ〔Ｑ１〕に
流れる電流はダイオードＤ１に流れる電流より時間ｔだ
け遅れる。遅延時間ｔ後、ダイオードＤ１に流れていた
電流が、並列接続されたオン抵抗の低いＦＥＴ〔Ｑ１〕
にほとんど流れてしまう結果、ダイオードＤ１に発生す
る電圧は（出力電流Ｉ）×（オン抵抗Ｒ）となって、図
３に示されているように当初のＶ_Ｐを１／１０以下に低
下させることができる。一方、従来例においては、図４
のように電圧ＶがＶ_Ｐに達するまでは実施例と同様であ
るが、オン抵抗の低いＦＥＴが並列接続されていないの
で、電圧はＶ_Ｐのままで低下することはない。このよう
に、ＦＥＴ〔Ｑ１〕をダイオードＤ１に並列接続した実
施例による発生電圧は、図３に示すように、ＦＥＴ〔Ｑ
１〕を並列接続しない従来例に比べ、遅延時間ｔ後の電
圧値を従来例の１／１０以下に低下させることができ、
ダイオードＤ１の発熱を抑えることができる。

【００１２】

【発明の効果】上記したように、本発明によるスイッチ
ング電源は、ダイオードにＦＥＴを並列接続し、かつ、
ダイオードより遅延する電流をＦＥＴに流すことによ
り、ダイオードに発生する電圧を大幅に低下させること
ができ、ダイオードの発熱を抑えることができるので、
スイッチング電源の効率改善を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施例によるスイッチング電源の回路
図である。

【図２】従来のスイッチング電源の回路図である。

【図３】図１の回路によるダイオードＤ１の発生電圧の
経時変化を示す特性図である。

【図４】図２の回路によるダイオードＤ１の発生電圧の
経時変化を示す特性図である。

【符号の説明】

Ｑ１ ＦＥＴ Ｑ２ トランジスタ Ｄ１、Ｄ２ ダイオード Ｒ１ 抵抗 Ｃ１、Ｃ２ コンデンサ ｔ 遅延時間 Ａ 補助電源 Ｂ 時定数回路 Ｘ 負荷（バッテリー）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 スイッチングトランスの２次側から逆電
   流防止用ダイオードを介して負荷に直流電圧を供給する
   充電回路を備えたスイッチング電源において、 上記ダイオードと並列にＦＥＴを接続したことを特徴と
   するスイッチング電源。
2. 【請求項２】 上記ＦＥＴのオン抵抗が、上記ダイオー
   ドの順方向抵抗より小さいことを特徴とする請求項１記
   載のスイッチング電源。
3. 【請求項３】 請求項１記載の充電回路が、スイッチン
   グトランスの２次側の両端子に接続された補助電源と、
   上記ＦＥＴに接続されたトランジスタとの間に時定数回
   路を接続してなることを特徴とするスイッチング電源。
4. 【請求項４】 請求項３記載の補助電源が、ダイオード
   とコンデンサとからなることを特徴とするスイッチング
   電源。
5. 【請求項５】 請求項３記載の時定数回路が、抵抗とコ
   ンデンサとからなることを特徴とする充電回路。