JP2001230447A - Manufacture method for iii nitride-based compound semiconductor element - Google Patents

Manufacture method for iii nitride-based compound semiconductor element

Info

Publication number
JP2001230447A
JP2001230447A JP2000037381A JP2000037381A JP2001230447A JP 2001230447 A JP2001230447 A JP 2001230447A JP 2000037381 A JP2000037381 A JP 2000037381A JP 2000037381 A JP2000037381 A JP 2000037381A JP 2001230447 A JP2001230447 A JP 2001230447A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
substrate
thickness
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000037381A
Other languages
Japanese (ja)
Inventor
Tetsuya Taki
瀧  哲也
Makoto Asai
誠 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2000037381A priority Critical patent/JP2001230447A/en
Publication of JP2001230447A publication Critical patent/JP2001230447A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To relax the lattice mismatching between a substrate and an n-contact layer and to enhance the crystallinity of a III nitride-based compound semiconductor layer. SOLUTION: A first semiconductor layer which is composed of AlxGayIn1-x-yN (where 0<=x<=1, 0<=y<=1 and 0<=x+y<=1) is grown between the substrate and the n-contact layer by an MOCVD method at a growth temperature of 1000 to 1180 deg.C while its lattice contact is changed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はIII族窒化物系化合物半
導体素子の製造方法に関する。詳しくは、有機金属気相
成長法(MOCVD法)によりIII族窒化物系化合物半
導体素子を製造するときのバッファ層の成膜方法の改良
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a group III nitride compound semiconductor device. More specifically, the present invention relates to an improvement in a method for forming a buffer layer when a group III nitride compound semiconductor device is manufactured by metal organic chemical vapor deposition (MOCVD).

【0002】[0002]

【従来の技術】従来、III族窒化物系化合物半導体を用
いた半導体素子の構造として発光素子の場合を例にとれ
ば、サファイア基板の上にAlGa1−XN(0≦X
≦1)からなるバッファ層を設け、その上にnコンタク
ト層、発光層等を形成した構造が知られている。バッフ
ァ層は発光層等の結晶性を向上させる目的で設けられ
る。バッファ層の成長方法として、例えば、特開昭62
−119196号公報には、950℃〜1150℃の成
長温度AlGa1−XN(0≦X≦1)バッファ層を
MOCVD法により成長させている。また、その後の研
究によれば400℃程度の成長温度でバッファ層を成長
することにより、その上に成長させるIII族窒化物系化
合物半導体層の結晶性が向上することがわかっている
(特開平2−229476号公報等)。一方、特開平5
−29618号公報には、基板上に組成傾斜をもたした
バッファ層(Ga1−X−YInAlN(0≦X≦
1、0≦Y≦1))を形成する方法が提案されている。
Conventionally, taking as an example the case of a light-emitting element as a structure of a semiconductor device using the group III nitride compound semiconductor, on a sapphire substrate Al X Ga 1-X N ( 0 ≦ X
There is known a structure in which a buffer layer of ≦ 1) is provided, and an n-contact layer, a light-emitting layer, and the like are formed thereon. The buffer layer is provided for the purpose of improving the crystallinity of the light emitting layer and the like. As a method for growing a buffer layer, for example,
The -119196 discloses, are grown by a growth temperature of 950 ℃ ~1150 ℃ Al X Ga 1 -X N (0 ≦ X ≦ 1) MOCVD method buffer layer. Further, according to subsequent studies, it has been found that by growing the buffer layer at a growth temperature of about 400 ° C., the crystallinity of the group III nitride-based compound semiconductor layer grown thereon is improved (Japanese Patent Application Laid-Open No. HEI 9-163572). No. 2-229476). On the other hand, JP-A-5
No. 29618 discloses a buffer layer having a composition gradient on a substrate (Ga 1-XY In X Al Y N (0 ≦ X ≦
1, 0 ≦ Y ≦ 1)) has been proposed.

【0003】[0003]

【発明が解決しようとする課題】III族窒化物系化合物
半導体発光素子には、更なる発光出力の向上が求められ
ている。そのためには、nコンタクト層、nクラッド
層、発光層等の各III族窒化物系化合物半導体層の結晶
性を向上させることが不可欠である。本発明者らは、か
かる課題に鑑みIII族窒化物系化合物半導体層の下地と
なるバッファ層に注目してその成長方法を検討した。そ
の結果、所定の条件下、高温でバッファ層を成長する
と、その上に成長されるIII族窒化物系化合物半導体層
の結晶性が向上するという知見を得た(特願平11−2
22882、出願人整理番号:980341、代理人整理番
号:P0129、参照)。本発明者らの観察によれば、従来
より高温で成長されたバッファ層は単結晶の状態になっ
ており、かかる結晶性の良い下地層の上にIII族窒化物
系化合物半導体層が成長されるためIII族窒化物系化合
物半導体の結晶性が向上するものと考えられる。
A further improvement in light emission output is required for a group III nitride compound semiconductor light emitting device. For that purpose, it is essential to improve the crystallinity of each group III nitride compound semiconductor layer such as an n-contact layer, an n-cladding layer, and a light-emitting layer. In view of such a problem, the present inventors have focused on a buffer layer serving as a base of a group III nitride-based compound semiconductor layer and studied a growth method thereof. As a result, it has been found that when a buffer layer is grown at a high temperature under a predetermined condition, the crystallinity of a group III nitride-based compound semiconductor layer grown thereon is improved (Japanese Patent Application No. 11-2).
22882, applicant reference number: 980341, agent reference number: P0129). According to the observations of the present inventors, the buffer layer grown at a higher temperature than in the past is in a single crystal state, and a group III nitride-based compound semiconductor layer is grown on the underlayer having good crystallinity. Therefore, it is considered that the crystallinity of the group III nitride compound semiconductor is improved.

【0004】[0004]

【課題を解決するための手段】本発明は以上の知見に基
づきなされたものであり、新規なIII族窒化物系化合物
半導体層の下地層(バッファ層)の成長方法を提供する
ことを目的とし、当該III族窒化物系化合物半導体層の
結晶性の更なる向上を図ろうとするものである。その構
成は次の通りである。即ち、基板上にMOCVD法によ
り1000℃〜1180℃の成長温度でAlGa
1−x−yN(0≦x≦1、0≦y≦1、0≦x+y
≦1)からなる第1の半導体層をその格子定数を段階的
及び/又は連続的に変化させながら成長させるステップ
を含む、ことを特徴とするIII族窒化物系化合物半導体
素子の製造方法、である。
The present invention is based on the above findings.
New group III nitride compounds
Provided is a method for growing a base layer (buffer layer) of a semiconductor layer.
For the purpose, the group III nitride-based compound semiconductor layer
It is intended to further improve the crystallinity. Its structure
The results are as follows. That is, the MOCVD method is applied on the substrate.
At a growth temperature of 1000 ° C. to 1180 ° C.xGa yI
n1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y
≦ 1), the lattice constant of the first semiconductor layer
And / or growing with continuously changing
Group III nitride-based compound semiconductor, characterized by containing
Device manufacturing method.

【0005】本発明の製造方法によれば、結晶性の良い
第1の半導体層(下地層)が形成され、この結晶性の良
い下地層の上にIII族窒化物系化合物半導体層を成長さ
せることができる。その結果、III族窒化物系化合物半
導体層の結晶性が向上される。また、第1の半導体層
(下地層)はその格子定数が徐々に変化するように形成
されるので、基板とIII族窒化物系化合物半導体層との
間の格子不整合が下地層において効果的に緩和される。
換言すれば、基板とIII族窒化物系化合物半導体層との
間の大きな格子定数の差が、下地層において段階的又は
連続的に緩和され、即ち急激な格子定数の変化を伴うこ
となくIII族窒化物系化合物半導体層を成長させること
ができる。もって、III族窒化物系化合物半導体層の結
晶性は更に向上し、半導体素子の特性の向上が図られ
る。
According to the manufacturing method of the present invention, a first semiconductor layer (base layer) having good crystallinity is formed, and a group III nitride compound semiconductor layer is grown on the base layer having good crystallinity. be able to. As a result, the crystallinity of the group III nitride compound semiconductor layer is improved. Further, since the first semiconductor layer (underlayer) is formed such that its lattice constant changes gradually, lattice mismatch between the substrate and the group III nitride compound semiconductor layer is effectively generated in the underlayer. To be relaxed.
In other words, a large difference in lattice constant between the substrate and the group III nitride-based compound semiconductor layer is gradually or continuously relaxed in the underlayer, that is, without a sudden change in the lattice constant. A nitride-based compound semiconductor layer can be grown. As a result, the crystallinity of the group III nitride compound semiconductor layer is further improved, and the characteristics of the semiconductor device are improved.

【0006】[0006]

【発明の実施の形態】以下、本発明の各構成要素につい
て説明する。基板の材質はIII族窒化物系化合物半導体
に適したものであれば特に限定されない。サファイア、
スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化
ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マン
ガンなどを基板の材料として挙げることができる。本発
明ではサファイア基板のa面にIII族窒化物系化合物半
導体を成長させるようにすることが好ましい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Each component of the present invention will be described below. The material of the substrate is not particularly limited as long as it is suitable for the group III nitride compound semiconductor. sapphire,
Spinel, silicon, silicon carbide, zinc oxide, gallium phosphide, gallium arsenide, magnesium oxide, manganese oxide, and the like can be given as examples of the material of the substrate. In the present invention, it is preferable to grow a group III nitride compound semiconductor on the a-plane of the sapphire substrate.

【0007】III族窒化物系化合物半導体は、一般式と
してAlGaIn1−X−YN(0≦X≦1、0≦
Y≦1、0≦X+Y≦1)で表され、AlN、GaN及
びInNのいわゆる2元系、AlGa1−xN、Al
In1−xN及びGaIn1−xN(以上において
0≦x≦1)のいわゆる3元系を包含する。III族元素
の一部をボロン(B)、タリウム(Tl)等で置換して
も良く、また、窒素(N)の一部もリン(P)、ヒ素
(As)、アンチモン(Sb)、ビスマス(Bi)等で
置換できる。III族窒化物系化合物半導体は任意のドー
パントを含むものであっても良い。n型不純物として、
Si、Ge、Se、Te、C等を用いることができる。
p型不純物として、Mg、Zn、Be、Ca、Sr、B
a等を用いることができる。なお、かかるp型不純物を
ドープしたのみではIII族窒化物系化合物半導体を低抵
抗のp型半導体とすることは困難であり、p型不純物を
ドープした後にIII族窒化物系化合物半導体を電子線照
射、プラズマ照射若しくは炉による加熱にさらすことも
可能である。
A group III nitride-based compound semiconductor has a general formula of Al X Ga Y In 1-XY N (0 ≦ X ≦ 1, 0 ≦
Y ≦ 1, 0 ≦ X + Y ≦ 1), a so-called binary system of AlN, GaN and InN, Al x Ga 1-x N, Al
including so-called ternary x In 1-x N and Ga x In 1-x N ( 0 In the above ≦ x ≦ 1). Some of the Group III elements may be replaced with boron (B), thallium (Tl), etc. Some of the nitrogen (N) may also be replaced with phosphorus (P), arsenic (As), antimony (Sb), bismuth. (Bi) and the like. The group III nitride compound semiconductor may contain any dopant. As an n-type impurity,
Si, Ge, Se, Te, C and the like can be used.
Mg, Zn, Be, Ca, Sr, B as p-type impurities
a etc. can be used. It is difficult to make the group III nitride-based compound semiconductor a low-resistance p-type semiconductor only by doping with the p-type impurity. Exposure to irradiation, plasma irradiation or furnace heating is also possible.

【0008】基板上には、AlGaIn1−x−y
N(0≦x≦1、0≦y≦1、0≦x+y≦1)からな
る第1の半導体層が形成される。第1の半導体層は有機
金属化合物気相成長法(この明細書中で「MOCVD
法」という。)により形成される。第1の半導体層の成
長は1000℃〜1180℃の温度条件下で行われる。
かかる温度条件で第1の半導体層を成長させることによ
り、単結晶からなる半導体層が成長される。好ましく
は、1050℃〜1180℃で行う。さらに好ましくは
1110℃〜1150℃である。上記温度条件の範囲内
において、第1の半導体層の成長に伴って成長温度を変
化させることができる。なお、基板上にかかる高温で結
晶性のよいIII族窒化物系化合物半導体層をMOCVD
法により形成するには、さらに次の条件を満足すること
が好ましい(既述の特願平11−222882号参
照)。即ち、30nm以下の表面窒化層厚を持ち、基板
の上に形成される第1層の膜厚が0.01〜3.2μm
であること。更に好ましくは、表面窒化層の膜厚が1〜
30nmであり、第1層の膜厚が1.2〜3.2μmで
ある。一方、表面窒化層の膜厚を1nm未満とし、第1
層の膜厚が0.01〜2.3μmとすることもできる。
基板の表面には窒化層が形成されている。MOCVD法
を実行する際には、水素ガスなどの流通下、基板を昇温
してその表面をクリーニングした後、基板の温度を保っ
たまま、水素ガスをキャリアガスとしてIII族窒化物系
化合物半導体の窒素材料元となる第1のガス(アンモニ
ア、ヒドラジン、有機アミンなど)を流通させることに
よりこの窒化層は形成される。本発明の1の局面では、
かかる表面窒化層の厚さ(深さ)を10〜300Åとし
た。300Åを超える厚さの表面窒化層も使用可能であ
るが、そうすると表面窒化層の形成に長時間を要するこ
ととなる。例えば、水素ガス(10リットル/分)とア
ンモニアガス(3リットル/分)との混合ガスを119
0℃に加熱されたサファイア基板上に30分間流通させ
たとき、約200Åの厚さの表面窒化層が形成された。
水素ガスとアンモニアガスとの混合ガスの流通時間を調
整することにより、この表面窒化層の厚さを制御でき
る。更には、アンモニアガスの濃度及び/又は基板温度
の調整によっても表面窒化層の厚さを制御できると考え
られる。また、表面窒化層の厚さを10Å未満とする。
基板の表面クリーニング終了後、最初、アンモニアガス
などの窒素材料元ガスを流通させる。そして、その流通
が安定した後、速やかに、TMAなどのIII族金属元素
材料ガスを流通させる。本発明者らの経験によれば、ア
ンモニアガスを導入するバルブを開いてから30秒〜9
0秒後(通常は、30〜60秒未満)にはアンモニアガ
スの流通は安定する。これにより、10Å未満の厚さの
表面窒化層が形成される。この場合、短時間であるがア
ンモニアガスのみが基板表面へ供給されるので、当該基
板表面が窒化されると考えられるが、その厚さは測定困
難である。ここにおいては、アンモニアガスの流通が安
定した後、速やかにIII族金属元素材料ガスを流通させ
るという製造ステップ自体が重要である。
[0008] On the substrate, Al x Ga y In 1- x-y
A first semiconductor layer made of N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) is formed. The first semiconductor layer is formed by a metalorganic compound vapor deposition method ("MOCVD" in this specification).
The law. " ). The growth of the first semiconductor layer is performed under a temperature condition of 1000C to 1180C.
By growing the first semiconductor layer under such temperature conditions, a semiconductor layer made of a single crystal is grown. Preferably, it is performed at 1050 ° C to 1180 ° C. More preferably, the temperature is 1110C to 1150C. Within the range of the above temperature conditions, the growth temperature can be changed with the growth of the first semiconductor layer. A group III nitride compound semiconductor layer having good crystallinity at a high temperature over the substrate is formed by MOCVD.
In order to form by the method, it is preferable that the following condition is further satisfied (see the above-mentioned Japanese Patent Application No. 11-222882). That is, it has a surface nitride layer thickness of 30 nm or less, and the first layer formed on the substrate has a thickness of 0.01 to 3.2 μm.
That. More preferably, the thickness of the surface nitrided layer is 1 to
30 nm, and the thickness of the first layer is 1.2 to 3.2 μm. On the other hand, the thickness of the surface nitrided layer is less than 1 nm,
The thickness of the layer may be 0.01 to 2.3 μm.
A nitride layer is formed on the surface of the substrate. When performing the MOCVD method, the substrate is heated under a flow of hydrogen gas or the like to clean the surface thereof, and then, while maintaining the temperature of the substrate, the hydrogen gas is used as a carrier gas and a group III nitride compound semiconductor is used. This nitride layer is formed by flowing a first gas (ammonia, hydrazine, organic amine, or the like) serving as a nitrogen material. In one aspect of the invention,
The thickness (depth) of the surface nitrided layer was 10 to 300 °. Surface nitrided layers with a thickness greater than 300 ° can be used, but this would require a long time to form the surface nitrided layer. For example, a mixed gas of hydrogen gas (10 liters / minute) and ammonia gas (3 liters / minute) is set to 119
When allowed to flow on a sapphire substrate heated to 0 ° C. for 30 minutes, a surface nitrided layer having a thickness of about 200 ° was formed.
The thickness of the surface nitrided layer can be controlled by adjusting the flow time of the mixed gas of the hydrogen gas and the ammonia gas. Furthermore, it is considered that the thickness of the surface nitrided layer can be controlled by adjusting the concentration of the ammonia gas and / or the substrate temperature. Further, the thickness of the surface nitrided layer is less than 10 °.
After the substrate surface cleaning is completed, first, a nitrogen material source gas such as ammonia gas is circulated. Then, after the circulation is stabilized, a group III metal element material gas such as TMA is immediately circulated. According to the experience of the present inventors, 30 seconds to 9 seconds after opening the valve for introducing ammonia gas.
After 0 seconds (usually less than 30 to 60 seconds), the flow of ammonia gas is stabilized. As a result, a surface nitrided layer having a thickness of less than 10 ° is formed. In this case, since only the ammonia gas is supplied to the substrate surface for a short time, the substrate surface is considered to be nitrided, but its thickness is difficult to measure. Here, the production step itself in which the group III metal element material gas is circulated immediately after the ammonia gas circulates stably is important.

【0009】第1の半導体層はその格子定数が基板側か
ら段階的又は連続的に変化する様に成長される。換言す
れば、段階的又は連続的に格子定数が変化する様にその
組成を変化させながら第1の半導体層を成長させる。ま
た、段階的な変化及び連続的な変化を任意に組み合わせ
て第1の半導体層を成長させることもできる。第1の半
導体層の格子定数を段階的又は連続的に変化させるに
は、MOCVD法において、第1の半導体層を成長させ
るにしたがって原料ガスの組成比を段階的又は連続的に
変化させればよい。第1の半導体層をその格子定数が段
階的に変化するように成長させる場合には、組成の異な
る複数の半導体層が積層されて第1の半導体層を構成す
ることとなる。この場合、第1の半導体層を構成する各
層の膜厚は200nm〜4000nmであることが好ま
しい。さらに好ましくは各層の膜厚を500nm〜20
00nmの範囲とする。最も好ましくは各層の膜厚はお
よそ1000nmである。勿論、各層の膜厚が全て同じ
である必要はなく、膜厚の異なる層を積層して第1の半
導体層とすることもできる。この場合には、各層の膜厚
を基板側から段階的に変化させることが好ましい。ま
た、第1の半導体層の最上層を成長させるときにSi、
Ge、C、Sn等の不純物をドープすることにより、最
上層をnコンタクト層とすることもできる。
The first semiconductor layer is grown such that its lattice constant changes stepwise or continuously from the substrate side. In other words, the first semiconductor layer is grown while changing its composition such that the lattice constant changes stepwise or continuously. Further, the first semiconductor layer can be grown by arbitrarily combining stepwise change and continuous change. In order to change the lattice constant of the first semiconductor layer stepwise or continuously, in the MOCVD method, the composition ratio of the source gas is changed stepwise or continuously as the first semiconductor layer is grown. Good. In the case where the first semiconductor layer is grown so that its lattice constant changes stepwise, a plurality of semiconductor layers having different compositions are stacked to form the first semiconductor layer. In this case, it is preferable that each layer constituting the first semiconductor layer has a thickness of 200 nm to 4000 nm. More preferably, the thickness of each layer is from 500 nm to 20 nm.
The range is set to 00 nm. Most preferably, each layer has a thickness of about 1000 nm. Needless to say, the thicknesses of the respective layers do not need to be the same, and layers having different thicknesses can be stacked to form the first semiconductor layer. In this case, it is preferable to change the thickness of each layer stepwise from the substrate side. When growing the uppermost layer of the first semiconductor layer, Si,
By doping impurities such as Ge, C, and Sn, the uppermost layer can be an n-contact layer.

【0010】第1の半導体層はその上に形成されるIII
族窒化物系化合物半導体層(この明細書で、「第2の半
導体層」という。)側で当該第2の半導体層の格子定数
と実質的に同じか若しくはこれに近い格子定数を有する
ことが好ましい。かかる構成によれば、より格子整合し
た下地層の上に第2の半導体層を成長させることとな
り、当該第2の半導体層の結晶性の向上が図れるからで
ある。更には、基板側においても当該基板と実質的に同
じか若しくはこれに近い格子定数を有することが好まし
い。
The first semiconductor layer is formed on the first semiconductor layer.
The group II nitride-based compound semiconductor layer (hereinafter referred to as “second semiconductor layer”) has a lattice constant substantially equal to or close to the lattice constant of the second semiconductor layer. preferable. According to such a configuration, the second semiconductor layer is grown on the underlying layer that is more lattice-matched, and the crystallinity of the second semiconductor layer can be improved. Further, it is preferable that the substrate has a lattice constant substantially equal to or close to that of the substrate.

【0011】基板としてサファイアを用いる場合には、
第1の半導体層の基板と接する面の組成はAlNである
ことが好ましい。サファイアの組成はAlであ
り、その表面において酸素でターミネートしていると考
えられる。したがって、第1の半導体層の基板と接する
組成をAlNとすると、そのAlがサファイア基板の酸
素原子と相性よく結合する。そして、成長させる第1の
半導体層中のAl原子の割合を順次変化させていけば、
結晶構造に無理が生じない。なお、サファイア基板の表
面酸素原子には当初水素原子が結合しているので、サフ
ァイア基板を昇温してアンモニアを流通させて当該水素
原子を奪い去り、当該表面酸素原子を表出させる必要が
ある。
When sapphire is used as the substrate,
The composition of the surface of the first semiconductor layer in contact with the substrate is preferably AlN. The composition of sapphire is Al 2 O 3 , and it is considered that the surface is terminated with oxygen. Therefore, if the composition of the first semiconductor layer in contact with the substrate is AlN, the Al is compatible with oxygen atoms of the sapphire substrate. Then, by sequentially changing the ratio of Al atoms in the first semiconductor layer to be grown,
The crystal structure is not overpowered. Since hydrogen atoms are initially bonded to the surface oxygen atoms of the sapphire substrate, it is necessary to raise the temperature of the sapphire substrate to allow ammonia to flow to deprive the hydrogen atoms and expose the surface oxygen atoms. .

【0012】第1の半導体層の膜厚は、400nmから
100μmであることが好ましい。400nmより薄い
場合には歪み緩衝層としての機能が十分に発揮できない
からであり、100μmよりも厚いと成長に時間がかか
り製造効率上好ましくないからである。更に好ましくは
1000nmから50μmの膜厚とする。尚、数十μm
と厚く形成した場合は、サファイア基板を除去し導電性
の半導体素子の基板として機能させることもできる。
The thickness of the first semiconductor layer is preferably from 400 nm to 100 μm. If the thickness is less than 400 nm, the function as a strain buffer layer cannot be sufficiently exhibited, and if the thickness is more than 100 μm, it takes a long time to grow, which is not preferable in terms of manufacturing efficiency. More preferably, the thickness is from 1000 nm to 50 μm. In addition, several tens μm
When the sapphire substrate is formed thick, the sapphire substrate can be removed to function as a substrate for a conductive semiconductor element.

【0013】第2の半導体層は、有機金属気相成長法
(MOCVD法)のほか、周知の分子線結晶成長法(M
BE法)、ハライド系気相成長法(HVPE法)、スパ
ッタ法、イオンプレーティング法、電子シャワー法等に
よっても形成することができる。
The second semiconductor layer is formed by a well-known molecular beam crystal growth method (M
(BE method), a halide vapor phase epitaxy method (HVPE method), a sputtering method, an ion plating method, an electron shower method, or the like.

【0014】[0014]

【実施例】以下、実施例により本発明の構成を更に詳細
に説明する。 (第1実施例)図1は本発明の製造方法により製造され
る発光ダイオード1である。各層のスペックは次の通り
である。 層 : 組成:ドーパント (膜厚) 透光性電極15 pコンタクト層14 : p−GaN:Mg (0.3μm) 発光層13 : 超格子構造 量子井戸層 : In0.15Ga0.85N (3. 5nm) バリア層 : GaN (3.5nm) 量子井戸層とバリア層の繰り返し数:1〜10 nコンタクト層 12 : n−GaN:Si (4μm) 第1の半導体層 11 : AlGa1−xN(0≦x≦1) (10μm ) 基板10 : サファイア (300μm)
The configuration of the present invention will be described in more detail with reference to the following examples. (First Embodiment) FIG. 1 shows a light emitting diode 1 manufactured by the manufacturing method of the present invention. The specifications of each layer are as follows. Layer: Composition: Dopant (thickness) Translucent electrode 15 p Contact layer 14: p-GaN: Mg (0.3 μm) Light emitting layer 13: superlattice structure Quantum well layer: In 0.15 Ga 0.85 N (3 .5 nm) Barrier layer: GaN (3.5 nm) Number of repetitions of quantum well layer and barrier layer: 1 to 10 n contact layer 12: n-GaN: Si (4 μm) First semiconductor layer 11: Al x Ga 1-x N (0 ≦ x ≦ 1) (10 μm) Substrate 10: Sapphire (300 μm)

【0015】第1の半導体層は、図2に示されるように
基板10側からnコンタクト層12側に向かってその組
成が段階的に変化する複数層が積層して構成される。即
ち、第1の半導体層の組成は、基板10に接する面にお
いてはAlNであり、nコンタクト層12に接する面に
おいてはnコンタクト層と同じGaNである。本実施例
では、第1の半導体層の組成を10段階に変化させた
が、勿論、10段階の変化に限定されるわけではない。
また、組成の変化の度合いも実施例のものに限定はされ
ない。本実施例では、第1の半導体層を構成する各層の
膜厚はすべて1000nmとしたが、膜厚はこれに限定
されるものではなく、また、各層毎にその膜厚を変える
こともできる。
As shown in FIG. 2, the first semiconductor layer is formed by laminating a plurality of layers whose composition changes stepwise from the substrate 10 toward the n-contact layer 12. That is, the composition of the first semiconductor layer is AlN on the surface in contact with the substrate 10 and is GaN on the surface in contact with the n-contact layer 12 as in the n-contact layer. In the present embodiment, the composition of the first semiconductor layer is changed in ten steps, but is not limited to the ten steps.
Further, the degree of change in the composition is not limited to that of the embodiment. In this embodiment, the thickness of each layer constituting the first semiconductor layer is 1000 nm, but the thickness is not limited to this, and the thickness can be changed for each layer.

【0016】nコンタクト層12は発光層13側の低電
子濃度n層と第1の半導体層11側の高電子濃度n
層とからなる2層構造とすることができる。発光層13
は超格子構造のものに限定されない。発光素子の構成と
しては、MIS接合、PIN接合やpn接合を有したホ
モ構造、シングルヘテロ構造若しくはダブルヘテロ構造
のものを用いることができる。発光層として量子井戸構
造(単一量子井戸構造若しくは多重量子井戸構造)を採
用することもできる。発光層13とpコンタクト層14
との間にマグネシウム等のアクセプタをドープしたバン
ドキャップの広いAlGaIn1−X−YN(0≦
X≦1、0≦Y≦1、X+Y≦1)層を介在させること
ができる。これは発光層13の中に注入された電子がp
コンタクト層14に拡散するのを防止するためである。
pコンタクト層14を発光層13側の低ホール濃度p
層とp電極16側の高ホール濃度p側とからなる2層
構造とすることができる。
The n contact layer 12 has a low electron concentration n layer on the light emitting layer 13 side and a high electron concentration n + layer on the first semiconductor layer 11 side.
It can have a two-layer structure composed of layers. Light emitting layer 13
Is not limited to a superlattice structure. As a structure of the light-emitting element, a homostructure having a MIS junction, a PIN junction, or a pn junction, a single heterostructure, or a double heterostructure can be used. A quantum well structure (single quantum well structure or multiple quantum well structure) can be adopted as the light emitting layer. Light-emitting layer 13 and p-contact layer 14
Wide Al X Ga Y In 1-X -Y N (0 ≦ band cap doped with acceptor magnesium or the like between the
X ≦ 1, 0 ≦ Y ≦ 1, X + Y ≦ 1) layer can be interposed. This is because electrons injected into the light emitting layer 13 are p
This is to prevent diffusion into the contact layer 14.
The p-contact layer 14 has a low hole concentration p on the light-emitting layer 13 side.
A two-layer structure including a layer and a high hole concentration p + side on the p-electrode 16 side can be employed.

【0017】上記構成の発光ダイオード1は次のように
して製造される。まず、MOCVD装置の反応装置内へ
水素ガスを流通させながら当該サファイア基板を100
0℃まで昇温させて5分間維持する。そして、基板11
を1130℃まで昇温し、材料ガスとして先ずアンモニ
アガスのみを15分間導入する。その後、基板温度を1
130℃に維持しながら第1の半導体層を形成する。第
1の半導体層の形成は、アンモニアガスとIII族元素の
アルキル化合物ガスであるトリメチルガリウム(TM
G)、トリメチルアルミニウム(TMA)を原料ガスと
したMOCVD法によって行われる。まず、TMGの供
給量をゼロとして、AlN層が形成される。その後、T
MGの供給量を段階的に増加させることにより、Al
0.9Ga0.1N〜GaNまでAlとGaの組成比が
段階的に変化する層が形成される。nコンタクト層1
2、発光層13、及びpコンタクト層14は常法(MO
CVD法)に従い形成される。即ち、アンモニアガスと
III族元素のアルキル化合物ガス、例えばトリメチルガ
リウム(TMG)、トリメチルアルミニウム(TMA)
やトリメチルインジウム(TMI)とを基板上に供給し
て熱分解反応させ、もって所望の結晶を成長させる。
The light emitting diode 1 having the above structure is manufactured as follows. First, the sapphire substrate was removed from the reactor while flowing hydrogen gas into the reactor of the MOCVD apparatus.
Heat to 0 ° C. and maintain for 5 minutes. And the substrate 11
Is raised to 1130 ° C., and only ammonia gas is first introduced as a material gas for 15 minutes. Thereafter, the substrate temperature is reduced to 1
The first semiconductor layer is formed while maintaining the temperature at 130 ° C. The first semiconductor layer is formed using ammonia gas and trimethylgallium (TM) which is an alkyl compound gas of a group III element.
G), MOCVD using trimethyl aluminum (TMA) as a source gas. First, an AlN layer is formed by setting the supply amount of TMG to zero. Then, T
By gradually increasing the supply amount of MG,
A layer in which the composition ratio of Al and Ga changes stepwise from 0.9 Ga 0.1 N to GaN is formed. n contact layer 1
2, the light-emitting layer 13, and the p-contact layer 14 are formed by a conventional method (MO
(CVD method). That is, with ammonia gas
Group III element alkyl compound gas such as trimethylgallium (TMG), trimethylaluminum (TMA)
And trimethylindium (TMI) are supplied onto the substrate to cause a thermal decomposition reaction, thereby growing a desired crystal.

【0018】透光性電極15は金を含む薄膜であり、p
コンタクト層14の上面の実質的な全面を覆って積層さ
れる。p電極16も金を含む材料で構成されており、蒸
着により透光性電極15の上に形成される。n電極17
はエッチングにより露出されたnコンタクト層12の面
へ蒸着により形成される。
The translucent electrode 15 is a thin film containing gold.
The contact layer 14 is laminated so as to cover substantially the entire upper surface. The p-electrode 16 is also made of a material containing gold, and is formed on the translucent electrode 15 by vapor deposition. n electrode 17
Is formed by vapor deposition on the surface of the n-contact layer 12 exposed by etching.

【0019】(第2実施例)図3に本発明の他の実施例
である発光ダイオード2の要部拡大図を示す。なお、第
1実施例の発光ダイオード1と同一の部材には同一の符
号を付してその説明を省略する。発光ダイオード2では
第1の半導体層21の組成が基板10からnコンタクト
層12に向かってAlN〜GaNへと連続的に変化して
いる。この組成が連続的に変化する第1の半導体層21
は、MOCVD法を行うときに原料ガスの組成比を連続
的に変化させることにより形成される。尚、第1の半導
体層21の膜厚は50μmである。
(Second Embodiment) FIG. 3 is an enlarged view of a main part of a light emitting diode 2 according to another embodiment of the present invention. Note that the same members as those of the light emitting diode 1 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. In the light emitting diode 2, the composition of the first semiconductor layer 21 changes continuously from AlN to GaN from the substrate 10 toward the n-contact layer 12. First semiconductor layer 21 whose composition changes continuously
Is formed by continuously changing the composition ratio of the source gas when performing the MOCVD method. Note that the thickness of the first semiconductor layer 21 is 50 μm.

【0020】(第3実施例)図4に本発明の他の実施例
である発光ダイオード3の要部拡大図を示す。なお、第
1実施例の発光ダイオード1と同一の部材には同一の符
号を付してその説明を省略する。
(Third Embodiment) FIG. 4 is an enlarged view of a main part of a light emitting diode 3 according to another embodiment of the present invention. Note that the same members as those of the light emitting diode 1 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0021】発光ダイオード3では第1の半導体層31
の組成が基板10からnコンタクト層に向かってAlN
〜Al0.1Ga0.72In0.18Nへと9段階に
変化している。また、nコンタクト層32の組成はGa
0.8In0.2N(Siドープ)である。このよう
に、発光ダイオード3では第1の半導体層31からnコ
ンタクト層32まで、段階的に組成が変化する層が積層
されて構成される。このような第1の半導体層31及び
nコンタクト層32は、MOCVD法を行うとき、原料
ガスの組成比を段階的に変化させることにより、連続的
に形成される。第1の半導体層31における組成の変化
の度合い、及び回数は実施例のものに限定はされない。
In the light emitting diode 3, the first semiconductor layer 31
Of AlN from the substrate 10 toward the n-contact layer.
AlAl 0.1 Ga 0.72 In 0.18 N in nine steps. The composition of the n-contact layer 32 is Ga
0.8 In 0.2 N (Si-doped). As described above, the light emitting diode 3 is configured by laminating layers whose composition changes stepwise from the first semiconductor layer 31 to the n-contact layer 32. The first semiconductor layer 31 and the n-contact layer 32 are formed continuously by changing the composition ratio of the source gas stepwise when performing the MOCVD method. The degree and number of changes in the composition of the first semiconductor layer 31 are not limited to those of the embodiment.

【0022】本発明が適用される素子は上記の発光ダイ
オードに限定されるものではなく、受光ダイオード、レ
ーザダイオード、太陽電池等の光素子の他、整流器、サ
イリスタ及びトランジスタ等のバイポーラ素子、FET
等のユニポーラ素子並びにマイクロウェーブ素子などの
電子デバイスにも適用できる。また、これらの素子の中
間体としての積層体にも本発明は適用されるものであ
る。
The element to which the present invention is applied is not limited to the above-mentioned light-emitting diode. In addition to optical elements such as light-receiving diodes, laser diodes, and solar cells, rectifiers, bipolar elements such as thyristors and transistors, and FETs
And the like, and electronic devices such as microwave devices. The present invention is also applicable to a laminate as an intermediate of these elements.

【0023】この発明は、上記発明の実施の形態及び実
施例の説明に何ら限定されるものではない。特許請求の
範囲の記載を逸脱せず、当業者が容易に想到できる範囲
で種々の変形態様もこの発明に含まれる。
The present invention is not limited to the description of the above-described embodiments and examples. Various modifications are included in the present invention without departing from the scope of the claims and within the scope of those skilled in the art.

【0024】以下、次の事項を開示する。 (10) 前記基板はサファイアである、ことを特徴と
する請求項1〜7のいずれかに記載の製造方法。 (11) 前記第1の半導体層の前記基板に接する面に
おける組成はAlNである、ことを特徴とする(10)
に記載の製造方法。 (20) 前記第1の半導体層の膜厚は、400nm〜
100μmであることを特徴とする請求項1〜8、(1
0)、及び(11)のいずれかに記載の製造方法。 (21) 前記第1の半導体層の膜厚は、1000nm
〜50μmであることを特徴とする(20)に記載の製
造方法。 (30) 前記第1の半導体層の成長温度が1050℃
〜1180℃である、ことを特徴とする請求項1〜8、
(10)、(11)、(20)、及び(21)のいずれ
かに記載の製造方法。 (31) 前記第1の半導体層の成長温度が1110℃
〜1150℃である、ことを特徴とする請求項1〜8、
(10)、(11)、(20)、及び(21)のいずれ
かに記載の製造方法。 (40) 基板の上にAlGaIn1−x−y
(0≦x≦1、0≦y≦1、0≦x+y≦1)からなる
単結晶の層が複数積層されてなる第1の半導体層をMO
CVD法により成長させるステップであって、前記単結
晶の各層の格子定数が段階的及び/又は連続的に変化す
るように該各層を成長させるステップを含む、ことを特
徴とするIII族窒化物系化合物半導体素子の製造方法。 (41) 最上面に位置する前記単結晶の層の格子定数
はその上に形成されるIII族窒化物系化合物半導体層の
格子定数と実質的に同一である、ことを特徴とする(4
0)に記載の製造方法。 (42) 前記単結晶の各層の格子定数が段階的に変化
するように該各層を成長させ、かつ該各層の膜厚は20
0nm〜4000nmである、ことを特徴とする(4
0)又は(41)に記載の製造方法。 (43) 前記各層の前記膜厚は500nm〜2000
nmである、ことを特徴とする(42)に記載の製造方
法。 (44) 前記各層の前記膜厚はおよそ1000nmで
ある、ことを特徴とする(42)に記載の製造方法。 (45) 前記各層の前記膜厚は該各層間で異なる、こ
とを特徴とする(42)又は(43)に記載の製造方
法。 (46) 前記各層の前記膜厚が段階的に変化するよう
に前記第1の半導体層を成長させる、ことを特徴とする
(45)に記載の製造方法。 (50) 前記III族窒化物系化合物半導体素子は発光
素子である、ことを特徴とする請求項1〜8、(1
0)、(11)、(20)、(21)、(30)、(3
1)、及び(40)〜(46)のいずれかに記載の製造
方法。 (60) 基板上にMOCVD法により1000℃〜1
180℃の成長温度でその格子定数を段階的及び/又は
連続的に変化させながら成長させるAlGa In
1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦
1)からなる半導体層を含む、ことを特徴とするIII族
窒化物系化合物半導体素子。 (61) 基板と、前記基板上にMOCVD法により1
000℃〜1180℃の成長温度でその格子定数を段階
的及び/又は連続的に変化させながら成長させるAl
GaIn 1−x−yN(0≦x≦1、0≦y≦1、0
≦x+y≦1)からなる第1の半導体層と、前記第1の
半導体層の上に形成させるIII族窒化物系化合物半導体
からなる第2の半導体層と、を含んでなるIII族窒化物
系化合物半導体素子。 (62) 前記第1の半導体層は前記第2の半導体層側
で該第2の半導体層の格子定数と実質的に同一の格子定
数を有する、ことを特徴とする(61)に記載の素子。 (63) 前記第1の半導体層の格子定数が段階的に変
化するように該第1の半導体層を成長させ、かつ各格子
定数における各層の膜厚は200nm〜4000nmで
ある、ことを特徴とする(60)〜(62)に記載の素
子。 (64) 前記各層の前記膜厚は500nm〜2000
nmである、ことを特徴とする(63)に記載の素子。 (65) 前記各層の前記膜厚はおよそ1000nmで
ある、ことを特徴とする(63)に記載の素子。 (66) 前記各層の前記膜厚は該各層間で異なる、こ
とを特徴とする(63)又は(64)に記載の素子。 (67) 前記各層の前記膜厚は段階的に変化する、こ
とを特徴とする(66)に記載の素子。 (68) 前記基板はサファイアである、ことを特徴と
する(60)〜(67)のいずれかに記載の素子。 (69) 前記第1の半導体層の前記基板に接する面に
おける組成はAlNである、ことを特徴とする(68)
に記載の素子。 (70) 前記第1の半導体層の膜厚は、400nm〜
100μmであることを特徴とする(10)〜(69)
のいずれかに記載の素子。 (71) 前記第1の半導体層の膜厚は、1000nm
〜50μmであることを特徴とする(70)に記載の素
子。 (72) 基板と、前記基板上に形成され、AlGa
In1−x−yN(0≦x≦1、0≦y≦1、0≦x
+y≦1)からなる単結晶の層が複数積層されてなる第
1の半導体層と、を含んでなるIII族窒化物系化合物半
導体素子であって、前記単結晶の各層の格子定数が段階
的及び/又は連続的に変化する、ことを特徴とするIII
族窒化物系化合物半導体素子。 (73) 前記III族窒化物系化合物半導体素子は発光
素子である、ことを特徴とする(60)〜(72)のい
ずれかに記載の素子。 (80) 基板と、前記基板上にMOCVD法により1
000℃〜1180℃の成長温度でその格子定数を段階
的及び/又は連続的に変化させながら成長させるAl
GaIn 1−x−yN(0≦x≦1、0≦y≦1、0
≦x+y≦1)からなる第1の半導体層と、前記第1の
半導体層の上に形成させるIII族窒化物系化合物半導体
からなる第2の半導体層と、からなる積層体。 (81) 前記第1の半導体層は前記第2の半導体層側
で該第2の半導体層の格子定数と実質的に同一の格子定
数を有する、ことを特徴とする(80)に記載の積層
体。 (82) 前記第1の半導体層の格子定数が段階的に変
化するように該第1の半導体層を成長させ、かつ各格子
定数における各層の膜厚は200nm〜4000nmで
ある、ことを特徴とする(81)又は(82)に記載の
積層体。 (83) 前記各層の前記膜厚は500nm〜2000
nmである、ことを特徴とする(82)に記載の積層
体。 (84) 前記各層の前記膜厚はおよそ1000nmで
ある、ことを特徴とする(82)に記載の積層体。 (85) 前記各層の前記膜厚は該各層間で異なる、こ
とを特徴とする(82)又は(83)に記載の積層体。 (86) 前記各層の前記膜厚は段階的に変化する、こ
とを特徴とする(85)に記載の積層体。 (87) 前記基板はサファイアである、ことを特徴と
する(80)〜(86)のいずれかに記載の積層体。 (88) 前記第1の半導体層の前記基板に接する面に
おける組成はAlNである、ことを特徴とする(87)
に記載の積層体。 (89) 前記第1の半導体層の膜厚は、400nm〜
100μmであることを特徴とする(80)〜(88)
のいずれかに記載の積層体。 (90) 前記第1の半導体層の膜厚は、1000nm
〜50μmであることを特徴とする(89)に記載の積
層体。 (91) 基板と、前記基板上に形成され、AlGa
In1−x−yN(0≦x≦1、0≦y≦1、0≦x
+y≦1)からなる単結晶の層が複数積層されてなる第
1の半導体層であて、前記単結晶の各層の格子定数が段
階的及び/又は連続的に変化する第1の半導体層と、II
I族窒化物系化合物半導体からなる第2の半導体層と、
からなる積層体。
Hereinafter, the following matters will be disclosed. (10) The substrate is sapphire,
The method according to claim 1. (11) In the surface of the first semiconductor layer which is in contact with the substrate,
(10) wherein the composition is AlN.
The production method described in 1. (20) The first semiconductor layer has a thickness of 400 nm or more.
9. The method according to claim 1, wherein the thickness is 100 μm.
0) and the production method according to any one of (11). (21) The thickness of the first semiconductor layer is 1000 nm.
5050 μm.
Construction method. (30) The growth temperature of the first semiconductor layer is 1050 ° C.
To 1180 ° C., characterized in that:
Any of (10), (11), (20), and (21)
The production method described in Crab. (31) The growth temperature of the first semiconductor layer is 1110 ° C.
-1150 ° C., characterized in that:
Any of (10), (11), (20), and (21)
The production method described in Crab. (40) Al on the substratexGayIn1-xyN
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1)
The first semiconductor layer formed by stacking a plurality of single crystal layers is
Growing by a CVD method, wherein
The lattice constant of each layer of the crystal changes stepwise and / or continuously
Growing each of the layers such that
A method for manufacturing a group III nitride compound semiconductor device. (41) The lattice constant of the single crystal layer located on the uppermost surface
Is the group III nitride-based compound semiconductor layer formed thereon.
Characterized by being substantially the same as the lattice constant (4
The production method according to 0). (42) The lattice constant of each layer of the single crystal changes stepwise
Each layer is grown so that the thickness of each layer is 20
0 nm to 4000 nm (4
0) or the production method according to (41). (43) The thickness of each layer is 500 nm to 2000.
(42). The method according to (42), wherein
Law. (44) The thickness of each layer is about 1000 nm.
The production method according to (42), wherein (45) The thickness of each of the layers is different between the respective layers.
The method according to (42) or (43), wherein
Law. (46) The film thickness of each layer is changed stepwise.
Growing the first semiconductor layer on the substrate.
The production method according to (45). (50) The group III nitride compound semiconductor device emits light.
9. An element according to claim 1, wherein:
0), (11), (20), (21), (30), (3)
1) and the production according to any one of (40) to (46).
Method. (60) 1000 ° C.-1 by MOCVD on the substrate
At a growth temperature of 180 ° C., the lattice constant is stepped and / or
Al grown while changing continuouslyxGa yIn
1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦
Group III comprising a semiconductor layer consisting of 1)
A nitride-based compound semiconductor device. (61) A substrate and 1 on the substrate by MOCVD.
Step the lattice constant at a growth temperature between 000 ° C and 1180 ° C
Grown while changing the target and / or continuouslyx
GayIn 1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0
≦ x + y ≦ 1), and the first semiconductor layer
Group III nitride compound semiconductors formed on semiconductor layers
III-nitride comprising: a second semiconductor layer comprising:
-Based compound semiconductor devices. (62) The first semiconductor layer is on the second semiconductor layer side
Where the lattice constant is substantially the same as the lattice constant of the second semiconductor layer.
The element according to (61), having a number. (63) The lattice constant of the first semiconductor layer changes stepwise.
Growing the first semiconductor layer such that
The thickness of each layer in the constant is 200 nm to 4000 nm.
The element according to any one of (60) to (62),
Child. (64) The thickness of each layer is 500 nm to 2000.
(63). The device according to (63), wherein (65) The thickness of each layer is about 1000 nm.
The element according to (63), wherein: (66) The thickness of each of the layers is different between the respective layers.
The device according to (63) or (64), wherein (67) The film thickness of each layer changes stepwise.
The device according to (66), wherein: (68) The substrate is sapphire,
(60) to (67). (69) On the surface of the first semiconductor layer which is in contact with the substrate
(68) wherein the composition is AlN.
An element according to claim 1. (70) The first semiconductor layer has a thickness of 400 nm to 400 nm.
(10)-(69)
An element according to any one of the above. (71) The thickness of the first semiconductor layer is 1000 nm.
7050 μm.
Child. (72) A substrate, formed on the substrate, and formed of AlxGa
yIn1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x
+ Y ≦ 1) in which a plurality of single-crystal layers
Group III nitride compound semi-conductor comprising:
A conductor element, wherein the lattice constant of each layer of the single crystal is stepwise.
Characteristically and / or continuously changing III
Group nitride compound semiconductor device. (73) The group III nitride compound semiconductor device emits light.
(60) to (72), which are elements.
An element according to any of the above. (80) A substrate and 1 on the substrate by MOCVD.
Step the lattice constant at a growth temperature between 000 ° C and 1180 ° C
Grown while changing the target and / or continuouslyx
GayIn 1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0
≦ x + y ≦ 1), and the first semiconductor layer
Group III nitride compound semiconductors formed on semiconductor layers
And a second semiconductor layer made of the following. (81) The first semiconductor layer is on the second semiconductor layer side
Where the lattice constant is substantially the same as the lattice constant of the second semiconductor layer.
The laminate according to (80), having a number.
body. (82) The lattice constant of the first semiconductor layer changes stepwise.
Growing the first semiconductor layer such that
The thickness of each layer in the constant is 200 nm to 4000 nm.
(81) or (82).
Laminate. (83) The thickness of each layer is 500 nm to 2000.
(82). The laminate according to (82), wherein
body. (84) The thickness of each layer is about 1000 nm.
The laminate according to (82), wherein (85) The thickness of each of the layers is different between the respective layers.
The laminate according to (82) or (83), which is characterized in that: (86) The film thickness of each layer changes stepwise.
The laminate according to (85), wherein: (87) The substrate is sapphire,
The laminate according to any one of (80) to (86). (88) In the surface of the first semiconductor layer which is in contact with the substrate,
(87) wherein the composition is AlN.
The laminate according to item 1. (89) The thickness of the first semiconductor layer is from 400 nm to
(80)-(88), which is 100 μm.
The laminate according to any one of the above. (90) The thickness of the first semiconductor layer is 1000 nm.
積 50 μm, the product according to (89),
Layer body. (91) a substrate, formed on the substrate,xGa
yIn1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x
+ Y ≦ 1) in which a plurality of single-crystal layers
Wherein the lattice constant of each layer of the single crystal is
A first and / or continuously changing first semiconductor layer; II
A second semiconductor layer made of a group I nitride compound semiconductor,
A laminate comprising:

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一の実施例である発光ダイオード1の
構成を示す図である。
FIG. 1 is a diagram showing a configuration of a light emitting diode 1 according to one embodiment of the present invention.

【図2】同じく発光ダイオード1の部分拡大図である。FIG. 2 is a partially enlarged view of the light emitting diode 1;

【図3】本発明の他の実施例である発光ダイオード2の
部分拡大図である。
FIG. 3 is a partially enlarged view of a light emitting diode 2 according to another embodiment of the present invention.

【図4】本発明の他の実施例である発光ダイオード3の
部分拡大図である。
FIG. 4 is a partially enlarged view of a light emitting diode 3 according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 2 3 発光ダイオード 10 基板 11 21 31 第1の半導体層 12 32 nコンタクト層 13 発光層 14 pコンタクト層 15 透光性電極 16 p電極 17 n電極 1 2 3 light-emitting diode 10 substrate 11 21 31 first semiconductor layer 12 32 n-contact layer 13 light-emitting layer 14 p-contact layer 15 translucent electrode 16 p-electrode 17 n-electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA40 CA05 CA34 CA40 CA46 CA65 CA88 5F045 AA04 AB09 AB14 AB17 AB18 AB40 AC08 AC12 AD14 AD15 AF02 AF03 AF04 AF06 AF09 AF13 BB12 CA10 DA58 EB15 EE12 EE17 5F073 AA74 CA07 CB05 CB07 DA05 DA35 EA29  ──────────────────────────────────────────────────続 き Continued from the front page F term (reference) 5F041 AA40 CA05 CA34 CA40 CA46 CA65 CA88 5F045 AA04 AB09 AB14 AB17 AB18 AB40 AC08 AC12 AD14 AD15 AF02 AF03 AF04 AF06 AF09 AF13 BB12 CA10 DA58 EB15 EE12 EE17 5F073 AA74 CA07 CB05 DA07 CB05 DA07 CB EA29

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上にMOCVD法により1000℃
〜1180℃の成長温度でAlGaIn1−x−y
N(0≦x≦1、0≦y≦1、0≦x+y≦1)からな
る第1の半導体層をその格子定数を段階的及び/又は連
続的に変化させながら成長させるステップを含む、こと
を特徴とするIII族窒化物系化合物半導体素子の製造方
法。
1. 1000 ° C. on a substrate by MOCVD
~1180 at a growth temperature of ℃ Al x Ga y In 1- x-y
Growing a first semiconductor layer made of N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) while changing its lattice constant stepwise and / or continuously. A method for manufacturing a group III nitride compound semiconductor device, comprising:
【請求項2】 前記第1の半導体層上にはIII族窒化物
系化合物半導体からなる第2の半導体層が形成され、前
記第1の半導体層は前記第2の半導体層側で該第2の半
導体層の格子定数と実質的に同一若しくはこれに近い格
子定数を有する、ことを特徴とする請求項1に記載の製
造方法。
2. A second semiconductor layer made of a group III nitride compound semiconductor is formed on the first semiconductor layer, and the first semiconductor layer is formed on the second semiconductor layer side on the second semiconductor layer side. 2. The method according to claim 1, wherein the semiconductor layer has a lattice constant substantially equal to or close to the lattice constant of the semiconductor layer.
【請求項3】 前記第1の半導体層は前記基板側で該基
板の格子定数と実質的に同一若しくはこれに近い格子定
数を有する、ことを特徴とする請求項1又は2に記載の
製造方法。
3. The method according to claim 1, wherein the first semiconductor layer has a lattice constant substantially equal to or close to a lattice constant of the substrate on the substrate side. .
【請求項4】 前記第1の半導体層をその格子定数を段
階的に変化させながら成長させ、各格子定数における各
層の膜厚は200nm〜4000nmである、ことを特
徴とする請求項1〜3のいずれかに記載の製造方法。
4. The method according to claim 1, wherein the first semiconductor layer is grown while changing its lattice constant stepwise, and the thickness of each layer at each lattice constant is 200 nm to 4000 nm. The production method according to any one of the above.
【請求項5】 前記各層の前記膜厚は500nm〜20
00nmである、ことを特徴とする請求項4に記載の製
造方法。
5. The film thickness of each layer is 500 nm to 20 nm.
The method according to claim 4, wherein the thickness is 00 nm.
【請求項6】 前記各層の前記膜厚はおよそ1000n
mである、ことを特徴とする請求項4に記載の製造方
法。
6. The film thickness of each of the layers is about 1000 n.
The method according to claim 4, wherein m is m.
【請求項7】 前記各層の前記膜厚は該各層間で異な
る、ことを特徴とする請求項4又は5に記載の製造方
法。
7. The method according to claim 4, wherein the thickness of each of the layers is different between the respective layers.
【請求項8】 前記各層の前記膜厚が段階的に変化する
ように前記第1の半導体層を成長させる、ことを特徴と
する請求項7に記載の製造方法。
8. The method according to claim 7, wherein the first semiconductor layer is grown so that the thickness of each of the layers changes stepwise.
JP2000037381A 2000-02-16 2000-02-16 Manufacture method for iii nitride-based compound semiconductor element Pending JP2001230447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000037381A JP2001230447A (en) 2000-02-16 2000-02-16 Manufacture method for iii nitride-based compound semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000037381A JP2001230447A (en) 2000-02-16 2000-02-16 Manufacture method for iii nitride-based compound semiconductor element

Publications (1)

Publication Number Publication Date
JP2001230447A true JP2001230447A (en) 2001-08-24

Family

ID=18561280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000037381A Pending JP2001230447A (en) 2000-02-16 2000-02-16 Manufacture method for iii nitride-based compound semiconductor element

Country Status (1)

Country Link
JP (1) JP2001230447A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002362999A (en) * 2001-06-05 2002-12-18 Ngk Insulators Ltd Method of producing group iii nitride film, sapphire single crystal substrate for producing group iii nitride film, and substrate for epitaxial growth
JP2002373823A (en) * 2001-04-12 2002-12-26 Ulvac Japan Ltd Thin-film manufacturing method
US6706620B2 (en) 2001-02-27 2004-03-16 Ngk Insulators, Ltd. Method for fabricating a nitride film
JP2006518104A (en) * 2003-02-19 2006-08-03 キネテイツク・リミテツド Buffer structure for silicon substrate modification
JP2006347786A (en) * 2005-06-13 2006-12-28 Furukawa Co Ltd Group iii nitride semiconductor substrate and manufacturing method of group iii nitride semiconductor substrate
WO2009084431A1 (en) * 2007-12-27 2009-07-09 Dowa Electronics Materials Co., Ltd. Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
JP2009530808A (en) * 2006-03-13 2009-08-27 ソウル オプト デバイス カンパニー リミテッド Light emitting diode having aluminum gallium nitride buffer layer and method for manufacturing the same
US7629619B2 (en) 2005-01-28 2009-12-08 Toyota Gosei Co., Ltd. Group III nitride-based compound semiconductor light-emitting device and method for producing the same
WO2010024411A1 (en) * 2008-08-29 2010-03-04 財団法人神奈川科学技術アカデミー Method for forming compound epitaxial layer, compound epitaxial layer, semiconductor laminate structure, and semiconductor light emitting device
JP2012109583A (en) * 2000-08-04 2012-06-07 Regents Of The Univ Of California Method of controlling stress in gallium nitride films deposited on substrates
WO2013008461A1 (en) * 2011-07-11 2013-01-17 Dowaエレクトロニクス株式会社 Iii nitride epitaxial substrate and method for manufacturing same
JP5362085B1 (en) * 2012-09-05 2013-12-11 株式会社東芝 Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor wafer
US20130334495A1 (en) * 2012-06-15 2013-12-19 Dae-Ho Lim Superlattice structure, semiconductor device including the same, and method of manufacturing the semiconductor device
JP2014022685A (en) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology Semiconductor laminate structure and semiconductor element using the same
JP2014053607A (en) * 2013-09-02 2014-03-20 Toshiba Corp Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
CN103682008A (en) * 2012-09-26 2014-03-26 株式会社东芝 Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
JP2014072431A (en) * 2012-09-28 2014-04-21 Fujitsu Ltd Semiconductor device
JP5492984B2 (en) * 2010-04-28 2014-05-14 日本碍子株式会社 Epitaxial substrate and epitaxial substrate manufacturing method
CN103904177A (en) * 2014-02-28 2014-07-02 华灿光电(苏州)有限公司 Light emitting diode epitaxial wafer and manufacturing method thereof
JP2014239149A (en) * 2013-06-07 2014-12-18 株式会社東芝 Nitride semiconductor wafer, nitride semiconductor element, and method of manufacturing nitride semiconductor wafer
JP2017050439A (en) * 2015-09-03 2017-03-09 豊田合成株式会社 Uv light-emitting device and method for manufacturing the same

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129977B2 (en) 2000-08-04 2015-09-08 The Regents Of The University Of California Method of controlling stress in group-III nitride films deposited on substrates
US9691712B2 (en) 2000-08-04 2017-06-27 The Regents Of The University Of California Method of controlling stress in group-III nitride films deposited on substrates
JP2012109583A (en) * 2000-08-04 2012-06-07 Regents Of The Univ Of California Method of controlling stress in gallium nitride films deposited on substrates
US6706620B2 (en) 2001-02-27 2004-03-16 Ngk Insulators, Ltd. Method for fabricating a nitride film
JP4666852B2 (en) * 2001-04-12 2011-04-06 株式会社アルバック Thin film manufacturing method
JP2002373823A (en) * 2001-04-12 2002-12-26 Ulvac Japan Ltd Thin-film manufacturing method
JP2002362999A (en) * 2001-06-05 2002-12-18 Ngk Insulators Ltd Method of producing group iii nitride film, sapphire single crystal substrate for producing group iii nitride film, and substrate for epitaxial growth
JP2006518104A (en) * 2003-02-19 2006-08-03 キネテイツク・リミテツド Buffer structure for silicon substrate modification
US7629619B2 (en) 2005-01-28 2009-12-08 Toyota Gosei Co., Ltd. Group III nitride-based compound semiconductor light-emitting device and method for producing the same
JP4482490B2 (en) * 2005-06-13 2010-06-16 古河機械金属株式会社 Group III nitride semiconductor substrate and group III nitride semiconductor substrate manufacturing method
JP2006347786A (en) * 2005-06-13 2006-12-28 Furukawa Co Ltd Group iii nitride semiconductor substrate and manufacturing method of group iii nitride semiconductor substrate
US8664693B2 (en) 2006-03-13 2014-03-04 Seoul Opto Device Co., Ltd. Light emitting diode having algan buffer layer and method of fabricating the same
JP2009530808A (en) * 2006-03-13 2009-08-27 ソウル オプト デバイス カンパニー リミテッド Light emitting diode having aluminum gallium nitride buffer layer and method for manufacturing the same
JP4592742B2 (en) * 2007-12-27 2010-12-08 Dowaエレクトロニクス株式会社 Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
US8344356B2 (en) 2007-12-27 2013-01-01 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
JP2009158804A (en) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
WO2009084431A1 (en) * 2007-12-27 2009-07-09 Dowa Electronics Materials Co., Ltd. Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
WO2010024411A1 (en) * 2008-08-29 2010-03-04 財団法人神奈川科学技術アカデミー Method for forming compound epitaxial layer, compound epitaxial layer, semiconductor laminate structure, and semiconductor light emitting device
JP5492984B2 (en) * 2010-04-28 2014-05-14 日本碍子株式会社 Epitaxial substrate and epitaxial substrate manufacturing method
US10727303B2 (en) 2011-07-11 2020-07-28 Dowa Electronics Materials Co., Ltd. Group III nitride epitaxial substrate and method for manufacturing the same
WO2013008461A1 (en) * 2011-07-11 2013-01-17 Dowaエレクトロニクス株式会社 Iii nitride epitaxial substrate and method for manufacturing same
JP2013021124A (en) * 2011-07-11 2013-01-31 Dowa Electronics Materials Co Ltd Group iii nitride epitaxial substrate and manufacturing method thereof
US20130334495A1 (en) * 2012-06-15 2013-12-19 Dae-Ho Lim Superlattice structure, semiconductor device including the same, and method of manufacturing the semiconductor device
JP2014022685A (en) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology Semiconductor laminate structure and semiconductor element using the same
JP5362085B1 (en) * 2012-09-05 2013-12-11 株式会社東芝 Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor wafer
KR101497823B1 (en) * 2012-09-05 2015-03-02 가부시끼가이샤 도시바 Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
CN103682009A (en) * 2012-09-05 2014-03-26 株式会社东芝 Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
KR101528428B1 (en) * 2012-09-05 2015-06-11 가부시끼가이샤 도시바 Semiconductor light emitting device, and method for manufacturing semiconductor light emitting device
US9053931B2 (en) 2012-09-05 2015-06-09 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
US9397167B2 (en) 2012-09-26 2016-07-19 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
US20140084296A1 (en) * 2012-09-26 2014-03-27 Hisashi Yoshida Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
JP2014067908A (en) * 2012-09-26 2014-04-17 Toshiba Corp Nitride semiconductor wafer, nitride semiconductor element, and method of manufacturing nitride semiconductor wafer
CN103682008A (en) * 2012-09-26 2014-03-26 株式会社东芝 Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
JP2014072431A (en) * 2012-09-28 2014-04-21 Fujitsu Ltd Semiconductor device
JP2014239149A (en) * 2013-06-07 2014-12-18 株式会社東芝 Nitride semiconductor wafer, nitride semiconductor element, and method of manufacturing nitride semiconductor wafer
JP2014053607A (en) * 2013-09-02 2014-03-20 Toshiba Corp Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
CN103904177A (en) * 2014-02-28 2014-07-02 华灿光电(苏州)有限公司 Light emitting diode epitaxial wafer and manufacturing method thereof
JP2017050439A (en) * 2015-09-03 2017-03-09 豊田合成株式会社 Uv light-emitting device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3963068B2 (en) Method for producing group III nitride compound semiconductor device
JP3846150B2 (en) Group III nitride compound semiconductor device and electrode forming method
US7576363B2 (en) Group III nitride compound semiconductor light emitting device
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP2778405B2 (en) Gallium nitride based compound semiconductor light emitting device
KR100424759B1 (en) A METHOD OF GROWING AN AlN SINGLE CRYSTAL LAYER AND PRODUCING METHOD OF GROUP Ⅲ NITRIDE COMPOUND SEMICONDUCTOR DEVICE INCLUDING THEREOF
JP3760663B2 (en) Method for producing group III nitride compound semiconductor device
JP2001230447A (en) Manufacture method for iii nitride-based compound semiconductor element
US20070122994A1 (en) Nitride semiconductor light emitting element
JPH06177423A (en) Blue light emitting element
JPH06268257A (en) Gallium nitride compound semiconductor light emitting element
JPH0715041A (en) Light emitting element of gallium nitride based compound semiconductor
JP2002217452A (en) Iii group nitride compound semiconductor device
US7041519B2 (en) Method for producing p-type group III nitride compound semiconductor
JP4345626B2 (en) Semiconductor element and manufacturing method thereof.
JP4465748B2 (en) Method for producing group III nitride compound semiconductor device
JP2005286318A (en) Gallium nitride semiconductor element
JP2918139B2 (en) Gallium nitride based compound semiconductor light emitting device
US7015515B2 (en) Group III nitride compound semiconductor device having a superlattice structure
JP2011061086A (en) Nitride-based semiconductor element, and method of fabricating nitride-based semiconductor
JP4705384B2 (en) Gallium nitride semiconductor device
JPH10144960A (en) Method for manufacturing p-type nitride semiconductor and nitride semiconductor element
JP2001119065A (en) P-type nitride semiconductor and producing method thereof
JP3797280B2 (en) Method for producing group III nitride compound semiconductor device
JP2002203798A (en) P-type nitride semiconductor and its manufacturing method