JP2001230121A - Ｅｍｉ対策用素子およびその実装方法 - Google Patents
Ｅｍｉ対策用素子およびその実装方法Info
- Publication number
- JP2001230121A JP2001230121A JP2000041273A JP2000041273A JP2001230121A JP 2001230121 A JP2001230121 A JP 2001230121A JP 2000041273 A JP2000041273 A JP 2000041273A JP 2000041273 A JP2000041273 A JP 2000041273A JP 2001230121 A JP2001230121 A JP 2001230121A
- Authority
- JP
- Japan
- Prior art keywords
- magnet
- sintered body
- emi
- magnetic
- magnetic sintered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Soft Magnetic Materials (AREA)
- Coils Or Transformers For Communication (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 信号ラインのノイズを除去することができ、
かつ基板に後から自由に表面実装が可能なＥＭＩ対策用
素子を得る。 【解決手段】 磁性焼結体１およびマグネット２からな
り、前記磁性焼結体１の一方の平面上に、マグネット２
を固着したＥＭＩ対策素子１１であって、前記磁性焼結
体１の材質が、イットリウム・鉄・ガーネット系磁性材
料であるＥＭＩ対策用素子とする。
かつ基板に後から自由に表面実装が可能なＥＭＩ対策用
素子を得る。 【解決手段】 磁性焼結体１およびマグネット２からな
り、前記磁性焼結体１の一方の平面上に、マグネット２
を固着したＥＭＩ対策素子１１であって、前記磁性焼結
体１の材質が、イットリウム・鉄・ガーネット系磁性材
料であるＥＭＩ対策用素子とする。
Description
【０００１】
【発明の属する技術分野】本発明は、主として小型電子
機器等の、高密度実装回路基板に表面実装してＥＭＩ対
策を行うのに好適な、ＥＭＩ対策用素子およびその実装
方法に関するものである。
機器等の、高密度実装回路基板に表面実装してＥＭＩ対
策を行うのに好適な、ＥＭＩ対策用素子およびその実装
方法に関するものである。
【０００２】
【従来の技術】電子機器の小型化・高周波化により、Ｅ
ＭＩ対策用素子が重要性を増している。一般的に、信号
ラインに侵入するノイズを除去するために、信号ライン
に対して直列にＥＭＩ対策用素子を装着してノイズを遮
断するということが行われている。
ＭＩ対策用素子が重要性を増している。一般的に、信号
ラインに侵入するノイズを除去するために、信号ライン
に対して直列にＥＭＩ対策用素子を装着してノイズを遮
断するということが行われている。
【０００３】一般に、このような際に用いられるＥＭＩ
対策用素子としては、トロイダル形状のコイルから構成
されたものや、印刷積層やシート積層法により磁性体内
部にコイルを埋め込んだ積層型のものがある。
対策用素子としては、トロイダル形状のコイルから構成
されたものや、印刷積層やシート積層法により磁性体内
部にコイルを埋め込んだ積層型のものがある。
【０００４】
【発明が解決しようとする課題】しかしながら、前述の
ような従来のＥＭＩ対策用素子の構成のうちトロイダル
形状のコイルはトロイダル形状のフェライトコア等に導
線を巻回して構成されるために、その形状が大型化する
という欠点がある。
ような従来のＥＭＩ対策用素子の構成のうちトロイダル
形状のコイルはトロイダル形状のフェライトコア等に導
線を巻回して構成されるために、その形状が大型化する
という欠点がある。
【０００５】また、印刷積層やシート積層法により作製
されたものでは、小型化には適しているものの、磁性体
内部に導体コイルを埋め込む必要があり、さらには端子
電極の形成もしなければならなく、どうしても煩雑な工
程が必要であるという問題点があった。
されたものでは、小型化には適しているものの、磁性体
内部に導体コイルを埋め込む必要があり、さらには端子
電極の形成もしなければならなく、どうしても煩雑な工
程が必要であるという問題点があった。
【０００６】さらに、前述のようなＥＭＩ対策用素子を
信号ラインに実装するには、基板上の電子回路パターン
は、ＥＭＩ対策用素子を表面実装用として、事前に設計
しなければならない。このように、基板上に後から自由
にＥＭＩ対策用の部品を実装することは困難であった。
信号ラインに実装するには、基板上の電子回路パターン
は、ＥＭＩ対策用素子を表面実装用として、事前に設計
しなければならない。このように、基板上に後から自由
にＥＭＩ対策用の部品を実装することは困難であった。
【０００７】従って、本発明の目的は、信号ラインのノ
イズを除去することができ、かつ基板に後から自由に表
面実装が可能なＥＭＩ対策用素子およびその実装方法を
提供するものである。
イズを除去することができ、かつ基板に後から自由に表
面実装が可能なＥＭＩ対策用素子およびその実装方法を
提供するものである。
【０００８】
【課題を解決するための手段】即ち、本発明によるＥＭ
Ｉ対策用素子は、薄板状の焼結磁性体一方面に一定強度
の磁界を発生するマグネットを固着して磁性体とマグネ
ットの一体型構造の素子を構成し、その前記一体型素子
を高周波信号ライン上に表面実装することで、高周波磁
界の周波数に共鳴して磁性体の損失に応じた吸収が起き
る現象、すなわち静磁波特性を利用して高周波ノイズ除
去を行うものである。
Ｉ対策用素子は、薄板状の焼結磁性体一方面に一定強度
の磁界を発生するマグネットを固着して磁性体とマグネ
ットの一体型構造の素子を構成し、その前記一体型素子
を高周波信号ライン上に表面実装することで、高周波磁
界の周波数に共鳴して磁性体の損失に応じた吸収が起き
る現象、すなわち静磁波特性を利用して高周波ノイズ除
去を行うものである。
【０００９】本発明のＥＭＩ対策用素子の効果は、以下
のごとくである。磁性体に一定強度の直流磁界と高周波
磁界が重畳して印加されることで、高周波磁界の周波数
に共鳴して磁性体の損失に応じた吸収が起きる現象、即
ち、静磁波特性を利用して高周波ノイズ除去を行うため
に、薄板状の焼結磁性体表面に一定強度の磁界を発生す
るマグネットを固着することで前記焼結磁性体とマグネ
ットの一体型構造の素子を構成しているものである。
のごとくである。磁性体に一定強度の直流磁界と高周波
磁界が重畳して印加されることで、高周波磁界の周波数
に共鳴して磁性体の損失に応じた吸収が起きる現象、即
ち、静磁波特性を利用して高周波ノイズ除去を行うため
に、薄板状の焼結磁性体表面に一定強度の磁界を発生す
るマグネットを固着することで前記焼結磁性体とマグネ
ットの一体型構造の素子を構成しているものである。
【００１０】従って、従来のような、フェライトコア等
に導線を巻回する工程や印刷積層やシート積層法などの
ような煩雑な工程を用いなくてもＥＭＩ対策用素子を作
製できる。さらに、基板上の導体配線パターンからなる
信号ラインに表面実装することでノイズの除去が可能な
ため、これまでのように事前に電子回路パターンをＥＭ
Ｉ対策用素子に設計する必要がなく、基板上に後から自
由にＥＭＩ対策用素子を実装することが可能である。
に導線を巻回する工程や印刷積層やシート積層法などの
ような煩雑な工程を用いなくてもＥＭＩ対策用素子を作
製できる。さらに、基板上の導体配線パターンからなる
信号ラインに表面実装することでノイズの除去が可能な
ため、これまでのように事前に電子回路パターンをＥＭ
Ｉ対策用素子に設計する必要がなく、基板上に後から自
由にＥＭＩ対策用素子を実装することが可能である。
【００１１】即ち、本発明は、磁性焼結体およびマグネ
ットからなるＥＭＩ対策用素子であって、前記磁性焼結
体の一方の平面上に、マグネットが固着されるＥＭＩ対
策用素子である。
ットからなるＥＭＩ対策用素子であって、前記磁性焼結
体の一方の平面上に、マグネットが固着されるＥＭＩ対
策用素子である。
【００１２】また、本発明は、磁性焼結体およびマグネ
ットからなり、前記磁性焼結体の一方の平面上に、マグ
ネットを固着したＥＭＩ対策素子であって、前記磁性焼
結体の材質が、イットリウム・鉄・ガーネット系磁性材
料とするＥＭＩ対策用素子である。
ットからなり、前記磁性焼結体の一方の平面上に、マグ
ネットを固着したＥＭＩ対策素子であって、前記磁性焼
結体の材質が、イットリウム・鉄・ガーネット系磁性材
料とするＥＭＩ対策用素子である。
【００１３】また、本発明は、磁性焼結体およびマグネ
ットからなり、前記磁性焼結体の一方の平面上に、マグ
ネットを固着したＥＭＩ対策素子であって、前記磁性焼
結体の材質が、ニッケル−亜鉛系フェライト系磁性材料
とするＥＭＩ対策用素子である。
ットからなり、前記磁性焼結体の一方の平面上に、マグ
ネットを固着したＥＭＩ対策素子であって、前記磁性焼
結体の材質が、ニッケル−亜鉛系フェライト系磁性材料
とするＥＭＩ対策用素子である。
【００１４】また、本発明は、磁性焼結体およびマグネ
ットからなり、前記磁性焼結体の一方の平面上に、マグ
ネットを固着したＥＭＩ対策用素子であって、前記磁性
焼結体の材質が、マンガン−亜鉛系フェライト系磁性材
料とするＥＭＩ対策用素子である。
ットからなり、前記磁性焼結体の一方の平面上に、マグ
ネットを固着したＥＭＩ対策用素子であって、前記磁性
焼結体の材質が、マンガン−亜鉛系フェライト系磁性材
料とするＥＭＩ対策用素子である。
【００１５】また、本発明は、前記ＥＭＩ対策用素子の
実装方法であって、前記ＥＭＩ対策用素子の、マグネッ
トが接着されていない面を、プリント基板の導体配線か
らなる信号ライン上に密着し、表面実装するＥＭＩ対策
用素子の実装方法である。
実装方法であって、前記ＥＭＩ対策用素子の、マグネッ
トが接着されていない面を、プリント基板の導体配線か
らなる信号ライン上に密着し、表面実装するＥＭＩ対策
用素子の実装方法である。
【００１６】また、本発明は、前記プリント基板上の信
号ライン上に、前記ＥＭＩ対策用素子を、接着剤または
両面粘着テープで表面実装することを特徴とするＥＭＩ
対策用素子の実装方法である。
号ライン上に、前記ＥＭＩ対策用素子を、接着剤または
両面粘着テープで表面実装することを特徴とするＥＭＩ
対策用素子の実装方法である。
【００１７】
【実施例】本発明の実施例によるＥＭＩ対策用素子およ
びその実装方法について、以下に説明する。
びその実装方法について、以下に説明する。
【００１８】（実施例１）図１は、本発明による実施例
１のＥＭＩ対策用素子である。このＥＭＩ対策用素子
は、薄板状の焼結磁性体とマグネットとの一体構造を基
本構成としている。図１において、焼結体１は、その材
質を、イットリウム・鉄・ガーネット系磁性材料とし、
また、マグネット２は、その材質は、フェライト系ある
いは金属系あるいは希土類系のいずれかが選択される。
また、マグネット２の磁化の方向は、図１の例では、マ
グネット２の側面方向としているが、この方向に限るも
のではない。
１のＥＭＩ対策用素子である。このＥＭＩ対策用素子
は、薄板状の焼結磁性体とマグネットとの一体構造を基
本構成としている。図１において、焼結体１は、その材
質を、イットリウム・鉄・ガーネット系磁性材料とし、
また、マグネット２は、その材質は、フェライト系ある
いは金属系あるいは希土類系のいずれかが選択される。
また、マグネット２の磁化の方向は、図１の例では、マ
グネット２の側面方向としているが、この方向に限るも
のではない。
【００１９】上記焼結体１は、一片が４.５ｍｍ×３.２
ｍｍで、厚さが０.３ｍｍの薄板状に加工されたもので
あり、また、マグネット２は、サマリウム−コバルト系
希土類磁石が選択され、一片が４.５ｍｍ×３.２ｍｍで
あり、厚さは１.０ｍｍとなるように加工された。し
て、上記焼結体１とマグネット２を厚さ方向の面を向か
い合わせた状態でエポキシ系の接着剤を用いて接着を行
ない一体化させた。
ｍｍで、厚さが０.３ｍｍの薄板状に加工されたもので
あり、また、マグネット２は、サマリウム−コバルト系
希土類磁石が選択され、一片が４.５ｍｍ×３.２ｍｍで
あり、厚さは１.０ｍｍとなるように加工された。し
て、上記焼結体１とマグネット２を厚さ方向の面を向か
い合わせた状態でエポキシ系の接着剤を用いて接着を行
ない一体化させた。
【００２０】（実施例２）本発明による実施例２のＥＭ
Ｉ対策用素子について説明する。構造は、先の図１と同
様であり、薄板状の焼結磁性体とマグネットの一体構を
造基本構成としている。本発明のＥＭＩ対策用素子にお
いて、焼結体１は、その材質をニッケル−亜鉛系フェラ
イト系磁性材料としており、また、マグネット２は、そ
の材質は、フェライト系あるいは金属系あるいは希土類
系のいずれかが選択される。
Ｉ対策用素子について説明する。構造は、先の図１と同
様であり、薄板状の焼結磁性体とマグネットの一体構を
造基本構成としている。本発明のＥＭＩ対策用素子にお
いて、焼結体１は、その材質をニッケル−亜鉛系フェラ
イト系磁性材料としており、また、マグネット２は、そ
の材質は、フェライト系あるいは金属系あるいは希土類
系のいずれかが選択される。
【００２１】上記焼結体１は、一片が４.５ｍｍ×３.２
ｍｍで、厚さが０.３ｍｍの薄板状に加工されたもので
あり、また、マグネットは、サマリウム−コバルト系希
土類磁石が選択され、一片が４.５ｍｍ×３.２ｍｍであ
り、厚さは１.０ｍｍとなるように加工されたものであ
る。そして、上記焼結体１とマグネット２を厚さ方向の
面を向かい合わせた状態でエポキシ系の接着剤を用いて
接着を行ない一体化させた。
ｍｍで、厚さが０.３ｍｍの薄板状に加工されたもので
あり、また、マグネットは、サマリウム−コバルト系希
土類磁石が選択され、一片が４.５ｍｍ×３.２ｍｍであ
り、厚さは１.０ｍｍとなるように加工されたものであ
る。そして、上記焼結体１とマグネット２を厚さ方向の
面を向かい合わせた状態でエポキシ系の接着剤を用いて
接着を行ない一体化させた。
【００２２】（実施例３）本発明による実施例３のＥＭ
Ｉ対策用素子について説明する。構造は、先の図１と同
様であり、薄板状の焼結磁性体とマグネットの一体構を
造基本構成としている。本発明のＥＭＩ対策用素子にお
いて、焼結体１は、マンガン−亜鉛系フェライト系磁性
材料としており、また、マグネット２は、その材質は、
フェライト系あるいは金属系あるいは希土類系のいずれ
かが選択される。
Ｉ対策用素子について説明する。構造は、先の図１と同
様であり、薄板状の焼結磁性体とマグネットの一体構を
造基本構成としている。本発明のＥＭＩ対策用素子にお
いて、焼結体１は、マンガン−亜鉛系フェライト系磁性
材料としており、また、マグネット２は、その材質は、
フェライト系あるいは金属系あるいは希土類系のいずれ
かが選択される。
【００２３】上記焼結体１は、一片が４.５ｍｍ×３.２
ｍｍで、厚さが０.３の薄板状に加工されたものであ
り、また、マグネットは、サマリウム−コバルト系希土
類磁石が選択され、一片が４.５ｍｍ×３.２ｍｍであ
り、厚さは１.０ｍｍとなるように加工されたものであ
る。そして作製した上記焼結体１とマグネット２を厚さ
方向の面を向かい合わせた状態でエポキシ系の接着剤を
用いて接着を行ない一体化させた。
ｍｍで、厚さが０.３の薄板状に加工されたものであ
り、また、マグネットは、サマリウム−コバルト系希土
類磁石が選択され、一片が４.５ｍｍ×３.２ｍｍであ
り、厚さは１.０ｍｍとなるように加工されたものであ
る。そして作製した上記焼結体１とマグネット２を厚さ
方向の面を向かい合わせた状態でエポキシ系の接着剤を
用いて接着を行ない一体化させた。
【００２４】（実施例４）本発明の実施例１から実施例
３までのＥＭＩ対策用素子の実装方法の説明図を、図２
に示す。ここで、ＥＭＩ対策用素子１１は、先の実施例
にて説明したものであり、前記ＥＭＩ対策用素子１１の
内、マグネット２が接着されていない焼結体の面を、プ
リント基板３の導体配線からなる信号ライン４上に密着
し、表面実装するＥＭＩ対策用素子の実装方法である。
なお、前記プリント基板３の信号ライン４上に、前記Ｅ
ＭＩ対策用素子１１を、接着剤または両面粘着テープで
表面実装している。
３までのＥＭＩ対策用素子の実装方法の説明図を、図２
に示す。ここで、ＥＭＩ対策用素子１１は、先の実施例
にて説明したものであり、前記ＥＭＩ対策用素子１１の
内、マグネット２が接着されていない焼結体の面を、プ
リント基板３の導体配線からなる信号ライン４上に密着
し、表面実装するＥＭＩ対策用素子の実装方法である。
なお、前記プリント基板３の信号ライン４上に、前記Ｅ
ＭＩ対策用素子１１を、接着剤または両面粘着テープで
表面実装している。
【００２５】表１は、図２で示した実装方法にて、信号
ライン上にＥＭＩ対策用素子を固着したときの高周波信
号ラインのインピーダンスをインピーダンスアナライザ
ーＨＰ−４２９１Ａで測定した結果を示したものであ
る。
ライン上にＥＭＩ対策用素子を固着したときの高周波信
号ラインのインピーダンスをインピーダンスアナライザ
ーＨＰ−４２９１Ａで測定した結果を示したものであ
る。
【００２６】
【表１】
【００２７】表１より、本発明のＥＭＩ対策用素子は、
比較例に比べて、１００ＭＨｚから１ＧＨｚで高いイン
ピーダンスを示していることがわかる。この比較例は、
実施例で示した素子を実装していないときでの信号ライ
ンのインピーダンスを測定したデータである。表１から
わかるように、本発明品のＥＭＩ対策用素子を信号ライ
ン上に実装すると良好なノイズ吸収性を有することがわ
かる。
比較例に比べて、１００ＭＨｚから１ＧＨｚで高いイン
ピーダンスを示していることがわかる。この比較例は、
実施例で示した素子を実装していないときでの信号ライ
ンのインピーダンスを測定したデータである。表１から
わかるように、本発明品のＥＭＩ対策用素子を信号ライ
ン上に実装すると良好なノイズ吸収性を有することがわ
かる。
【００２８】以上のごとく、本発明によれば、焼結磁性
体とマグネットが一体で構成されたＥＭＩ対策用素子
を、基板の信号ライン上に粘着テープを用いて表面実装
することにより、高いインピーダンスが得られノイズ吸
収性に優れたＥＭＩ対策用素子が得られることがわか
る。
体とマグネットが一体で構成されたＥＭＩ対策用素子
を、基板の信号ライン上に粘着テープを用いて表面実装
することにより、高いインピーダンスが得られノイズ吸
収性に優れたＥＭＩ対策用素子が得られることがわか
る。
【００２９】また、本発明のＥＭＩ対策用素子を用いる
ことでＥＭＩ対策用に基板パターンを新たに設計する必
要がなく、基板上に後から自由にＥＭＩ対策用素子を実
装することが可能となるＥＭＩ対策用素子を提供するも
のである。
ことでＥＭＩ対策用に基板パターンを新たに設計する必
要がなく、基板上に後から自由にＥＭＩ対策用素子を実
装することが可能となるＥＭＩ対策用素子を提供するも
のである。
【００３０】
【発明の効果】以上、本発明によれば、信号ラインのノ
イズを除去することができ、かつ基板に後から自由に表
面実装が可能なＥＭＩ対策用素子および実装方法を提供
することができる。
イズを除去することができ、かつ基板に後から自由に表
面実装が可能なＥＭＩ対策用素子および実装方法を提供
することができる。
【図１】本発明の実施例によるＥＭＩ対策用素子の概観
図。
図。
【図２】本発明の実施例によるＥＭＩ対策用素子の実装
方法の説明図。
方法の説明図。
１ 焼結体 ２ マグネット ３ 基板 ４ 入力信号ライン １１ ＥＭＩ対策用素子
Claims (6)
- 【請求項１】 磁性焼結体およびマグネットからなるＥ
ＭＩ対策用素子であって、前記磁性焼結体の一方の平面
上に、マグネットが固着されることを特徴とするＥＭＩ
対策用素子。 - 【請求項２】 磁性焼結体およびマグネットからなるＥ
ＭＩ対策用素子であって、前記磁性焼結体の一方の平面
上に、マグネットが固着され、また前記磁性焼結体の材
質が、イットリウム・鉄・ガーネット系磁性材料である
ことを特徴とする請求項１記載のＥＭＩ対策用素子。 - 【請求項３】 磁性焼結体およびマグネットからなるＥ
ＭＩ対策用素子であって、前記磁性焼結体の一方の平面
上に、マグネットが固着され、また前記磁性焼結体の材
質が、ニッケル−亜鉛系フェライト系磁性材料であるこ
とを特徴とする請求項１記載のＥＭＩ対策用素子。 - 【請求項４】 磁性焼結体およびマグネットからなるＥ
ＭＩ対策用素子であって、前記磁性焼結体の一方の平面
上に、マグネットが固着され、また前記磁性焼結体の材
質が、マンガン−亜鉛系フェライト系磁性材料であるこ
とを特徴とする請求項１記載のＥＭＩ対策用素子。 - 【請求項５】 請求項１ないし４のいずれかに記載のＥ
ＭＩ対策用素子の実装方法であって、前記ＥＭＩ対策用
素子の、マグネットが接着されていない面を、プリント
基板の導体配線からなる信号ライン上に密着し、表面実
装することを特徴とするＥＭＩ対策用素子の実装方法。 - 【請求項６】 前記プリント基板上の信号ライン上に、
前記ＥＭＩ対策用素子を、接着剤または両面粘着テープ
で表面実装することを特徴とする請求項５記載のＥＭＩ
対策用素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041273A JP2001230121A (ja) | 2000-02-18 | 2000-02-18 | Ｅｍｉ対策用素子およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041273A JP2001230121A (ja) | 2000-02-18 | 2000-02-18 | Ｅｍｉ対策用素子およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230121A true JP2001230121A (ja) | 2001-08-24 |
Family
ID=18564533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041273A Pending JP2001230121A (ja) | 2000-02-18 | 2000-02-18 | Ｅｍｉ対策用素子およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1291750A2 (en) * | 2001-08-31 | 2003-03-12 | Gateway, Inc. | Electromagnetic interference reduction system |
-
2000
- 2000-02-18 JP JP2000041273A patent/JP2001230121A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1291750A2 (en) * | 2001-08-31 | 2003-03-12 | Gateway, Inc. | Electromagnetic interference reduction system |
| EP1291750A3 (en) * | 2001-08-31 | 2003-04-02 | Gateway, Inc. | Electromagnetic interference reduction system |
| US6639144B1 (en) | 2001-08-31 | 2003-10-28 | Gateway, Inc. | Electromagnetic interference reduction system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6224838B2 (ja) | センサ素子を備えたセンサ、および当該センサ素子の製造方法 | |
| JP2002319508A (ja) | 積層型インピーダンス素子 | |
| JP3204112U (ja) | 電子構成部品 | |
| KR100665460B1 (ko) | 혼성 집적 회로 장치 | |
| US6633219B2 (en) | Coil for automated mounting | |
| KR20040037186A (ko) | 코일 종단을 갖는 부품 코어 | |
| MY128653A (en) | Electronic component of a high frequency current suppression type and bonding wire for the same | |
| JPWO2004045265A1 (ja) | Ｅｍｉ対策部品およびｅｍｉ対策方法 | |
| JPH09116289A (ja) | ノイズ抑制型電子装置およびその製造方法 | |
| JP2001230121A (ja) | Ｅｍｉ対策用素子およびその実装方法 | |
| JP2010010550A (ja) | 電子部品の実装構造 | |
| JPH10229292A (ja) | 電磁波干渉抑制体 | |
| JPH0897036A (ja) | 電子回路基板 | |
| JPS59200516A (ja) | フイルタ | |
| JP3831584B2 (ja) | 磁気インピーダンス効果素子 | |
| JP2725499B2 (ja) | チップ型コモンモードチョークコイル | |
| JPH02256291A (ja) | プリント配線板 | |
| JPS62141809A (ja) | 複合フイルタ | |
| JP3085263B2 (ja) | 高周波チョークコイル | |
| JP3800769B2 (ja) | 複合磁性体の製造方法 | |
| JP3926447B2 (ja) | 複合磁性体の製造方法 | |
| JP3533602B2 (ja) | 高周波用ノイズフィルタ | |
| JP2003168609A (ja) | 表面実装型トランスの実装方法 | |
| JP2012235418A (ja) | 非可逆回路素子 | |
| JP2001135901A (ja) | プリント回路基板 |