JP2001223357A - トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタ - Google Patents

トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタ

Info

Publication number
JP2001223357A
JP2001223357A JP2000327824A JP2000327824A JP2001223357A JP 2001223357 A JP2001223357 A JP 2001223357A JP 2000327824 A JP2000327824 A JP 2000327824A JP 2000327824 A JP2000327824 A JP 2000327824A JP 2001223357 A JP2001223357 A JP 2001223357A
Authority
JP
Japan
Prior art keywords
trench
substrate
region
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000327824A
Other languages
English (en)
Inventor
Brian S Mo
エス、モー ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JP2001223357A publication Critical patent/JP2001223357A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 良好な堅固さおよび全体的な性能を維持しつ
つセル・ピッチの低減を可能とする、トレンチとされた
高重基体を含むトレンチ型電界効果トランジスタを提供
する。 【解決手段】 高量高エネルギー注入とそれに続く温度
サイクルを必要とする注入された高重基体の代わりに、
高重基体が、ソースを経て基体領域へと至るトレンチを
形成することによって形成される。続いてそのトレンチ
は、ソースおよび基体領域の双方へのコンタクトを形成
する金属のような高導電性材料で充填される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般には半導体技
術に関し、特にはトレンチ型電界効果トランジスタおよ
びその製造方法に関する。
【0002】
【従来の技術】図1は、代表的なトレンチ型電界効果ト
ランジスタの一部の簡略化された断面図である。トレン
チ100は、エピタキシャル層(図示されない)を典型
的に含む基板102に延びる。各トレンチ100は、ゲ
ート誘電体として働く、二酸化シリコン(SiO2)の
ような電気的な絶縁または誘電材料104で内側を覆わ
れる。そしてトレンチは、トランジスタのゲート端子を
提供するポリシリコンのような導電材料106で充填さ
れる。ウェルまたは基体領域108が基板102の上面
に形成され、図示されるように各トレンチ100の両側
にソース領域110が形成される。高重基体112とし
て言及される領域が、隣り合うトレンチの間のソース領
域間に延びる。誘電体材料114は、トレンチの開口お
よびその隣り合うソース領域を覆う。金属116の層
が、シリコンの上面を一面に覆う。nチャンネルMOS
FETについて、様々な領域のドーピング極性は、以下
の通りである:(トランジスタのドレイン端子を提供す
る)n型基板102、p型基体108、p+高重基体1
12およびn+ソース110。電界効果トランジスタの
活性領域が、こうして各トレンチ(またはゲート)10
0の側面に沿ってソース110と基板(またはドレイ
ン)102との間に形成される。
【0003】トレンチ型電界効果トランジスタの設計に
おいて、ソース領域110の下に延びる重くドープされ
た基体領域112を有することが望ましい。この高重基
体は、ソース領域の周りに低抵抗路を提供し、基体−ソ
ース接合が決して順方向にバイアスされないようにする
のに役立つ。寄生バイポーラ・トランジスタがオンとな
るのを回避するトランジスタの能力が、通常、堅固さと
して言及される。高重基体はまた、電界およびその破壊
電流路をトレンチの角部でのシリコン/誘電体(Si/
SiO2)の界面から遠ざけるよう移動させるのに役立
つ。トレンチの角部から電界を遠ざけるよう移動させる
ことにより、ホット・エレクトロンによってゲート酸化
膜に損傷が引き起こされる可能性が低減される。
【0004】
【発明が解決しようとする課題】現在の技術では、高エ
ネルギー注入を用いて高重基体を形成し、それに続けて
の温度サイクルによって、高重基体ドーパントを所望の
深さに至らせることによって、トランジスタの堅固さと
ゲート酸化膜の無欠性を向上させる。しかしながら、ド
ーパントを拡散させる温度サイクルはまた、高重基体領
域の横方向の拡散をも引き起こす。横方向に拡散される
高重基体ドーパントは、活性チャンネル領域と干渉し、
トランジスタの敷居値電圧をかき乱す。高重基体ドーパ
ントの横方向の拡散によって引き起こされる、この種の
望ましくない敷居値の多様化を回避するために、最小限
のセル・ピッチ(隣り合うトレンチ間の距離)に制限を
設ける。最小限のセル・ピッチが大きくなることで、ダ
イスごとのセル密度が低減するのみならず、ドレイン−
ソース間でトレンチ型トランジスタの抵抗RDSonに寄与
し、トランジスタの性能に悪影響を及ぼすものとなる。
【0005】したがって、セル・ピッチまたはRDSon
値について妥協することなく、堅固さを向上するトレン
チ型MOSFET構造および製造方法の必要性がある。
【0006】
【課題を解決するための手段】本発明は、トレンチとさ
れた基体を備えるトレンチ型電解効果トランジスタの構
造および製造方法を提供する。広くは、高エネルギーの
代わりに、高量の注入に続けて拡散を行い、基体中に延
びるトレンチによって本発明による高重基体が形成され
る。続いてトレンチは、金属のような高導電性材料で充
填される。特定の実施例においては、基体トレンチをエ
ッチングした後、ソース金属がトレンチ中に蒸着され、
ソース領域への垂直コンタクトおよび基体領域への平面
コンタクトを提供する。シリコンへの金属プラグによっ
て形成されるトレンチとされた高重基体は、注入された
高重基体と比較してソース領域の周りにより低い抵抗路
を提供する。更には、横方向の拡散を削減することによ
り、本発明によるトレンチとされた基体では、セル・ピ
ッチを低減し、RDSonをより低くすることが可能とな
る。
【0007】したがって、1つの実施例において、本発
明は、第1の導電型を有する基体上のトレンチ型電界効
果トランジスタを製造する方法を提供し、その方法は、
基板中に延びる第1のトレンチを形成し、その第1のト
レンチの内側を誘電体材料で覆い、その第1のトレンチ
を導電材料で実質的に充填して電界効果トランジスタの
ゲート電極を形成し、基板中に第2の導電型を有する基
体領域を形成し、その基体領域の内側で前記第1のトレ
ンチに隣接する第1の導電型を有するソース領域を形成
し、そのソース領域に隣接してそのソース領域の下の基
体領域に延びる第2のトレンチを形成し、そしてその第
2のトレンチを高導電材料で充填して、前記基体領域へ
のコンタクトを形成するステップを含む。基体領域への
コンタクトを形成する高導電材料はまた、ソース領域へ
のコンタクトも形成する。
【0008】別の実施例においては、本発明は、第1の
導電型を有する基板、第2の導電型を有しその基板上に
堆積される基体領域、その基体領域を経て前記基板中に
延びるゲート・トレンチ、第1の導電型を有し前記基体
領域上に堆積され前記ゲート・トレンチに隣接するソー
ス領域、および前記基体領域中に延びる基体トレンチを
含むトレンチ型電界効果トランジスタを提供し、ここ
で、その基体トレンチは、実質的に高導電材料で充填さ
れて、前記基体領域へのコンタクトを形成する。高導電
材料はまた、ソース領域へのコンタクトも形成する。
【0009】以下の詳細な説明および添付した図面によ
って、トレンチ基体電界効果トランジスタおよびその製
造方法の性質および利点がより良く理解される。
【0010】
【発明の実施の形態】図2Aおよび図2Bを参照する
と、トレンチとされた高重基体の形成前および形成後そ
れぞれの、本発明によるトレンチ型電界効果トランジス
タの断面図が示されている。この代表的な実施例におい
て、高重基体構造200を除いて、この装置の残りの観
点は、図1に示されるトレンチ型トランジスタと同様で
ある。同じ素子を示すのに、ここでの種々の図面におい
て同じ参照番号が用いられている。本発明の好ましい実
施例において、装置を製造するプロセスは、トレンチ1
00、基体領域108およびソース領域110の形成、
そして好ましくはソース領域110のためのコンタクト
範囲の開口までを含め、コンタクト層を境とするまで周
知の製造プロセスによって完了される。そのプロセス
は、高重基体の形成において従来のアプローチとは大き
くかけ離れている。注入および拡散サイクルの代わり
に、本発明のトランジスタにおける高重基体200は、
まず、ソース・シリコンを経て基体領域108へのエッ
チングによって形成される。続いて、金属(例えば、ア
ルミニウム)のような高導電材料が、その高重基体トレ
ンチに蒸着される。このように金属層116は、ソース
領域110への垂直コンタクトおよび基体108への平
面コンタクトを形成する。こうして、高重基体トレンチ
へ延びるソース金属層116は、以前に注入された高重
基体領域(図1における112)に置き換わる。
【0011】図3は、本発明によるトレンチとされた高
重基体を備えるトレンチ型電解効果トランジスタのため
の代表的なプロセス・フローを図示する、簡略化された
フロー図である。ステップ300で、高重基体ドーピン
グ(注入)および関連する熱サイクルを除いて、コンタ
クト層を境とするまでのかつソース領域のためのコンタ
クト範囲を開口するまでの全てのプロセス・ステップが
行われている。この時点までのプロセスの簡略化された
バージョンは、典型的には、シリコン基板中にゲート・
トレンチをエッチングし、そのゲート・トレンチの内側
を誘電体材料(例えばSiO2)で覆い、そしてそれを
ポリシリコンで充填し、基板の極性と反対のものを有す
る不純物を注入することによって基体領域を形成し、基
板と同じ不純物を注入することによってソース領域を形
成し、そしてソース・コンタクト窓を開口することを含
む。共同で譲渡されたモーらによる「電界効果トランジ
スタとその製造方法」という名称の米国特許出願第08
/970,221号は、参照することによってここに組
み入れられるが、この時点までのプロセスについて好ま
しい実施例の詳細な説明を提供する。本発明によると、
ソース・コンタクト窓が露呈されて、シリコンがソース
を経て基体中にエッチングされ、高重基体トレンチを形
成する。ゲート・トレンチのために用いられるものと同
様の標準的なシリコン・エッチング・プロセス(例え
ば、異方性エッチング)が、このステップに用いられ
る。エッチ・レートとタイミングは、所望のトレンチの
深さによって調整される。すなわち、より浅い高重基体
トレンチには、より短いエッチング時間が当てられる。
これに続いて、選択的に低エネルギー注入および熱サイ
クル304が行われてオーミック・コンタクトが向上す
る。このステップは、完全にオプショナルであるが、p
チャンネルのトランジスタについては、ソース金属11
6とn型基体領域108との間のオーミック・コンタク
トをよりよくするために推奨される。
【0012】次に、アルミニウムのようなソース金属
が、シリコンの上面および高重基体トレンチの内側に蒸
着される。より良いフローおよびトレンチの充填を可能
とするのに、ホット・アルミニウムが好まれる。高重基
体トレンチがより深い場合には、物理的気相蒸着(PV
D)プロセスを用いる金属蒸着が好ましい。1つの実施
例において、ソースと基体のコンタクト抵抗は、アルミ
ニウムの下にチタンまたは窒化チタンのような薄いバリ
ア・メタルを含むことによって低減される。プラチナ、
コバルト、タングステンその他を含む他の種類の金属を
薄いバリア/メタル層として用いることもできる。最後
に、標準的な金属被覆およびパッシベーション・ステッ
プ308でプロセスを完了する。
【0013】本発明によるトレンチとされた高重基体を
備えるトレンチ型電界効果トランジスタには、従来の注
入された高重基体トレンチ型トランジスタに優る数多く
の利点がある。注入された高重基体に置き換わるシリコ
ンへの高重基体金属プラグは、ソース領域の周りにずっ
と低い抵抗路を提供し、結果として堅固さを向上させて
いる。この堅固さの向上は、最小限のセル・ピッチを制
限することなく達成され、高重基体の横方向拡散がもは
や問題ではないので、そのセル・ピッチを低減すること
ができる。さらには、高重基体は、注入プラス熱サイク
ルとは反対にエッチング・プロセスによって形成される
ので、その大きさは、エッチングのパラメーターを変え
ることによって、より容易に制御することができる。本
発明のプロセスおよび構造の別の利点は、マスキング・
ステップ数の低減である。シリコン・エッチング高重基
体をソース・コンタクト層と自己整合することにより、
典型的には別々のソースおよび高重基体マスクが必要と
される、従来の注入された高重基体プロセスと比べて、
少なくとも1つのマスキング・ステップが削減される。
【0014】本発明の更に別の利点は、ソースの接合深
さを変えることによりおよび/またはソース領域を通し
てのシリコン・エッチングの傾斜を変えることにより、
ソース・コンタクト範囲を変えることができるというも
のである。例えば、ソース注入量および拡散を増やすこ
とによって、ソース接合深さ202を増大することがで
きる。増大されたソース接合深さは、直接ソース・コン
タクト範囲を増大する。同様に、高重基体トレンチのエ
ッチング・プロフィールを変えることによって、ソース
接合の端を傾斜させることができ、ソース・コンタクト
範囲を増大させる。この増大されたソース・コンタクト
範囲によって、トランジスタのセル・ピッチを制限する
ことなくRDSonが低減される。
【0015】本発明による高重基体トレンチの深さは、
装置の要件によって異なる。一般には、高重基体トレン
チが深く形成されればされるほどトランジスタはより堅
固になる。1つの実施例において、高重基体トレンチ
は、ゲート・トレンチと同じかそれよりも深くなるほど
にさえ形成される。図4を参照すると、より深い高重基
体トレンチを備える本発明のトランジスタの実施例は示
されている。この実施例において、高重基体トレンチ4
00は、ゲート・トレンチ100とほぼ同じぐらい深く
形成されており、図示することのみが目的であるが、そ
のトレンチは、ソース端402に沿って傾斜してエッチ
ングされており、ソース・コンタクト範囲が増大してい
る。より深い高重基体トレンチの実施例は、とりわけp
チャンネルのトランジスタに適する。これは、ソース金
属116(例えば、アルミニウム)が、典型的にはn型
基体408と良好なオーミック・コンタクトを形成しな
いからである。この場合には、高重基体トレンチ400
の下の浅いn+注入404(例えば、50KeVまでの
砒素1×1015原子/cm2、好ましくは零度の角度
で)がソース/高重基体金属116と基体領域408と
の間のオーミック・コンタクトを向上するのに役立つ。
同様のオプショナルの注入がnチャンネル・トランジス
タにも用いられ、浅い注入(例えば、40KeVまでの
硼素1×1014原子/cm2)が用いられて、オーミッ
ク・コンタクトが向上される。注入された高重基体接合
範囲を低減するために、この実施例による本発明のプロ
セスは、高重基体ドーパントを活性化するために、通常
の炉の代わりにRTPを用いる。幾分かの横方向への拡
散があっても、より深い高重基体トレンチ400によっ
て、この浅い注入404がセル・ピッチに不利な影響を
与えないことが確実となる。すなわち、高重基体トレン
チ400の底部が、活性チャンネル領域の下で移動され
るので、浅い注入404の横方向への拡散が問題とはな
らない。したがって、pチャンネル・トランジスタの場
合のより深い高重基体トレンチは、なおもトランジスタ
の縮小を可能とする。
【0016】結果として、本発明は、トレンチとされた
高重基体を備えるトレンチ型電界効果トランジスタおよ
びその製造方法を改良して提供する。高重注入および温
度サイクルの代わりに、本発明の高重基体は、ソース金
属によって充填されるトレンチをエッチングすることに
より形成される。本発明によるトレンチとされた高重基
体は、トランジスタのセル・ピッチに悪影響を与えるこ
となく、トランジスタの堅固さおよび全体的な性能を向
上させる。以上で本発明の特定の実施例の記述を完了す
るが、種々の修正バリエーションおよび代替が使用され
てよい。例えば、トレンチ特性の異なるトレンチ・プロ
セスの異なる様々な種類のものをトレンチを構成するの
に用いることができる。ゲート・トレンチの内側のポリ
シリコンは、例えば、シリコンの表面と同じ高さか、く
ぼんでいても良く、トレンチの角部は丸められてもいな
くても良く、ゲート・トレンチは基体領域の形成前また
は形成後に形成されても良いといったものである。更に
は、例示する目的でのみ特定の実施例が、シリコン・ウ
ェハーのプロセスをコンテクストとして記述されている
が、シリコン−ゲルマニウム基板のような、他の種類の
基板を用いることができる。したがって、この発明の範
囲は、記述された実施例に制限されるものではなく、そ
の代わりに、特許請求の範囲によって定められるもので
ある。
【図面の簡単な説明】
【図1】代表的なトレンチ型電界効果トランジスタの断
面図を示す。
【図2】Aは、トレンチとされる高重基体の形成前の本
発明によるトレンチ型電界効果トランジスタの断面図を
提供する。Bは、トレンチとされる高重基体の形成後の
本発明によるトレンチ型電界効果トランジスタの断面図
を提供する。
【図3】本発明によるトレンチとされた高重基体を備え
るトレンチ型電界効果トランジスタを製造する代表的な
プロセス・フローを図示するフロー図である。
【図4】本発明によるより深い高重基体トレンチを備え
るトレンチ型電界効果トランジスタの代わりの実施例の
断面図である。
【符号の説明】
100 トレンチ 102 基板 104 誘電材料 106 導電材料 108 基体領域 110 ソース領域 112 高重基体 114 誘電体材料 116 金属層 200 高重基体 202 ソース接合深さ 400 高重基体トレンチ 402 ソース端 404 浅い注入 408 基体領域

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電型を有する基板と、 第2の導電型を有し、前記基板上に堆積される基体領域
    と、 前記基体領域を経て前記基板中に延びるゲート・トレン
    チと、 前記第1の導電型を有し、前記基体領域中に前記ゲート
    ・トレンチに隣接して堆積されるソース領域と、 前記基体領域中に延びる基体トレンチとを具備し、 前記基体トレンチは、高導電材料で実質的に充填され、
    前記基体領域へのコンタクトを形成するトレンチ型電界
    効果トランジスタ。
  2. 【請求項2】 前記基体トレンチは、前記ソース領域の
    下の前記基体領域に延びる請求項1に記載のトレンチ型
    電界効果トランジスタ。
  3. 【請求項3】 前記基体トレンチは、前記基体領域中に
    前記ゲート・トレンチと同じ深さまで延びる請求項1に
    記載のトレンチ型電界効果トランジスタ。
  4. 【請求項4】 前記基体トレンチは、前記基体領域中に
    前記ゲート・トレンチよりも深く延びる請求項1に記載
    のトレンチ型電界効果トランジスタ。
  5. 【請求項5】 前記基体トレンチが、前記ソース領域お
    よび前記基体領域を経てエッチングすることにより形成
    される請求項1に記載のトレンチ型電界効果トランジス
    タ。
  6. 【請求項6】 前記高導電材料が、前記ソース領域およ
    び前記基体領域へのコンタクトを形成する金属を具備す
    る請求項5に記載のトレンチ型電界効果トランジスタ。
  7. 【請求項7】 さらに、前記高導電材料と前記基体領域
    との間に挟まれるバリア・メタルの層を具備する請求項
    6に記載のトレンチ型電界効果トランジスタ。
  8. 【請求項8】 前記高導電材料がアルミニウムを具備
    し、前記バリア・メタルがプラチナ、コバルト、タング
    ステン、チタンその他のいずれかを具備する請求項7に
    記載のトレンチ型電界効果トランジスタ。
  9. 【請求項9】 さらに、前記基体トレンチの下に堆積さ
    れた前記第2の導電型の注入された不純物の領域を具備
    する請求項1に記載のトレンチ型電界効果トランジス
    タ。
  10. 【請求項10】 前記ソース領域が、前記高重基体トレ
    ンチに沿って傾斜した端部を形成する角度でエッチング
    され、ソース・コンタクト範囲を最大限化する請求項5
    に記載のトレンチ型電界効果トランジスタ。
  11. 【請求項11】 第1の導電型を有する基板中に、第2
    の導電型を有する基体領域を経て延びる第1および第2
    のゲート・トレンチであって、各ゲート・トレンチは、
    誘電体材料の層によって内側が覆われ、かつ実質的にポ
    リシリコンによって充填されている第1および第2のゲ
    ート・トレンチと前記第1の導電型を有し、前記第1お
    よび第2のゲート・トレンチに隣接していずれかの側に
    堆積されるソース領域と、 前記第1および第2のゲート・トレンチの間で、前記基
    体領域中にエッチングされ、金属によって充填され、そ
    の金属は前記基体領域および前記ソース領域の双方への
    コンタクトを形成する高重基体トレンチとを有するトレ
    ンチ型電界効果トランジスタ。
  12. 【請求項12】 前記金属は、前記基体領域に実質的に
    平面のコンタクトをかつ前記ソース領域に実質的に垂直
    のコンタクトを形成する請求項11に記載のトレンチ型
    電界効果トランジスタ。
  13. 【請求項13】 前記高重基体トレンチは、前記ソース
    領域への前記金属コンタクトの表面が実質的に傾斜され
    るような角度でエッチングされる請求項11に記載のト
    レンチ型電界効果トランジスタ。
  14. 【請求項14】 前記高重基体トレンチは、実質的に前
    記ゲート・トレンチと同じ深さである請求項11のトレ
    ンチ型電界効果トランジスタ。
  15. 【請求項15】 前記高重基体トレンチが、前記ゲート
    ・トレンチよりも深くエッチングされている請求項11
    に記載のトレンチ型電界効果トランジスタ。
  16. 【請求項16】 前記第2導電型の不純物が、前記高重
    基体トレンチの下の前記基体領域に注入される請求項1
    1に記載のトレンチ型電界効果トランジスタ。
JP2000327824A 1999-09-24 2000-09-21 トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタ Pending JP2001223357A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40562099A 1999-09-24 1999-09-24
US405620 1999-09-24

Publications (1)

Publication Number Publication Date
JP2001223357A true JP2001223357A (ja) 2001-08-17

Family

ID=23604470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000327824A Pending JP2001223357A (ja) 1999-09-24 2000-09-21 トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタ

Country Status (2)

Country Link
JP (1) JP2001223357A (ja)
TW (1) TW492199B (ja)

Also Published As

Publication number Publication date
TW492199B (en) 2002-06-21

Similar Documents

Publication Publication Date Title
JP2001223358A (ja) トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法
US10050126B2 (en) Apparatus and method for power MOS transistor
TWI441334B (zh) 用於使用多晶矽的溝槽dmos器件的源極和本體連接結構
US9166039B2 (en) Lateral transistor component and method for producing same
US8314000B2 (en) LDMOS with double LDD and trenched drain
US6614075B2 (en) Semiconductor device and method of manufacturing the same
US6432775B2 (en) Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US20100264488A1 (en) Low Qgd trench MOSFET integrated with schottky rectifier
US20060113588A1 (en) Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US6376315B1 (en) Method of forming a trench DMOS having reduced threshold voltage
US7217976B2 (en) Low temperature process and structures for polycide power MOSFET with ultra-shallow source
US9837358B2 (en) Source-gate region architecture in a vertical power semiconductor device
US6888176B1 (en) Thyrister semiconductor device
JP2004031963A (ja) イオン注入によるトレンチ内の自己整合された差別的酸化
JP2013225685A (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
JP2002520851A (ja) 電力用半導体装置の製造方法
KR101332590B1 (ko) 개선된 성능을 갖는 파워 반도체 장치 및 방법
US7629645B2 (en) Folded-gate MOS transistor
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
JPH10321841A (ja) 半導体デバイスの構造及びその製造方法
JPH1126758A (ja) トレンチ型mos半導体装置およびその製造方法
US6596598B1 (en) T-shaped gate device and method for making
US6927101B2 (en) Field-effect-controllable semiconductor component and method for fabricating the component
JP2003500826A (ja) 低インピーダンスvdmos半導体素子
JP2003518748A (ja) 自己整合されたシリコンカーバイトlmosfet